docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "", "MI", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", ...	[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]	[ "X86", "X86", "0", "1", "1", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]	X86InstrInfo141	getSPAdjust	X86	CPU	LLVM	17,500	306	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "RISCV", "\"\\n\"" ]	RISCVInsertVSETVLI6	dump	RISCV	CPU	LLVM	17,501	21	1	[]
[ "<s>", "unsigned", "R600TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "AMDGPU", "R600" ]	AMDGPUTargetTransformInfo1	getNumberOfRegisters	AMDGPU	GPU	LLVM	17,502	17	1	[]
[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "emit_insn", "(", "gen_aarch64_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx...	[ "Emit", "load", "exclusive", "." ]	[ "aarch64" ]	aarch646	aarch64_emit_load_exclusive	aarch64	CPU	GCC	17,503	32	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	AArch64TargetTransformInfo18	getArithmeticInstrCost	AArch64	CPU	LLVM	17,504	480	1	[]
[ "<s>", "static", "rtx", "riscv_pass_fpr_pair", "(", "enum", "machine_mode", "mode", ",", "unsigned", "regno1", ",", "enum", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "unsigned", "regno2", ",", "enum", "machine_mode", "mode2", ",", "HOST_WIDE_I...	[ "Pass", "or", "return", "a", "composite", "value", "in", "the", "FPR", "pair", "REGNO", "and", "REGNO", "+", "1", ".", "MODE", "is", "the", "mode", "of", "the", "composite", ".", "MODE1", "and", "OFFSET1", "are", "the", "mode", "and", "byte", "offset",...	[ "riscv", "2" ]	riscv2	riscv_pass_fpr_pair	riscv	CPU	GCC	17,505	75	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", ...	[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...	[ "rs6000", "0" ]	rs60004	rs6000_emit_le_vsx_store	rs6000	CPU	GCC	17,506	112	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]	MipsSEFrameLowering34	spillCalleeSavedRegisters	Mips	CPU	LLVM	17,507	191	1	[]
[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "const", "Function", "", ",", "Loop", "", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]	AMDGPUTargetTransformInfo26	getUnrollingPreferences	R600	GPU	LLVM	17,508	135	1	[]
[ "<s>", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i1", ";", "else", "return", "EVT", "::", "getVectorVT", "...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Hexagon", "MVT::i1", "MVT::i1" ]	HexagonISelLowering2	getSetCCResultType	Hexagon	DSP	LLVM	17,509	47	1	[]
[ "<s>", "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "\"Before \"", "Hexagon", "Hexagon", "\"Collected \"", "\" extenders\\n\"", "0", "\"After \"", "\"No changes\\n\"" ]	HexagonConstExtenders14	runOnMachineFunction	Hexagon	DSP	LLVM	17,510	298	1	[]
[ "<s>", "static", "rtx_insn", "", "riscv_call_tls_get_addr", "(", "rtx", "sym", ",", "rtx", "result", ")", "{", "rtx", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ",", "func", ";", "rtx_insn", "", "insn", ";", "if", "(", "!", "ri...	[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...	[ "riscv", "\"__tls_get_addr\"", "1" ]	riscv	riscv_call_tls_get_addr	riscv	CPU	GCC	17,511	111	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]	SystemZAsmParser (2)	MatchAndEmitInstruction	SystemZ	CPU	LLVM	17,512	249	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MSP430", "MSP430" ]	MSP430FrameLowering2	hasFP	MSP430	MPU	LLVM	17,513	48	1	[]
[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "NVPTXGenSubtargetInfo", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"\"", "\"sm_10\"", "\"we are not using FeatureStr\"", "3" ]	NVPTXSubtarget20	NVPTXSubtarget	NVPTX	GPU	LLVM	17,514	106	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", ...	[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...	[ "powerpcspe", "0" ]	powerpcspe	rs6000_emit_le_vsx_load	powerpcspe	CPU	GCC	17,515	108	1	[]
[ "<s>", "rtx_insn", "*", "cris_emit_insn", "(", "rtx", "x", ")", "{", "rtvec", "vec", "=", "rtvec_alloc", "(", "2", ")", ";", "RTVEC_ELT", "(", "vec", ",", "0", ")", "=", "x", ";", "RTVEC_ELT", "(", "vec", ",", "1", ")", "=", "gen_rtx_CLOBBER", "(",...	[ "Convenience", "function", "for", "CRIS-local", "use", "of", "emit_insn", ",", "wrapping", "the", "argument", "in", "a", "parallel", "with", "a", "clobber", "of", "CRIS_CC0_REGNUM", "before", "passing", "on", "to", "emit_insn", "." ]	[ "cris", "2", "0", "1" ]	cris	cris_emit_insn	cris	MPU	GCC	17,516	56	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", ...	[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]	AArch64InstrInfo1	isGPRCopy	AArch64	CPU	LLVM	17,517	188	1	[]
[ "<s>", "enum", "reg_class", "cr16_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "(", "regno", ">=", "0", ")", "&&", "(", "regno", "<", "CR16_FIRST_DWORD_REGISTER", ")", ")", "return", "SHORT_REGS", ";", "if", "(", "(", "regno", ">=", "CR16_...	[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", ".", "This", "could", "be", "a", "conditional", "expression", "or", "could", "index", "an", "array", "." ]	[ "cr16", "0" ]	cr16	cr16_regno_reg_class	cr16	MPU	GCC	17,518	46	1	[]
[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "{", "Handlers", ".", "push_back", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]	BPFAsmPrinter3	doInitialization	BPF	Virtual ISA	LLVM	17,519	53	1	[]
[ "<s>", "void", "i386_pe_seh_end_prologue", "(", "FILE", "", "f", ")", "{", "struct", "seh_frame_state", "", "seh", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "seh", "=", "cfun", "->...	[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "prologue", "." ]	[ "i386", "\"\\t.seh_endprologue\\n\"" ]	winnt4	i386_pe_seh_end_prologue	i386	CPU	GCC	17,520	57	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "AMDGPU::CF_ALU" ]	R600EmitClauseMarkers2	runOnMachineFunction	AMDGPU	GPU	LLVM	17,521	138	1	[]
[ "<s>", "int", "h8300_tiny_data_p", "(", "tree", "decl", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"tiny_data\"", ",", "DECL_ATTRIBUTES", "(", "dec...	[ "Return", "nonzero", "if", "DECL", "is", "a", "variable", "that", "'s", "in", "the", "tiny", "data", "area", "." ]	[ "h8300", "0", "\"tiny_data\"" ]	h8300	h8300_tiny_data_p	h8300	MPU	GCC	17,522	40	1	[]
[ "<s>", "static", "int", "avr_map", "(", "unsigned", "int", "f", ",", "int", "x", ")", "{", "return", "x", "<", "8", "?", "(", "f", ">>", "(", "4", "*", "x", ")", ")", "&", "0xf", ":", "0", ";", "}", "</s>" ]	[ "Compute", "the", "image", "of", "x", "under", "f", ",", "i.e", ".", "perform", "x", "--", ">", "f", "(", "x", ")" ]	[ "avr", "8", "4", "0xf", "0" ]	avr	avr_map	avr	MPU	GCC	17,523	32	1	[]
[ "<s>", "void", "h8300_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "saved_regs", ";", "int", "n_regs", ";", "if", "(", "h8300_os_task_function_p", "(", "current_function_decl", ")", ")", "return", ";", "if", "(", "h8300_monitor_function_p...	[ "Generate", "RTL", "code", "for", "the", "function", "prologue", "." ]	[ "h8300", "0", "0", "1", "1", "3", "0", "0x0f", "0x0f", "4", "3", "0", "0x07", "0x07", "3", "1", "0", "0x03", "0x03", "2", "1", "0" ]	h8300	h8300_expand_prologue	h8300	MPU	GCC	17,524	252	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "supportsEfficientVectorElementLoadStore", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...	[ "X86", "X86" ]	X86TargetTransformInfo (2)1	supportsEfficientVectorElementLoadStore	X86	CPU	LLVM	17,525	12	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "zeroExtend", "(", "unsigned", "Reg", ",", "const", "Value", "*", "V", ",", "MVT", "::", "SimpleValueType", "From", ",", "MVT", "::", "SimpleValueType", "To", ")", "{", "if", "(", "To", "==", "MVT", "::", "...	[ "Return", "a", "new", "range", "in", "the", "specified", "integer", "type", ",", "which", "must", "be", "strictly", "larger", "than", "the", "current", "type", "." ]	[ "WebAssembly", "WebAssembly", "MVT::SimpleValueType", "MVT::SimpleValueType", "MVT::i64", "MVT::i64", "WebAssembly::I64RegClass", "WebAssembly::I64_EXTEND_U_I32" ]	WebAssemblyFastISel	zeroExtend	WebAssembly	Virtual ISA	LLVM	17,526	114	1	[]
[ "<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE",...	[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "sh", "\"%qE attribute only applies to functions\"", "\"attribute interrupt_handler is not compatible with -m5-compact\"" ]	sh4	sh_handle_interrupt_handler_attribute	sh	CPU	GCC	17,527	71	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->",...	[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]	[ "X86", "X86", "0", "32", "64", "4", "8", "1", "1" ]	X86RegisterBankInfo17	getInstrAlternativeMappings	X86	CPU	LLVM	17,528	225	1	[]
[ "<s>", "void", "SICInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SIC", "SIC", "0", "SIC::GPROutRegClass", "SIC::GPROutRegClass", "SIC::RMO", "SIC::GPROutRegClass", "SIC::SW", "SIC::MVSW", "\"Cannot copy registers\"" ]	SICInstrInfo	copyPhysReg	SIC	CPU	LLVM	17,529	145	1	[]
[ "<s>", "char", "", "output_call", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "darwin_emit_branch_isla...	[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]	[ "powerpcspe", "256", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]	powerpcspe	output_call	powerpcspe	CPU	GCC	17,530	180	1	[]
[ "<s>", "static", "rtx", "expand_set_or_movmem_constant_prologue", "(", "rtx", "dst", ",", "rtx", "*", "srcp", ",", "rtx", "destreg", ",", "rtx", "srcreg", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "int", "desired_align", ",", "int", "align_bytes", "...	[ "This", "function", "is", "like", "the", "previous", "one", ",", "except", "here", "we", "know", "how", "many", "bytes", "need", "to", "be", "copied", ".", "That", "allows", "us", "to", "update", "alignment", "not", "only", "of", "DST", ",", "which", "...	[ "i386", "1", "0", "1", "1", "0", "0", "2", "1", "1", "1" ]	i3864	expand_set_or_movmem_constant_prologue	i386	CPU	GCC	17,531	365	1	[]
[ "<s>", "static", "bool", "aarch64_advsimd_valid_immediate_hs", "(", "unsigned", "int", "val32", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ",", "simd_immediate_info", "::", "insn_type", "insn", ")", "{", "for", "(", "unsig...	[ "Return", "true", "if", "replicating", "VAL32", "is", "a", "valid", "2-byte", "or", "4-byte", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", "and", "INSN", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to",...	[ "aarch64", "0", "32", "8", "0xff", "0xffff", "16", "0", "16", "8", "0xff", "8", "24", "8", "1", "1", "0xff" ]	aarch64	aarch64_advsimd_valid_immediate_hs	aarch64	CPU	GCC	17,532	245	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine45	ARMBaseTargetMachine	ARM	CPU	LLVM	17,533	118	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86LowerAMXIntrinsics	getAnalysisUsage	X86	CPU	LLVM	17,534	38	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...	[ "value", "(", "e.g", "." ]	[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]	X86IntelInstPrinter15	printPCRelImm	X86	CPU	LLVM	17,535	124	1	[]
[ "<s>", "static", "void", "rs6000_elf_asm_init_sections", "(", "void", ")", "{", "toc_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_elf_output_toc_section_asm_op", ",", "NULL", ")", ";", "sdata2_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ...	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_elf_asm_init_sections	rs6000	CPU	GCC	17,536	30	1	[]
[ "<s>", "bool", "mn10300_wide_const_load_uses_clr", "(", "rtx", "operands", "[", "2", "]", ")", "{", "long", "val", "[", "2", "]", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "!=", "REG", "\|\|", "REGNO_REG_CLASS", "(", "REGNO", "(", ...	[ "Check", "whether", "a", "constant", "used", "to", "initialize", "a", "DImode", "or", "DFmode", "can", "use", "a", "clr", "instruction", ".", "The", "code", "here", "must", "be", "kept", "in", "sync", "with", "movdf", "and", "movdi", "." ]	[ "mn10300", "2", "2", "0", "0", "1", "1", "0", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "0" ]	mn103003	mn10300_wide_const_load_uses_clr	mn10300	MPU	GCC	17,537	213	1	[]
[ "<s>", "SMLoc", "AMDGPUAsmParser", "::", "getLoc", "(", ")", "const", "{", "return", "getToken", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser1	getLoc	AMDGPU	GPU	LLVM	17,538	18	1	[]
[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", ",", "raw_ostream", "&", ")", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Lanai", "Lanai", "Lanai", "4" ]	LanaiDisassembler11	getInstruction	Lanai	CPU	LLVM	17,539	105	1	[]
[ "<s>", "void", "BRIGDwarfStreamer", "::", "Finish", "(", ")", "{", "MCELFStreamer", "::", "Finish", "(", ")", ";", "dwarfStream", "->", "flush", "(", ")", ";", "dwarfStream", "->", "releaseStream", "(", ")", ";", "}", "</s>" ]	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "HSAIL" ]	BRIGDwarfStreamer	Finish	HSAIL	Virtual ISA	LLVM	17,540	26	1	[]
[ "<s>", "static", "rtx", "pa_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "PA_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "pa" ]	pa	pa_struct_value_rtx	pa	CPU	GCC	17,541	22	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]	Thumb1RegisterInfo8	resolveFrameIndex	ARM	CPU	LLVM	17,542	100	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "OS", "<<", "\"Token: \"", "<<", "getToken", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_Registe...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Sparc", "\"Token: \"", "\"\\n\"", "\"Reg: #\"", "\"\\n\"", "\"Imm: \"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"" ]	SparcAsmParser	print	Sparc	CPU	LLVM	17,543	114	1	[]
[ "<s>", "static", "int", "tilepro_issue_rate", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCHED_ISSUE_RATE", "." ]	[ "tilepro", "3" ]	tilepro	tilepro_issue_rate	tilepro	VLIW	GCC	17,544	11	1	[]
[ "<s>", "static", "void", "mips_start_function_definition", "(", "const", "char", "*", "name", ",", "bool", "mips16_p", ")", "{", "if", "(", "mips16_p", ")", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tmips16\\n\"", ")", ";", "else", "fprintf", "(", "asm_...	[ "Start", "a", "definition", "of", "function", "NAME", ".", "MIPS16_P", "indicates", "whether", "the", "function", "contains", "MIPS16", "code", "." ]	[ "mips", "\"\\t.set\\tmips16\\n\"", "\"\\t.set\\tnomips16\\n\"", "\"\\t.set\\tmicromips\\n\"", "\"\\t.set\\tnomicromips\\n\"", "\"\\t.ent\\t\"", "\"\\n\"", "\"function\"", "\":\\n\"" ]	mips	mips_start_function_definition	mips	CPU	GCC	17,545	103	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget56	X86Subtarget	X86	CPU	LLVM	17,546	246	1	[]
[ "<s>", "rtx", "expand_builtin", "(", "unsigned", "int", "code", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "registered_function", "&", "rfn", "=", "", "(", "", "registered_functions", ")", "[", "code", "]", ";", "if", "(", "!", "check_required...	[ "Expand", "a", "call", "to", "the", "RVV", "function", "with", "subcode", "CODE", ".", "EXP", "is", "the", "call", "expression", "and", "TARGET", "is", "the", "preferred", "location", "for", "the", "result", ".", "Return", "the", "value", "of", "the", "l...	[ "aarch64" ]	aarch64-sve-builtins	expand_builtin	aarch64	CPU	GCC	17,547	70	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Gather Packetize Code\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Gather Packetize Code\"" ]	HexagonGatherPacketize	getPassName	Hexagon	DSP	LLVM	17,548	11	1	[]
[ "<s>", "void", "pdp11_output_def", "(", "FILE", "", "file", ",", "const", "char", "", "label1", ",", "const", "char", "*", "label2", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "assemble_name", "(", "file", ",", "label1", ")", ";", "putc", "(", ...	[ "This", "equates", "name", "with", "value", "." ]	[ "pdp11", "\"\\t.set\\t\"" ]	pdp11	pdp11_output_def	pdp11	MPU	GCC	17,549	84	1	[]
[ "<s>", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "3", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ...	[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "binary", "operator", "meets", "the", "appropriate", "constraints", "." ]	[ "i386", "3", "0", "1", "2" ]	i386-expand	ix86_binary_operator_ok	i386	CPU	GCC	17,550	171	1	[]
[ "<s>", "rtx", "arm_load_function_descriptor", "(", "rtx", "funcdesc", ")", "{", "rtx", "fnaddr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ";", "rtx", "fnaddr", "=", "gen_rtx...	[ "Emit", "insns", "to", "load", "the", "function", "address", "from", "FUNCDESC", "(", "an", "FDPIC", "function", "descriptor", ")", "into", "a", "register", "and", "the", "GOT", "address", "into", "the", "FDPIC", "register", ",", "returning", "an", "rtx", ...	[ "arm", "4" ]	arm	arm_load_function_descriptor	arm	CPU	GCC	17,551	73	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine53	addPreRegAlloc	R600	GPU	LLVM	17,552	75	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "TheModule", "=", "&", "M", ";", "FrameEscape", "=", "Intrinsic", "::", "getDeclaration", "(", "TheModule", ",", "Intrinsic", "::", "localescape", ")", ";", "FrameR...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86", "Intrinsic::getDeclaration", "Intrinsic::localescape", "Intrinsic::getDeclaration", "Intrinsic::localrecover", "Intrinsic::getDeclaration", "Intrinsic::frameaddress" ]	X86WinEHState (2)	doInitialization	X86	CPU	LLVM	17,553	58	1	[]
[ "<s>", "bool", "R600DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600" ]	AMDGPUISelDAGToDAG	runOnMachineFunction	AMDGPU	GPU	LLVM	17,554	31	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AMDGPUAnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine71	addPreISel	AMDGPU	GPU	LLVM	17,555	44	1	[]
[ "<s>", "static", "unsigned", "int", "frv_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_M...	[ "On", "the", "FRV", ",", "make", "the", "CC_FP", "mode", "take", "3", "words", "in", "the", "integer", "registers", ",", "so", "that", "we", "can", "build", "the", "appropriate", "instructions", "to", "properly", "reload", "the", "values", ".", "Also", "...	[ "frv", "1" ]	frv	frv_hard_regno_nregs	frv	VLIW	GCC	17,556	42	1	[]
[ "<s>", "static", "unsigned", "bit_count", "(", "unsigned", "long", "value", ")", "{", "unsigned", "long", "count", "=", "0", ";", "while", "(", "value", ")", "{", "count", "++", ";", "value", "&=", "value", "-", "1", ";", "}", "return", "count", ";",...	[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "\|", "\|", "--", "^", "\|", "\|", "\\", "\|", "\|", "\|", "arguments", "saved", "\|", "Increasing", "\|", "\|", "on", "the", "stack", "\|", "add...	[ "arm", "0", "1" ]	arm	bit_count	arm	CPU	GCC	17,557	34	1	[]
[ "<s>", "bool", "loongarch_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Implement", "EPILOGUE_USES", "." ]	[ "loongarch" ]	loongarch	loongarch_epilogue_uses	loongarch	CPU	GCC	17,558	21	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "0", "1" ]	Thumb1InstrInfo22	spillCalleeSavedRegisters	ARM	CPU	LLVM	17,559	151	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "", "ValueTy", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "GetIn...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...	ARMISelLowering (2)5	emitLoadLinked	ARM	CPU	LLVM	17,560	286	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";", "}", "</s>" ]	[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine1	getCSEConfig	ARM	CPU	LLVM	17,561	24	1	[]
[ "<s>", "static", "void", "mips_promote_ready", "(", "rtx_insn", "", "", "ready", ",", "int", "lower", ",", "int", "higher", ")", "{", "rtx_insn", "*", "new_head", ";", "int", "i", ";", "new_head", "=", "ready", "[", "lower", "]", ";", "for", "(", "...	[ "Remove", "the", "instruction", "at", "index", "LOWER", "from", "ready", "queue", "READY", "and", "reinsert", "it", "in", "front", "of", "the", "instruction", "at", "index", "HIGHER", ".", "LOWER", "must", "be", "<", "=", "HIGHER", "." ]	[ "mips", "1" ]	mips	mips_promote_ready	mips	CPU	GCC	17,562	63	1	[]
[ "<s>", "X86_64GOTEntry", "*", "X86_64GOT", "::", "create", "(", ")", "{", "return", "new", "X86_64GOTEntry", "(", "0", ",", "m_SectionData", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "X86", "X86", "X86_64GOT::create", "X86", "0" ]	X86GOT	create	X86	CPU	LLVM	17,563	18	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInf...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::VR128RegClass", "1", "X86" ]	X86InstrInfo41	spillCalleeSavedRegisters	X86	CPU	LLVM	17,564	291	1	[]
[ "<s>", "static", "bool", "rs6000_debug_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "bool", "ret", "=", "rs6000_can_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")", ";", "f...	[ "Debug", "version", "of", "rs6000_can_change_mode_class", "." ]	[ "rs6000", "\"rs6000_can_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", "\"true\"", "\"false\"" ]	rs6000	rs6000_debug_can_change_mode_class	rs6000	CPU	GCC	17,565	59	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "SERIALIZE", ",", "DL", "...	[ "This", "callback", "is", "used", "to", "prepare", "for", "a", "volatile", "or", "atomic", "load", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::SERIALIZE", "MVT::Other" ]	SystemZISelLowering (2)1	prepareVolatileOrAtomicLoad	SystemZ	CPU	LLVM	17,566	36	1	[]
[ "<s>", "static", "rtx_insn", "", "mn10300_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "", ">", "&", ",", "vec", "<", "rtx", ">"...	[ "Worker", "function", "for", "TARGET_MD_ASM_ADJUST", ".", "We", "do", "this", "in", "the", "mn10300", "backend", "to", "maintain", "source", "compatibility", "with", "the", "old", "cc0-based", "compiler", "." ]	[ "mn10300" ]	mn10300	mn10300_md_asm_adjust	mn10300	MPU	GCC	17,567	68	1	[]
[ "<s>", "static", "int", "mips16_insn_length", "(", "rtx", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ADDR_VEC", ")", "retu...	[ "Return", "the", "length", "of", "instruction", "INSN", "." ]	[ "mips", "0", "1" ]	mips3	mips16_insn_length	mips	CPU	GCC	17,568	82	1	[]
[ "<s>", "machine_mode", "cris_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_INT", ...	[ "Worker", "function", "for", "SELECT_CC_MODE", "." ]	[ "cris" ]	cris	cris_select_cc_mode	cris	MPU	GCC	17,569	90	1	[]
[ "<s>", "void", "Cpu0RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Cpu0", "Cpu0", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "1", "0", "1", "1", "\"Offset : \"", "\"\\n\"", "...	Cpu0RegisterInfo2	eliminateFrameIndex	Cpu0	CPU	LLVM	17,570	354	1	[]
[ "<s>", "void", "HexagonCallMutation", "::", "apply", "(", "ScheduleDAGInstrs", "", "DAG", ")", "{", "SUnit", "", "LastSequentialCall", "=", "nullptr", ";", "unsigned", "VRegHoldingRet", "=", "0", ";", "unsigned", "RetRegister", ";", "SUnit", "*", "LastUseOfRet...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon", "0", "1", "1", "1", "1", "Hexagon::R0", "Hexagon::V0", "0", "1" ]	HexagonMachineScheduler (2)	apply	Hexagon	DSP	LLVM	17,571	370	1	[]
[ "<s>", "void", "MipsRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "MachineInstr", "&", "MI", "=", "OpdMapper", ".", "getMI", "(", ")", ";", "InstListTy", "NewInstrs", ";", "MachineIRBuilder", "B...	[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]	[ "Mips", "Mips", "0", "32" ]	MipsRegisterBankInfo22	applyMappingImpl	Mips	CPU	LLVM	17,572	254	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "("...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "64", "0", "1", "0", "64", "64", "128" ]	AMDGPUAsmPrinter50	emitFunctionBodyEnd	AMDGPU	GPU	LLVM	17,573	241	1	[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCall...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "1", "8", "1", "4", "2" ]	Thumb1RegisterInfo13	hasReservedCallFrame	ARM	CPU	LLVM	17,574	65	1	[]
[ "<s>", "HOST_WIDE_INT", "const_vector_elt_as_int", "(", "rtx", "op", ",", "unsigned", "int", "elt", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";"...	[ "Interpret", "element", "ELT", "of", "the", "CONST_VECTOR", "OP", "as", "an", "integer", "value", ".", "If", "the", "mode", "of", "OP", "is", "MODE_VECTOR_INT", ",", "this", "simply", "returns", "the", "corresponding", "element", "of", "the", "vector", ",", ...	[ "powerpcspe" ]	powerpcspe	const_vector_elt_as_int	powerpcspe	CPU	GCC	17,575	72	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "AMDGPU", "::", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::IsaInfo", "\".amdgcn_target\"", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD" ]	AMDGPUAsmParser19	ParseDirective	AMDGPU	GPU	LLVM	17,576	163	1	[]
[ "<s>", "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "param_size", "=", "csky_num_...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...	[ "csky", "0", "0" ]	csky	csky_arg_partial_bytes	csky	CPU	GCC	17,577	89	1	[]
[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{"...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]	MipsTargetMachine10	getTargetIRAnalysis	Mips	CPU	LLVM	17,578	77	1	[]
[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}", "</s>" ]	[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]	[ "X86" ]	X86Subtarget1	isTarget64BitLP64	X86	CPU	LLVM	17,579	22	1	[]
[ "<s>", "void", "riscv_expand_conditional_move", "(", "rtx", "dest", ",", "rtx", "cons", ",", "rtx", "alt", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "riscv_emit_int_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "...	[ "Emit", "a", "cond", "move", ":", "If", "OP", "holds", ",", "move", "CONS", "to", "DEST", ";", "else", "move", "ALT", "to", "DEST", ".", "Return", "0", "if", "expansion", "failed", "." ]	[ "riscv" ]	riscv	riscv_expand_conditional_move	riscv	CPU	GCC	17,580	74	1	[]
[ "<s>", "static", "int", "riscv_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_RVC", "&&", "!", "speed", "&&", "riscv_mshorten_m...	[ "Implement", "TARGET_ADDRESS_COST", "." ]	[ "riscv", "1" ]	riscv	riscv_address_cost	riscv	CPU	GCC	17,581	61	1	[]
[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(...	[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]	[ "powerpcspe", "1", "3" ]	powerpcspe	altivec_expand_stvex_be	powerpcspe	CPU	GCC	17,582	109	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DstReg", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond"...	[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]	[ "X86", "X86", "1", "\"Invalid Cond array\"", "X86::CondCode", "0" ]	X86InstrInfo (2)	insertSelect	X86	CPU	LLVM	17,583	123	1	[]
[ "<s>", "const", "char", "", "output_cbranch", "(", "rtx", "label", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "cc_mode", ",", "int", "reversed", ",", "rtx_insn", "", "insn", ")", "{", "const", "char", "*", "cond", ";", "if", "(", "...	[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...	[ "visium", "\"cs\"", "\"ne\"", "\"cc\"", "\"eq\"", "\"nc\"", "\"ge\"", "\"gt\"", "\"ls\"", "\"le\"", "\"ns\"", "\"ns\"", "\"lt\"", "\"cc\"", "\"hi\"", "\"ls\"", "\"cs\"", "\"os\"", "\"oc\"", "\"nc\"", "\"hi\"", "\"le\"", "\"lt\"" ]	visium2	output_cbranch	visium	Virtual ISA	GCC	17,584	307	1	[]
[ "<s>", "bool", "tilegx_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "operands", "[", "0", "]", "="...	[ "Expand", "a", "move", "instruction", ".", "Return", "true", "if", "all", "work", "is", "done", "." ]	[ "tilegx", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "1", "1", "0", "1" ]	tilegx	tilegx_expand_mov	tilegx	VLIW	GCC	17,585	238	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...	SPUInstrInfo5	loadRegFromStackSlot	CellSPU	MPU	LLVM	17,586	299	1	[]
[ "<s>", "static", "tree", "s390_handle_string_attribute", "(", "tree", "", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "cst...	[ "Check", "syntax", "of", "function", "decl", "attributes", "having", "a", "string", "type", "value", "." ]	[ "s390", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a string constant argument\"", "\"indirect_branch\"", "\"indirect_branch_call\"", "\"function_return\"", "\"function_return_reg\"", "\"function_return_mem\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-extern\"...	s390	s390_handle_string_attribute	s390	MPU	GCC	17,587	258	1	[]
[ "<s>", "void", "VEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "VE", "VE", "VE::ORri", "0", "VE::F128RegClass", "VE::sub_even", "VE::sub_odd", "2", "VE::ORri", "\"Impossible reg-to-reg copy from \"", "\" to \"", "\"\\n\"", "\"Impossible reg-to-reg copy\"" ]	VEInstrInfo12	copyPhysReg	VE	CPU	LLVM	17,588	189	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "BPF" ]	BPFAsmParser	isReg	BPF	Virtual ISA	LLVM	17,589	13	1	[]
[ "<s>", "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "4", ")", ";", "fputs", "(", "\"\\t.picptr\\ttlsmoff(\"", ",", "file", ")", ";", "output_addr_cons...	[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "frv", "4", "\"\\t.picptr\\ttlsmoff(\"", "\")\"" ]	frv	frv_output_dwarf_dtprel	frv	VLIW	GCC	17,590	51	1	[]
[ "<s>", "int", "move_src_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "return", "1", ";", "case...	[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "single", "word", "move", "source", "." ]	[ "arc", "1", "0", "0", "0", "0" ]	arc3	move_src_operand	arc	MPU	GCC	17,591	151	1	[]
[ "<s>", "tree", "function_builder", "::", "get_attributes", "(", "const", "function_instance", "&", "instance", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "instance", ".", "modifies_global_state_p", "(", ")", ")", "{", "if", "(", "insta...	[ "Return", "the", "appropriate", "function", "attributes", "for", "INSTANCE", "." ]	[ "aarch64", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]	aarch64-sve-builtins	get_attributes	aarch64	CPU	GCC	17,592	84	1	[]
[ "<s>", "bool", "BranchDelayBase", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TMS320C64X" ]	BranchDelayExpansion	runOnMachineFunction	TMS320C64X	VLIW	LLVM	17,593	55	1	[]
[ "<s>", "rtx", "function_expander", "::", "use_compare_insn", "(", "rtx_code", "rcode", ",", "insn_code", "icode", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";", "machine_mode",...	[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "with", "a", "1:1", "mapping", "between", "arguments", "and", "input", "operands", "." ]	[ "riscv", "0", "1", "2" ]	riscv-vector-builtins	use_compare_insn	riscv	CPU	GCC	17,594	302	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "8",...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "PowerPC", "1", "8", "0" ]	PPCISelLowering106	getPreferredVectorAction	PowerPC	CPU	LLVM	17,595	43	1	[]
[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "MCInst", "&", "Inst", ")", "{", "SmallVector", "<", "X86Operand", ",", "8", ">", "Operands", ";", "Operands", ".", "push_back", "(", "X86Operand", "::",...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "X86", "X86", "X86", "8", "X86Operand::CreateToken", "X86Operand::CreateToken", "\"*\"", "X86", "X86", "\"unrecognized instruction\"" ]	X86AsmParser80	ParseInstruction	X86	CPU	LLVM	17,596	193	1	[]
[ "<s>", "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ...	[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]	[ "mcore", "0", "0", "0", "0", "0", "0", "0", "0", "0", "9", "0" ]	mcore	mcore_encode_section_info	mcore	MPU	GCC	17,597	198	1	[]
[ "<s>", "static", "int", "class_can_hold_mode", "(", "int", "class", ",", "enum", "machine_mode", "mode", ")", "{", "static", "char", "results", "[", "LIM_REG_CLASSES", "]", "[", "MAX_MACHINE_MODE", "]", ";", "if", "(", "results", "[", "class", "]", "[", "m...	[ "Used", "by", "m32c_register_move_cost", "to", "determine", "if", "a", "move", "is", "impossibly", "expensive", "." ]	[ "m32c", "0", "1", "0", "0", "1", "1", "1", "0", "1", "0", "2", "\"class %s can hold %s? %s\\n\"", "2", "\"yes\"", "\"no\"", "2" ]	m32c2	class_can_hold_mode	m32c	MPU	GCC	17,598	208	1	[]
[ "<s>", "MachineMemOperand", "::", "Flags", "XCoreTargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", "(...	[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]	[ "XCore", "XCore" ]	XCoreISelLowering2	getTargetMMOFlags	XCore	MPU	LLVM	17,599	132	1	[]

[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", ...

[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]

[ "X86", "X86", "0", "1", "1", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]

X86InstrInfo141

getSPAdjust

X86

CPU

LLVM

17,500

306

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "RISCV", "\"\\n\"" ]

RISCVInsertVSETVLI6

dump

RISCV

CPU

LLVM

17,501

21

1

[]

[ "<s>", "unsigned", "R600TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "getHardwareNumberOfRegisters", "(", "Vec", ")", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "AMDGPU", "R600" ]

AMDGPUTargetTransformInfo1

getNumberOfRegisters

AMDGPU

GPU

LLVM

17,502

17

1

[]

[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "emit_insn", "(", "gen_aarch64_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx...

[ "Emit", "load", "exclusive", "." ]

[ "aarch64" ]

aarch646

aarch64_emit_load_exclusive

aarch64

CPU

GCC

17,503

32

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

AArch64TargetTransformInfo18

getArithmeticInstrCost

AArch64

CPU

LLVM

17,504

480

1

[]

[ "<s>", "static", "rtx", "riscv_pass_fpr_pair", "(", "enum", "machine_mode", "mode", ",", "unsigned", "regno1", ",", "enum", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "unsigned", "regno2", ",", "enum", "machine_mode", "mode2", ",", "HOST_WIDE_I...

[ "Pass", "or", "return", "a", "composite", "value", "in", "the", "FPR", "pair", "REGNO", "and", "REGNO", "+", "1", ".", "MODE", "is", "the", "mode", "of", "the", "composite", ".", "MODE1", "and", "OFFSET1", "are", "the", "mode", "and", "byte", "offset",...

[ "riscv", "2" ]

riscv2

riscv_pass_fpr_pair

riscv

CPU

GCC

17,505

75

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_store", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_src", ",", "permute_tmp", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", ...

[ "Emit", "a", "little-endian", "store", "to", "vector", "memory", "location", "DEST", "from", "VSX", "register", "SOURCE", "in", "mode", "MODE", ".", "The", "store", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "xxpermdi"...

[ "rs6000", "0" ]

rs60004

rs6000_emit_le_vsx_store

rs6000

CPU

GCC

17,506

112

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]

MipsSEFrameLowering34

spillCalleeSavedRegisters

Mips

CPU

LLVM

17,507

191

1

[]

[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "const", "Function", "*", ",", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]

AMDGPUTargetTransformInfo26

getUnrollingPreferences

R600

GPU

LLVM

17,508

135

1

[]

[ "<s>", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i1", ";", "else", "return", "EVT", "::", "getVectorVT", "...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Hexagon", "MVT::i1", "MVT::i1" ]

HexagonISelLowering2

getSetCCResultType

Hexagon

DSP

LLVM

17,509

47

1

[]

[ "<s>", "bool", "HCE", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "\"Before \"", "Hexagon", "Hexagon", "\"Collected \"", "\" extenders\\n\"", "0", "\"After \"", "\"No changes\\n\"" ]

HexagonConstExtenders14

runOnMachineFunction

Hexagon

DSP

LLVM

17,510

298

1

[]

[ "<s>", "static", "rtx_insn", "*", "riscv_call_tls_get_addr", "(", "rtx", "sym", ",", "rtx", "result", ")", "{", "rtx", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ",", "func", ";", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ri...

[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...

[ "riscv", "\"__tls_get_addr\"", "1" ]

riscv

riscv_call_tls_get_addr

riscv

CPU

GCC

17,511

111

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]

SystemZAsmParser (2)

MatchAndEmitInstruction

SystemZ

CPU

LLVM

17,512

249

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MSP430", "MSP430" ]

MSP430FrameLowering2

hasFP

MSP430

MPU

LLVM

17,513

48

1

[]

[ "<s>", "NVPTXSubtarget", "::", "NVPTXSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "NVPTXGenSubtargetInfo", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"\"", "\"sm_10\"", "\"we are not using FeatureStr\"", "3" ]

NVPTXSubtarget20

NVPTXSubtarget

NVPTX

GPU

LLVM

17,514

106

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", ...

[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...

[ "powerpcspe", "0" ]

powerpcspe

rs6000_emit_le_vsx_load

powerpcspe

CPU

GCC

17,515

108

1

[]

[ "<s>", "rtx_insn", "*", "cris_emit_insn", "(", "rtx", "x", ")", "{", "rtvec", "vec", "=", "rtvec_alloc", "(", "2", ")", ";", "RTVEC_ELT", "(", "vec", ",", "0", ")", "=", "x", ";", "RTVEC_ELT", "(", "vec", ",", "1", ")", "=", "gen_rtx_CLOBBER", "(",...

[ "Convenience", "function", "for", "CRIS-local", "use", "of", "emit_insn", ",", "wrapping", "the", "argument", "in", "a", "parallel", "with", "a", "clobber", "of", "CRIS_CC0_REGNUM", "before", "passing", "on", "to", "emit_insn", "." ]

[ "cris", "2", "0", "1" ]

cris

cris_emit_insn

cris

MPU

GCC

17,516

56

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", ...

[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]

AArch64InstrInfo1

isGPRCopy

AArch64

CPU

LLVM

17,517

188

1

[]

[ "<s>", "enum", "reg_class", "cr16_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "(", "regno", ">=", "0", ")", "&&", "(", "regno", "<", "CR16_FIRST_DWORD_REGISTER", ")", ")", "return", "SHORT_REGS", ";", "if", "(", "(", "regno", ">=", "CR16_...

[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", ".", "This", "could", "be", "a", "conditional", "expression", "or", "could", "index", "an", "array", "." ]

[ "cr16", "0" ]

cr16

cr16_regno_reg_class

cr16

MPU

GCC

17,518

46

1

[]

[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "{", "Handlers", ".", "push_back", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]

BPFAsmPrinter3

doInitialization

BPF

Virtual ISA

LLVM

17,519

53

1

[]

[ "<s>", "void", "i386_pe_seh_end_prologue", "(", "FILE", "*", "f", ")", "{", "struct", "seh_frame_state", "*", "seh", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "seh", "=", "cfun", "->...

[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "prologue", "." ]

[ "i386", "\"\\t.seh_endprologue\\n\"" ]

winnt4

i386_pe_seh_end_prologue

i386

CPU

GCC

17,520

57

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "AMDGPU::CF_ALU" ]

R600EmitClauseMarkers2

runOnMachineFunction

AMDGPU

GPU

LLVM

17,521

138

1

[]

[ "<s>", "int", "h8300_tiny_data_p", "(", "tree", "decl", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "0", ";", "a", "=", "lookup_attribute", "(", "\"tiny_data\"", ",", "DECL_ATTRIBUTES", "(", "dec...

[ "Return", "nonzero", "if", "DECL", "is", "a", "variable", "that", "'s", "in", "the", "tiny", "data", "area", "." ]

[ "h8300", "0", "\"tiny_data\"" ]

h8300

h8300_tiny_data_p

h8300

MPU

GCC

17,522

40

1

[]

[ "<s>", "static", "int", "avr_map", "(", "unsigned", "int", "f", ",", "int", "x", ")", "{", "return", "x", "<", "8", "?", "(", "f", ">>", "(", "4", "*", "x", ")", ")", "&", "0xf", ":", "0", ";", "}", "</s>" ]

[ "Compute", "the", "image", "of", "x", "under", "f", ",", "i.e", ".", "perform", "x", "--", ">", "f", "(", "x", ")" ]

[ "avr", "8", "4", "0xf", "0" ]

avr

avr_map

avr

MPU

GCC

17,523

32

1

[]

[ "<s>", "void", "h8300_expand_prologue", "(", "void", ")", "{", "int", "regno", ";", "int", "saved_regs", ";", "int", "n_regs", ";", "if", "(", "h8300_os_task_function_p", "(", "current_function_decl", ")", ")", "return", ";", "if", "(", "h8300_monitor_function_p...

[ "Generate", "RTL", "code", "for", "the", "function", "prologue", "." ]

[ "h8300", "0", "0", "1", "1", "3", "0", "0x0f", "0x0f", "4", "3", "0", "0x07", "0x07", "3", "1", "0", "0x03", "0x03", "2", "1", "0" ]

h8300

h8300_expand_prologue

h8300

MPU

GCC

17,524

252

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "supportsEfficientVectorElementLoadStore", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...

[ "X86", "X86" ]

X86TargetTransformInfo (2)1

supportsEfficientVectorElementLoadStore

X86

CPU

LLVM

17,525

12

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "zeroExtend", "(", "unsigned", "Reg", ",", "const", "Value", "*", "V", ",", "MVT", "::", "SimpleValueType", "From", ",", "MVT", "::", "SimpleValueType", "To", ")", "{", "if", "(", "To", "==", "MVT", "::", "...

[ "Return", "a", "new", "range", "in", "the", "specified", "integer", "type", ",", "which", "must", "be", "strictly", "larger", "than", "the", "current", "type", "." ]

[ "WebAssembly", "WebAssembly", "MVT::SimpleValueType", "MVT::SimpleValueType", "MVT::i64", "MVT::i64", "WebAssembly::I64RegClass", "WebAssembly::I64_EXTEND_U_I32" ]

WebAssemblyFastISel

zeroExtend

WebAssembly

Virtual ISA

LLVM

17,526

114

1

[]

[ "<s>", "static", "tree", "sh_handle_interrupt_handler_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE",...

[ "Handle", "an", "``", "interrupt_handler", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "sh", "\"%qE attribute only applies to functions\"", "\"attribute interrupt_handler is not compatible with -m5-compact\"" ]

sh4

sh_handle_interrupt_handler_attribute

sh

CPU

GCC

17,527

71

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMappings", "X86RegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->",...

[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]

[ "X86", "X86", "0", "32", "64", "4", "8", "1", "1" ]

X86RegisterBankInfo17

getInstrAlternativeMappings

X86

CPU

LLVM

17,528

225

1

[]

[ "<s>", "void", "SICInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SIC", "SIC", "0", "SIC::GPROutRegClass", "SIC::GPROutRegClass", "SIC::RMO", "SIC::GPROutRegClass", "SIC::SW", "SIC::MVSW", "\"Cannot copy registers\"" ]

SICInstrInfo

copyPhysReg

SIC

CPU

LLVM

17,529

145

1

[]

[ "<s>", "char", "*", "output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "256", "]", ";", "if", "(", "darwin_emit_branch_isla...

[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

[ "powerpcspe", "256", "0", "256", "\"L\"", "0", "1", "\"jbsr %%z%d,%.246s\"", "\"bl %%z%d\"" ]

powerpcspe

output_call

powerpcspe

CPU

GCC

17,530

180

1

[]

[ "<s>", "static", "rtx", "expand_set_or_movmem_constant_prologue", "(", "rtx", "dst", ",", "rtx", "*", "srcp", ",", "rtx", "destreg", ",", "rtx", "srcreg", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "int", "desired_align", ",", "int", "align_bytes", "...

[ "This", "function", "is", "like", "the", "previous", "one", ",", "except", "here", "we", "know", "how", "many", "bytes", "need", "to", "be", "copied", ".", "That", "allows", "us", "to", "update", "alignment", "not", "only", "of", "DST", ",", "which", "...

[ "i386", "1", "0", "1", "1", "0", "0", "2", "1", "1", "1" ]

i3864

expand_set_or_movmem_constant_prologue

i386

CPU

GCC

17,531

365

1

[]

[ "<s>", "static", "bool", "aarch64_advsimd_valid_immediate_hs", "(", "unsigned", "int", "val32", ",", "simd_immediate_info", "*", "info", ",", "enum", "simd_immediate_check", "which", ",", "simd_immediate_info", "::", "insn_type", "insn", ")", "{", "for", "(", "unsig...

[ "Return", "true", "if", "replicating", "VAL32", "is", "a", "valid", "2-byte", "or", "4-byte", "immediate", "for", "the", "Advanced", "SIMD", "operation", "described", "by", "WHICH", "and", "INSN", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to",...

[ "aarch64", "0", "32", "8", "0xff", "0xffff", "16", "0", "16", "8", "0xff", "8", "24", "8", "1", "1", "0xff" ]

aarch64

aarch64_advsimd_valid_immediate_hs

aarch64

CPU

GCC

17,532

245

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine45

ARMBaseTargetMachine

ARM

CPU

LLVM

17,533

118

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86LowerAMXIntrinsics

getAnalysisUsage

X86

CPU

LLVM

17,534

38

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", ...

[ "value", "(", "e.g", "." ]

[ "X86", "X86", "\"unknown pcrel immediate operand\"" ]

X86IntelInstPrinter15

printPCRelImm

X86

CPU

LLVM

17,535

124

1

[]

[ "<s>", "static", "void", "rs6000_elf_asm_init_sections", "(", "void", ")", "{", "toc_section", "=", "get_unnamed_section", "(", "0", ",", "rs6000_elf_output_toc_section_asm_op", ",", "NULL", ")", ";", "sdata2_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ...

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_elf_asm_init_sections

rs6000

CPU

GCC

17,536

30

1

[]

[ "<s>", "bool", "mn10300_wide_const_load_uses_clr", "(", "rtx", "operands", "[", "2", "]", ")", "{", "long", "val", "[", "2", "]", ";", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "!=", "REG", "||", "REGNO_REG_CLASS", "(", "REGNO", "(", ...

[ "Check", "whether", "a", "constant", "used", "to", "initialize", "a", "DImode", "or", "DFmode", "can", "use", "a", "clr", "instruction", ".", "The", "code", "here", "must", "be", "kept", "in", "sync", "with", "movdf", "and", "movdi", "." ]

[ "mn10300", "2", "2", "0", "0", "1", "1", "0", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "0" ]

mn103003

mn10300_wide_const_load_uses_clr

mn10300

MPU

GCC

17,537

213

1

[]

[ "<s>", "SMLoc", "AMDGPUAsmParser", "::", "getLoc", "(", ")", "const", "{", "return", "getToken", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser1

getLoc

AMDGPU

GPU

LLVM

17,538

18

1

[]

[ "<s>", "DecodeStatus", "LanaiDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", ",", "raw_ostream", "&", ")", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Lanai", "Lanai", "Lanai", "4" ]

LanaiDisassembler11

getInstruction

Lanai

CPU

LLVM

17,539

105

1

[]

[ "<s>", "void", "BRIGDwarfStreamer", "::", "Finish", "(", ")", "{", "MCELFStreamer", "::", "Finish", "(", ")", ";", "dwarfStream", "->", "flush", "(", ")", ";", "dwarfStream", "->", "releaseStream", "(", ")", ";", "}", "</s>" ]

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "HSAIL" ]

BRIGDwarfStreamer

Finish

HSAIL

Virtual ISA

LLVM

17,540

26

1

[]

[ "<s>", "static", "rtx", "pa_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "PA_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "pa" ]

pa

pa_struct_value_rtx

pa

CPU

GCC

17,541

22

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]

Thumb1RegisterInfo8

resolveFrameIndex

ARM

CPU

LLVM

17,542

100

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "OS", "<<", "\"Token: \"", "<<", "getToken", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "k_Registe...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Sparc", "\"Token: \"", "\"\\n\"", "\"Reg: #\"", "\"\\n\"", "\"Imm: \"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"", "\"Mem: \"", "\"+\"", "\"\\n\"" ]

SparcAsmParser

print

Sparc

CPU

LLVM

17,543

114

1

[]

[ "<s>", "static", "int", "tilepro_issue_rate", "(", "void", ")", "{", "return", "3", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCHED_ISSUE_RATE", "." ]

[ "tilepro", "3" ]

tilepro

tilepro_issue_rate

tilepro

VLIW

GCC

17,544

11

1

[]

[ "<s>", "static", "void", "mips_start_function_definition", "(", "const", "char", "*", "name", ",", "bool", "mips16_p", ")", "{", "if", "(", "mips16_p", ")", "fprintf", "(", "asm_out_file", ",", "\"\\t.set\\tmips16\\n\"", ")", ";", "else", "fprintf", "(", "asm_...

[ "Start", "a", "definition", "of", "function", "NAME", ".", "MIPS16_P", "indicates", "whether", "the", "function", "contains", "MIPS16", "code", "." ]

[ "mips", "\"\\t.set\\tmips16\\n\"", "\"\\t.set\\tnomips16\\n\"", "\"\\t.set\\tmicromips\\n\"", "\"\\t.set\\tnomicromips\\n\"", "\"\\t.ent\\t\"", "\"\\n\"", "\"function\"", "\":\\n\"" ]

mips

mips_start_function_definition

mips

CPU

GCC

17,545

103

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget56

X86Subtarget

X86

CPU

LLVM

17,546

246

1

[]

[ "<s>", "rtx", "expand_builtin", "(", "unsigned", "int", "code", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";", "if", "(", "!", "check_required...

[ "Expand", "a", "call", "to", "the", "RVV", "function", "with", "subcode", "CODE", ".", "EXP", "is", "the", "call", "expression", "and", "TARGET", "is", "the", "preferred", "location", "for", "the", "result", ".", "Return", "the", "value", "of", "the", "l...

[ "aarch64" ]

aarch64-sve-builtins

expand_builtin

aarch64

CPU

GCC

17,547

70

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Gather Packetize Code\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Gather Packetize Code\"" ]

HexagonGatherPacketize

getPassName

Hexagon

DSP

LLVM

17,548

11

1

[]

[ "<s>", "void", "pdp11_output_def", "(", "FILE", "*", "file", ",", "const", "char", "*", "label1", ",", "const", "char", "*", "label2", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "assemble_name", "(", "file", ",", "label1", ")", ";", "putc", "(", ...

[ "This", "equates", "name", "with", "value", "." ]

[ "pdp11", "\"\\t.set\\t\"" ]

pdp11

pdp11_output_def

pdp11

MPU

GCC

17,549

84

1

[]

[ "<s>", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "3", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ...

[ "Return", "TRUE", "or", "FALSE", "depending", "on", "whether", "the", "binary", "operator", "meets", "the", "appropriate", "constraints", "." ]

[ "i386", "3", "0", "1", "2" ]

i386-expand

ix86_binary_operator_ok

i386

CPU

GCC

17,550

171

1

[]

[ "<s>", "rtx", "arm_load_function_descriptor", "(", "rtx", "funcdesc", ")", "{", "rtx", "fnaddr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ";", "rtx", "fnaddr", "=", "gen_rtx...

[ "Emit", "insns", "to", "load", "the", "function", "address", "from", "FUNCDESC", "(", "an", "FDPIC", "function", "descriptor", ")", "into", "a", "register", "and", "the", "GOT", "address", "into", "the", "FDPIC", "register", ",", "returning", "an", "rtx", ...

[ "arm", "4" ]

arm

arm_load_function_descriptor

arm

CPU

GCC

17,551

73

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine53

addPreRegAlloc

R600

GPU

LLVM

17,552

75

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "TheModule", "=", "&", "M", ";", "FrameEscape", "=", "Intrinsic", "::", "getDeclaration", "(", "TheModule", ",", "Intrinsic", "::", "localescape", ")", ";", "FrameR...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86", "Intrinsic::getDeclaration", "Intrinsic::localescape", "Intrinsic::getDeclaration", "Intrinsic::localrecover", "Intrinsic::getDeclaration", "Intrinsic::frameaddress" ]

X86WinEHState (2)

doInitialization

X86

CPU

LLVM

17,553

58

1

[]

[ "<s>", "bool", "R600DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600" ]

AMDGPUISelDAGToDAG

runOnMachineFunction

AMDGPU

GPU

LLVM

17,554

31

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AMDGPUAnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine71

addPreISel

AMDGPU

GPU

LLVM

17,555

44

1

[]

[ "<s>", "static", "unsigned", "int", "frv_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_M...

[ "On", "the", "FRV", ",", "make", "the", "CC_FP", "mode", "take", "3", "words", "in", "the", "integer", "registers", ",", "so", "that", "we", "can", "build", "the", "appropriate", "instructions", "to", "properly", "reload", "the", "values", ".", "Also", "...

[ "frv", "1" ]

frv

frv_hard_regno_nregs

frv

VLIW

GCC

17,556

42

1

[]

[ "<s>", "static", "unsigned", "bit_count", "(", "unsigned", "long", "value", ")", "{", "unsigned", "long", "count", "=", "0", ";", "while", "(", "value", ")", "{", "count", "++", ";", "value", "&=", "value", "-", "1", ";", "}", "return", "count", ";",...

[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "add...

[ "arm", "0", "1" ]

arm

bit_count

arm

CPU

GCC

17,557

34

1

[]

[ "<s>", "bool", "loongarch_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Implement", "EPILOGUE_USES", "." ]

[ "loongarch" ]

loongarch

loongarch_epilogue_uses

loongarch

CPU

GCC

17,558

21

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "0", "1" ]

Thumb1InstrInfo22

spillCalleeSavedRegisters

ARM

CPU

LLVM

17,559

151

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "*", "ValueTy", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetIn...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...

ARMISelLowering (2)5

emitLoadLinked

ARM

CPU

LLVM

17,560

286

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "ARMPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "return", "getStandardCSEConfigForOpt", "(", "TM", "->", "getOptLevel", "(", ")", ")", ";", "}", "</s>" ]

[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine1

getCSEConfig

ARM

CPU

LLVM

17,561

24

1

[]

[ "<s>", "static", "void", "mips_promote_ready", "(", "rtx_insn", "*", "*", "ready", ",", "int", "lower", ",", "int", "higher", ")", "{", "rtx_insn", "*", "new_head", ";", "int", "i", ";", "new_head", "=", "ready", "[", "lower", "]", ";", "for", "(", "...

[ "Remove", "the", "instruction", "at", "index", "LOWER", "from", "ready", "queue", "READY", "and", "reinsert", "it", "in", "front", "of", "the", "instruction", "at", "index", "HIGHER", ".", "LOWER", "must", "be", "<", "=", "HIGHER", "." ]

[ "mips", "1" ]

mips

mips_promote_ready

mips

CPU

GCC

17,562

63

1

[]

[ "<s>", "X86_64GOTEntry", "*", "X86_64GOT", "::", "create", "(", ")", "{", "return", "new", "X86_64GOTEntry", "(", "0", ",", "m_SectionData", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "X86", "X86", "X86_64GOT::create", "X86", "0" ]

X86GOT

create

X86

CPU

LLVM

17,563

18

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInf...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86", "X86", "8", "4", "X86", "X86", "X86", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::VR128RegClass", "1", "X86" ]

X86InstrInfo41

spillCalleeSavedRegisters

X86

CPU

LLVM

17,564

291

1

[]

[ "<s>", "static", "bool", "rs6000_debug_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "bool", "ret", "=", "rs6000_can_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")", ";", "f...

[ "Debug", "version", "of", "rs6000_can_change_mode_class", "." ]

[ "rs6000", "\"rs6000_can_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", "\"true\"", "\"false\"" ]

rs6000

rs6000_debug_can_change_mode_class

rs6000

CPU

GCC

17,565

59

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "SystemZISD", "::", "SERIALIZE", ",", "DL", "...

[ "This", "callback", "is", "used", "to", "prepare", "for", "a", "volatile", "or", "atomic", "load", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::SERIALIZE", "MVT::Other" ]

SystemZISelLowering (2)1

prepareVolatileOrAtomicLoad

SystemZ

CPU

LLVM

17,566

36

1

[]

[ "<s>", "static", "rtx_insn", "*", "mn10300_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">"...

[ "Worker", "function", "for", "TARGET_MD_ASM_ADJUST", ".", "We", "do", "this", "in", "the", "mn10300", "backend", "to", "maintain", "source", "compatibility", "with", "the", "old", "cc0-based", "compiler", "." ]

[ "mn10300" ]

mn10300

mn10300_md_asm_adjust

mn10300

MPU

GCC

17,567

68

1

[]

[ "<s>", "static", "int", "mips16_insn_length", "(", "rtx", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ADDR_VEC", ")", "retu...

[ "Return", "the", "length", "of", "instruction", "INSN", "." ]

[ "mips", "0", "1" ]

mips3

mips16_insn_length

mips

CPU

GCC

17,568

82

1

[]

[ "<s>", "machine_mode", "cris_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_INT", ...

[ "Worker", "function", "for", "SELECT_CC_MODE", "." ]

[ "cris" ]

cris

cris_select_cc_mode

cris

MPU

GCC

17,569

90

1

[]

[ "<s>", "void", "Cpu0RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Cpu0", "Cpu0", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "1", "0", "1", "1", "\"Offset : \"", "\"\\n\"", "...

Cpu0RegisterInfo2

eliminateFrameIndex

Cpu0

CPU

LLVM

17,570

354

1

[]

[ "<s>", "void", "HexagonCallMutation", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "SUnit", "*", "LastSequentialCall", "=", "nullptr", ";", "unsigned", "VRegHoldingRet", "=", "0", ";", "unsigned", "RetRegister", ";", "SUnit", "*", "LastUseOfRet...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon", "0", "1", "1", "1", "1", "Hexagon::R0", "Hexagon::V0", "0", "1" ]

HexagonMachineScheduler (2)

apply

Hexagon

DSP

LLVM

17,571

370

1

[]

[ "<s>", "void", "MipsRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "MachineInstr", "&", "MI", "=", "OpdMapper", ".", "getMI", "(", ")", ";", "InstListTy", "NewInstrs", ";", "MachineIRBuilder", "B...

[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]

[ "Mips", "Mips", "0", "32" ]

MipsRegisterBankInfo22

applyMappingImpl

Mips

CPU

LLVM

17,572

254

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "("...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "64", "0", "1", "0", "64", "64", "128" ]

AMDGPUAsmPrinter50

emitFunctionBodyEnd

AMDGPU

GPU

LLVM

17,573

241

1

[]

[ "<s>", "bool", "Thumb1RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCall...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "1", "8", "1", "4", "2" ]

Thumb1RegisterInfo13

hasReservedCallFrame

ARM

CPU

LLVM

17,574

65

1

[]

[ "<s>", "HOST_WIDE_INT", "const_vector_elt_as_int", "(", "rtx", "op", ",", "unsigned", "int", "elt", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";"...

[ "Interpret", "element", "ELT", "of", "the", "CONST_VECTOR", "OP", "as", "an", "integer", "value", ".", "If", "the", "mode", "of", "OP", "is", "MODE_VECTOR_INT", ",", "this", "simply", "returns", "the", "corresponding", "element", "of", "the", "vector", ",", ...

[ "powerpcspe" ]

powerpcspe

const_vector_elt_as_int

powerpcspe

CPU

GCC

17,575

72

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "AMDGPU", "::", "IsaInfo", "::", "hasCodeObjectV3", "(", "&", "getSTI", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::IsaInfo", "\".amdgcn_target\"", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD" ]

AMDGPUAsmParser19

ParseDirective

AMDGPU

GPU

LLVM

17,576

163

1

[]

[ "<s>", "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "param_size", "=", "csky_num_...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...

[ "csky", "0", "0" ]

csky

csky_arg_partial_bytes

csky

CPU

GCC

17,577

89

1

[]

[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{"...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]

MipsTargetMachine10

getTargetIRAnalysis

Mips

CPU

LLVM

17,578

77

1

[]

[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}", "</s>" ]

[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]

[ "X86" ]

X86Subtarget1

isTarget64BitLP64

X86

CPU

LLVM

17,579

22

1

[]

[ "<s>", "void", "riscv_expand_conditional_move", "(", "rtx", "dest", ",", "rtx", "cons", ",", "rtx", "alt", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "riscv_emit_int_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "...

[ "Emit", "a", "cond", "move", ":", "If", "OP", "holds", ",", "move", "CONS", "to", "DEST", ";", "else", "move", "ALT", "to", "DEST", ".", "Return", "0", "if", "expansion", "failed", "." ]

[ "riscv" ]

riscv

riscv_expand_conditional_move

riscv

CPU

GCC

17,580

74

1

[]

[ "<s>", "static", "int", "riscv_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_RVC", "&&", "!", "speed", "&&", "riscv_mshorten_m...

[ "Implement", "TARGET_ADDRESS_COST", "." ]

[ "riscv", "1" ]

riscv

riscv_address_cost

riscv

CPU

GCC

17,581

61

1

[]

[ "<s>", "void", "altivec_expand_stvex_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(...

[ "Generate", "code", "for", "a", "``", "stve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "." ]

[ "powerpcspe", "1", "3" ]

powerpcspe

altivec_expand_stvex_be

powerpcspe

CPU

GCC

17,582

109

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DstReg", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond"...

[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]

[ "X86", "X86", "1", "\"Invalid Cond array\"", "X86::CondCode", "0" ]

X86InstrInfo (2)

insertSelect

X86

CPU

LLVM

17,583

123

1

[]

[ "<s>", "const", "char", "*", "output_cbranch", "(", "rtx", "label", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "cc_mode", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "const", "char", "*", "cond", ";", "if", "(", "...

[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...

[ "visium", "\"cs\"", "\"ne\"", "\"cc\"", "\"eq\"", "\"nc\"", "\"ge\"", "\"gt\"", "\"ls\"", "\"le\"", "\"ns\"", "\"ns\"", "\"lt\"", "\"cc\"", "\"hi\"", "\"ls\"", "\"cs\"", "\"os\"", "\"oc\"", "\"nc\"", "\"hi\"", "\"le\"", "\"lt\"" ]

visium2

output_cbranch

visium

Virtual ISA

GCC

17,584

307

1

[]

[ "<s>", "bool", "tilegx_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "operands", "[", "0", "]", "="...

[ "Expand", "a", "move", "instruction", ".", "Return", "true", "if", "all", "work", "is", "done", "." ]

[ "tilegx", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "1", "1", "0", "1", "1", "0", "1" ]

tilegx

tilegx_expand_mov

tilegx

VLIW

GCC

17,585

238

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegisterClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegisterClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegisterClass", "SPU:...

SPUInstrInfo5

loadRegFromStackSlot

CellSPU

MPU

LLVM

17,586

299

1

[]

[ "<s>", "static", "tree", "s390_handle_string_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "cst...

[ "Check", "syntax", "of", "function", "decl", "attributes", "having", "a", "string", "type", "value", "." ]

[ "s390", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a string constant argument\"", "\"indirect_branch\"", "\"indirect_branch_call\"", "\"function_return\"", "\"function_return_reg\"", "\"function_return_mem\"", "\"keep\"", "0", "\"thunk\"", "0", "\"thunk-extern\"...

s390

s390_handle_string_attribute

s390

MPU

GCC

17,587

258

1

[]

[ "<s>", "void", "VEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "VE", "VE", "VE::ORri", "0", "VE::F128RegClass", "VE::sub_even", "VE::sub_odd", "2", "VE::ORri", "\"Impossible reg-to-reg copy from \"", "\" to \"", "\"\\n\"", "\"Impossible reg-to-reg copy\"" ]

VEInstrInfo12

copyPhysReg

VE

CPU

LLVM

17,588

189

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "BPF" ]

BPFAsmParser

isReg

BPF

Virtual ISA

LLVM

17,589

13

1

[]

[ "<s>", "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "4", ")", ";", "fputs", "(", "\"\\t.picptr\\ttlsmoff(\"", ",", "file", ")", ";", "output_addr_cons...

[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "frv", "4", "\"\\t.picptr\\ttlsmoff(\"", "\")\"" ]

frv

frv_output_dwarf_dtprel

frv

VLIW

GCC

17,590

51

1

[]

[ "<s>", "int", "move_src_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "return", "1", ";", "case...

[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "single", "word", "move", "source", "." ]

[ "arc", "1", "0", "0", "0", "0" ]

arc3

move_src_operand

arc

MPU

GCC

17,591

151

1

[]

[ "<s>", "tree", "function_builder", "::", "get_attributes", "(", "const", "function_instance", "&", "instance", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "instance", ".", "modifies_global_state_p", "(", ")", ")", "{", "if", "(", "insta...

[ "Return", "the", "appropriate", "function", "attributes", "for", "INSTANCE", "." ]

[ "aarch64", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]

aarch64-sve-builtins

get_attributes

aarch64

CPU

GCC

17,592

84

1

[]

[ "<s>", "bool", "BranchDelayBase", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TMS320C64X" ]

BranchDelayExpansion

runOnMachineFunction

TMS320C64X

VLIW

LLVM

17,593

55

1

[]

[ "<s>", "rtx", "function_expander", "::", "use_compare_insn", "(", "rtx_code", "rcode", ",", "insn_code", "icode", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";", "machine_mode",...

[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "with", "a", "1:1", "mapping", "between", "arguments", "and", "input", "operands", "." ]

[ "riscv", "0", "1", "2" ]

riscv-vector-builtins

use_compare_insn

riscv

CPU

GCC

17,594

302

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "8",...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "PowerPC", "1", "8", "0" ]

PPCISelLowering106

getPreferredVectorAction

PowerPC

CPU

LLVM

17,595

43

1

[]

[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "MCInst", "&", "Inst", ")", "{", "SmallVector", "<", "X86Operand", ",", "8", ">", "Operands", ";", "Operands", ".", "push_back", "(", "X86Operand", "::",...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "X86", "X86", "X86", "8", "X86Operand::CreateToken", "X86Operand::CreateToken", "\"*\"", "X86", "X86", "\"unrecognized instruction\"" ]

X86AsmParser80

ParseInstruction

X86

CPU

LLVM

17,596

193

1

[]

[ "<s>", "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ...

[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]

[ "mcore", "0", "0", "0", "0", "0", "0", "0", "0", "0", "9", "0" ]

mcore

mcore_encode_section_info

mcore

MPU

GCC

17,597

198

1

[]

[ "<s>", "static", "int", "class_can_hold_mode", "(", "int", "class", ",", "enum", "machine_mode", "mode", ")", "{", "static", "char", "results", "[", "LIM_REG_CLASSES", "]", "[", "MAX_MACHINE_MODE", "]", ";", "if", "(", "results", "[", "class", "]", "[", "m...

[ "Used", "by", "m32c_register_move_cost", "to", "determine", "if", "a", "move", "is", "impossibly", "expensive", "." ]

[ "m32c", "0", "1", "0", "0", "1", "1", "1", "0", "1", "0", "2", "\"class %s can hold %s? %s\\n\"", "2", "\"yes\"", "\"no\"", "2" ]

m32c2

class_can_hold_mode

m32c

MPU

GCC

17,598

208

1

[]

[ "<s>", "MachineMemOperand", "::", "Flags", "XCoreTargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", "(...

[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]

[ "XCore", "XCore" ]

XCoreISelLowering2

getTargetMMOFlags

XCore

MPU

LLVM

17,599

132

1

[]