docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "pass_vsetvl", "::", "simple_vsetvl", "(", "void", ")", "const", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"\\nEntering Simple VSETVL PASS and Handling %d basic blocks for \"", "\"function:%s\\n\"", ",", "n_basic_blocks_for_fn", ...	[ "Simple", "m_vsetvl_insert", "vsetvl", "for", "optimize", "==", "0", "." ]	[ "riscv", "\"\\nEntering Simple VSETVL PASS and Handling %d basic blocks for \"", "\"function:%s\\n\"" ]	riscv-vsetvl	simple_vsetvl	riscv	CPU	GCC	17,400	101	1	[]
[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "PowerPC", "PPC", "0", "1", "PPC", "PPC" ]	PPCAsmParser14	validateTargetOperandClass	PowerPC	CPU	LLVM	17,401	81	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID"...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\"", "ARM::...	ARMISelLowering152	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	17,402	335	1	[]
[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_slot_num", "(", "unsigned", "long", "*", "addr", ")", "{", "return", "(", "(", "(", "unsigned", "long", ")", "addr", ")", ">>", "3", ")", "&", "0x3f", ";", "}", "</s>" ]	[ "RSE", "helper", "functions", "." ]	[ "ia64", "3", "0x3f" ]	unwind-ia64	ia64_rse_slot_num	ia64	CPU	GCC	17,403	28	1	[]
[ "<s>", "static", "bool", "microblaze_valid_index_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBRE...	[ "Return", "true", "if", "X", "is", "a", "valid", "index", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]	[ "microblaze" ]	microblaze	microblaze_valid_index_register_p	microblaze	MPU	GCC	17,404	55	1	[]
[ "<s>", "void", "m32r_expand_epilogue", "(", "void", ")", "{", "int", "regno", ";", "int", "noepilogue", "=", "FALSE", ";", "int", "total_size", ";", "gcc_assert", "(", "current_frame_info", ".", "initialized", ")", ";", "total_size", "=", "current_frame_info", ...	[ "Expand", "the", "m32r", "epilogue", "as", "a", "series", "of", "insns", "." ]	[ "m32r", "0", "0", "32768", "0", "32768", "1", "0", "1L", "0", "0" ]	m32r4	m32r_expand_epilogue	m32r	MPU	GCC	17,405	411	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"" ]	WebAssemblyLateEHPrepare15	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	17,406	111	1	[]
[ "<s>", "static", "void", "h8300_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "HImode", ",", "\"__mulhi3\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "HImode", ",", "\"__divhi3\"", ")", ";", "set_optab_libfunc", ...	[ "Perform", "target", "dependent", "optabs", "initialization", "." ]	[ "h8300", "\"__mulhi3\"", "\"__divhi3\"", "\"__udivhi3\"", "\"__modhi3\"", "\"__umodhi3\"" ]	h8300	h8300_init_libfuncs	h8300	MPU	GCC	17,407	53	1	[]
[ "<s>", "static", "void", "symbian_add_attribute", "(", "tree", "node", ",", "const", "char", "*", "attr_name", ")", "{", "tree", "attrs", ";", "tree", "attr", ";", "attrs", "=", "DECL_P", "(", "node", ")", "?", "DECL_ATTRIBUTES", "(", "node", ")", ":", ...	[ "Add", "the", "named", "attribute", "to", "the", "given", "node", ".", "Copes", "with", "both", "DECLs", "and", "TYPEs", ".", "Will", "only", "add", "the", "attribute", "if", "it", "is", "not", "already", "present", "." ]	[ "sh", "\"propogate %s attribute\"", "\" to\"", "0", "\"\\n\"" ]	symbian	symbian_add_attribute	sh	CPU	GCC	17,408	120	1	[]
[ "<s>", "const", "CallLowering", "*", "MipsSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)2	getCallLowering	Mips	CPU	LLVM	17,409	18	1	[]
[ "<s>", "static", "void", "microblaze_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "microblaze_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "false", ")", ";", "}", "</s>" ]	[ "Add", "a", "function", "to", "the", "list", "of", "static", "destructors", "." ]	[ "microblaze" ]	microblaze	microblaze_elf_asm_destructor	microblaze	MPU	GCC	17,410	21	1	[]
[ "<s>", "static", "rtx", "frv_legitimize_target", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "if", "(", "!", "target", ...	[ "Return", "a", "legitimate", "rtx", "for", "instruction", "ICODE", "'s", "return", "value", ".", "Use", "TARGET", "if", "it", "'s", "not", "null", ",", "has", "the", "right", "mode", ",", "and", "satisfies", "operand", "0", "'s", "predicate", "." ]	[ "frv", "0", "0" ]	frv	frv_legitimize_target	frv	VLIW	GCC	17,411	71	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "X86", "X86" ]	X86RegisterInfo11	hasReservedCallFrame	X86	CPU	LLVM	17,412	24	1	[]
[ "<s>", "static", "bool", "xtensa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "4", "*", "UNITS_PER_WORD", ...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "xtensa", "4" ]	xtensa	xtensa_return_in_memory	xtensa	MPU	GCC	17,413	29	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", ...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "64" ]	ARMISelLowering (2)2	shouldExpandAtomicLoadInIR	ARM	CPU	LLVM	17,414	51	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Replace Physical Registers\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Replace Physical Registers\"" ]	WebAssemblyReplacePhysRegs	getPassName	WebAssembly	Virtual ISA	LLVM	17,415	11	1	[]
[ "<s>", "static", "unsigned", "long", "get_csky_current_func_type", "(", "void", ")", "{", "if", "(", "CSKY_FUNCTION_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "CSKY_FT_UNKNOWN", ")", "{", "unsigned", "long", "type", "=", "CSKY_FT_UNKNOWN"...	[ "Classify", "cfun", "as", "a", "normal", "function", "or", "some", "sort", "of", "interrupt", "handler", ",", "and", "set", "the", "corresponding", "bits", "in", "cfun-", ">", "machine-", ">", "func_type", "." ]	[ "csky", "\"naked\"", "\"isr\"", "\"interrupt\"" ]	csky	get_csky_current_func_type	csky	CPU	GCC	17,416	132	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "ToDelete", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB"...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "4", "PPC::XXLOR", "0", "1", "0", "2", "0", "\"Removing VSX self-copy: \"" ]	PPCInstrInfo1	processBlock	PowerPC	CPU	LLVM	17,417	186	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "LateCFGStructurize", ")", "{", "addPass", "(", "createAMDGPUMachineCFGStructurizerPass", "(", ")", ")", ";", "}", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine (2)1	addPreRegAlloc	AMDGPU	GPU	LLVM	17,418	21	1	[]
[ "<s>", "void", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "0", "1", "ARM", "ARM", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARM", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "2", "ARM", "3", "ARM::ADJCALLSTACKU...	ARMFrameLowering26	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	17,419	314	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...	MipsISelLowering126	LowerReturn	Mips	CPU	LLVM	17,420	449	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64CollectLOH	getAnalysisUsage	AArch64	CPU	LLVM	17,421	33	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NOP insertion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"NOP insertion pass\"" ]	NOPInsertion	getPassName	X86	CPU	LLVM	17,422	13	1	[]
[ "<s>", "void", "AMDGPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "!", "\"Subroutines not supported yet\"", ")", ";", "}", "<...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "R600", "\"Subroutines not supported yet\"" ]	AMDGPURegisterInfo9	eliminateFrameIndex	R600	GPU	LLVM	17,423	26	1	[]
[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "powerpcspe", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]	powerpcspe	rs6000_output_addr_const_extra	powerpcspe	CPU	GCC	17,424	212	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "very_unlikely", "=", "GEN_INT", "(", "REG_BR_PROB_BASE", "/", "100", "-", "1", ")", ";", "rtx", "x", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VO...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "alpha", "100", "1" ]	alpha3	emit_unlikely_jump	alpha	MPU	GCC	17,425	68	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ARMISD::VMOVRRD", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SELECT_CC" ]	ARMISelLowering54	PerformDAGCombine	ARM	CPU	LLVM	17,426	203	1	[]
[ "<s>", "unsigned", "SparcAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "SparcOperand", "&", "Op", "=", "(", "SparcOperand", "&", ")", "GOp", ";", "if", "(", "Op", ".", "isFloatOrDouble...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "SparcOperand::MorphToDoubleReg", "SparcOperand::MorphToQuadReg" ]	SparcAsmParser14	validateTargetOperandClass	Sparc	CPU	LLVM	17,427	92	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrame...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips" ]	MipsAsmPrinter20	emitFrameDirective	Mips	CPU	LLVM	17,428	70	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo"...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "3", "1", "1", "2", "4", "1", "2", "2", "3", "0", "3", "1", "2", "4", "\"invalid number of operands\"", "2", "3" ]	AArch64InstrInfo120	getMemOperandWithOffsetWidth	AArch64	CPU	LLVM	17,429	303	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Late Prepare Exception\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Late Prepare Exception\"" ]	WebAssemblyLateEHPrepare1	getPassName	WebAssembly	Virtual ISA	LLVM	17,430	11	1	[]
[ "<s>", "static", "const", "char", "*", "get_trap_mode_suffix", "(", ")", "{", "enum", "attr_trap_suffix", "s", "=", "get_attr_trap_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "TRAP_SUFFIX_NONE", ":", "return", "NULL", "...	[ "Return", "the", "trap", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]	[ "alpha", "\"su\"", "\"sui\"", "\"v\"", "\"sv\"", "\"v\"", "\"sv\"", "\"svi\"", "\"u\"", "\"su\"", "\"sui\"" ]	alpha2	get_trap_mode_suffix	alpha	MPU	GCC	17,431	166	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "doMergeWithPrevious", ")", "const", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameLowering (2)4	mergeSPUpdates	X86	CPU	LLVM	17,432	257	1	[]
[ "<s>", "static", "machine_mode", "mode_from_flags", "(", "unsigned", "int", "f", ")", "{", "if", "(", "f", "&", "CC_FLAG_FP", ")", "return", "CC_Fmode", ";", "if", "(", "f", "&", "CC_FLAG_O", ")", "{", "if", "(", "f", "&", "CC_FLAG_C", ")", "return", ...	[ "Convert", "a", "set", "of", "flags", "to", "a", "CC_MODE", "that", "can", "implement", "it", "." ]	[ "rx" ]	rx	mode_from_flags	rx	CPU	GCC	17,433	54	1	[]
[ "<s>", "tree", "arm_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ")", "{", "struct", "cl_target_option", "cl_opts", ";", "if", "(", "!", "arm_valid_target_attribute_rec",...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "arm" ]	arm6	arm_valid_target_attribute_tree	arm	CPU	GCC	17,434	74	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "advanceTo", "(", "MachineBasicBlock", "::", "iterator", "NextBegin", ")", "{", "MachineBasicBlock", "::", "iterator", "LastEmittedMI", "=", "HazardRec", "->", "getLastEmittedMI", "(", ")", ";", "MachineBasicBlock", "...	[ "advanceTo", "-", "Advance", "the", "specified", "iterator", "to", "point", "to", "the", "Segment", "containing", "the", "specified", "position", ",", "or", "end", "(", ")", "if", "the", "position", "is", "past", "the", "end", "of", "the", "range", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler	advanceTo	SystemZ	CPU	LLVM	17,435	94	1	[]
[ "<s>", "TargetTransformInfo", "NyuziTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NyuziTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi" ]	NyuziTargetMachine	getTargetTransformInfo	Nyuzi	GPU	LLVM	17,436	23	1	[]
[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ")", "const", "{", "switch", "(", "NWaves", ")", "{", "case", "10", ":", "return", "1638", ";", "case", "9", ":", "return", "1820", ";", "case", "8", ...	[ "Return", "the", "amount", "of", "LDS", "that", "can", "be", "used", "that", "will", "not", "restrict", "the", "occupancy", "lower", "than", "WaveCount", "." ]	[ "AMDGPU", "AMDGPU", "10", "1638", "9", "1820", "8", "2048", "7", "2340", "6", "2730", "5", "3276", "4", "4096", "3", "5461", "2", "8192" ]	AMDGPUSubtarget109	getMaxLocalMemSizeWithWaveCount	AMDGPU	GPU	LLVM	17,437	78	1	[]
[ "<s>", "bool", "ARM64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "ARM64", "ARM64", "ARM64::SUBSWrr", "ARM64::SUBSWrs", "ARM64::SUBSWrx", "ARM64::SUBSXrr", "ARM64::SUBSXrs", "ARM64::SUBSXrx", "ARM64::ADDSWrr", "ARM64::ADDSWrs", "ARM64::ADDSWrx", "ARM64::ADDSXrr", "ARM64::ADDSXrs", "ARM64::ADDSXrx", "1", "2", "0", "0", "ARM64::SUBSWri", "ARM64...	ARM64InstrInfo	analyzeCompare	ARM64	CPU	LLVM	17,438	269	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "R600" ]	R600InstrInfo11	isLegalToSplitMBBAt	R600	GPU	LLVM	17,439	90	1	[]
[ "<s>", "static", "bool", "avr_pgm_check_var_decl", "(", "tree", "node", ")", "{", "const", "char", "*", "reason", "=", "NULL", ";", "addr_space_t", "as", "=", "ADDR_SPACE_GENERIC", ";", "gcc_assert", "(", "as", "==", "0", ")", ";", "if", "(", "avr_log", ...	[ "Sanity", "check", "NODE", "so", "that", "all", "pointers", "targeting", "non-generic", "address", "spaces", "go", "along", "with", "CONST", "qualifier", ".", "Writing", "to", "these", "address", "spaces", "should", "be", "detected", "and", "complained", "about"...	[ "avr", "0", "\"%?: %t\\n\"", "\"variable\"", "\"function parameter\"", "\"structure field\"", "\"return type of function\"", "\"pointer\"", "\"%qT uses address space %qs beyond flash of %d KiB\"", "64", "\"%s %q+D uses address space %qs beyond flash of %d KiB\"", "64", "\"pointer targeting a...	avr5	avr_pgm_check_var_decl	avr	MPU	GCC	17,440	281	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering120	assignCalleeSavedSpillSlots	X86	CPU	LLVM	17,441	414	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", "\|\|", "!", "N", "->", "hasNUsesOfValue", "(", "1", ",",...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "X86ISD::RET_FLAG", "4", "4", "1", "MVT::Glue" ]	X86ISelLowering100	isUsedByReturnOnly	X86	CPU	LLVM	17,442	221	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "llvm", "::", "MachineOperand", ">", "&", "Condition", ")", "const", "{", "assert", "(", "(", "Condition", ".", "size", "(", ")", "==", "1", ")", "&&", "\"Lanai bra...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "Lanai", "Lanai", "1", "\"Lanai branch conditions should have one component.\"", "0", "0" ]	LanaiInstrInfo (2)	reverseBranchCondition	Lanai	CPU	LLVM	17,443	70	1	[]
[ "<s>", "static", "void", "mmix_reorg", "(", "void", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "MMIX_LAST_STACK_REGISTER_REGNUM", ";", "regno", ">=", "0", ";", "regno", "--", ")", "if", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", ...	[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", ".", "No", "actual", "rearrangements", "done", "here", ";", "just", "virtually", "by", "calculating", "the", "highest", "saved", "stack", "register", "number", "used", "to", "modify", "the", "register", "numbers", "at",...	[ "mmix", "0", "1", "1", "1", "1" ]	mmix3	mmix_reorg	mmix	CPU	GCC	17,444	94	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine20	addIRPasses	AArch64	CPU	LLVM	17,445	122	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "X86", "X86", "32" ]	X86ISelLowering (2)	isLegalAddImmediate	X86	CPU	LLVM	17,446	20	1	[]
[ "<s>", "const", "char", "", "i386_nlm_strip_name_encoding", "(", "const", "char", "", "str", ")", "{", "const", "char", "", "name", "=", "default_strip_name_encoding", "(", "str", ")", ";", "if", "(", "", "str", "!=", "''", "&&", "(", "", "name", ...	[ "Strip", "the", "stdcall/fastcall/regparm", "pre-/suffix", "." ]	[ "i386", "1", "1" ]	netware	i386_nlm_strip_name_encoding	i386	CPU	GCC	17,447	112	1	[]
[ "<s>", "int", "GBZ80InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "GB", "::", "PUSH", ":", "return", "-", "2", ";", "case", "GB", "::", ...	[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]	[ "GBZ80", "GB", "GB::PUSH", "2", "GB::POP", "2", "GB::ADD_SP_e", "0" ]	GBZ80InstrInfo	getSPAdjust	GBZ80	MPU	LLVM	17,448	68	1	[]
[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isFLA...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "AMDGPU", "SI", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"" ]	SIRegisterInfo (3)	getFrameIndexInstrOffset	AMDGPU	GPU	LLVM	17,449	92	1	[]
[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "unsigned", ...	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "AMDGPU", "0", "1u", "1u" ]	AMDGPUSubtarget106	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	17,450	98	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUPromoteKernelArguments1	getAnalysisUsage	AMDGPU	GPU	LLVM	17,451	26	1	[]
[ "<s>", "int", "mcore_dllimport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "symbol", "[", "0", "]", "==", "'@'", "&&", "symbol", "[", "1", "]", "==", "'i'", "&&", "symbol", "[", "2", "]", "==", "'.'", ";", "}", "</s>" ]	[ "Return", "non-zero", "if", "SYMBOL", "is", "marked", "as", "being", "dllimport", "'d", "." ]	[ "mcore", "0", "1", "2" ]	mcore	mcore_dllimport_name_p	mcore	MPU	GCC	17,452	32	1	[]
[ "<s>", "static", "int", "match_const_restriction", "(", "typeinfo", "*", "typedata", ")", "{", "int", "oldpos", "=", "pos", ";", "if", "(", "linebuf", "[", "pos", "]", "==", "'<'", ")", "{", "safe_inc_pos", "(", ")", ";", "oldpos", "=", "pos", ";", "...	[ "A", "const", "int", "argument", "may", "be", "restricted", "to", "certain", "values", ".", "This", "is", "indicated", "by", "one", "of", "the", "following", "occurring", "after", "the", "``", "int", "'", "token", ":", "<", "x", ">", "restricts", "the", ...	[ "rs6000", "\"malformed integer.\\n\"", "0", "1", "\"malformed restriction.\\n\"", "0", "\"malformed integer.\\n\"", "0", "\"malformed restriction.\\n\"", "0", "1", "1", "0" ]	rs6000-gen-builtins	match_const_restriction	rs6000	CPU	GCC	17,453	231	1	[]
[ "<s>", "static", "const", "char", "*", "arm_identify_fpu_from_isa", "(", "sbitmap", "isa", ")", "{", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "cand_fpubits", "(", "isa_num_bits", ")", ";", "bitmap_and", "(", "fpubits", ",", "isa"...	[ "Match", "an", "ISA", "feature", "bitmap", "to", "a", "named", "FPU", ".", "We", "always", "use", "the", "first", "entry", "that", "exactly", "matches", "the", "feature", "set", ",", "so", "that", "we", "effectively", "canonicalize", "the", "FPU", "name", ...	[ "arm", "\"softvfp\"", "0" ]	arm6	arm_identify_fpu_from_isa	arm	CPU	GCC	17,454	95	1	[]
[ "<s>", "unsigned", "ARMConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "", "MI", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber",...	[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]	[ "ARM", "ARM", "\"Didn't find MI in its own basic block?\"" ]	ARMConstantIslandPass44	getOffsetOf	ARM	CPU	LLVM	17,455	86	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "Mips", "\"...	MipsTargetMachine41	getSubtargetImpl	Mips	CPU	LLVM	17,456	291	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32" ]	SIFrameLowering15	emitEpilogue	AMDGPU	GPU	LLVM	17,457	249	1	[]
[ "<s>", "bool", "AlphaTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createAlphaBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Alpha", "Alpha", "Alpha" ]	AlphaTargetMachine6	addPreEmitPass	Alpha	MPU	LLVM	17,458	26	1	[]
[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "\|\|", "avr_signal_function_p", "(", "current_function_decl", ")"...	[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...	[ "avr", "16", "32" ]	avr6	avr_find_unused_d_reg	avr	MPU	GCC	17,459	138	1	[]
[ "<s>", "bool", "aarch64_sve_ldff1_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "false", ";", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ","...	[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LDFF1", "instruction", "." ]	[ "aarch64", "0", "0" ]	aarch64	aarch64_sve_ldff1_operand_p	aarch64	CPU	GCC	17,460	74	1	[]
[ "<s>", "void", "ia64_expand_unpack", "(", "rtx", "operands", "[", "3", "]", ",", "bool", "unsignedp", ",", "bool", "highp", ")", "{", "rtx", "sign", "=", "ia64_unpack_sign", "(", "operands", "[", "1", "]", ",", "unsignedp", ")", ";", "ia64_unpack_assemble"...	[ "Emit", "an", "integral", "vector", "unpack", "operation", "." ]	[ "ia64", "3", "1", "0", "1" ]	ia64	ia64_expand_unpack	ia64	CPU	GCC	17,461	47	1	[]
[ "<s>", "static", "void", "", "rs6000_init_cost", "(", "struct", "loop", "", "loop_info", ")", "{", "rs6000_cost_data", "*", "data", "=", "XNEW", "(", "struct", "_rs6000_cost_data", ")", ";", "data", "->", "loop_info", "=", "loop_info", ";", "data", "->", ...	[ "Implement", "targetm.vectorize.init_cost", "." ]	[ "rs6000", "0", "0", "0" ]	rs6000	rs6000_init_cost	rs6000	CPU	GCC	17,462	62	1	[]
[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "R600" ]	R600MCCodeEmitter21	getMachineOpValue	AMDGPU	GPU	LLVM	17,463	96	1	[]
[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR32RegClassID", "RISCV", "RISCV::FPR32CRegClassID" ]	RISCVAsmParser46	validateTargetOperandClass	RISCV	CPU	LLVM	17,464	115	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser (2)	isImm	RISCV	CPU	LLVM	17,465	15	1	[]
[ "<s>", "static", "bool", "rs6000_debug_mode_dependent_address", "(", "const_rtx", "addr", ")", "{", "bool", "ret", "=", "rs6000_mode_dependent_address", "(", "addr", ")", ";", "fprintf", "(", "stderr", ",", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", ",", "ret"...	[ "Debug", "version", "of", "rs6000_mode_dependent_address", "." ]	[ "powerpcspe", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", "\"true\"", "\"false\"" ]	powerpcspe	rs6000_debug_mode_dependent_address	powerpcspe	CPU	GCC	17,466	38	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";",...	[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]	[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]	rs60006	rs6000_emit_savres_rtx	rs6000	CPU	GCC	17,467	477	1	[]
[ "<s>", "const", "char", "*", "ix86_output_indirect_function_return", "(", "rtx", "ret_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_name", "[", "32", "]", ";", "enum", "i...	[ "Output", "indirect", "function", "return", ".", "RET_OP", "is", "the", "function", "return", "target", "." ]	[ "i386", "32", "1", "\"\\tjmp\\t%s\\n\"", "\"\"", "\"%!jmp\\t%A0\"" ]	i3868	ix86_output_indirect_function_return	i386	CPU	GCC	17,468	127	1	[]
[ "<s>", "static", "std", "::", "string", "getNodeLabel", "(", "const", "SUnit", "", "SU", ",", "const", "ScheduleDAG", "", "G", ")", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "SS", "(", "Str", ")", ";", "SS", "<<", "\"SU(\"", "<<",...	[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]	[ "Patmos", "\"SU(\"", "\")[\"", "\"]\"" ]	PatmosPostRAScheduler	getNodeLabel	Patmos	VLIW	LLVM	17,469	52	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::VGPR_LO16RegClassID", "AMDGPU::VGPR_HI16RegClassID", "AMDGPU::SGPR_32RegClassID" ]	SIRegisterInfo17	getRegPressureLimit	AMDGPU	GPU	LLVM	17,470	135	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "ARM" ]	ARMMCExpr	getSubExpr	ARM	CPU	LLVM	17,471	12	1	[]
[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "WebAssemblyFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "DwarfFrameBase", "Loc", ";", "Loc", ".", "Kind", "=", "DwarfFrameBase", "::", "WasmFrameBase", ...	[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL_START", "WebAssembly::TI_GLOBAL_START", "0" ]	WebAssemblyFrameLowering5	getDwarfFrameBase	WebAssembly	Virtual ISA	LLVM	17,472	93	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "\|\|", "(", "!", "Val", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]	X86CallLowering6	lowerReturn	X86	CPU	LLVM	17,473	209	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "{", ...	[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]	[ "X86", "X86", "MVT::f32", "MVT::v4f32", "MVT::v4f32", "MVT::v8f32", "MVT::v16f32", "1", "MVT::v16f32", "X86ISD::RSQRT14", "X86ISD::FRSQRT", "MVT::f16", "0", "MVT::f16", "0", "MVT::v8f16", "ISD::SCALAR_TO_VECTOR", "MVT::v8f16", "X86ISD::RSQRT14S", "MVT::v8f16", "ISD::EXTRACT_V...	X86ISelLowering (2)5	getSqrtEstimate	X86	CPU	LLVM	17,474	322	1	[]
[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MBlazeRegisterInfo", "::", "getRegisterN...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "0", "0", "0" ]	MBlazeMCCodeEmitter	getMachineOpValue	MBlaze	MPU	LLVM	17,475	89	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]	MipsISelLowering102	LowerCallResult	Mips	CPU	LLVM	17,476	505	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Hexagon", "\"{ Order: {\"", "0", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", ...	HexagonISelDAGToDAGHVX	dump	Hexagon	DSP	LLVM	17,477	241	1	[]
[ "<s>", "llvm", "::", "FastISel", "", "X86", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "MachineModuleInfo", "", "mmi", ",", "DwarfWriter", "", "dw", ",", "DenseMap", "<", "const", "Value", "", ",", "unsigned", ">", "&", "vm", ","...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "X86", "X86::createFastISel", "8", "X86" ]	X86FastISel117	createFastISel	X86	CPU	LLVM	17,478	85	1	[]
[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]	[ "PowerPC" ]	PPCISelLowering108	convertSelectOfConstantsToMath	PowerPC	CPU	LLVM	17,479	11	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo142	storeRegToStackSlot	X86	CPU	LLVM	17,480	170	1	[]
[ "<s>", "void", "LEGFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "LEG", "LEG", "LEG::SP", "LEG::SUBrr", "LEG::SUBri" ]	LEGFrameLowering	emitPrologue	LEG	CPU	LLVM	17,481	188	1	[]
[ "<s>", "MCInstrDesc", "const", "&", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "(", "MCII", ".", "get", "(", "MCI", ".", "getOpcode", "(", ")", ")", ")", ";",...	[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCInstrInfo	getDesc	Hexagon	DSP	LLVM	17,482	33	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SystemZ", "SystemZ", "SystemZ::GR64RegClass", "SystemZ::MOV64rr", "SystemZ::GR32RegClass", "SystemZ::MOV32rr", "SystemZ::GR64PRegClass", "SystemZ::MOV64rrP", "SystemZ::GR128RegClass", "SystemZ::MOV128rr", "SystemZ::FP32RegClass", "SystemZ::FMOV32rr", "SystemZ::FP64RegClass", "SystemZ::FMO...	SystemZInstrInfo25	copyPhysReg	SystemZ	CPU	LLVM	17,483	183	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "Casts", ".", "clear", "(", ")", ";", "ConstantCasts", ".", "clear", "(", ")", ";", "visit", "(", "F", ")", ";", "if", "(", "!", "(", "Casts", ".", "empty", "(", ")"...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Mips", "Intrinsic::ID", "Intrinsic::cheri_cap_bounds_set", "Intrinsic::getDeclaration", "0", "\"Replacing \"", "\" with \"" ]	CheriRangeChecker	runOnFunction	Mips	CPU	LLVM	17,484	299	1	[]
[ "<s>", "static", "inline", "unsigned", "getFormat", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "InstFormatMask", ")", ">>", "InstFormatShift", ";", "}", "</s>" ]	[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]	[ "RISCV" ]	RISCVBaseInfo	getFormat	RISCV	CPU	LLVM	17,485	19	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine106	ARMBaseTargetMachine	ARM	CPU	LLVM	17,486	103	1	[]
[ "<s>", "bool", "loongarch_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "int", "max_move_bytes", "=", "LARCH_MAX_MOVE_BYTES_STRAIGHT", ";", "if", "(", "CONST_INT_P", "(", "length", ")", "&&", "INTVAL", "(", "length"...	[ "Expand", "a", "cpymemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]	[ "loongarch" ]	loongarch	loongarch_expand_block_move	loongarch	CPU	GCC	17,487	88	1	[]
[ "<s>", "static", "void", "sparc_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.word\\t%r_tls_dtpoff32(\"", ",", "file", ")", ";", "bre...	[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "sparc", "4", "\"\\t.word\\t%r_tls_dtpoff32(\"", "8", "\"\\t.xword\\t%r_tls_dtpoff64(\"", "\")\"" ]	sparc	sparc_output_dwarf_dtprel	sparc	CPU	GCC	17,488	66	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPULowerModuleLDSPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{", "return", "AMDGPULowerModuleLDS", "(", ")", ".", "runOnModule", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(",...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULowerModuleLDSPass	run	AMDGPU	GPU	LLVM	17,489	36	1	[]
[ "<s>", "void", "Z80RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "Z80", "Z80", "0", "\"Expected a frame index\"", "1", "1" ]	Z80RegisterInfo2	resolveFrameIndex	Z80	MPU	LLVM	17,490	96	1	[]
[ "<s>", "const", "WebAssemblyTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo	getTLI	WebAssembly	Virtual ISA	LLVM	17,491	12	1	[]
[ "<s>", "static", "void", "predicate_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "pred", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "pred", "=", "gen_rtx_NE", "(", "BImode", ",", "pred", ",", "const0_rtx", ")", ";", "pat", "="...	[ "Return", "true", "if", "we", "can", "add", "a", "predicate", "COND", "to", "INSN", ",", "or", "if", "INSN", "already", "has", "that", "predicate", ".", "If", "DOIT", "is", "true", ",", "also", "perform", "the", "modification", "." ]	[ "nvptx" ]	nvptx	predicate_insn	nvptx	GPU	GCC	17,492	66	1	[]
[ "<s>", "bool", "WebAssembly", "::", "mayThrow", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "THROW_I32", ":", "case", "WebAssembly", "::", "THROW_I32_S", ":", ...	[ "Return", "true", "if", "this", "instruction", "may", "throw", "an", "exception", "." ]	[ "WebAssembly", "WebAssembly::mayThrow", "WebAssembly::THROW_I32", "WebAssembly::THROW_I32_S", "WebAssembly::THROW_I64", "WebAssembly::THROW_I64_S", "WebAssembly::RETHROW", "WebAssembly::RETHROW_S" ]	WebAssemblyUtilities	mayThrow	WebAssembly	Virtual ISA	LLVM	17,493	177	1	[]
[ "<s>", "void", "visium_expand_epilogue", "(", "void", ")", "{", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "const", "int", "reg_size1", "=", "current_frame_info", ".", "reg_size1", ";", "const", "int", "max_reg1", "=",...	[ "This", "function", "generates", "the", "code", "for", "function", "exit", "." ]	[ "visium", "1", "0", "1", "65535", "0", "1", "0", "0" ]	visium	visium_expand_epilogue	visium	Virtual ISA	GCC	17,494	459	1	[]
[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AArch64", "AArch64", "4", "0", "4", "1", "4", "3", "24", "2", "16", "1", "8", "0", "0" ]	AArch64Disassembler55	getInstruction	AArch64	CPU	LLVM	17,495	129	1	[]
[ "<s>", "bool", "AMDGPUPerfHintAnalysis", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const"...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPerfHintAnalysis	runOnFunction	AMDGPU	GPU	LLVM	17,496	78	1	[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]	XCoreFrameLowering21	restoreCalleeSavedRegisters	XCore	MPU	LLVM	17,497	197	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "\"Unconditionally using R28 for evil purposes Offset: \"", ...	AlphaRegisterInfo6	eliminateFrameIndex	Alpha	MPU	LLVM	17,498	343	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "0", "0", "\"Can only return in registers!\"", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "MipsISD::Ret", "MVT::Other", "MipsISD::Ret", "MVT::...	MipsISelLowering101	LowerReturn	Mips	CPU	LLVM	17,499	407	1	[]

[ "<s>", "void", "pass_vsetvl", "::", "simple_vsetvl", "(", "void", ")", "const", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "\"\\nEntering Simple VSETVL PASS and Handling %d basic blocks for \"", "\"function:%s\\n\"", ",", "n_basic_blocks_for_fn", ...

[ "Simple", "m_vsetvl_insert", "vsetvl", "for", "optimize", "==", "0", "." ]

[ "riscv", "\"\\nEntering Simple VSETVL PASS and Handling %d basic blocks for \"", "\"function:%s\\n\"" ]

riscv-vsetvl

simple_vsetvl

riscv

CPU

GCC

17,400

101

1

[]

[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "PowerPC", "PPC", "0", "1", "PPC", "PPC" ]

PPCAsmParser14

validateTargetOperandClass

PowerPC

CPU

LLVM

17,401

81

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "MCID"...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\"", "ARM::...

ARMISelLowering152

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

17,402

335

1

[]

[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_slot_num", "(", "unsigned", "long", "*", "addr", ")", "{", "return", "(", "(", "(", "unsigned", "long", ")", "addr", ")", ">>", "3", ")", "&", "0x3f", ";", "}", "</s>" ]

[ "RSE", "helper", "functions", "." ]

[ "ia64", "3", "0x3f" ]

unwind-ia64

ia64_rse_slot_num

ia64

CPU

GCC

17,403

28

1

[]

[ "<s>", "static", "bool", "microblaze_valid_index_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "if", "(", "!", "strict", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBRE...

[ "Return", "true", "if", "X", "is", "a", "valid", "index", "register", "for", "the", "given", "mode", ".", "Allow", "only", "hard", "registers", "if", "STRICT", "." ]

[ "microblaze" ]

microblaze

microblaze_valid_index_register_p

microblaze

MPU

GCC

17,404

55

1

[]

[ "<s>", "void", "m32r_expand_epilogue", "(", "void", ")", "{", "int", "regno", ";", "int", "noepilogue", "=", "FALSE", ";", "int", "total_size", ";", "gcc_assert", "(", "current_frame_info", ".", "initialized", ")", ";", "total_size", "=", "current_frame_info", ...

[ "Expand", "the", "m32r", "epilogue", "as", "a", "series", "of", "insns", "." ]

[ "m32r", "0", "0", "32768", "0", "32768", "1", "0", "1L", "0", "0" ]

m32r4

m32r_expand_epilogue

m32r

MPU

GCC

17,405

411

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"" ]

WebAssemblyLateEHPrepare15

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

17,406

111

1

[]

[ "<s>", "static", "void", "h8300_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "HImode", ",", "\"__mulhi3\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "HImode", ",", "\"__divhi3\"", ")", ";", "set_optab_libfunc", ...

[ "Perform", "target", "dependent", "optabs", "initialization", "." ]

[ "h8300", "\"__mulhi3\"", "\"__divhi3\"", "\"__udivhi3\"", "\"__modhi3\"", "\"__umodhi3\"" ]

h8300

h8300_init_libfuncs

h8300

MPU

GCC

17,407

53

1

[]

[ "<s>", "static", "void", "symbian_add_attribute", "(", "tree", "node", ",", "const", "char", "*", "attr_name", ")", "{", "tree", "attrs", ";", "tree", "attr", ";", "attrs", "=", "DECL_P", "(", "node", ")", "?", "DECL_ATTRIBUTES", "(", "node", ")", ":", ...

[ "Add", "the", "named", "attribute", "to", "the", "given", "node", ".", "Copes", "with", "both", "DECLs", "and", "TYPEs", ".", "Will", "only", "add", "the", "attribute", "if", "it", "is", "not", "already", "present", "." ]

[ "sh", "\"propogate %s attribute\"", "\" to\"", "0", "\"\\n\"" ]

symbian

symbian_add_attribute

sh

CPU

GCC

17,408

120

1

[]

[ "<s>", "const", "CallLowering", "*", "MipsSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)2

getCallLowering

Mips

CPU

LLVM

17,409

18

1

[]

[ "<s>", "static", "void", "microblaze_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "microblaze_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "false", ")", ";", "}", "</s>" ]

[ "Add", "a", "function", "to", "the", "list", "of", "static", "destructors", "." ]

[ "microblaze" ]

microblaze

microblaze_elf_asm_destructor

microblaze

MPU

GCC

17,410

21

1

[]

[ "<s>", "static", "rtx", "frv_legitimize_target", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "if", "(", "!", "target", ...

[ "Return", "a", "legitimate", "rtx", "for", "instruction", "ICODE", "'s", "return", "value", ".", "Use", "TARGET", "if", "it", "'s", "not", "null", ",", "has", "the", "right", "mode", ",", "and", "satisfies", "operand", "0", "'s", "predicate", "." ]

[ "frv", "0", "0" ]

frv

frv_legitimize_target

frv

VLIW

GCC

17,411

71

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "X86", "X86" ]

X86RegisterInfo11

hasReservedCallFrame

X86

CPU

LLVM

17,412

24

1

[]

[ "<s>", "static", "bool", "xtensa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "4", "*", "UNITS_PER_WORD", ...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "xtensa", "4" ]

xtensa

xtensa_return_in_memory

xtensa

MPU

GCC

17,413

29

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", ...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "64" ]

ARMISelLowering (2)2

shouldExpandAtomicLoadInIR

ARM

CPU

LLVM

17,414

51

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Replace Physical Registers\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Replace Physical Registers\"" ]

WebAssemblyReplacePhysRegs

getPassName

WebAssembly

Virtual ISA

LLVM

17,415

11

1

[]

[ "<s>", "static", "unsigned", "long", "get_csky_current_func_type", "(", "void", ")", "{", "if", "(", "CSKY_FUNCTION_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "CSKY_FT_UNKNOWN", ")", "{", "unsigned", "long", "type", "=", "CSKY_FT_UNKNOWN"...

[ "Classify", "cfun", "as", "a", "normal", "function", "or", "some", "sort", "of", "interrupt", "handler", ",", "and", "set", "the", "corresponding", "bits", "in", "cfun-", ">", "machine-", ">", "func_type", "." ]

[ "csky", "\"naked\"", "\"isr\"", "\"interrupt\"" ]

csky

get_csky_current_func_type

csky

CPU

GCC

17,416

132

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "ToDelete", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB"...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "4", "PPC::XXLOR", "0", "1", "0", "2", "0", "\"Removing VSX self-copy: \"" ]

PPCInstrInfo1

processBlock

PowerPC

CPU

LLVM

17,417

186

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "LateCFGStructurize", ")", "{", "addPass", "(", "createAMDGPUMachineCFGStructurizerPass", "(", ")", ")", ";", "}", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine (2)1

addPreRegAlloc

AMDGPU

GPU

LLVM

17,418

21

1

[]

[ "<s>", "void", "ARMFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "0", "1", "ARM", "ARM", "\"This eliminateCallFramePseudoInstr does not support Thumb1!\"", "ARM", "ARMCC::CondCodes", "1", "ARMCC::AL", "ARMCC::CondCodes", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "2", "ARM", "3", "ARM::ADJCALLSTACKU...

ARMFrameLowering26

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

17,419

314

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...

MipsISelLowering126

LowerReturn

Mips

CPU

LLVM

17,420

449

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64CollectLOH

getAnalysisUsage

AArch64

CPU

LLVM

17,421

33

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NOP insertion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"NOP insertion pass\"" ]

NOPInsertion

getPassName

X86

CPU

LLVM

17,422

13

1

[]

[ "<s>", "void", "AMDGPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "!", "\"Subroutines not supported yet\"", ")", ";", "}", "<...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "R600", "\"Subroutines not supported yet\"" ]

AMDGPURegisterInfo9

eliminateFrameIndex

R600

GPU

LLVM

17,423

26

1

[]

[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "powerpcspe", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]

powerpcspe

rs6000_output_addr_const_extra

powerpcspe

CPU

GCC

17,424

212

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "very_unlikely", "=", "GEN_INT", "(", "REG_BR_PROB_BASE", "/", "100", "-", "1", ")", ";", "rtx", "x", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VO...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "alpha", "100", "1" ]

alpha3

emit_unlikely_jump

alpha

MPU

GCC

17,425

68

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ARMISD::VMOVRRD", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SELECT_CC" ]

ARMISelLowering54

PerformDAGCombine

ARM

CPU

LLVM

17,426

203

1

[]

[ "<s>", "unsigned", "SparcAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "SparcOperand", "&", "Op", "=", "(", "SparcOperand", "&", ")", "GOp", ";", "if", "(", "Op", ".", "isFloatOrDouble...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "SparcOperand::MorphToDoubleReg", "SparcOperand::MorphToQuadReg" ]

SparcAsmParser14

validateTargetOperandClass

Sparc

CPU

LLVM

17,427

92

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrame...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips" ]

MipsAsmPrinter20

emitFrameDirective

Mips

CPU

LLVM

17,428

70

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo"...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "3", "1", "1", "2", "4", "1", "2", "2", "3", "0", "3", "1", "2", "4", "\"invalid number of operands\"", "2", "3" ]

AArch64InstrInfo120

getMemOperandWithOffsetWidth

AArch64

CPU

LLVM

17,429

303

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Late Prepare Exception\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Late Prepare Exception\"" ]

WebAssemblyLateEHPrepare1

getPassName

WebAssembly

Virtual ISA

LLVM

17,430

11

1

[]

[ "<s>", "static", "const", "char", "*", "get_trap_mode_suffix", "(", ")", "{", "enum", "attr_trap_suffix", "s", "=", "get_attr_trap_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "TRAP_SUFFIX_NONE", ":", "return", "NULL", "...

[ "Return", "the", "trap", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]

[ "alpha", "\"su\"", "\"sui\"", "\"v\"", "\"sv\"", "\"v\"", "\"sv\"", "\"svi\"", "\"u\"", "\"su\"", "\"sui\"" ]

alpha2

get_trap_mode_suffix

alpha

MPU

GCC

17,431

166

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "doMergeWithPrevious", ")", "const", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameLowering (2)4

mergeSPUpdates

X86

CPU

LLVM

17,432

257

1

[]

[ "<s>", "static", "machine_mode", "mode_from_flags", "(", "unsigned", "int", "f", ")", "{", "if", "(", "f", "&", "CC_FLAG_FP", ")", "return", "CC_Fmode", ";", "if", "(", "f", "&", "CC_FLAG_O", ")", "{", "if", "(", "f", "&", "CC_FLAG_C", ")", "return", ...

[ "Convert", "a", "set", "of", "flags", "to", "a", "CC_MODE", "that", "can", "implement", "it", "." ]

[ "rx" ]

rx

mode_from_flags

rx

CPU

GCC

17,433

54

1

[]

[ "<s>", "tree", "arm_valid_target_attribute_tree", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "struct", "cl_target_option", "cl_opts", ";", "if", "(", "!", "arm_valid_target_attribute_rec",...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "arm" ]

arm6

arm_valid_target_attribute_tree

arm

CPU

GCC

17,434

74

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "advanceTo", "(", "MachineBasicBlock", "::", "iterator", "NextBegin", ")", "{", "MachineBasicBlock", "::", "iterator", "LastEmittedMI", "=", "HazardRec", "->", "getLastEmittedMI", "(", ")", ";", "MachineBasicBlock", "...

[ "advanceTo", "-", "Advance", "the", "specified", "iterator", "to", "point", "to", "the", "Segment", "containing", "the", "specified", "position", ",", "or", "end", "(", ")", "if", "the", "position", "is", "past", "the", "end", "of", "the", "range", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler

advanceTo

SystemZ

CPU

LLVM

17,435

94

1

[]

[ "<s>", "TargetTransformInfo", "NyuziTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NyuziTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi" ]

NyuziTargetMachine

getTargetTransformInfo

Nyuzi

GPU

LLVM

17,436

23

1

[]

[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ")", "const", "{", "switch", "(", "NWaves", ")", "{", "case", "10", ":", "return", "1638", ";", "case", "9", ":", "return", "1820", ";", "case", "8", ...

[ "Return", "the", "amount", "of", "LDS", "that", "can", "be", "used", "that", "will", "not", "restrict", "the", "occupancy", "lower", "than", "WaveCount", "." ]

[ "AMDGPU", "AMDGPU", "10", "1638", "9", "1820", "8", "2048", "7", "2340", "6", "2730", "5", "3276", "4", "4096", "3", "5461", "2", "8192" ]

AMDGPUSubtarget109

getMaxLocalMemSizeWithWaveCount

AMDGPU

GPU

LLVM

17,437

78

1

[]

[ "<s>", "bool", "ARM64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "ARM64", "ARM64", "ARM64::SUBSWrr", "ARM64::SUBSWrs", "ARM64::SUBSWrx", "ARM64::SUBSXrr", "ARM64::SUBSXrs", "ARM64::SUBSXrx", "ARM64::ADDSWrr", "ARM64::ADDSWrs", "ARM64::ADDSWrx", "ARM64::ADDSXrr", "ARM64::ADDSXrs", "ARM64::ADDSXrx", "1", "2", "0", "0", "ARM64::SUBSWri", "ARM64...

ARM64InstrInfo

analyzeCompare

ARM64

CPU

LLVM

17,438

269

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "R600" ]

R600InstrInfo11

isLegalToSplitMBBAt

R600

GPU

LLVM

17,439

90

1

[]

[ "<s>", "static", "bool", "avr_pgm_check_var_decl", "(", "tree", "node", ")", "{", "const", "char", "*", "reason", "=", "NULL", ";", "addr_space_t", "as", "=", "ADDR_SPACE_GENERIC", ";", "gcc_assert", "(", "as", "==", "0", ")", ";", "if", "(", "avr_log", ...

[ "Sanity", "check", "NODE", "so", "that", "all", "pointers", "targeting", "non-generic", "address", "spaces", "go", "along", "with", "CONST", "qualifier", ".", "Writing", "to", "these", "address", "spaces", "should", "be", "detected", "and", "complained", "about"...

[ "avr", "0", "\"%?: %t\\n\"", "\"variable\"", "\"function parameter\"", "\"structure field\"", "\"return type of function\"", "\"pointer\"", "\"%qT uses address space %qs beyond flash of %d KiB\"", "64", "\"%s %q+D uses address space %qs beyond flash of %d KiB\"", "64", "\"pointer targeting a...

avr5

avr_pgm_check_var_decl

avr

MPU

GCC

17,440

281

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFrameInfo", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering120

assignCalleeSavedSpillSlots

X86

CPU

LLVM

17,441

414

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", "||", "!", "N", "->", "hasNUsesOfValue", "(", "1", ",",...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "X86ISD::RET_FLAG", "4", "4", "1", "MVT::Glue" ]

X86ISelLowering100

isUsedByReturnOnly

X86

CPU

LLVM

17,442

221

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "llvm", "::", "MachineOperand", ">", "&", "Condition", ")", "const", "{", "assert", "(", "(", "Condition", ".", "size", "(", ")", "==", "1", ")", "&&", "\"Lanai bra...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "Lanai", "Lanai", "1", "\"Lanai branch conditions should have one component.\"", "0", "0" ]

LanaiInstrInfo (2)

reverseBranchCondition

Lanai

CPU

LLVM

17,443

70

1

[]

[ "<s>", "static", "void", "mmix_reorg", "(", "void", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "MMIX_LAST_STACK_REGISTER_REGNUM", ";", "regno", ">=", "0", ";", "regno", "--", ")", "if", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", ...

[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", ".", "No", "actual", "rearrangements", "done", "here", ";", "just", "virtually", "by", "calculating", "the", "highest", "saved", "stack", "register", "number", "used", "to", "modify", "the", "register", "numbers", "at",...

[ "mmix", "0", "1", "1", "1", "1" ]

mmix3

mmix_reorg

mmix

CPU

GCC

17,444

94

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine20

addIRPasses

AArch64

CPU

LLVM

17,445

122

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "X86", "X86", "32" ]

X86ISelLowering (2)

isLegalAddImmediate

X86

CPU

LLVM

17,446

20

1

[]

[ "<s>", "const", "char", "*", "i386_nlm_strip_name_encoding", "(", "const", "char", "*", "str", ")", "{", "const", "char", "*", "name", "=", "default_strip_name_encoding", "(", "str", ")", ";", "if", "(", "*", "str", "!=", "'*'", "&&", "(", "*", "name", ...

[ "Strip", "the", "stdcall/fastcall/regparm", "pre-/suffix", "." ]

[ "i386", "1", "1" ]

netware

i386_nlm_strip_name_encoding

i386

CPU

GCC

17,447

112

1

[]

[ "<s>", "int", "GBZ80InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "GB", "::", "PUSH", ":", "return", "-", "2", ";", "case", "GB", "::", ...

[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]

[ "GBZ80", "GB", "GB::PUSH", "2", "GB::POP", "2", "GB::ADD_SP_e", "0" ]

GBZ80InstrInfo

getSPAdjust

GBZ80

MPU

LLVM

17,448

68

1

[]

[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "!", "SIInstrInfo", "::", "isFLA...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "AMDGPU", "SI", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"" ]

SIRegisterInfo (3)

getFrameIndexInstrOffset

AMDGPU

GPU

LLVM

17,449

92

1

[]

[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "unsigned", ...

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "AMDGPU", "0", "1u", "1u" ]

AMDGPUSubtarget106

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

17,450

98

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUPromoteKernelArguments1

getAnalysisUsage

AMDGPU

GPU

LLVM

17,451

26

1

[]

[ "<s>", "int", "mcore_dllimport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "symbol", "[", "0", "]", "==", "'@'", "&&", "symbol", "[", "1", "]", "==", "'i'", "&&", "symbol", "[", "2", "]", "==", "'.'", ";", "}", "</s>" ]

[ "Return", "non-zero", "if", "SYMBOL", "is", "marked", "as", "being", "dllimport", "'d", "." ]

[ "mcore", "0", "1", "2" ]

mcore

mcore_dllimport_name_p

mcore

MPU

GCC

17,452

32

1

[]

[ "<s>", "static", "int", "match_const_restriction", "(", "typeinfo", "*", "typedata", ")", "{", "int", "oldpos", "=", "pos", ";", "if", "(", "linebuf", "[", "pos", "]", "==", "'<'", ")", "{", "safe_inc_pos", "(", ")", ";", "oldpos", "=", "pos", ";", "...

[ "A", "const", "int", "argument", "may", "be", "restricted", "to", "certain", "values", ".", "This", "is", "indicated", "by", "one", "of", "the", "following", "occurring", "after", "the", "``", "int", "'", "token", ":", "<", "x", ">", "restricts", "the", ...

[ "rs6000", "\"malformed integer.\\n\"", "0", "1", "\"malformed restriction.\\n\"", "0", "\"malformed integer.\\n\"", "0", "\"malformed restriction.\\n\"", "0", "1", "1", "0" ]

rs6000-gen-builtins

match_const_restriction

rs6000

CPU

GCC

17,453

231

1

[]

[ "<s>", "static", "const", "char", "*", "arm_identify_fpu_from_isa", "(", "sbitmap", "isa", ")", "{", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "cand_fpubits", "(", "isa_num_bits", ")", ";", "bitmap_and", "(", "fpubits", ",", "isa"...

[ "Match", "an", "ISA", "feature", "bitmap", "to", "a", "named", "FPU", ".", "We", "always", "use", "the", "first", "entry", "that", "exactly", "matches", "the", "feature", "set", ",", "so", "that", "we", "effectively", "canonicalize", "the", "FPU", "name", ...

[ "arm", "\"softvfp\"", "0" ]

arm6

arm_identify_fpu_from_isa

arm

CPU

GCC

17,454

95

1

[]

[ "<s>", "unsigned", "ARMConstantIslands", "::", "getOffsetOf", "(", "MachineInstr", "*", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "MBB", "->", "getNumber",...

[ "getOffsetOf", "-", "Return", "the", "current", "offset", "of", "the", "specified", "machine", "instruction", "from", "the", "start", "of", "the", "function", "." ]

[ "ARM", "ARM", "\"Didn't find MI in its own basic block?\"" ]

ARMConstantIslandPass44

getOffsetOf

ARM

CPU

LLVM

17,455

86

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "Mips", "\"...

MipsTargetMachine41

getSubtargetImpl

Mips

CPU

LLVM

17,456

291

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32" ]

SIFrameLowering15

emitEpilogue

AMDGPU

GPU

LLVM

17,457

249

1

[]

[ "<s>", "bool", "AlphaTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createAlphaBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Alpha", "Alpha", "Alpha" ]

AlphaTargetMachine6

addPreEmitPass

Alpha

MPU

LLVM

17,458

26

1

[]

[ "<s>", "static", "rtx", "avr_find_unused_d_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "exclude", ")", "{", "bool", "isr_p", "=", "(", "avr_interrupt_function_p", "(", "current_function_decl", ")", "||", "avr_signal_function_p", "(", "current_function_decl", ")"...

[ "Fixme", ":", "This", "is", "a", "hack", "because", "secondary", "reloads", "do", "n't", "works", "as", "expected", ".", "Find", "an", "unused", "d-register", "to", "be", "used", "as", "scratch", "in", "INSN", ".", "EXCLUDE", "is", "either", "NULL_RTX", ...

[ "avr", "16", "32" ]

avr6

avr_find_unused_d_reg

avr

MPU

GCC

17,459

138

1

[]

[ "<s>", "bool", "aarch64_sve_ldff1_operand_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "false", ";", "struct", "aarch64_address_info", "addr", ";", "if", "(", "!", "aarch64_classify_address", "(", "&", "addr", ","...

[ "Return", "true", "if", "OP", "is", "a", "valid", "MEM", "operand", "for", "an", "SVE", "LDFF1", "instruction", "." ]

[ "aarch64", "0", "0" ]

aarch64

aarch64_sve_ldff1_operand_p

aarch64

CPU

GCC

17,460

74

1

[]

[ "<s>", "void", "ia64_expand_unpack", "(", "rtx", "operands", "[", "3", "]", ",", "bool", "unsignedp", ",", "bool", "highp", ")", "{", "rtx", "sign", "=", "ia64_unpack_sign", "(", "operands", "[", "1", "]", ",", "unsignedp", ")", ";", "ia64_unpack_assemble"...

[ "Emit", "an", "integral", "vector", "unpack", "operation", "." ]

[ "ia64", "3", "1", "0", "1" ]

ia64

ia64_expand_unpack

ia64

CPU

GCC

17,461

47

1

[]

[ "<s>", "static", "void", "*", "rs6000_init_cost", "(", "struct", "loop", "*", "loop_info", ")", "{", "rs6000_cost_data", "*", "data", "=", "XNEW", "(", "struct", "_rs6000_cost_data", ")", ";", "data", "->", "loop_info", "=", "loop_info", ";", "data", "->", ...

[ "Implement", "targetm.vectorize.init_cost", "." ]

[ "rs6000", "0", "0", "0" ]

rs6000

rs6000_init_cost

rs6000

CPU

GCC

17,462

62

1

[]

[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "R600" ]

R600MCCodeEmitter21

getMachineOpValue

AMDGPU

GPU

LLVM

17,463

96

1

[]

[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR32RegClassID", "RISCV", "RISCV::FPR32CRegClassID" ]

RISCVAsmParser46

validateTargetOperandClass

RISCV

CPU

LLVM

17,464

115

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser (2)

isImm

RISCV

CPU

LLVM

17,465

15

1

[]

[ "<s>", "static", "bool", "rs6000_debug_mode_dependent_address", "(", "const_rtx", "addr", ")", "{", "bool", "ret", "=", "rs6000_mode_dependent_address", "(", "addr", ")", ";", "fprintf", "(", "stderr", ",", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", ",", "ret"...

[ "Debug", "version", "of", "rs6000_mode_dependent_address", "." ]

[ "powerpcspe", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", "\"true\"", "\"false\"" ]

powerpcspe

rs6000_debug_mode_dependent_address

powerpcspe

CPU

GCC

17,466

38

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_savres_rtx", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "int", "save_area_offset", ",", "int", "lr_offset", ",", "machine_mode", "reg_mode", ",", "int", "sel", ")", "{", "int", "i", ";",...

[ "Construct", "a", "parallel", "rtx", "describing", "the", "effect", "of", "a", "call", "to", "an", "out-of-line", "register", "save/restore", "routine", ",", "and", "emit", "the", "insn", "or", "jump_insn", "as", "appropriate", "." ]

[ "rs6000", "0", "1", "32", "64", "1", "1", "3", "1", "0", "1", "0", "0", "0", "0", "0" ]

rs60006

rs6000_emit_savres_rtx

rs6000

CPU

GCC

17,467

477

1

[]

[ "<s>", "const", "char", "*", "ix86_output_indirect_function_return", "(", "rtx", "ret_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "!=", "indirect_branch_keep", ")", "{", "char", "thunk_name", "[", "32", "]", ";", "enum", "i...

[ "Output", "indirect", "function", "return", ".", "RET_OP", "is", "the", "function", "return", "target", "." ]

[ "i386", "32", "1", "\"\\tjmp\\t%s\\n\"", "\"\"", "\"%!jmp\\t%A0\"" ]

i3868

ix86_output_indirect_function_return

i386

CPU

GCC

17,468

127

1

[]

[ "<s>", "static", "std", "::", "string", "getNodeLabel", "(", "const", "SUnit", "*", "SU", ",", "const", "ScheduleDAG", "*", "G", ")", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "SS", "(", "Str", ")", ";", "SS", "<<", "\"SU(\"", "<<",...

[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]

[ "Patmos", "\"SU(\"", "\")[\"", "\"]\"" ]

PatmosPostRAScheduler

getNodeLabel

Patmos

VLIW

LLVM

17,469

52

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::VGPR_LO16RegClassID", "AMDGPU::VGPR_HI16RegClassID", "AMDGPU::SGPR_32RegClassID" ]

SIRegisterInfo17

getRegPressureLimit

AMDGPU

GPU

LLVM

17,470

135

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "ARM" ]

ARMMCExpr

getSubExpr

ARM

CPU

LLVM

17,471

12

1

[]

[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "WebAssemblyFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "DwarfFrameBase", "Loc", ";", "Loc", ".", "Kind", "=", "DwarfFrameBase", "::", "WasmFrameBase", ...

[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL_START", "WebAssembly::TI_GLOBAL_START", "0" ]

WebAssemblyFrameLowering5

getDwarfFrameBase

WebAssembly

Virtual ISA

LLVM

17,472

93

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]

X86CallLowering6

lowerReturn

X86

CPU

LLVM

17,473

209

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "{", ...

[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]

[ "X86", "X86", "MVT::f32", "MVT::v4f32", "MVT::v4f32", "MVT::v8f32", "MVT::v16f32", "1", "MVT::v16f32", "X86ISD::RSQRT14", "X86ISD::FRSQRT", "MVT::f16", "0", "MVT::f16", "0", "MVT::v8f16", "ISD::SCALAR_TO_VECTOR", "MVT::v8f16", "X86ISD::RSQRT14S", "MVT::v8f16", "ISD::EXTRACT_V...

X86ISelLowering (2)5

getSqrtEstimate

X86

CPU

LLVM

17,474

322

1

[]

[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MBlazeRegisterInfo", "::", "getRegisterN...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "0", "0", "0" ]

MBlazeMCCodeEmitter

getMachineOpValue

MBlaze

MPU

LLVM

17,475

89

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]

MipsISelLowering102

LowerCallResult

Mips

CPU

LLVM

17,476

505

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "Coloring", "::", "dump", "(", ")", "const", "{", "dbgs", "(", ")", "<<", "\"{ Order: {\"", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Hexagon", "\"{ Order: {\"", "0", "\" -\"", "\" }\\n\"", "\" Needed: {\"", "\" }\\n\"", "\" Edges: {\\n\"", "\" \"", "\" -> {\"", "\" }\\n\"", "\" }\\n\"", "\"None\"", "\"Red\"", "\"Black\"", "\"all ColorKinds should be handled by the switch above\"", "\" Colors: {\\n\"", ...

HexagonISelDAGToDAGHVX

dump

Hexagon

DSP

LLVM

17,477

241

1

[]

[ "<s>", "llvm", "::", "FastISel", "*", "X86", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "MachineModuleInfo", "*", "mmi", ",", "DwarfWriter", "*", "dw", ",", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ","...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "X86", "X86::createFastISel", "8", "X86" ]

X86FastISel117

createFastISel

X86

CPU

LLVM

17,478

85

1

[]

[ "<s>", "bool", "convertSelectOfConstantsToMath", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "select", "of", "constants", "(", "select", "Cond", ",", "C1", ",", "C2", ")", "should", "be", "transformed", "into", "simple", "math", "ops", "with", "the", "condition", "value", "." ]

[ "PowerPC" ]

PPCISelLowering108

convertSelectOfConstantsToMath

PowerPC

CPU

LLVM

17,479

11

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo142

storeRegToStackSlot

X86

CPU

LLVM

17,480

170

1

[]

[ "<s>", "void", "LEGFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "LEG", "LEG", "LEG::SP", "LEG::SUBrr", "LEG::SUBri" ]

LEGFrameLowering

emitPrologue

LEG

CPU

LLVM

17,481

188

1

[]

[ "<s>", "MCInstrDesc", "const", "&", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "(", "MCII", ".", "get", "(", "MCI", ".", "getOpcode", "(", ")", ")", ")", ";",...

[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCInstrInfo

getDesc

Hexagon

DSP

LLVM

17,482

33

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SystemZ", "SystemZ", "SystemZ::GR64RegClass", "SystemZ::MOV64rr", "SystemZ::GR32RegClass", "SystemZ::MOV32rr", "SystemZ::GR64PRegClass", "SystemZ::MOV64rrP", "SystemZ::GR128RegClass", "SystemZ::MOV128rr", "SystemZ::FP32RegClass", "SystemZ::FMOV32rr", "SystemZ::FP64RegClass", "SystemZ::FMO...

SystemZInstrInfo25

copyPhysReg

SystemZ

CPU

LLVM

17,483

183

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "Casts", ".", "clear", "(", ")", ";", "ConstantCasts", ".", "clear", "(", ")", ";", "visit", "(", "F", ")", ";", "if", "(", "!", "(", "Casts", ".", "empty", "(", ")"...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Mips", "Intrinsic::ID", "Intrinsic::cheri_cap_bounds_set", "Intrinsic::getDeclaration", "0", "\"Replacing \"", "\" with \"" ]

CheriRangeChecker

runOnFunction

Mips

CPU

LLVM

17,484

299

1

[]

[ "<s>", "static", "inline", "unsigned", "getFormat", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "InstFormatMask", ")", ">>", "InstFormatShift", ";", "}", "</s>" ]

[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]

[ "RISCV" ]

RISCVBaseInfo

getFormat

RISCV

CPU

LLVM

17,485

19

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine106

ARMBaseTargetMachine

ARM

CPU

LLVM

17,486

103

1

[]

[ "<s>", "bool", "loongarch_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ")", "{", "int", "max_move_bytes", "=", "LARCH_MAX_MOVE_BYTES_STRAIGHT", ";", "if", "(", "CONST_INT_P", "(", "length", ")", "&&", "INTVAL", "(", "length"...

[ "Expand", "a", "cpymemsi", "instruction", ",", "which", "copies", "LENGTH", "bytes", "from", "memory", "reference", "SRC", "to", "memory", "reference", "DEST", "." ]

[ "loongarch" ]

loongarch

loongarch_expand_block_move

loongarch

CPU

GCC

17,487

88

1

[]

[ "<s>", "static", "void", "sparc_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.word\\t%r_tls_dtpoff32(\"", ",", "file", ")", ";", "bre...

[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "sparc", "4", "\"\\t.word\\t%r_tls_dtpoff32(\"", "8", "\"\\t.xword\\t%r_tls_dtpoff64(\"", "\")\"" ]

sparc

sparc_output_dwarf_dtprel

sparc

CPU

GCC

17,488

66

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPULowerModuleLDSPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", ")", "{", "return", "AMDGPULowerModuleLDS", "(", ")", ".", "runOnModule", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(",...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULowerModuleLDSPass

run

AMDGPU

GPU

LLVM

17,489

36

1

[]

[ "<s>", "void", "Z80RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "Z80", "Z80", "0", "\"Expected a frame index\"", "1", "1" ]

Z80RegisterInfo2

resolveFrameIndex

Z80

MPU

LLVM

17,490

96

1

[]

[ "<s>", "const", "WebAssemblyTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo

getTLI

WebAssembly

Virtual ISA

LLVM

17,491

12

1

[]

[ "<s>", "static", "void", "predicate_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "pred", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "pred", "=", "gen_rtx_NE", "(", "BImode", ",", "pred", ",", "const0_rtx", ")", ";", "pat", "="...

[ "Return", "true", "if", "we", "can", "add", "a", "predicate", "COND", "to", "INSN", ",", "or", "if", "INSN", "already", "has", "that", "predicate", ".", "If", "DOIT", "is", "true", ",", "also", "perform", "the", "modification", "." ]

[ "nvptx" ]

nvptx

predicate_insn

nvptx

GPU

GCC

17,492

66

1

[]

[ "<s>", "bool", "WebAssembly", "::", "mayThrow", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "THROW_I32", ":", "case", "WebAssembly", "::", "THROW_I32_S", ":", ...

[ "Return", "true", "if", "this", "instruction", "may", "throw", "an", "exception", "." ]

[ "WebAssembly", "WebAssembly::mayThrow", "WebAssembly::THROW_I32", "WebAssembly::THROW_I32_S", "WebAssembly::THROW_I64", "WebAssembly::THROW_I64_S", "WebAssembly::RETHROW", "WebAssembly::RETHROW_S" ]

WebAssemblyUtilities

mayThrow

WebAssembly

Virtual ISA

LLVM

17,493

177

1

[]

[ "<s>", "void", "visium_expand_epilogue", "(", "void", ")", "{", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "const", "int", "reg_size1", "=", "current_frame_info", ".", "reg_size1", ";", "const", "int", "max_reg1", "=",...

[ "This", "function", "generates", "the", "code", "for", "function", "exit", "." ]

[ "visium", "1", "0", "1", "65535", "0", "1", "0", "0" ]

visium

visium_expand_epilogue

visium

Virtual ISA

GCC

17,494

459

1

[]

[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AArch64", "AArch64", "4", "0", "4", "1", "4", "3", "24", "2", "16", "1", "8", "0", "0" ]

AArch64Disassembler55

getInstruction

AArch64

CPU

LLVM

17,495

129

1

[]

[ "<s>", "bool", "AMDGPUPerfHintAnalysis", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const"...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPerfHintAnalysis

runOnFunction

AMDGPU

GPU

LLVM

17,496

78

1

[]

[ "<s>", "bool", "XCoreFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitEpilogue\"", "\"loadRegFromStackSlot didn't insert any code!\"" ]

XCoreFrameLowering21

restoreCalleeSavedRegisters

XCore

MPU

LLVM

17,497

197

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "\"Unconditionally using R28 for evil purposes Offset: \"", ...

AlphaRegisterInfo6

eliminateFrameIndex

Alpha

MPU

LLVM

17,498

343

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "0", "0", "\"Can only return in registers!\"", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "MipsISD::Ret", "MVT::Other", "MipsISD::Ret", "MVT::...

MipsISelLowering101

LowerReturn

Mips

CPU

LLVM

17,499

407

1

[]