docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Delay Slot Filler\"" ]	MipsDelaySlotFiller12	getPassName	Mips	CPU	LLVM	18,100	11	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(...	[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]	[ "AArch64", "AArch64", "3", "2", "32" ]	AArch64ISelLowering120	getVaListSizeInBits	AArch64	CPU	LLVM	18,101	47	1	[]
[ "<s>", "void", "XtensaPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Xtensa", "Xtensa" ]	XtensaTargetMachine1	addPreEmitPass	Xtensa	MPU	LLVM	18,102	8	1	[]
[ "<s>", "static", "void", "alpha_output_mi_thunk_osf", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "HOST_WIDE_INT", "hi", ",", "lo...	[ "Emit", "a", "tail", "call", "to", "FUNCTION", "after", "adjusting", "THIS", "by", "DELTA", ".", "In", "order", "to", "avoid", "the", "hordes", "of", "differences", "between", "generated", "code", "with", "and", "without", "TARGET_EXPLICIT_RELOCS", ",", "and",...	[ "alpha", "17", "16", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "1", "0", "0", "1", "0", "1", "1", "1" ]	alpha4	alpha_output_mi_thunk_osf	alpha	MPU	GCC	18,103	475	1	[]
[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "unsigned", "NumArgs", "=", "Ins", "....	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "Hexagon", "0", "0", "ISD::ArgFlagsTy", "0", "0", "\"Formal argument #\"", "\" has unhandled type \"", "\"\\n\"" ]	HexagonCallingConvLower	AnalyzeFormalArguments	Hexagon	DSP	LLVM	18,104	132	1	[]
[ "<s>", "machreg_t", "semctl", "(", "machreg_t", "semid", ",", "machreg_t", "semnum", ",", "machreg_t", "cmd", ",", "machreg_t", "arg", ")", "{", "return", "_semctl", "(", "semid", ",", "semnum", ",", "cmd", ",", "arg", "<<", "SHIFT_BITS", ")", ";", "}", ...	[ "<", "sys/sem.h", ">", "has", "int", "semctl", "(", "int", ",", "int", ",", "int", ",", "...", ")", ";", "where", "the", "variadic", "argument", "is", "union", "semun", "if", "used", ".", "union", "semun", "contains", "an", "int", "and", "two", "poin...	[ "mips" ]	irix6-libc-compat	semctl	mips	CPU	GCC	18,105	31	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "0", "3", "3", "3", "3", "3" ]	X86RegisterInfo41	eliminateFrameIndex	X86	CPU	LLVM	18,106	254	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MMIX", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_mmix_rel_16\"", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MMIX", "MMIX::NumTargetFixupKinds", "\"fixup_mmix_rel_16\"", "0", "32", "\"fixup_mmix_rel_24\"", "0", "32", "\"fixup_mmix_h\"", "0", "16", "0", "\"fixup_mmix_mh\"", "0", "16", "0", "\"fixup_mmix_ml\"", "0", "16", "0", "\"fixup_mmix_l\"", "0", "16", "0", "\"Invalid ki...	MMIXAsmBackend	getFixupKindInfo	MMIX	CPU	LLVM	18,107	126	1	[]
[ "<s>", "static", "rtx", "gen_and_emit_move", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "where", ",", "bool", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already...	[ "Generate", "and", "emit", "a", "move", "of", "(", "register", ")", "FROM", "into", "TO", ".", "if", "WHERE", "is", "not", "NULL", "then", "if", "BEFORE", "is", "true", "then", "emit", "the", "insn", "before", "WHERE", ",", "otherwise", "emit", "it", ...	[ "rl78", "\" Omit move of %s into \"", "\"%s as it already contains this value\\n\"", "0" ]	rl782	gen_and_emit_move	rl78	MPU	GCC	18,108	215	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC Expand Pseudos\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARC", "\"ARC Expand Pseudos\"" ]	ARCExpandPseudos	getPassName	ARC	MPU	LLVM	18,109	11	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmBackend23	createObjectWriter	ARM	CPU	LLVM	18,110	26	1	[]
[ "<s>", "static", "void", "ix86_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "unsigned", "", "cost", "=", "(", "unsigned", "", ")", "data...	[ "Implement", "targetm.vectorize.finish_cost", "." ]	[ "i386" ]	i386	ix86_finish_cost	i386	CPU	GCC	18,111	56	1	[]
[ "<s>", "static", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "", "elt_mode", ",", "int", "", "n_elts", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "type", "&&", ...	[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "E...	[ "rs6000", "0", "7", "3", "1", "1" ]	rs60005	rs6000_discover_homogeneous_aggregate	rs6000	CPU	GCC	18,112	134	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]	TOYISelDAGToDAG	getPassName	TOY	CPU	LLVM	18,113	13	1	[]
[ "<s>", "virtual", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "Node", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "R600", "1" ]	R600InstrInfo10	getInstrLatency	R600	GPU	LLVM	18,114	19	1	[]
[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"" ]	X86AsmParser14	ParseDirective	X86	CPU	LLVM	18,115	62	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "ARM" ]	ARMAsmParser111	Error	ARM	CPU	LLVM	18,116	23	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo2	storeRegToStackSlot	Sparc	CPU	LLVM	18,117	322	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "MachineRegisterInfo", "&...	[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]	[ "AMDGPU", "SI", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]	SIInstrInfo103	getAddNoCarry	AMDGPU	GPU	LLVM	18,118	84	1	[]
[ "<s>", "const", "char", "", "lshrqi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "...	[ "8bit", "logic", "shift", "right", "(", "(", "unsigned", "char", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsr %0\"", "2", "2", "\"lsr %0\"", "\"lsr %0\"", "3", "3", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0x0f\"", "4", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"...	avr	lshrqi3_out	avr	MPU	GCC	18,119	322	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", ...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "rs6000" ]	rs6000	emit_unlikely_jump	rs6000	CPU	GCC	18,120	51	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	getSingleConstraintMatchWeight	AArch64	CPU	LLVM	18,121	133	1	[]
[ "<s>", "Type", "*", "getParamType", "(", "unsigned", "Param", ")", "const", "{", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "1", "&&", "\"Param has not been defined!\"", ")", ";", "return", "ParamTypes", ".", "find", "(", "Param", "...	[ "Parameter", "type", "accessors", "." ]	[ "HSAIL", "1", "\"Param has not been defined!\"" ]	HSAILParamManager	getParamType	HSAIL	Virtual ISA	LLVM	18,122	34	1	[]
[ "<s>", "Register", "X86TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "isFuncletEHPersonality", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", ")", ")", "return", "X86", ...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "X86", "X86", "X86::NoRegister", "X86::RDX", "X86::EDX" ]	X86ISelLowering (2)5	getExceptionSelectorRegister	X86	CPU	LLVM	18,123	43	1	[]
[ "<s>", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCREL", ":", ...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]	rs6000	rs6000_output_addr_const_extra	rs6000	CPU	GCC	18,124	209	1	[]
[ "<s>", "Register", "VERegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VE", "::", "SX9", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "VE", "VE", "VE::SX9" ]	VERegisterInfo	getFrameRegister	VE	CPU	LLVM	18,125	18	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "R600", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler34	schedNode	R600	GPU	LLVM	18,126	198	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...	[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo (2)2	getInsertSubregLikeInputs	ARM	CPU	LLVM	18,127	171	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "assert", "(", "SrcVTy", "->", "isVectorTy", "("...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]	X86TargetTransformInfo105	getGatherScatterOpCost	X86	CPU	LLVM	18,128	203	1	[]
[ "<s>", "static", "vector_costs", "", "rs6000_vectorize_create_costs", "(", "vec_info", "", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "rs6000_cost_data", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.create_costs", "." ]	[ "rs6000" ]	rs6000	rs6000_vectorize_create_costs	rs6000	CPU	GCC	18,129	23	1	[]
[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return", "NULL",...	[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]	[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]	alpha2	get_round_mode_suffix	alpha	MPU	GCC	18,130	75	1	[]
[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_iwmmxt_clrd...	[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]	[ "arm", "0" ]	arm3	safe_vector_operand	arm	CPU	GCC	18,131	53	1	[]
[ "<s>", "void", "LEGInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "LEG", "LEG" ]	LEGInstPrinter	printRegName	LEG	CPU	LLVM	18,132	29	1	[]
[ "<s>", "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Mips", "Mips", "Mips" ]	MipsSEFrameLowering11	getFrameIndexReference	Mips	CPU	LLVM	18,133	112	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "TPC" ]	AttributeAdjuster	doInitialization	TPC	Virtual ISA	LLVM	18,134	13	1	[]
[ "<s>", "void", "TGSIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "TGSI", "TGSI", "TGSI::IRegsRegClass", "TGSI::MOVis", "TGSI::IVRegsRegClass", "TGSI::MOViv", "0" ]	TGSIInstrInfo	copyPhysReg	TGSI	Virtual ISA	LLVM	18,135	120	1	[]
[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "cmp_mode", ")", ".", "require", "(", ")", ";", "rtx",...	[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]	[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "1", "1", "1", "1", "2", "2", "2", "3", "1", "2", "0" ]	aarch64	aarch64_expand_sve_vcond	aarch64	CPU	GCC	18,136	213	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering149	getOptimalMemOpType	X86	CPU	LLVM	18,137	213	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDG...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "32" ]	R600ISelLowering17	canMergeStoresTo	AMDGPU	GPU	LLVM	18,138	51	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Long Branch\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Long Branch\"" ]	SystemZLongBranch	getPassName	SystemZ	CPU	LLVM	18,139	11	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430InstrInfo13	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	18,140	114	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]	MipsCodeEmitter11	getJumpOffset16OpValue	Mips	CPU	LLVM	18,141	24	1	[]
[ "<s>", "static", "bool", "rs6000_aix_precompute_tls_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_PRECOMPUTE_TLS_P", ".", "On", "the", "AIX", ",", "TLS", "symbols", "are", "in", "the", "TOC", ",", "which", "is", "maintained", "in", "the", "constant", "pool", ".", "AIX", "TOC", "TLS", "symbols", "need", "to", "be", "pre-computed", "...	[ "rs6000" ]	rs6000	rs6000_aix_precompute_tls_p	rs6000	CPU	GCC	18,142	19	1	[]
[ "<s>", "bool", "hasDelayAlu", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "has", "the", "S_DELAY_ALU", "instruction", "." ]	[ "AMDGPU" ]	GCNSubtarget7	hasDelayAlu	AMDGPU	GPU	LLVM	18,143	10	1	[]
[ "<s>", "static", "void", "loongarch_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", ...	[ "Subroutine", "of", "loongarch_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]	[ "loongarch" ]	loongarch	loongarch_legitimize_const_move	loongarch	CPU	GCC	18,144	146	1	[]
[ "<s>", "tree", "ix86_veclibabi_svml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ";", "const", "cha...	[ "Handler", "for", "an", "SVML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "i386", "20", "2", "4", "\"vmlsLn4\"", "\"vmldLn2\"", "4", "\"vmls%s\"", "10", "1", "\"vmld%s2\"", "10", "4", "0x20", "0", "1", "1", "1", "1", "1" ]	i386	ix86_veclibabi_svml	i386	CPU	GCC	18,145	388	1	[]
[ "<s>", "SDValue", "ARM64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM64", "ARM64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::VSELECT", "ISD::STORE", "ARM64ISD::B...	ARM64ISelLowering	PerformDAGCombine	ARM64	CPU	LLVM	18,146	247	1	[]
[ "<s>", "bool", "Z80PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "Z80", "Z80" ]	Z80TargetMachine (3)	addGlobalInstructionSelect	Z80	MPU	LLVM	18,147	11	1	[]
[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]	PPCAsmParser (2)1	validateTargetOperandClass	PowerPC	CPU	LLVM	18,148	135	1	[]
[ "<s>", "static", "void", "nvptx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "nvptx_print_address_operand", "(", "file", ",", "addr", ",", "VOIDmode", ")", ";", "}", "</s>" ]	[ "Write", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]	[ "nvptx" ]	nvptx2	nvptx_print_operand_address	nvptx	GPU	GCC	18,149	22	1	[]
[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "\|\|", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", ...	[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...	[ "arm" ]	arm4	arm_needs_doubleword_align	arm	CPU	GCC	18,150	33	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]	AMDGPUSubtarget104	getWavesPerEU	AMDGPU	GPU	LLVM	18,151	155	1	[]
[ "<s>", "void", "a29k_compute_reg_names", "(", ")", "{", "int", "i", ";", "compute_regstack_size", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "a29k_debug_reg_map", "[", "i", "]", "=", "i", ";",...	[ "Sets", "register", "names", "for", "incoming", "arguments", "and", "frame", "pointer", ".", "This", "ca", "n't", "be", "computed", "until", "after", "register", "allocation", "." ]	[ "a29k", "0", "1", "1", "0", "16", "2", "2", "0", "32" ]	a29k	a29k_compute_reg_names	a29k	MPU	GCC	18,152	162	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBloc...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyOptimizeLiveIntervals	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	18,153	74	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]	SparcInstrInfo7	loadRegFromStackSlot	Sparc	CPU	LLVM	18,154	165	1	[]
[ "<s>", "static", "rtx", "nvptx_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "ARG_UNUSED", "(", "subtarget", ")", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN"...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "nvptx", "0" ]	nvptx1	nvptx_expand_builtin	nvptx	GPU	GCC	18,155	169	1	[]
[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]	[ "mips" ]	mips4	mips_split_move_insn	mips	CPU	GCC	18,156	26	1	[]
[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_t...	[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]	[ "mips", "1" ]	mips4	mips_std_gimplify_va_arg_expr	mips	CPU	GCC	18,157	386	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v32i8", "MVT::v16i8", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering (3)	getOptimalMemOpType	X86	CPU	LLVM	18,158	198	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Patmos" ]	PatmosTargetMachine1	getDataLayout	Patmos	VLIW	LLVM	18,159	13	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]	MipsInstrInfo8	loadRegFromStackSlot	Mips	CPU	LLVM	18,160	281	1	[]
[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "", "str", ")", "{", "static", "const", "char", "", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", ",", "\"avr\"",...	[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]	[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "\"avr\"", "0" ]	gen-avr-mmcu-texi1	c_prefix	avr	MPU	GCC	18,161	80	1	[]
[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "in...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "mips", "0", "0", "0", "0" ]	mips4	mips_setup_incoming_varargs	mips	CPU	GCC	18,162	286	1	[]
[ "<s>", "static", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ...	[ "Implement", "va_start", "." ]	[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]	rs60004	rs6000_va_start	rs6000	CPU	GCC	18,163	510	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",...	[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]	[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]	arm	arm_evpc_neon_vzip	arm	CPU	GCC	18,164	324	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA" ]	Mips16FrameLowering	spillCalleeSavedRegisters	Mips	CPU	LLVM	18,165	124	1	[]
[ "<s>", "static", "inline", "bool", "quad_address_offset_p", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "IN_RANGE", "(", "offset", ",", "-", "32768", ",", "32767", ")", "&&", "(", "(", "offset", ")", "&", "0xf", ")", "==", "0", ")", ";", ...	[ "Return", "true", "if", "the", "OFFSET", "is", "valid", "for", "the", "quad", "address", "instructions", "that", "use", "d-form", "(", "register", "+", "offset", ")", "addressing", "." ]	[ "powerpcspe", "32768", "32767", "0xf", "0" ]	powerpcspe	quad_address_offset_p	powerpcspe	CPU	GCC	18,166	33	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKi...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]	MipsAsmBackend10	applyFixup	Mips	CPU	LLVM	18,167	311	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]	NVPTXAsmPrinter58	doInitialization	NVPTX	GPU	LLVM	18,168	169	1	[]
[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", ...	[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", ...	[ "i386", "0" ]	i386	zero_all_mm_registers	i386	CPU	GCC	18,169	142	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "1", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "1", "ISD::INTRINSIC_VOID", "MVT::get...	X86ISelLowering125	getTgtMemIntrinsic	X86	CPU	LLVM	18,170	432	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitXXStructorList", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "List", ",", "bool", "IsCtor", ")", "{", "SmallVector", "<", "Structor", ",", "8", ">", "Structors", ";", "preprocessXXStructor...	[ "This", "method", "emits", "llvm.global_ctors", "or", "llvm.global_dtors", "list", "." ]	[ "PowerPC", "PPC", "8", "0", "0", "\"__sinit\"", "\"__sterm\"", "\"_\"", "\"_\"" ]	PPCAsmPrinter (2)3	emitXXStructorList	PowerPC	CPU	LLVM	18,171	165	1	[]
[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiMemAluCombiner3	runOnMachineFunction	Lanai	CPU	LLVM	18,172	57	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]	SIRegisterInfo (2)	getRegPressureSetLimit	AMDGPU	GPU	LLVM	18,173	214	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AMDGPU", "\"Not implemented\"" ]	AMDGPUAsmBackend (2)	relaxInstruction	AMDGPU	GPU	LLVM	18,174	22	1	[]
[ "<s>", "bool", "aarch64_sve_pred_dominates_p", "(", "rtx", "*", "pred1", ",", "rtx", "pred2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "pred2", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "m...	[ "Return", "true", "if", "predicate", "PRED1", "[", "0", "]", "is", "true", "whenever", "predicate", "PRED2", "is", "true", ",", "or", "alternatively", "if", "we", "know", "that", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "is", "safe...	[ "aarch64", "0", "1", "0", "1", "0" ]	aarch64	aarch64_sve_pred_dominates_p	aarch64	CPU	GCC	18,175	83	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "R600", "SI" ]	SIInstrInfo32	copyPhysReg	R600	GPU	LLVM	18,176	355	1	[]
[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "machine_mode", "mode", ",", "tree", "vartype", ",", "int", "", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", ...	[ "SETUP_INCOMING_VARARGS", "." ]	[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]	mmix4	mmix_setup_incoming_varargs	mmix	CPU	GCC	18,177	83	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine1	ARMBaseTargetMachine	ARM	CPU	LLVM	18,178	304	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ">", "(", "k_Reg", ",", "RegNum", "...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430AsmParser1	CreateReg	MSP430	MPU	LLVM	18,179	37	1	[]
[ "<s>", "bool", "rs6000_sum_of_two_registers_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "0", ")", ";", "const_rtx", "operand2", "=", "XEX...	[ "Return", "true", "iff", "EXPR", "represents", "the", "sum", "of", "two", "registers", "." ]	[ "rs6000", "0", "1" ]	rs6000-p8swap	rs6000_sum_of_two_registers_p	rs6000	CPU	GCC	18,180	55	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "0", "\"Caller should have handled 0-size case\"", "1" ]	SystemZSelectionDAGInfo2	EmitTargetCodeForMemcmp	SystemZ	CPU	LLVM	18,181	134	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLateEHPrepare", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine35	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	18,182	134	1	[]
[ "<s>", "void", "ARM64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "ARM64", "ARM64" ]	ARM64Subtarget	overrideSchedPolicy	ARM64	CPU	LLVM	18,183	35	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]	AArch64CallLowering (2)	splitToValueTypes	AArch64	CPU	LLVM	18,184	280	1	[]
[ "<s>", "FastISel", "", "X86TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "<", "const", "Value", "", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "*", ",", "MachineBasicBlock", ...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "X86", "X86", "8", "X86::createFastISel" ]	X86ISelLowering21	createFastISel	X86	CPU	LLVM	18,185	73	1	[]
[ "<s>", "static", "bool", "nios2_large_constant_allowed", "(", "void", ")", "{", "return", "!", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", "&&", "!", "reload_completed", ";", "}", "</s>" ]	[ "Symbol", "references", "and", "other", "32-bit", "constants", "are", "split", "into", "high/lo_sum", "pairs", "during", "the", "split1", "pass", ".", "After", "that", ",", "they", "are", "not", "considered", "legitimate", "addresses", ".", "This", "function", ...	[ "nios2" ]	nios2	nios2_large_constant_allowed	nios2	MPU	GCC	18,186	21	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::VECREDUCE_ADD", "ISD::VECREDUCE_SMAX", "ISD::VECREDUCE_SMIN", "ISD::VECREDUCE_UMAX", "ISD::VECREDUCE_UMIN", "0", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", ...	AArch64ISelLowering (2)3	ReplaceNodeResults	AArch64	CPU	LLVM	18,187	290	1	[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...	NVPTXInstrInfo23	copyPhysReg	NVPTX	GPU	LLVM	18,188	334	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "isBranchWithImm", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "BBIT0", ":", "case", "Mips", "::", "BBIT1", ":", "case", ...	[ "isBranchWithImm", "-", "Return", "true", "if", "the", "branch", "contains", "an", "immediate", "operand", "(" ]	[ "Mips", "Mips", "Mips::BBIT0", "Mips::BBIT1", "Mips::BBIT032", "Mips::BBIT132" ]	MipsSEInstrInfo23	isBranchWithImm	Mips	CPU	LLVM	18,189	45	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine26	getInstrItineraryData	Mips	CPU	LLVM	18,190	22	1	[]
[ "<s>", "static", "void", "alpha_builtin_function", "(", "const", "char", "*", "name", ",", "tree", "ftype", ",", "enum", "alpha_builtin", "code", ",", "unsigned", "ecf", ")", "{", "tree", "decl", "=", "add_builtin_function", "(", "name", ",", "ftype", ",", ...	[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "built-in", "specified", "by", "NAME", ",", "TYPE", ",", "CODE", ",", "and", "ECF", "." ]	[ "alpha", "1", "1" ]	alpha	alpha_builtin_function	alpha	MPU	GCC	18,191	78	1	[]
[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_...	[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "...	[ "arm", "0", "0", "1", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]	arm1	thumb2_expand_return	arm	CPU	GCC	18,192	270	1	[]
[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "{", "if", "(", "NumPrefetches", ">", "16", ")", ...	[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]	[ "SystemZ", "SystemZ", "16", "32", "1", "8192", "2048" ]	SystemZTargetTransformInfo	getMinPrefetchStride	SystemZ	CPU	LLVM	18,193	56	1	[]
[ "<s>", "bool", "TVMInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Wrong Cond args size\"", ")", ";", "Cond", "[...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "TVM", "TVM", "2", "\"Wrong Cond args size\"", "0", "0" ]	TVMInstrInfo	reverseBranchCondition	TVM	Virtual ISA	LLVM	18,194	49	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineF...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonBitSimplify (2)	getAnalysisUsage	Hexagon	DSP	LLVM	18,195	36	1	[]
[ "<s>", "unsigned", "DLXRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "DLX", "::", "RA", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "DLX", "DLX", "DLX::RA" ]	DLXRegisterInfo	getRARegister	DLX	CPU	LLVM	18,196	14	1	[]
[ "<s>", "XtensaSubtarget", "&", "XtensaSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Xtensa", "Xtensa", "Xtensa" ]	XtensaSubtarget	initializeSubtargetDependencies	Xtensa	MPU	LLVM	18,197	25	1	[]
[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name"...	[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]	[ "rs6000", "0", "\"builtin function %qs is only valid for the cell processor\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mvsx\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhtm\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-maltivec\"", ...	rs60008	rs6000_invalid_builtin	rs6000	CPU	GCC	18,198	434	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "re...	[ "Debug", "information", "queries", "." ]	[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]	AArch64RegisterInfo34	getFrameRegister	AArch64	CPU	LLVM	18,199	44	1	[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Delay Slot Filler\"" ]

MipsDelaySlotFiller12

getPassName

Mips

CPU

LLVM

18,100

11

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ".", "getSizeInBits", "(...

[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]

[ "AArch64", "AArch64", "3", "2", "32" ]

AArch64ISelLowering120

getVaListSizeInBits

AArch64

CPU

LLVM

18,101

47

1

[]

[ "<s>", "void", "XtensaPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Xtensa", "Xtensa" ]

XtensaTargetMachine1

addPreEmitPass

Xtensa

MPU

LLVM

18,102

8

1

[]

[ "<s>", "static", "void", "alpha_output_mi_thunk_osf", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "HOST_WIDE_INT", "hi", ",", "lo...

[ "Emit", "a", "tail", "call", "to", "FUNCTION", "after", "adjusting", "THIS", "by", "DELTA", ".", "In", "order", "to", "avoid", "the", "hordes", "of", "differences", "between", "generated", "code", "with", "and", "without", "TARGET_EXPLICIT_RELOCS", ",", "and",...

[ "alpha", "17", "16", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "1", "0", "0", "1", "0", "1", "1", "1" ]

alpha4

alpha_output_mi_thunk_osf

alpha

MPU

GCC

18,103

475

1

[]

[ "<s>", "void", "Hexagon_CCState", "::", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "Hexagon_CCAssignFn", "Fn", ",", "unsigned", "SretValueInRegs", ")", "{", "unsigned", "NumArgs", "=", "Ins", "....

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "Hexagon", "0", "0", "ISD::ArgFlagsTy", "0", "0", "\"Formal argument #\"", "\" has unhandled type \"", "\"\\n\"" ]

HexagonCallingConvLower

AnalyzeFormalArguments

Hexagon

DSP

LLVM

18,104

132

1

[]

[ "<s>", "machreg_t", "semctl", "(", "machreg_t", "semid", ",", "machreg_t", "semnum", ",", "machreg_t", "cmd", ",", "machreg_t", "arg", ")", "{", "return", "_semctl", "(", "semid", ",", "semnum", ",", "cmd", ",", "arg", "<<", "SHIFT_BITS", ")", ";", "}", ...

[ "<", "sys/sem.h", ">", "has", "int", "semctl", "(", "int", ",", "int", ",", "int", ",", "...", ")", ";", "where", "the", "variadic", "argument", "is", "union", "semun", "if", "used", ".", "union", "semun", "contains", "an", "int", "and", "two", "poin...

[ "mips" ]

irix6-libc-compat

semctl

mips

CPU

GCC

18,105

31

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "0", "3", "3", "3", "3", "3" ]

X86RegisterInfo41

eliminateFrameIndex

X86

CPU

LLVM

18,106

254

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MMIX", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_mmix_rel_16\"", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MMIX", "MMIX::NumTargetFixupKinds", "\"fixup_mmix_rel_16\"", "0", "32", "\"fixup_mmix_rel_24\"", "0", "32", "\"fixup_mmix_h\"", "0", "16", "0", "\"fixup_mmix_mh\"", "0", "16", "0", "\"fixup_mmix_ml\"", "0", "16", "0", "\"fixup_mmix_l\"", "0", "16", "0", "\"Invalid ki...

MMIXAsmBackend

getFixupKindInfo

MMIX

CPU

LLVM

18,107

126

1

[]

[ "<s>", "static", "rtx", "gen_and_emit_move", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "where", ",", "bool", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "to", ")", ";", "if", "(", "optimize", "&&", "before", "&&", "already...

[ "Generate", "and", "emit", "a", "move", "of", "(", "register", ")", "FROM", "into", "TO", ".", "if", "WHERE", "is", "not", "NULL", "then", "if", "BEFORE", "is", "true", "then", "emit", "the", "insn", "before", "WHERE", ",", "otherwise", "emit", "it", ...

[ "rl78", "\" Omit move of %s into \"", "\"%s as it already contains this value\\n\"", "0" ]

rl782

gen_and_emit_move

rl78

MPU

GCC

18,108

215

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARC Expand Pseudos\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARC", "\"ARC Expand Pseudos\"" ]

ARCExpandPseudos

getPassName

ARC

MPU

LLVM

18,109

11

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmBackend23

createObjectWriter

ARM

CPU

LLVM

18,110

26

1

[]

[ "<s>", "static", "void", "ix86_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "unsigned", "*", "cost", "=", "(", "unsigned", "*", ")", "data...

[ "Implement", "targetm.vectorize.finish_cost", "." ]

[ "i386" ]

i386

ix86_finish_cost

i386

CPU

GCC

18,111

56

1

[]

[ "<s>", "static", "bool", "rs6000_discover_homogeneous_aggregate", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "*", "elt_mode", ",", "int", "*", "n_elts", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "type", "&&", ...

[ "If", "an", "argument", ",", "whose", "type", "is", "described", "by", "TYPE", "and", "MODE", ",", "is", "a", "homogeneous", "float", "or", "vector", "aggregate", "that", "shall", "be", "passed", "in", "FP/vector", "registers", "according", "to", "the", "E...

[ "rs6000", "0", "7", "3", "1", "1" ]

rs60005

rs6000_discover_homogeneous_aggregate

rs6000

CPU

GCC

18,112

134

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]

TOYISelDAGToDAG

getPassName

TOY

CPU

LLVM

18,113

13

1

[]

[ "<s>", "virtual", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "R600", "1" ]

R600InstrInfo10

getInstrLatency

R600

GPU

LLVM

18,114

19

1

[]

[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"" ]

X86AsmParser14

ParseDirective

X86

CPU

LLVM

18,115

62

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "return", "Parser", ".", "Error", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "ARM" ]

ARMAsmParser111

Error

ARM

CPU

LLVM

18,116

23

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo2

storeRegToStackSlot

Sparc

CPU

LLVM

18,117

322

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "getAddNoCarry", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ")", "const", "{", "MachineRegisterInfo", "&...

[ "Return", "a", "partially", "built", "integer", "add", "instruction", "without", "carry", "." ]

[ "AMDGPU", "SI", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]

SIInstrInfo103

getAddNoCarry

AMDGPU

GPU

LLVM

18,118

84

1

[]

[ "<s>", "const", "char", "*", "lshrqi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "...

[ "8bit", "logic", "shift", "right", "(", "(", "unsigned", "char", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsr %0\"", "2", "2", "\"lsr %0\"", "\"lsr %0\"", "3", "3", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0x0f\"", "4", "\"lsr %0\"", "\"lsr %0\"", "\"lsr %0\"", "\"...

avr

lshrqi3_out

avr

MPU

GCC

18,119

322

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label", ",", "pc_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_jump_insn", ...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "rs6000" ]

rs6000

emit_unlikely_jump

rs6000

CPU

GCC

18,120

51

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "AArch64TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "V...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

getSingleConstraintMatchWeight

AArch64

CPU

LLVM

18,121

133

1

[]

[ "<s>", "Type", "*", "getParamType", "(", "unsigned", "Param", ")", "const", "{", "assert", "(", "AllParams", ".", "count", "(", "Param", ")", "==", "1", "&&", "\"Param has not been defined!\"", ")", ";", "return", "ParamTypes", ".", "find", "(", "Param", "...

[ "Parameter", "type", "accessors", "." ]

[ "HSAIL", "1", "\"Param has not been defined!\"" ]

HSAILParamManager

getParamType

HSAIL

Virtual ISA

LLVM

18,122

34

1

[]

[ "<s>", "Register", "X86TargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "isFuncletEHPersonality", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", ")", ")", "return", "X86", ...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "X86", "X86", "X86::NoRegister", "X86::RDX", "X86::EDX" ]

X86ISelLowering (2)5

getExceptionSelectorRegister

X86

CPU

LLVM

18,123

43

1

[]

[ "<s>", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCREL", ":", ...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]

rs6000

rs6000_output_addr_const_extra

rs6000

CPU

GCC

18,124

209

1

[]

[ "<s>", "Register", "VERegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VE", "::", "SX9", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "VE", "VE", "VE::SX9" ]

VERegisterInfo

getFrameRegister

VE

CPU

LLVM

18,125

18

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "R600", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler34

schedNode

R600

GPU

LLVM

18,126

198

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...

[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "1", "2", "3", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo (2)2

getInsertSubregLikeInputs

ARM

CPU

LLVM

18,127

171

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "assert", "(", "SrcVTy", "->", "isVectorTy", "("...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"", "2", "4" ]

X86TargetTransformInfo105

getGatherScatterOpCost

X86

CPU

LLVM

18,128

203

1

[]

[ "<s>", "static", "vector_costs", "*", "rs6000_vectorize_create_costs", "(", "vec_info", "*", "vinfo", ",", "bool", "costing_for_scalar", ")", "{", "return", "new", "rs6000_cost_data", "(", "vinfo", ",", "costing_for_scalar", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.create_costs", "." ]

[ "rs6000" ]

rs6000

rs6000_vectorize_create_costs

rs6000

CPU

GCC

18,129

23

1

[]

[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return", "NULL",...

[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]

[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]

alpha2

get_round_mode_suffix

alpha

MPU

GCC

18,130

75

1

[]

[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_iwmmxt_clrd...

[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]

[ "arm", "0" ]

arm3

safe_vector_operand

arm

CPU

GCC

18,131

53

1

[]

[ "<s>", "void", "LEGInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "LEG", "LEG" ]

LEGInstPrinter

printRegName

LEG

CPU

LLVM

18,132

29

1

[]

[ "<s>", "int", "MipsSEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "("...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Mips", "Mips", "Mips" ]

MipsSEFrameLowering11

getFrameIndexReference

Mips

CPU

LLVM

18,133

112

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "TPC" ]

AttributeAdjuster

doInitialization

TPC

Virtual ISA

LLVM

18,134

13

1

[]

[ "<s>", "void", "TGSIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "TGSI", "TGSI", "TGSI::IRegsRegClass", "TGSI::MOVis", "TGSI::IVRegsRegClass", "TGSI::MOViv", "0" ]

TGSIInstrInfo

copyPhysReg

TGSI

Virtual ISA

LLVM

18,135

120

1

[]

[ "<s>", "void", "aarch64_expand_sve_vcond", "(", "machine_mode", "data_mode", ",", "machine_mode", "cmp_mode", ",", "rtx", "*", "ops", ")", "{", "machine_mode", "pred_mode", "=", "aarch64_get_mask_mode", "(", "cmp_mode", ")", ".", "require", "(", ")", ";", "rtx",...

[ "Expand", "an", "SVE", "vcond", "pattern", "with", "operands", "OPS", ".", "DATA_MODE", "is", "the", "mode", "of", "the", "data", "being", "selected", "and", "CMP_MODE", "is", "the", "mode", "of", "the", "values", "being", "compared", "." ]

[ "aarch64", "3", "4", "5", "1", "2", "3", "4", "5", "1", "1", "1", "1", "2", "2", "2", "3", "1", "2", "0" ]

aarch64

aarch64_expand_sve_vcond

aarch64

CPU

GCC

18,136

213

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering149

getOptimalMemOpType

X86

CPU

LLVM

18,137

213

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDG...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "32" ]

R600ISelLowering17

canMergeStoresTo

AMDGPU

GPU

LLVM

18,138

51

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Long Branch\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Long Branch\"" ]

SystemZLongBranch

getPassName

SystemZ

CPU

LLVM

18,139

11

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430InstrInfo13

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

18,140

114

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getJumpOffset16OpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]

MipsCodeEmitter11

getJumpOffset16OpValue

Mips

CPU

LLVM

18,141

24

1

[]

[ "<s>", "static", "bool", "rs6000_aix_precompute_tls_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_PRECOMPUTE_TLS_P", ".", "On", "the", "AIX", ",", "TLS", "symbols", "are", "in", "the", "TOC", ",", "which", "is", "maintained", "in", "the", "constant", "pool", ".", "AIX", "TOC", "TLS", "symbols", "need", "to", "be", "pre-computed", "...

[ "rs6000" ]

rs6000

rs6000_aix_precompute_tls_p

rs6000

CPU

GCC

18,142

19

1

[]

[ "<s>", "bool", "hasDelayAlu", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "has", "the", "S_DELAY_ALU", "instruction", "." ]

[ "AMDGPU" ]

GCNSubtarget7

hasDelayAlu

AMDGPU

GPU

LLVM

18,143

10

1

[]

[ "<s>", "static", "void", "loongarch_legitimize_const_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", ...

[ "Subroutine", "of", "loongarch_legitimize_move", ".", "Move", "constant", "SRC", "into", "register", "DEST", "given", "that", "SRC", "satisfies", "immediate_operand", "but", "does", "n't", "satisfy", "move_operand", "." ]

[ "loongarch" ]

loongarch

loongarch_legitimize_const_move

loongarch

CPU

GCC

18,144

146

1

[]

[ "<s>", "tree", "ix86_veclibabi_svml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ";", "const", "cha...

[ "Handler", "for", "an", "SVML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "i386", "20", "2", "4", "\"vmlsLn4\"", "\"vmldLn2\"", "4", "\"vmls%s\"", "10", "1", "\"vmld%s2\"", "10", "4", "0x20", "0", "1", "1", "1", "1", "1" ]

i386

ix86_veclibabi_svml

i386

CPU

GCC

18,145

388

1

[]

[ "<s>", "SDValue", "ARM64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM64", "ARM64", "ISD::ADD", "ISD::SUB", "ISD::XOR", "ISD::MUL", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::OR", "ISD::INTRINSIC_WO_CHAIN", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::BITCAST", "ISD::CONCAT_VECTORS", "ISD::VSELECT", "ISD::STORE", "ARM64ISD::B...

ARM64ISelLowering

PerformDAGCombine

ARM64

CPU

LLVM

18,146

247

1

[]

[ "<s>", "bool", "Z80PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "Z80", "Z80" ]

Z80TargetMachine (3)

addGlobalInstructionSelect

Z80

MPU

LLVM

18,147

11

1

[]

[ "<s>", "unsigned", "PPCAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "int64_t", "ImmVal", ";", "switch", "(", "Kind", ")", "{", "case", "MCK_0", ":", "ImmVal", "=", "0", ";", "brea...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "PowerPC", "PPC", "0", "1", "2", "3", "4", "5", "6", "7", "PPC", "PPC" ]

PPCAsmParser (2)1

validateTargetOperandClass

PowerPC

CPU

LLVM

18,148

135

1

[]

[ "<s>", "static", "void", "nvptx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "nvptx_print_address_operand", "(", "file", ",", "addr", ",", "VOIDmode", ")", ";", "}", "</s>" ]

[ "Write", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

[ "nvptx" ]

nvptx2

nvptx_print_operand_address

nvptx

GPU

GCC

18,149

22

1

[]

[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", "||", "(", "type", "&&", "TYPE_ALIGN", "(", "type", ")", ">", ...

[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...

[ "arm" ]

arm4

arm_needs_doubleword_align

arm

CPU

GCC

18,150

33

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]

AMDGPUSubtarget104

getWavesPerEU

AMDGPU

GPU

LLVM

18,151

155

1

[]

[ "<s>", "void", "a29k_compute_reg_names", "(", ")", "{", "int", "i", ";", "compute_regstack_size", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "a29k_debug_reg_map", "[", "i", "]", "=", "i", ";",...

[ "Sets", "register", "names", "for", "incoming", "arguments", "and", "frame", "pointer", ".", "This", "ca", "n't", "be", "computed", "until", "after", "register", "allocation", "." ]

[ "a29k", "0", "1", "1", "0", "16", "2", "2", "0", "32" ]

a29k

a29k_compute_reg_names

a29k

MPU

GCC

18,152

162

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBloc...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyOptimizeLiveIntervals

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

18,153

74

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]

SparcInstrInfo7

loadRegFromStackSlot

Sparc

CPU

LLVM

18,154

165

1

[]

[ "<s>", "static", "rtx", "nvptx_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "ARG_UNUSED", "(", "subtarget", ")", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN"...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "nvptx", "0" ]

nvptx1

nvptx_expand_builtin

nvptx

GPU

GCC

18,155

169

1

[]

[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]

[ "mips" ]

mips4

mips_split_move_insn

mips

CPU

GCC

18,156

26

1

[]

[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_t...

[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]

[ "mips", "1" ]

mips4

mips_std_gimplify_va_arg_expr

mips

CPU

GCC

18,157

386

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v32i8", "MVT::v16i8", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering (3)

getOptimalMemOpType

X86

CPU

LLVM

18,158

198

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Patmos" ]

PatmosTargetMachine1

getDataLayout

Patmos

VLIW

LLVM

18,159

13

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]

MipsInstrInfo8

loadRegFromStackSlot

Mips

CPU

LLVM

18,160

281

1

[]

[ "<s>", "static", "int", "c_prefix", "(", "const", "char", "*", "str", ")", "{", "static", "const", "char", "*", "const", "prefixes", "[", "]", "=", "{", "\"attiny\"", ",", "\"atmega\"", ",", "\"atxmega\"", ",", "\"ata\"", ",", "\"at90\"", ",", "\"avr\"",...

[ "Used", "by", "string", "comparator", "to", "group", "MCUs", "by", "their", "name", "prefix", "like", "``", "attiny", "''", "or", "``", "atmega", "''", "." ]

[ "avr", "\"attiny\"", "\"atmega\"", "\"atxmega\"", "\"ata\"", "\"at90\"", "\"avr\"", "0" ]

gen-avr-mmcu-texi1

c_prefix

avr

MPU

GCC

18,161

80

1

[]

[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "in...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "mips", "0", "0", "0", "0" ]

mips4

mips_setup_incoming_varargs

mips

CPU

GCC

18,162

286

1

[]

[ "<s>", "static", "void", "rs6000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "HOST_WIDE_INT", "words", ",", "n_gpr", ",", "n_fpr", ";", "tree", "f_gpr", ",", "f_fpr", ",", "f_res", ",", "f_ovf", ",", "f_sav", ";", "tree", "gpr", ...

[ "Implement", "va_start", "." ]

[ "rs6000", "\"va_start: words = \"", "\", n_gpr = \"", "\", n_fpr = \"", "\"\\n\"", "1", "1", "0", "1", "1" ]

rs60004

rs6000_va_start

rs6000

CPU

GCC

18,163

510

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",...

[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]

[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]

arm

arm_evpc_neon_vzip

arm

CPU

GCC

18,164

324

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA" ]

Mips16FrameLowering

spillCalleeSavedRegisters

Mips

CPU

LLVM

18,165

124

1

[]

[ "<s>", "static", "inline", "bool", "quad_address_offset_p", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "IN_RANGE", "(", "offset", ",", "-", "32768", ",", "32767", ")", "&&", "(", "(", "offset", ")", "&", "0xf", ")", "==", "0", ")", ";", ...

[ "Return", "true", "if", "the", "OFFSET", "is", "valid", "for", "the", "quad", "address", "instructions", "that", "use", "d-form", "(", "register", "+", "offset", ")", "addressing", "." ]

[ "powerpcspe", "32768", "32767", "0xf", "0" ]

powerpcspe

quad_address_offset_p

powerpcspe

CPU

GCC

18,166

33

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKi...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]

MipsAsmBackend10

applyFixup

Mips

CPU

LLVM

18,167

311

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]

NVPTXAsmPrinter58

doInitialization

NVPTX

GPU

LLVM

18,168

169

1

[]

[ "<s>", "static", "bool", "zero_all_mm_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ",", "unsigned", "int", "ret_mmx_regno", ")", "{", "bool", "need_zero_all_mm", "=", "false", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", ...

[ "When", "the", "routine", "exit", "in", "MMX", "mode", ",", "if", "any", "ST", "register", "needs", "to", "be", "zeroed", ",", "we", "should", "clear", "all", "MMX", "registers", "except", "the", "RET_MMX_REGNO", "that", "holds", "the", "return", "value", ...

[ "i386", "0" ]

i386

zero_all_mm_registers

i386

CPU

GCC

18,169

142

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "const", "IntrinsicData", "*", "IntrData", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "X86", "X86", "0", "ISD::INTRINSIC_VOID", "0", "MVT::getVT", "1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::getVectorVT", "1", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::getVT", "2", "MVT::getVectorVT", "1", "ISD::INTRINSIC_VOID", "MVT::get...

X86ISelLowering125

getTgtMemIntrinsic

X86

CPU

LLVM

18,170

432

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitXXStructorList", "(", "const", "DataLayout", "&", "DL", ",", "const", "Constant", "*", "List", ",", "bool", "IsCtor", ")", "{", "SmallVector", "<", "Structor", ",", "8", ">", "Structors", ";", "preprocessXXStructor...

[ "This", "method", "emits", "llvm.global_ctors", "or", "llvm.global_dtors", "list", "." ]

[ "PowerPC", "PPC", "8", "0", "0", "\"__sinit\"", "\"__sterm\"", "\"_\"", "\"_\"" ]

PPCAsmPrinter (2)3

emitXXStructorList

PowerPC

CPU

LLVM

18,171

165

1

[]

[ "<s>", "bool", "LanaiMemAluCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableMemAluCombiner", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiMemAluCombiner3

runOnMachineFunction

Lanai

CPU

LLVM

18,172

57

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]

SIRegisterInfo (2)

getRegPressureSetLimit

AMDGPU

GPU

LLVM

18,173

214

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "!", "\"Not implemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AMDGPU", "\"Not implemented\"" ]

AMDGPUAsmBackend (2)

relaxInstruction

AMDGPU

GPU

LLVM

18,174

22

1

[]

[ "<s>", "bool", "aarch64_sve_pred_dominates_p", "(", "rtx", "*", "pred1", ",", "rtx", "pred2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "pred2", ")", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "m...

[ "Return", "true", "if", "predicate", "PRED1", "[", "0", "]", "is", "true", "whenever", "predicate", "PRED2", "is", "true", ",", "or", "alternatively", "if", "we", "know", "that", "the", "operation", "predicated", "by", "PRED1", "[", "0", "]", "is", "safe...

[ "aarch64", "0", "1", "0", "1", "0" ]

aarch64

aarch64_sve_pred_dominates_p

aarch64

CPU

GCC

18,175

83

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "R600", "SI" ]

SIInstrInfo32

copyPhysReg

R600

GPU

LLVM

18,176

355

1

[]

[ "<s>", "static", "void", "mmix_setup_incoming_varargs", "(", "cumulative_args_t", "args_so_farp_v", ",", "machine_mode", "mode", ",", "tree", "vartype", ",", "int", "*", "pretend_sizep", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", ...

[ "SETUP_INCOMING_VARARGS", "." ]

[ "mmix", "1", "1", "8", "7", "8", "1", "\"MMIX Internal: Last named vararg would not fit in a register\"" ]

mmix4

mmix_setup_incoming_varargs

mmix

CPU

GCC

18,177

83

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine1

ARMBaseTargetMachine

ARM

CPU

LLVM

18,178

304

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "std", "::", "make_unique", "<", "MSP430Operand", ">", "(", "k_Reg", ",", "RegNum", "...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430AsmParser1

CreateReg

MSP430

MPU

LLVM

18,179

37

1

[]

[ "<s>", "bool", "rs6000_sum_of_two_registers_p", "(", "const_rtx", "expr", ")", "{", "if", "(", "GET_CODE", "(", "expr", ")", "==", "PLUS", ")", "{", "const_rtx", "operand1", "=", "XEXP", "(", "expr", ",", "0", ")", ";", "const_rtx", "operand2", "=", "XEX...

[ "Return", "true", "iff", "EXPR", "represents", "the", "sum", "of", "two", "registers", "." ]

[ "rs6000", "0", "1" ]

rs6000-p8swap

rs6000_sum_of_two_registers_p

rs6000

CPU

GCC

18,180

55

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "0", "\"Caller should have handled 0-size case\"", "1" ]

SystemZSelectionDAGInfo2

EmitTargetCodeForMemcmp

SystemZ

CPU

LLVM

18,181

134

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLateEHPrepare", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine35

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

18,182

134

1

[]

[ "<s>", "void", "ARM64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "ARM64", "ARM64" ]

ARM64Subtarget

overrideSchedPolicy

ARM64

CPU

LLVM

18,183

35

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]

AArch64CallLowering (2)

splitToValueTypes

AArch64

CPU

LLVM

18,184

280

1

[]

[ "<s>", "FastISel", "*", "X86TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "*", ",", "MachineBasicBlock", ...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "X86", "X86", "8", "X86::createFastISel" ]

X86ISelLowering21

createFastISel

X86

CPU

LLVM

18,185

73

1

[]

[ "<s>", "static", "bool", "nios2_large_constant_allowed", "(", "void", ")", "{", "return", "!", "(", "cfun", "->", "curr_properties", "&", "PROP_rtl_split_insns", ")", "&&", "!", "reload_completed", ";", "}", "</s>" ]

[ "Symbol", "references", "and", "other", "32-bit", "constants", "are", "split", "into", "high/lo_sum", "pairs", "during", "the", "split1", "pass", ".", "After", "that", ",", "they", "are", "not", "considered", "legitimate", "addresses", ".", "This", "function", ...

[ "nios2" ]

nios2

nios2_large_constant_allowed

nios2

MPU

GCC

18,186

21

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::VECREDUCE_ADD", "ISD::VECREDUCE_SMAX", "ISD::VECREDUCE_SMIN", "ISD::VECREDUCE_UMAX", "ISD::VECREDUCE_UMIN", "0", "AArch64ISD::SADDV", "ISD::ADD", "AArch64ISD::SADDV", "AArch64ISD::UADDV", "ISD::ADD", ...

AArch64ISelLowering (2)3

ReplaceNodeResults

AArch64

CPU

LLVM

18,187

290

1

[]

[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...

NVPTXInstrInfo23

copyPhysReg

NVPTX

GPU

LLVM

18,188

334

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "isBranchWithImm", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "Mips", "::", "BBIT0", ":", "case", "Mips", "::", "BBIT1", ":", "case", ...

[ "isBranchWithImm", "-", "Return", "true", "if", "the", "branch", "contains", "an", "immediate", "operand", "(" ]

[ "Mips", "Mips", "Mips::BBIT0", "Mips::BBIT1", "Mips::BBIT032", "Mips::BBIT132" ]

MipsSEInstrInfo23

isBranchWithImm

Mips

CPU

LLVM

18,189

45

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "nullptr", ":", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine26

getInstrItineraryData

Mips

CPU

LLVM

18,190

22

1

[]

[ "<s>", "static", "void", "alpha_builtin_function", "(", "const", "char", "*", "name", ",", "tree", "ftype", ",", "enum", "alpha_builtin", "code", ",", "unsigned", "ecf", ")", "{", "tree", "decl", "=", "add_builtin_function", "(", "name", ",", "ftype", ",", ...

[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "built-in", "specified", "by", "NAME", ",", "TYPE", ",", "CODE", ",", "and", "ECF", "." ]

[ "alpha", "1", "1" ]

alpha

alpha_builtin_function

alpha

MPU

GCC

18,191

78

1

[]

[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_...

[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "...

[ "arm", "0", "0", "1", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]

arm1

thumb2_expand_return

arm

CPU

GCC

18,192

270

1

[]

[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "{", "if", "(", "NumPrefetches", ">", "16", ")", ...

[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]

[ "SystemZ", "SystemZ", "16", "32", "1", "8192", "2048" ]

SystemZTargetTransformInfo

getMinPrefetchStride

SystemZ

CPU

LLVM

18,193

56

1

[]

[ "<s>", "bool", "TVMInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Wrong Cond args size\"", ")", ";", "Cond", "[...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "TVM", "TVM", "2", "\"Wrong Cond args size\"", "0", "0" ]

TVMInstrInfo

reverseBranchCondition

TVM

Virtual ISA

LLVM

18,194

49

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineF...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonBitSimplify (2)

getAnalysisUsage

Hexagon

DSP

LLVM

18,195

36

1

[]

[ "<s>", "unsigned", "DLXRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "DLX", "::", "RA", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "DLX", "DLX", "DLX::RA" ]

DLXRegisterInfo

getRARegister

DLX

CPU

LLVM

18,196

14

1

[]

[ "<s>", "XtensaSubtarget", "&", "XtensaSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ")", "{", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Xtensa", "Xtensa", "Xtensa" ]

XtensaSubtarget

initializeSubtargetDependencies

Xtensa

MPU

LLVM

18,197

25

1

[]

[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name"...

[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]

[ "rs6000", "0", "\"builtin function %qs is only valid for the cell processor\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mvsx\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-mhtm\"", "0", "\"builtin function %qs requires the %qs option\"", "\"-maltivec\"", ...

rs60008

rs6000_invalid_builtin

rs6000

CPU

GCC

18,198

434

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "re...

[ "Debug", "information", "queries", "." ]

[ "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]

AArch64RegisterInfo34

getFrameRegister

AArch64

CPU

LLVM

18,199

44

1

[]