docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "override", "{", "retur...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Hexagon" ]	HexagonInstrInfo	foldMemoryOperandImpl	Hexagon	DSP	LLVM	18,200	31	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getMcpu", "(", ")", "==", "PPC", "::", "MCPU_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s...	[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]	[ "PowerPC", "PPC", "PPC::MCPU_A2" ]	PPCTargetTransformInfo15	enableAggressiveInterleaving	PowerPC	CPU	LLVM	18,201	28	1	[]
[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]	LanaiISelLowering	computeKnownBitsForTargetNode	Lanai	CPU	LLVM	18,202	134	1	[]
[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "("...	[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]	[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]	pdp114	pdp11_rtx_costs	pdp11	MPU	GCC	18,203	476	1	[]
[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "CSKY", "CSKY" ]	CSKYRegisterInfo	getNoPreservedMask	CSKY	CPU	LLVM	18,204	14	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "Targ...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]	ARMBaseInstrInfo11	reMaterialize	ARM	CPU	LLVM	18,205	202	1	[]
[ "<s>", "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CON...	[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]	[ "z8k", "0", "0" ]	z8k	address	z8k	MPU	GCC	18,206	102	1	[]
[ "<s>", "void", "sparc_expand_epilogue", "(", "bool", "for_eh", ")", "{", "HOST_WIDE_INT", "size", "=", "sparc_frame_size", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "sparc_n_global...	[ "Expand", "the", "function", "epilogue", ",", "either", "normal", "or", "part", "of", "a", "sibcall", ".", "We", "emit", "all", "the", "instructions", "except", "the", "return", "or", "the", "call", "." ]	[ "sparc", "0", "0", "4096", "8192", "4096", "4096", "1" ]	sparc1	sparc_expand_epilogue	sparc	CPU	GCC	18,207	147	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16" ]	ARMISelLowering131	isShuffleMaskLegal	ARM	CPU	LLVM	18,208	288	1	[]
[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]	i3861	ix86_legitimate_constant_p	i386	CPU	GCC	18,209	372	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "ARM" ]	ARMTargetMachine22	getDataLayout	ARM	CPU	LLVM	18,210	14	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "\"TCO caller: \"", "\"\\nTCO callee: \"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "ISD::OutputArg", "PPC" ]	PPCISelLowering101	LowerCall	PowerPC	CPU	LLVM	18,211	508	1	[]
[ "<s>", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "ARM", "::", "...	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegisterClass", "MVT::v8i64", "ARM::QQQQPRRegisterClass" ]	ARMISelLowering114	getRegClassFor	ARM	CPU	LLVM	18,212	57	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]	MipsAsmPrinter46	runOnMachineFunction	Mips	CPU	LLVM	18,213	176	1	[]
[ "<s>", "uint64_t", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "uint64_t", "FrameSize", "=", "determineFrameLayout", "(",...	[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "0" ]	PPCFrameLowering16	determineFrameLayoutAndUpdate	PowerPC	CPU	LLVM	18,214	58	1	[]
[ "<s>", "static", "void", "addarg", "(", "const", "char", "", "str", ")", "{", "int", "i", ";", "if", "(", "++", "link_arg_index", ">=", "link_arg_max", ")", "{", "const", "char", "", "", "new_link_args", "=", "(", "const", "char", "", "*", ")", ...	[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]	[ "alpha", "1000", "0", "1000" ]	vms-ld1	addarg	alpha	MPU	GCC	18,215	95	1	[]
[ "<s>", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",", "0", ",...	[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "cris", "0", "0", "1", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]	cris3	cris_output_addr_const_extra	cris	MPU	GCC	18,216	171	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "ARMAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigne...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "ARM", "ARM", "1u", "1u" ]	ARMAsmBackend10	getFixupKind	ARM	CPU	LLVM	18,217	70	1	[]
[ "<s>", "bool", "isVolatile", "(", ")", "const", "{", "return", "IsVolatile", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "store", "to", "a", "volatile", "memory", "location", "." ]	[ "AMDGPU" ]	SIMemoryLegalizer	isVolatile	AMDGPU	GPU	LLVM	18,218	10	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "GV", ".", "setThreadLocalMode", "(", "GlobalValue", "::", "ThreadLocalMode", "::", "NotThreadLocal", ")"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "WebAssembly" ]	WebAssemblyTargetMachine	runOnModule	WebAssembly	Virtual ISA	LLVM	18,219	36	1	[]
[ "<s>", "unsigned", "getFirstUnallocated", "(", "const", "unsigned", "*", "Regs", ",", "unsigned", "NumRegs", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "if", "(", "!", "isAllocated", "(", ...	[ "getFirstUnallocated", "-", "Return", "the", "index", "of", "the", "first", "unallocated", "register", "in", "the", "set", ",", "or", "Regs.size", "(", ")", "if", "they", "are", "all", "allocated", "." ]	[ "Hexagon", "0" ]	HexagonCallingConvLower	getFirstUnallocated	Hexagon	DSP	LLVM	18,220	45	1	[]
[ "<s>", "bool", "OR1KDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "OR1KSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Select...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "OR1K", "OR1K", "OR1K" ]	OR1KISelDAGToDAG1	runOnMachineFunction	OR1K	CPU	LLVM	18,221	36	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Mips", "Mips", "0", "0", "4", "\"unexpected inline asm memory operand\"", "\"($\"", "Mips", "\")\"" ]	MipsAsmPrinter11	PrintAsmMemoryOperand	Mips	CPU	LLVM	18,222	100	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Videocore" ]	VideocoreTargetMachine	getDataLayout	Videocore	DSP	LLVM	18,223	14	1	[]
[ "<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "\"#ifndef _RS6000_BUILTINS_H\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"#define _RS6000_BU...	[ "Write", "everything", "to", "the", "header", "file", "(", "rs6000-builtins.h", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]	[ "rs6000", "\"#ifndef _RS6000_BUILTINS_H\\n\"", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", "\"\\n\"", "\"\\n#endif\\n\"", "1" ]	rs6000-gen-builtins	write_header_file	rs6000	CPU	GCC	18,224	48	1	[]
[ "<s>", "int", "ia64_st_address_bypass_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "dest", ",", "reg", ",", "mem", ";", "gcc_assert", "(", "producer", "&&", "consumer", ")", ";", "dest", "=", "ia64_single_set", "...	[ "The", "following", "function", "returns", "TRUE", "if", "PRODUCER", "(", "of", "type", "ilog", "or", "ld", ")", "produces", "address", "for", "CONSUMER", "(", "of", "type", "st", "or", "stf", ")", "." ]	[ "ia64" ]	ia64	ia64_st_address_bypass_p	ia64	CPU	GCC	18,225	116	1	[]
[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "GET_MODE", "(", ...	[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]	[ "aarch64", "8", "4", "2", "1", "2" ]	aarch645	aarch64_split_sve_subreg_move	aarch64	CPU	GCC	18,226	184	1	[]
[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "", "Entry", "=", "GraphTraits", "<", "MachineFunction", "", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "Entry...	[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]	[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]	HexagonConstPropagation10	propagate	Hexagon	DSP	LLVM	18,227	459	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_sve_in_loop_reduction_latency", "(", "vec_info", "", "vinfo", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "const", "sve_vec_cost", "", "sve_costs", ")", "{", "switch", "(", "aarch64_reduc_type", "(",...	[ "We", "are", "considering", "implementing", "STMT_INFO", "using", "SVE", "vector", "type", "VECTYPE", ".", "If", "STMT_INFO", "is", "an", "in-loop", "reduction", "that", "SVE", "supports", "directly", ",", "return", "its", "latency", "in", "cycles", ",", "othe...	[ "aarch64", "0" ]	aarch641	aarch64_sve_in_loop_reduction_latency	aarch64	CPU	GCC	18,228	92	1	[]
[ "<s>", "const", "char", "*", "M680x0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M680x0ISD", "::", "CALL", ":", "return", "\"M680x0ISD::CALL\"", ";", "case", "M680x0ISD", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "M680x0", "M680x0", "M680x0ISD::CALL", "\"M680x0ISD::CALL\"", "M680x0ISD::TAIL_CALL", "\"M680x0ISD::TAIL_CALL\"", "M680x0ISD::RET", "\"M680x0ISD::RET\"", "M680x0ISD::TC_RETURN", "\"M680x0ISD::TC_RETURN\"", "M680x0ISD::ADD", "\"M680x0ISD::ADD\"", "M680x0ISD::SUB", "\"M680x0ISD::SUB\"", "M...	M680x0ISelLowering	getTargetNodeName	M680x0	MPU	LLVM	18,229	216	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "Inst", ")", "&&", "\"Hexagon relaxInstruction only works on bundle...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Hexagon", "Hexagon", "\"Hexagon relaxInstruction only works on bundles\"", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "\"No room to insert extender for relaxation\"", "Hexagon", "Hexagon", "\"Didn't find relaxation target\"" ]	HexagonAsmBackend14	relaxInstruction	Hexagon	DSP	LLVM	18,230	214	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]	SIInstrInfo34	storeRegToStackSlot	AMDGPU	GPU	LLVM	18,231	422	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "NyuziFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineInstr", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "\"Cannot adjust stack mid-function without a frame pointer\"", "Nyuzi::ADJCALLSTACKDOWN" ]	NyuziFrameLowering	eliminateCallFramePseudoInstr	Nyuzi	GPU	LLVM	18,232	130	1	[]
[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "op", ")", "{", "int", "i", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "half_unit...	[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", ...	[ "rs6000", "2", "0", "0", "0" ]	rs60004	swap_const_vector_halves	rs6000	CPU	GCC	18,233	195	1	[]
[ "<s>", "static", "void", "replace_swap_with_copy", "(", "swap_web_entry", "", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";"...	[ "Find", "the", "insn", "from", "the", "Ith", "table", "entry", ",", "which", "is", "known", "to", "be", "a", "register", "swap", "Y", "=", "SWAP", "(", "X", ")", ".", "Replace", "it", "with", "a", "copy", "Y", "=", "X", "." ]	[ "rs6000", "0", "\"Replacing swap %d with copy %d\\n\"" ]	rs6000-p8swap	replace_swap_with_copy	rs6000	CPU	GCC	18,234	126	1	[]
[ "<s>", "static", "tree", "nios2_valid_target_attribute_tree", "(", "tree", "args", ")", "{", "if", "(", "!", "nios2_valid_target_attribute_rec", "(", "args", ")", ")", "return", "NULL_TREE", ";", "nios2_custom_check_insns", "(", ")", ";", "return", "build_target_opt...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "nios2" ]	nios2	nios2_valid_target_attribute_tree	nios2	MPU	GCC	18,235	34	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo24	shouldOutlineFromFunctionByDefault	RISCV	CPU	LLVM	18,236	23	1	[]
[ "<s>", "void", "JVMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "if", "(", "JvmLSOpt", ")", "addPass", "(", "createJVMLoadStoreEliminationOpt", "(", ")", ")", ";", "addPass", "(", "createJVMOffset...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "JVM", "JVM", "JVM", "JVM", "JVM" ]	JVMTargetMachine	addPreEmitPass	JVM	Virtual ISA	LLVM	18,237	39	1	[]
[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "AVR_TINY", "&&", "avr_address_tiny_pm_p", "(", "addr", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ...	[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]	[ "avr", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]	avr	avr_print_operand_address	avr	MPU	GCC	18,238	281	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Skipping offset folding global address: \"", ")", ";", "DEBUG", "(", "GA", "->", "dump...	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "AArch64", "AArch64", "\"Skipping offset folding global address: \"", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"" ]	AArch64ISelLowering106	isOffsetFoldingLegal	AArch64	CPU	LLVM	18,239	44	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Hexagon", "MVT::i1" ]	HexagonISelLowering11	getSetCCResultType	Hexagon	DSP	LLVM	18,240	17	1	[]
[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo11	isSourceOfDivergence	AMDGPU	GPU	LLVM	18,241	131	1	[]
[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "...	[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]	[ "X86", "X86", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]	X86InstrInfo	getSPAdjust	X86	CPU	LLVM	18,242	270	1	[]
[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", "(", "set...	[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]	[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]	pa3	pa_adjust_priority	pa	CPU	GCC	18,243	208	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "supportSplitCSR", "(", "MachineFunction", "", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "", "Info", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "!", "Info"...	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIISelLowering (2)3	supportSplitCSR	AMDGPU	GPU	LLVM	18,244	34	1	[]
[ "<s>", "void", "P2MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "emi...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "P2", "P2", "0", "8", "0xff" ]	P2MCCodeEmitter	emitInstruction	P2	MPU	LLVM	18,245	49	1	[]
[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AVR", "AVR" ]	AVRTargetMachine2	addPreEmitPass	AVR	MPU	LLVM	18,246	8	1	[]
[ "<s>", "bool", "HexagonVLIWResourceModel", "::", "hasDependence", "(", "const", "SUnit", "", "SUd", ",", "const", "SUnit", "", "SUu", ")", "{", "const", "auto", "", "QII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "", ">", "(", "TII", ")", ...	[ "Return", "true", "if", "there", "is", "a", "dependence", "between", "SUd", "and", "SUu", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonMachineScheduler17	hasDependence	Hexagon	DSP	LLVM	18,247	83	1	[]
[ "<s>", "bool", "mep_expand_binary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "immediate", ",", "int", "ATTRIBUTE_UNUSED", "immediate3", ",", "int", "ATTRIBUTE_UNUSED", "reg", ",", "int", "ATTRIBUTE_UNUSED", "reg3", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")"...	[ "Likewise", ",", "but", "apply", "a", "binary", "operation", "to", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "1", "]", "is", "a", "register_operand", ",", "OPERANDS", "[", "2", "]", "can", "be", "a", "general_...	[ "mep" ]	mep	mep_expand_binary_intrinsic	mep	CPU	GCC	18,248	29	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "tr...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstructionSelector13	select	AMDGPU	GPU	LLVM	18,249	103	1	[]
[ "<s>", "void", "BTFTypeTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";", ...	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF" ]	BTFDebug19	completeType	BPF	Virtual ISA	LLVM	18,250	32	1	[]
[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "arglist", ")", "{", "enum", "bpf_builtins", "which", "=", "(", "enum", "bpf_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")"...	[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info"...	[ "bpf", "0", "1", "2", "\"wrong number of arguments\"", "0", "\"argument is not a field access\"", "1" ]	bpf1	bpf_resolve_overloaded_builtin	bpf	Virtual ISA	GCC	18,251	237	1	[]
[ "<s>", "static", "int", "mips_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "U...	[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]	[ "mips" ]	mips4	mips_mode_rep_extended	mips	CPU	GCC	18,252	30	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custo...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::SRA", "ISD::SHL", "ISD::SRL", "ISD::ConstantPool", "...	HexagonISelLowering61	LowerOperation	Hexagon	DSP	LLVM	18,253	372	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "0", "ARM::LR" ]	ARMBaseInstrInfo43	spillCalleeSavedRegisters	ARM	CPU	LLVM	18,254	203	1	[]
[ "<s>", "static", "void", "ix86_avoid_jump_mispredicts", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "start", "=", "get_insns", "(", ")", ";", "int", "nbytes", "=", "0", ",", "njumps", "=", "0", ";", "bool", "isjump", "=", "false", ";", ...	[ "AMD", "K8", "core", "mispredicts", "jumps", "when", "there", "are", "more", "than", "3", "jumps", "in", "16", "byte", "window", "." ]	[ "i386", "0", "0", "15", "15", "0", "3", "1", "1", "0", "\"Label %i with max_skip %i\\n\"", "16", "0", "\"Insn %i estimated to %i bytes\\n\"", "0", "3", "0", "0", "\"Interval %i to %i has %i bytes\\n\"", "3", "16", "15", "\"Padding insn %i by %i bytes!\\n\"" ]	i3864	ix86_avoid_jump_mispredicts	i386	CPU	GCC	18,255	404	1	[]
[ "<s>", "static", "int", "find_gr_spill", "(", "int", "try_locals", ")", "{", "int", "regno", ";", "if", "(", "current_function_is_leaf", ")", "{", "for", "(", "regno", "=", "GR_REG", "(", "1", ")", ";", "regno", "<=", "GR_REG", "(", "31", ")", ";", "...	[ "Helper", "function", "for", "ia64_compute_frame_size", ":", "find", "an", "appropriate", "general", "register", "to", "spill", "some", "special", "register", "to", ".", "SPECIAL_SPILL_MASK", "contains", "bits", "in", "GR0", "to", "GR31", "that", "have", "already"...	[ "ia64", "1", "31", "1", "0", "1", "80", "1", "0", "0" ]	ia643	find_gr_spill	ia64	CPU	GCC	18,256	132	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_A...	[ "Expand", "vec_set", "builtin", "." ]	[ "powerpcspe", "0", "1", "2" ]	powerpcspe	altivec_expand_vec_set_builtin	powerpcspe	CPU	GCC	18,257	187	1	[]
[ "<s>", "int", "arm_float_words_big_endian", "(", "void", ")", "{", "if", "(", "TARGET_MAVERICK", ")", "return", "0", ";", "if", "(", "TARGET_FPA", ")", "{", "return", "1", ";", "}", "if", "(", "TARGET_VFP", ")", "return", "(", "TARGET_BIG_END", "?", "1",...	[ "Indicate", "whether", "or", "not", "words", "of", "a", "double", "are", "in", "big-endian", "order", "." ]	[ "arm", "0", "1", "1", "0", "1" ]	arm3	arm_float_words_big_endian	arm	CPU	GCC	18,258	39	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC::...	PPCRegisterInfo (2)1	getReservedRegs	PowerPC	CPU	LLVM	18,259	491	1	[]
[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV::sp_64", "RISCV::sp" ]	RISCVRegisterInfo32	getFrameRegister	RISCV	CPU	LLVM	18,260	68	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM" ]	ARMSelectionDAGInfo18	EmitTargetCodeForMemset	ARM	CPU	LLVM	18,261	64	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "XCore" ]	XCoreTargetMachine14	getDataLayout	XCore	MPU	LLVM	18,262	14	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "("...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo1	getArithmeticReductionCost	AMDGPU	GPU	LLVM	18,263	95	1	[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "0", "1", "Intrinsic::masked_scatter", "1", "1", "1", "0", "0" ]	MVEGatherScatterLowering5	runOnFunction	ARM	CPU	LLVM	18,264	408	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo21	fitsReadPortLimitations	AMDGPU	GPU	LLVM	18,265	306	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Nyuzi" ]	NyuziSubtarget	getInstrItineraryData	Nyuzi	GPU	LLVM	18,266	14	1	[]
[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...	[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]	[ "i386", "1", "2", "3", "4", "0", "31" ]	i3864	ix86_split_convert_uns_si_sse	i386	CPU	GCC	18,267	352	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Instruction Selection\"" ]	ARM64ISelDAGToDAG1	getPassName	ARM64	CPU	LLVM	18,268	13	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMBlockPlacement (2)	getAnalysisUsage	ARM	CPU	LLVM	18,269	27	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "MSP430" ]	MSP430AsmBackend4	mayNeedRelaxation	MSP430	MPU	LLVM	18,270	20	1	[]
[ "<s>", "static", "bool", "aarch64_print_vector_float_operand", "(", "FILE", "*", "f", ",", "rtx", "x", ",", "bool", "negate", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", ")", "return", "false", ...	[ "Print", "floating-point", "vector", "immediate", "operand", "X", "to", "F", ",", "negating", "it", "first", "if", "NEGATE", "is", "true", ".", "Return", "true", "on", "success", ",", "false", "if", "it", "is", "n't", "a", "constant", "we", "can", "handl...	[ "aarch64", "\"0.0\"", "\"2.0\"", "\"1.0\"", "\"0.5\"", "20", "1", "\"%s\"" ]	aarch64	aarch64_print_vector_float_operand	aarch64	CPU	GCC	18,271	179	1	[]
[ "<s>", "static", "void", "avr_output_data_section_asm_op", "(", "const", "char", "*", "data", ")", "{", "avr_need_copy_data_p", "=", "true", ";", "output_section_asm_op", "(", "data", ")", ";", "}", "</s>" ]	[ "Unnamed", "section", "callback", "for", "data_section", "to", "track", "need", "of", "__do_copy_data", "." ]	[ "avr" ]	avr	avr_output_data_section_asm_op	avr	MPU	GCC	18,272	20	1	[]
[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ...	[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[",...	[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]	mips4	mips_expand_conditional_move	mips	CPU	GCC	18,273	337	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser11	isToken	Sparc	CPU	LLVM	18,274	12	1	[]
[ "<s>", "bool", "h8300_move_ok", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "other", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "MEM_P", "(", "src", ")", "\|\|", "CONSTANT_P", "(", "src", ")", ")", "r...	[ "Helper", "function", "for", "the", "move", "patterns", ".", "Make", "sure", "a", "move", "is", "legitimate", "." ]	[ "h8300", "0", "0", "0" ]	h8300	h8300_move_ok	h8300	MPU	GCC	18,275	128	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \...	WebAssemblyRegNumbering13	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	18,276	385	1	[]
[ "<s>", "bool", "RISCVMCAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "Value", "=", ...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "RISCV", "RISCV" ]	RISCVMCAsmBackend	fixupNeedsRelaxation	RISCV	CPU	LLVM	18,277	50	1	[]
[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "rs6000", "32768", "12", "0", "32768", "32768" ]	rs60004	rs6000_emit_probe_stack_range	rs6000	CPU	GCC	18,278	241	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "(...	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "ARM", "ARM", "1" ]	ARMBaseInstrInfo1	isLoadFromStackSlotPostFE	ARM	CPU	LLVM	18,279	72	1	[]
[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ...	[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", ...	[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]	aarch642	aarch64_simd_emit_reg_reg_move	aarch64	CPU	GCC	18,280	140	1	[]
[ "<s>", "static", "machine_mode", "aarch64_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_simd_container_mode", "(", "mode", ",", "128", ")", ";", "}", "</s>" ]	[ "Return", "128-bit", "container", "as", "the", "preferred", "SIMD", "mode", "for", "MODE", "." ]	[ "aarch64", "128" ]	aarch642	aarch64_preferred_simd_mode	aarch64	CPU	GCC	18,281	17	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "S...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]	ARMCallLowering1	assignValueToAddress	ARM	CPU	LLVM	18,282	143	1	[]
[ "<s>", "void", "JVMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "IsSkipInstruction", "(", "", "MI", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "JVM", "JVM", "\"EmitInstruction: \"", "JVM" ]	JVMAsmPrinter	EmitInstruction	JVM	Virtual ISA	LLVM	18,283	65	1	[]
[ "<s>", "static", "tree", "ix86_handle_struct_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "*", "type", "=", "N...	[ "Handle", "a", "``", "ms_struct", "''", "or", "``", "gcc_struct", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qs attribute ignored\"", "\"ms_struct\"", "\"gcc_struct\"", "\"gcc_struct\"", "\"ms_struct\"", "\"%qs incompatible attribute ignored\"" ]	i3863	ix86_handle_struct_attribute	i386	CPU	GCC	18,284	176	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"" ]	ARMBaseInstrInfo (2)2	verifyInstruction	ARM	CPU	LLVM	18,285	40	1	[]
[ "<s>", "static", "void", "fusion_split_address", "(", "rtx", "addr", ",", "rtx", "", "p_hi", ",", "rtx", "", "p_lo", ")", "{", "rtx", "hi", ",", "lo", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", ...	[ "Given", "an", "address", ",", "convert", "it", "into", "the", "addis", "and", "load", "offset", "parts", ".", "Addresses", "created", "during", "the", "peephole2", "process", "look", "like", ":", "(", "lo_sum", "(", "high", "(", "unspec", "[", "(", "sym...	[ "rs6000", "1", "0", "0", "0", "1" ]	rs60005	fusion_split_address	rs6000	CPU	GCC	18,286	114	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine (2)	addPreSched2	PowerPC	CPU	LLVM	18,287	27	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "\"TargetMachine is required\"", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "\"TargetMachine is required\"" ]	AMDGPUAttributor	doInitialization	AMDGPU	GPU	LLVM	18,288	45	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]	HexagonRegisterInfo1	getReservedRegs	Hexagon	DSP	LLVM	18,289	119	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "XCore", "XCore", "2", "4" ]	XCoreDisassembler1	getInstruction	XCore	MPU	LLVM	18,290	147	1	[]
[ "<s>", "bool", "SPIRVModuleAnalysis", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SPIRVTargetMachine", "&", "TM", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ";", "ST", "=...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]	SPIRVModuleAnalysis	runOnModule	SPIRV	Virtual ISA	LLVM	18,291	85	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering101	getPreIndexedAddressParts	PowerPC	CPU	LLVM	18,292	460	1	[]
[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "S...	[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]	[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]	ia64	process_cfa_adjust_cfa	ia64	CPU	GCC	18,293	205	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::R4", "MSP430::MOV16rr", "MSP430::R4", "MSP430::SP", "MSP430::R4", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MS...	MSP430FrameLowering (2)	emitPrologue	MSP430	MPU	LLVM	18,294	353	1	[]
[ "<s>", "static", "bool", "originalTypeIsF128", "(", "const", "Type", "", "Ty", ",", "const", "SDNode", "", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", ...	[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]	[ "Mips", "128" ]	MipsISelLowering (2)	originalTypeIsF128	Mips	CPU	LLVM	18,295	62	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARM64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM64", "ARM64", "1", "0", "64", "0U", "ARM64::GPR64commonRegClass", "0U", "ARM64::GPR32commonRegClass", "MVT::f32", "0U", "ARM64::FPR32RegClass", "64", "0U", "ARM64::FPR64RegClass", "128", "0U", "ARM64::FPR128RegClass", "128", "0U", "ARM64::FPR128_loRegClass", "\"{cc}\"",...	ARM64ISelLowering	getRegForInlineAsmConstraint	ARM64	CPU	LLVM	18,296	372	1	[]
[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", ...	[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]	[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]	ARMBaseInstrInfo120	getExecutionDomain	ARM	CPU	LLVM	18,297	223	1	[]
[ "<s>", "int", "HexagonMCInst", "::", "getMaxValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", ...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]	HexagonMCInst4	getMaxValue	Hexagon	DSP	LLVM	18,298	75	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...	[ "bfin", "0", "4", "0", "4" ]	bfin	split_di	bfin	DSP	GCC	18,299	136	1	[]

[ "<s>", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "override", "{", "retur...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Hexagon" ]

HexagonInstrInfo

foldMemoryOperandImpl

Hexagon

DSP

LLVM

18,200

31

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getMcpu", "(", ")", "==", "PPC", "::", "MCPU_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "}", "</s...

[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]

[ "PowerPC", "PPC", "PPC::MCPU_A2" ]

PPCTargetTransformInfo15

enableAggressiveInterleaving

PowerPC

CPU

LLVM

18,201

28

1

[]

[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]

LanaiISelLowering

computeKnownBitsForTargetNode

Lanai

CPU

LLVM

18,202

134

1

[]

[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "("...

[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]

[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]

pdp114

pdp11_rtx_costs

pdp11

MPU

GCC

18,203

476

1

[]

[ "<s>", "const", "uint32_t", "*", "CSKYRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "CSKY", "CSKY" ]

CSKYRegisterInfo

getNoPreservedMask

CSKY

CPU

LLVM

18,204

14

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "Targ...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]

ARMBaseInstrInfo11

reMaterialize

ARM

CPU

LLVM

18,205

202

1

[]

[ "<s>", "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CON...

[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]

[ "z8k", "0", "0" ]

z8k

address

z8k

MPU

GCC

18,206

102

1

[]

[ "<s>", "void", "sparc_expand_epilogue", "(", "bool", "for_eh", ")", "{", "HOST_WIDE_INT", "size", "=", "sparc_frame_size", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "if", "(", "sparc_n_global...

[ "Expand", "the", "function", "epilogue", ",", "either", "normal", "or", "part", "of", "a", "sibcall", ".", "We", "emit", "all", "the", "instructions", "except", "the", "return", "or", "the", "call", "." ]

[ "sparc", "0", "0", "4096", "8192", "4096", "4096", "1" ]

sparc1

sparc_expand_epilogue

sparc

CPU

GCC

18,207

147

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16" ]

ARMISelLowering131

isShuffleMaskLegal

ARM

CPU

LLVM

18,208

288

1

[]

[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]

i3861

ix86_legitimate_constant_p

i386

CPU

GCC

18,209

372

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "ARM" ]

ARMTargetMachine22

getDataLayout

ARM

CPU

LLVM

18,210

14

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "ISD::InputArg", "PPC", "\"Callee should be an llvm::Function object.\"", "\"TCO caller: \"", "\"\\nTCO callee: \"", "\"failed to perform tail call elimination on a call \"", "\"site marked musttail\"", "ISD::OutputArg", "PPC" ]

PPCISelLowering101

LowerCall

PowerPC

CPU

LLVM

18,211

508

1

[]

[ "<s>", "TargetRegisterClass", "*", "ARMTargetLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "VT", "==", "MVT", "::", "v4i64", ")", "return", "ARM", "::", "...

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "ARM", "ARM", "MVT::v4i64", "ARM::QQPRRegisterClass", "MVT::v8i64", "ARM::QQQQPRRegisterClass" ]

ARMISelLowering114

getRegClassFor

ARM

CPU

LLVM

18,212

57

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature", "Mips", "Mips", "Mips16HardFloatInfo::FuncSignature" ]

MipsAsmPrinter46

runOnMachineFunction

Mips

CPU

LLVM

18,213

176

1

[]

[ "<s>", "uint64_t", "PPCFrameLowering", "::", "determineFrameLayoutAndUpdate", "(", "MachineFunction", "&", "MF", ",", "bool", "UseEstimate", ")", "const", "{", "unsigned", "NewMaxCallFrameSize", "=", "0", ";", "uint64_t", "FrameSize", "=", "determineFrameLayout", "(",...

[ "Determine", "the", "frame", "layout", "and", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "0" ]

PPCFrameLowering16

determineFrameLayoutAndUpdate

PowerPC

CPU

LLVM

18,214

58

1

[]

[ "<s>", "static", "void", "addarg", "(", "const", "char", "*", "str", ")", "{", "int", "i", ";", "if", "(", "++", "link_arg_index", ">=", "link_arg_max", ")", "{", "const", "char", "*", "*", "new_link_args", "=", "(", "const", "char", "*", "*", ")", ...

[ "Append", "STR", "to", "the", "command", "line", "to", "invoke", "the", "linker", ".", "Expand", "the", "line", "as", "necessary", "to", "accommodate", "." ]

[ "alpha", "1000", "0", "1000" ]

vms-ld1

addarg

alpha

MPU

GCC

18,215

95

1

[]

[ "<s>", "bool", "cris_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "xconst", ")", "{", "switch", "(", "GET_CODE", "(", "xconst", ")", ")", "{", "rtx", "x", ";", "case", "UNSPEC", ":", "x", "=", "XVECEXP", "(", "xconst", ",", "0", ",...

[ "Worker", "function", "for", "OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "cris", "0", "0", "1", "\":PLTG\"", "\":GOTOFF\"", "1", "\":GOT16\"", "\":GOT\"", "1", "\"16\"" ]

cris3

cris_output_addr_const_extra

cris

MPU

GCC

18,216

171

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "ARMAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigne...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "ARM", "ARM", "1u", "1u" ]

ARMAsmBackend10

getFixupKind

ARM

CPU

LLVM

18,217

70

1

[]

[ "<s>", "bool", "isVolatile", "(", ")", "const", "{", "return", "IsVolatile", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "store", "to", "a", "volatile", "memory", "location", "." ]

[ "AMDGPU" ]

SIMemoryLegalizer

isVolatile

AMDGPU

GPU

LLVM

18,218

10

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "GV", ".", "setThreadLocalMode", "(", "GlobalValue", "::", "ThreadLocalMode", "::", "NotThreadLocal", ")"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "WebAssembly" ]

WebAssemblyTargetMachine

runOnModule

WebAssembly

Virtual ISA

LLVM

18,219

36

1

[]

[ "<s>", "unsigned", "getFirstUnallocated", "(", "const", "unsigned", "*", "Regs", ",", "unsigned", "NumRegs", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "if", "(", "!", "isAllocated", "(", ...

[ "getFirstUnallocated", "-", "Return", "the", "index", "of", "the", "first", "unallocated", "register", "in", "the", "set", ",", "or", "Regs.size", "(", ")", "if", "they", "are", "all", "allocated", "." ]

[ "Hexagon", "0" ]

HexagonCallingConvLower

getFirstUnallocated

Hexagon

DSP

LLVM

18,220

45

1

[]

[ "<s>", "bool", "OR1KDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "OR1KSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Select...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "OR1K", "OR1K", "OR1K" ]

OR1KISelDAGToDAG1

runOnMachineFunction

OR1K

CPU

LLVM

18,221

36

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "int", "Offset", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Mips", "Mips", "0", "0", "4", "\"unexpected inline asm memory operand\"", "\"($\"", "Mips", "\")\"" ]

MipsAsmPrinter11

PrintAsmMemoryOperand

Mips

CPU

LLVM

18,222

100

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Videocore" ]

VideocoreTargetMachine

getDataLayout

Videocore

DSP

LLVM

18,223

14

1

[]

[ "<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "\"#ifndef _RS6000_BUILTINS_H\\n\"", ")", ";", "fprintf", "(", "header_file", ",", "\"#define _RS6000_BU...

[ "Write", "everything", "to", "the", "header", "file", "(", "rs6000-builtins.h", ")", ".", "Return", "1", "if", "successful", ",", "0", "otherwise", "." ]

[ "rs6000", "\"#ifndef _RS6000_BUILTINS_H\\n\"", "\"#define _RS6000_BUILTINS_H 1\\n\\n\"", "\"\\n\"", "\"\\n#endif\\n\"", "1" ]

rs6000-gen-builtins

write_header_file

rs6000

CPU

GCC

18,224

48

1

[]

[ "<s>", "int", "ia64_st_address_bypass_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "dest", ",", "reg", ",", "mem", ";", "gcc_assert", "(", "producer", "&&", "consumer", ")", ";", "dest", "=", "ia64_single_set", "...

[ "The", "following", "function", "returns", "TRUE", "if", "PRODUCER", "(", "of", "type", "ilog", "or", "ld", ")", "produces", "address", "for", "CONSUMER", "(", "of", "type", "st", "or", "stf", ")", "." ]

[ "ia64" ]

ia64

ia64_st_address_bypass_p

ia64

CPU

GCC

18,225

116

1

[]

[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "mode_with_narrower_elts", "=", "GET_MODE", "(", ...

[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]

[ "aarch64", "8", "4", "2", "1", "2" ]

aarch645

aarch64_split_sve_subreg_move

aarch64

CPU

GCC

18,226

184

1

[]

[ "<s>", "void", "MachineConstPropagator", "::", "propagate", "(", "MachineFunction", "&", "MF", ")", "{", "MachineBasicBlock", "*", "Entry", "=", "GraphTraits", "<", "MachineFunction", "*", ">", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "Entry...

[ "Propgate", "synthetic", "entry", "counts", "on", "a", "callgraph", "CG", "." ]

[ "Hexagon", "\"Picked edge \"", "\"->\"", "\"Cells after propagation:\\n\"", "\"Dead CFG edges:\\n\"", "\" \"", "\" -> \"" ]

HexagonConstPropagation10

propagate

Hexagon

DSP

LLVM

18,227

459

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_sve_in_loop_reduction_latency", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "const", "sve_vec_cost", "*", "sve_costs", ")", "{", "switch", "(", "aarch64_reduc_type", "(",...

[ "We", "are", "considering", "implementing", "STMT_INFO", "using", "SVE", "vector", "type", "VECTYPE", ".", "If", "STMT_INFO", "is", "an", "in-loop", "reduction", "that", "SVE", "supports", "directly", ",", "return", "its", "latency", "in", "cycles", ",", "othe...

[ "aarch64", "0" ]

aarch641

aarch64_sve_in_loop_reduction_latency

aarch64

CPU

GCC

18,228

92

1

[]

[ "<s>", "const", "char", "*", "M680x0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "M680x0ISD", "::", "CALL", ":", "return", "\"M680x0ISD::CALL\"", ";", "case", "M680x0ISD", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "M680x0", "M680x0", "M680x0ISD::CALL", "\"M680x0ISD::CALL\"", "M680x0ISD::TAIL_CALL", "\"M680x0ISD::TAIL_CALL\"", "M680x0ISD::RET", "\"M680x0ISD::RET\"", "M680x0ISD::TC_RETURN", "\"M680x0ISD::TC_RETURN\"", "M680x0ISD::ADD", "\"M680x0ISD::ADD\"", "M680x0ISD::SUB", "\"M680x0ISD::SUB\"", "M...

M680x0ISelLowering

getTargetNodeName

M680x0

MPU

LLVM

18,229

216

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "Inst", ")", "&&", "\"Hexagon relaxInstruction only works on bundle...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Hexagon", "Hexagon", "\"Hexagon relaxInstruction only works on bundles\"", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "\"No room to insert extender for relaxation\"", "Hexagon", "Hexagon", "\"Didn't find relaxation target\"" ]

HexagonAsmBackend14

relaxInstruction

Hexagon

DSP

LLVM

18,230

214

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "0" ]

SIInstrInfo34

storeRegToStackSlot

AMDGPU

GPU

LLVM

18,231

422

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "NyuziFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineInstr", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi", "0", "\"Cannot adjust stack mid-function without a frame pointer\"", "Nyuzi::ADJCALLSTACKDOWN" ]

NyuziFrameLowering

eliminateCallFramePseudoInstr

Nyuzi

GPU

LLVM

18,232

130

1

[]

[ "<s>", "static", "void", "swap_const_vector_halves", "(", "rtx", "op", ")", "{", "int", "i", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_VECTOR", ")", "{", "int", "half_unit...

[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", ...

[ "rs6000", "2", "0", "0", "0" ]

rs60004

swap_const_vector_halves

rs6000

CPU

GCC

18,233

195

1

[]

[ "<s>", "static", "void", "replace_swap_with_copy", "(", "swap_web_entry", "*", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "*", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";"...

[ "Find", "the", "insn", "from", "the", "Ith", "table", "entry", ",", "which", "is", "known", "to", "be", "a", "register", "swap", "Y", "=", "SWAP", "(", "X", ")", ".", "Replace", "it", "with", "a", "copy", "Y", "=", "X", "." ]

[ "rs6000", "0", "\"Replacing swap %d with copy %d\\n\"" ]

rs6000-p8swap

replace_swap_with_copy

rs6000

CPU

GCC

18,234

126

1

[]

[ "<s>", "static", "tree", "nios2_valid_target_attribute_tree", "(", "tree", "args", ")", "{", "if", "(", "!", "nios2_valid_target_attribute_rec", "(", "args", ")", ")", "return", "NULL_TREE", ";", "nios2_custom_check_insns", "(", ")", ";", "return", "build_target_opt...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "nios2" ]

nios2

nios2_valid_target_attribute_tree

nios2

MPU

GCC

18,235

34

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo24

shouldOutlineFromFunctionByDefault

RISCV

CPU

LLVM

18,236

23

1

[]

[ "<s>", "void", "JVMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "if", "(", "JvmLSOpt", ")", "addPass", "(", "createJVMLoadStoreEliminationOpt", "(", ")", ")", ";", "addPass", "(", "createJVMOffset...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "JVM", "JVM", "JVM", "JVM", "JVM" ]

JVMTargetMachine

addPreEmitPass

JVM

Virtual ISA

LLVM

18,237

39

1

[]

[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "AVR_TINY", "&&", "avr_address_tiny_pm_p", "(", "addr", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ...

[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]

[ "avr", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]

avr

avr_print_operand_address

avr

MPU

GCC

18,238

281

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Skipping offset folding global address: \"", ")", ";", "DEBUG", "(", "GA", "->", "dump...

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "AArch64", "AArch64", "\"Skipping offset folding global address: \"", "\"AArch64 doesn't support folding offsets into global \"", "\"addresses\\n\"" ]

AArch64ISelLowering106

isOffsetFoldingLegal

AArch64

CPU

LLVM

18,239

44

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Hexagon", "MVT::i1" ]

HexagonISelLowering11

getSetCCResultType

Hexagon

DSP

LLVM

18,240

17

1

[]

[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo11

isSourceOfDivergence

AMDGPU

GPU

LLVM

18,241

131

1

[]

[ "<s>", "int", "X86InstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "...

[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]

[ "X86", "X86", "0", "1", "0", "X86::PUSH32i8", "X86::PUSH32r", "X86::PUSH32rmm", "X86::PUSH32rmr", "X86::PUSHi32", "4", "X86::PUSH64i8", "X86::PUSH64r", "X86::PUSH64rmm", "X86::PUSH64rmr", "X86::PUSH64i32", "8" ]

X86InstrInfo

getSPAdjust

X86

CPU

LLVM

18,242

270

1

[]

[ "<s>", "static", "int", "pa_adjust_priority", "(", "rtx", "insn", ",", "int", "priority", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", ",", "dest", ";", "if", "(", "set", ")", "{", "src", "=", "SET_SRC", "(", "set...

[ "Adjust", "scheduling", "priorities", ".", "We", "use", "this", "to", "try", "and", "keep", "addil", "and", "the", "next", "use", "of", "%", "r1", "close", "together", "." ]

[ "pa", "1", "1", "3", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "3" ]

pa3

pa_adjust_priority

pa

CPU

GCC

18,243

208

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "!", "Info"...

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIISelLowering (2)3

supportSplitCSR

AMDGPU

GPU

LLVM

18,244

34

1

[]

[ "<s>", "void", "P2MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "emi...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "P2", "P2", "0", "8", "0xff" ]

P2MCCodeEmitter

emitInstruction

P2

MPU

LLVM

18,245

49

1

[]

[ "<s>", "void", "AVRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AVR", "AVR" ]

AVRTargetMachine2

addPreEmitPass

AVR

MPU

LLVM

18,246

8

1

[]

[ "<s>", "bool", "HexagonVLIWResourceModel", "::", "hasDependence", "(", "const", "SUnit", "*", "SUd", ",", "const", "SUnit", "*", "SUu", ")", "{", "const", "auto", "*", "QII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "*", ">", "(", "TII", ")", ...

[ "Return", "true", "if", "there", "is", "a", "dependence", "between", "SUd", "and", "SUu", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonMachineScheduler17

hasDependence

Hexagon

DSP

LLVM

18,247

83

1

[]

[ "<s>", "bool", "mep_expand_binary_intrinsic", "(", "int", "ATTRIBUTE_UNUSED", "immediate", ",", "int", "ATTRIBUTE_UNUSED", "immediate3", ",", "int", "ATTRIBUTE_UNUSED", "reg", ",", "int", "ATTRIBUTE_UNUSED", "reg3", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ")"...

[ "Likewise", ",", "but", "apply", "a", "binary", "operation", "to", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", ".", "OPERANDS", "[", "1", "]", "is", "a", "register_operand", ",", "OPERANDS", "[", "2", "]", "can", "be", "a", "general_...

[ "mep" ]

mep

mep_expand_binary_intrinsic

mep

CPU

GCC

18,248

29

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "tr...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstructionSelector13

select

AMDGPU

GPU

LLVM

18,249

103

1

[]

[ "<s>", "void", "BTFTypeTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";", ...

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF" ]

BTFDebug19

completeType

BPF

Virtual ISA

LLVM

18,250

32

1

[]

[ "<s>", "static", "tree", "bpf_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "arglist", ")", "{", "enum", "bpf_builtins", "which", "=", "(", "enum", "bpf_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")"...

[ "Implement", "TARGET_RESOLVE_OVERLOADED_BUILTIN", "(", "see", "gccint", "manual", "section", "Target", "Macros", ":", ":Misc.", ")", ".", "Used", "for", "CO-RE", "support", "builtins", "such", "as", "__builtin_preserve_access_index", "and", "__builtin_preserve_field_info"...

[ "bpf", "0", "1", "2", "\"wrong number of arguments\"", "0", "\"argument is not a field access\"", "1" ]

bpf1

bpf_resolve_overloaded_builtin

bpf

Virtual ISA

GCC

18,251

237

1

[]

[ "<s>", "static", "int", "mips_mode_rep_extended", "(", "machine_mode", "mode", ",", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "U...

[ "Implement", "TARGET_MODE_REP_EXTENDED", "." ]

[ "mips" ]

mips4

mips_mode_rep_extended

mips

CPU

GCC

18,252

30

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custo...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ISD::SRA", "ISD::SHL", "ISD::SRL", "ISD::ConstantPool", "...

HexagonISelLowering61

LowerOperation

Hexagon

DSP

LLVM

18,253

372

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "0", "ARM::LR" ]

ARMBaseInstrInfo43

spillCalleeSavedRegisters

ARM

CPU

LLVM

18,254

203

1

[]

[ "<s>", "static", "void", "ix86_avoid_jump_mispredicts", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "start", "=", "get_insns", "(", ")", ";", "int", "nbytes", "=", "0", ",", "njumps", "=", "0", ";", "bool", "isjump", "=", "false", ";", ...

[ "AMD", "K8", "core", "mispredicts", "jumps", "when", "there", "are", "more", "than", "3", "jumps", "in", "16", "byte", "window", "." ]

[ "i386", "0", "0", "15", "15", "0", "3", "1", "1", "0", "\"Label %i with max_skip %i\\n\"", "16", "0", "\"Insn %i estimated to %i bytes\\n\"", "0", "3", "0", "0", "\"Interval %i to %i has %i bytes\\n\"", "3", "16", "15", "\"Padding insn %i by %i bytes!\\n\"" ]

i3864

ix86_avoid_jump_mispredicts

i386

CPU

GCC

18,255

404

1

[]

[ "<s>", "static", "int", "find_gr_spill", "(", "int", "try_locals", ")", "{", "int", "regno", ";", "if", "(", "current_function_is_leaf", ")", "{", "for", "(", "regno", "=", "GR_REG", "(", "1", ")", ";", "regno", "<=", "GR_REG", "(", "31", ")", ";", "...

[ "Helper", "function", "for", "ia64_compute_frame_size", ":", "find", "an", "appropriate", "general", "register", "to", "spill", "some", "special", "register", "to", ".", "SPECIAL_SPILL_MASK", "contains", "bits", "in", "GR0", "to", "GR31", "that", "have", "already"...

[ "ia64", "1", "31", "1", "0", "1", "80", "1", "0", "0" ]

ia643

find_gr_spill

ia64

CPU

GCC

18,256

132

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_A...

[ "Expand", "vec_set", "builtin", "." ]

[ "powerpcspe", "0", "1", "2" ]

powerpcspe

altivec_expand_vec_set_builtin

powerpcspe

CPU

GCC

18,257

187

1

[]

[ "<s>", "int", "arm_float_words_big_endian", "(", "void", ")", "{", "if", "(", "TARGET_MAVERICK", ")", "return", "0", ";", "if", "(", "TARGET_FPA", ")", "{", "return", "1", ";", "}", "if", "(", "TARGET_VFP", ")", "return", "(", "TARGET_BIG_END", "?", "1",...

[ "Indicate", "whether", "or", "not", "words", "of", "a", "double", "are", "in", "big-endian", "order", "." ]

[ "arm", "0", "1", "1", "0", "1" ]

arm3

arm_float_words_big_endian

arm

CPU

GCC

18,258

39

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::BP", "PPC::BP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC::...

PPCRegisterInfo (2)1

getReservedRegs

PowerPC

CPU

LLVM

18,259

491

1

[]

[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV::sp_64", "RISCV::sp" ]

RISCVRegisterInfo32

getFrameRegister

RISCV

CPU

LLVM

18,260

68

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM" ]

ARMSelectionDAGInfo18

EmitTargetCodeForMemset

ARM

CPU

LLVM

18,261

64

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "XCore" ]

XCoreTargetMachine14

getDataLayout

XCore

MPU

LLVM

18,262

14

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "("...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo1

getArithmeticReductionCost

AMDGPU

GPU

LLVM

18,263

95

1

[]

[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "0", "0", "1", "Intrinsic::masked_scatter", "1", "1", "1", "0", "0" ]

MVEGatherScatterLowering5

runOnFunction

ARM

CPU

LLVM

18,264

408

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "AMDGPU", "R600", "0", "AMDGPU::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo21

fitsReadPortLimitations

AMDGPU

GPU

LLVM

18,265

306

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Nyuzi" ]

NyuziSubtarget

getInstrItineraryData

Nyuzi

GPU

LLVM

18,266

14

1

[]

[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...

[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]

[ "i386", "1", "2", "3", "4", "0", "31" ]

i3864

ix86_split_convert_uns_si_sse

i386

CPU

GCC

18,267

352

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Instruction Selection\"" ]

ARM64ISelDAGToDAG1

getPassName

ARM64

CPU

LLVM

18,268

13

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMBlockPlacement (2)

getAnalysisUsage

ARM

CPU

LLVM

18,269

27

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "MSP430" ]

MSP430AsmBackend4

mayNeedRelaxation

MSP430

MPU

LLVM

18,270

20

1

[]

[ "<s>", "static", "bool", "aarch64_print_vector_float_operand", "(", "FILE", "*", "f", ",", "rtx", "x", ",", "bool", "negate", ")", "{", "rtx", "elt", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", ")", "return", "false", ...

[ "Print", "floating-point", "vector", "immediate", "operand", "X", "to", "F", ",", "negating", "it", "first", "if", "NEGATE", "is", "true", ".", "Return", "true", "on", "success", ",", "false", "if", "it", "is", "n't", "a", "constant", "we", "can", "handl...

[ "aarch64", "\"0.0\"", "\"2.0\"", "\"1.0\"", "\"0.5\"", "20", "1", "\"%s\"" ]

aarch64

aarch64_print_vector_float_operand

aarch64

CPU

GCC

18,271

179

1

[]

[ "<s>", "static", "void", "avr_output_data_section_asm_op", "(", "const", "char", "*", "data", ")", "{", "avr_need_copy_data_p", "=", "true", ";", "output_section_asm_op", "(", "data", ")", ";", "}", "</s>" ]

[ "Unnamed", "section", "callback", "for", "data_section", "to", "track", "need", "of", "__do_copy_data", "." ]

[ "avr" ]

avr

avr_output_data_section_asm_op

avr

MPU

GCC

18,272

20

1

[]

[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ...

[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[",...

[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]

mips4

mips_expand_conditional_move

mips

CPU

GCC

18,273

337

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser11

isToken

Sparc

CPU

LLVM

18,274

12

1

[]

[ "<s>", "bool", "h8300_move_ok", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "other", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "{", "if", "(", "MEM_P", "(", "src", ")", "||", "CONSTANT_P", "(", "src", ")", ")", "r...

[ "Helper", "function", "for", "the", "move", "patterns", ".", "Make", "sure", "a", "move", "is", "legitimate", "." ]

[ "h8300", "0", "0", "0" ]

h8300

h8300_move_ok

h8300

MPU

GCC

18,275

128

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \...

WebAssemblyRegNumbering13

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

18,276

385

1

[]

[ "<s>", "bool", "RISCVMCAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "Value", "=", ...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "RISCV", "RISCV" ]

RISCVMCAsmBackend

fixupNeedsRelaxation

RISCV

CPU

LLVM

18,277

50

1

[]

[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "rs6000", "32768", "12", "0", "32768", "32768" ]

rs60004

rs6000_emit_probe_stack_range

rs6000

CPU

GCC

18,278

241

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "(...

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "ARM", "ARM", "1" ]

ARMBaseInstrInfo1

isLoadFromStackSlotPostFE

ARM

CPU

LLVM

18,279

72

1

[]

[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ...

[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", ...

[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]

aarch642

aarch64_simd_emit_reg_reg_move

aarch64

CPU

GCC

18,280

140

1

[]

[ "<s>", "static", "machine_mode", "aarch64_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_simd_container_mode", "(", "mode", ",", "128", ")", ";", "}", "</s>" ]

[ "Return", "128-bit", "container", "as", "the", "preferred", "SIMD", "mode", "for", "MODE", "." ]

[ "aarch64", "128" ]

aarch642

aarch64_preferred_simd_mode

aarch64

CPU

GCC

18,281

17

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "S...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "1", "1" ]

ARMCallLowering1

assignValueToAddress

ARM

CPU

LLVM

18,282

143

1

[]

[ "<s>", "void", "JVMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "IsSkipInstruction", "(", "*", "MI", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "JVM", "JVM", "\"EmitInstruction: \"", "JVM" ]

JVMAsmPrinter

EmitInstruction

JVM

Virtual ISA

LLVM

18,283

65

1

[]

[ "<s>", "static", "tree", "ix86_handle_struct_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "*", "type", "=", "N...

[ "Handle", "a", "``", "ms_struct", "''", "or", "``", "gcc_struct", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qs attribute ignored\"", "\"ms_struct\"", "\"gcc_struct\"", "\"gcc_struct\"", "\"ms_struct\"", "\"%qs incompatible attribute ignored\"" ]

i3863

ix86_handle_struct_attribute

i386

CPU

GCC

18,284

176

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "if", "(", "convertAddSubFlagsOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "ErrInfo"...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "ARM", "ARM", "\"Pseudo flag setting opcodes only exist in Selection DAG\"" ]

ARMBaseInstrInfo (2)2

verifyInstruction

ARM

CPU

LLVM

18,285

40

1

[]

[ "<s>", "static", "void", "fusion_split_address", "(", "rtx", "addr", ",", "rtx", "*", "p_hi", ",", "rtx", "*", "p_lo", ")", "{", "rtx", "hi", ",", "lo", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", ...

[ "Given", "an", "address", ",", "convert", "it", "into", "the", "addis", "and", "load", "offset", "parts", ".", "Addresses", "created", "during", "the", "peephole2", "process", "look", "like", ":", "(", "lo_sum", "(", "high", "(", "unspec", "[", "(", "sym...

[ "rs6000", "1", "0", "0", "0", "1" ]

rs60005

fusion_split_address

rs6000

CPU

GCC

18,286

114

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine (2)

addPreSched2

PowerPC

CPU

LLVM

18,287

27

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "report_fatal_error", "(", "\"TargetMachine is required\"", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "\"TargetMachine is required\"" ]

AMDGPUAttributor

doInitialization

AMDGPU

GPU

LLVM

18,288

45

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]

HexagonRegisterInfo1

getReservedRegs

Hexagon

DSP

LLVM

18,289

119

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "XCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "XCore", "XCore", "2", "4" ]

XCoreDisassembler1

getInstruction

XCore

MPU

LLVM

18,290

147

1

[]

[ "<s>", "bool", "SPIRVModuleAnalysis", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "SPIRVTargetMachine", "&", "TM", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ";", "ST", "=...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "SPIRV", "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]

SPIRVModuleAnalysis

runOnModule

SPIRV

Virtual ISA

LLVM

18,291

85

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering101

getPreIndexedAddressParts

PowerPC

CPU

LLVM

18,292

460

1

[]

[ "<s>", "static", "void", "process_cfa_adjust_cfa", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "rtx", "insn", ",", "bool", "unwind", ",", "bool", "frame", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "S...

[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_ADJUST_CFA", "." ]

[ "ia64", "0", "1", "0", "\"\\t.fframe \"", "\"\\n\"", "\"\\t.vframe r%d\\n\"" ]

ia64

process_cfa_adjust_cfa

ia64

CPU

GCC

18,293

205

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "\"Shrink-wrapping not yet supported\"", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::R4", "MSP430::MOV16rr", "MSP430::R4", "MSP430::SP", "MSP430::R4", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MS...

MSP430FrameLowering (2)

emitPrologue

MSP430

MPU

LLVM

18,294

353

1

[]

[ "<s>", "static", "bool", "originalTypeIsF128", "(", "const", "Type", "*", "Ty", ",", "const", "SDNode", "*", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "const", "ExternalSymbolSDNode", "*", "ES", "=", ...

[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]

[ "Mips", "128" ]

MipsISelLowering (2)

originalTypeIsF128

Mips

CPU

LLVM

18,295

62

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARM64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM64", "ARM64", "1", "0", "64", "0U", "ARM64::GPR64commonRegClass", "0U", "ARM64::GPR32commonRegClass", "MVT::f32", "0U", "ARM64::FPR32RegClass", "64", "0U", "ARM64::FPR64RegClass", "128", "0U", "ARM64::FPR128RegClass", "128", "0U", "ARM64::FPR128_loRegClass", "\"{cc}\"",...

ARM64ISelLowering

getRegForInlineAsmConstraint

ARM64

CPU

LLVM

18,296

372

1

[]

[ "<s>", "std", "::", "pair", "<", "uint16_t", ",", "uint16_t", ">", "ARMBaseInstrInfo", "::", "getExecutionDomain", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "{", "if", "(", "MI", ...

[ "Return", "the", "current", "execution", "domain", "and", "bit", "mask", "of", "possible", "domains", "for", "instruction", "." ]

[ "ARM", "ARM", "ARM::VMOVD", "1", "1", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::VMOVS", "1", "1", "ARMII::DomainMask", "ARMII::DomainNEON", "0", "ARMII::DomainNEONA8", "0", "ARMII::DomainVFP", "0", "0" ]

ARMBaseInstrInfo120

getExecutionDomain

ARM

CPU

LLVM

18,297

223

1

[]

[ "<s>", "int", "HexagonMCInst", "::", "getMaxValue", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII", "::", "ExtentSignedPos", ")", "&", "HexagonII", "::", ...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]

HexagonMCInst4

getMaxValue

Hexagon

DSP

LLVM

18,298

75

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...

[ "bfin", "0", "4", "0", "4" ]

bfin

split_di

bfin

DSP

GCC

18,299

136

1

[]