docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "char", "", "output_64bit_ior", "(", "rtx", "", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "bs0", ",", "bs1", ",", "p", ",", "len", ";", "if", "(", "I...	[ "Return", "a", "string", "to", "perform", "a", "bitwise-and", "of", "operands", "[", "1", "]", "with", "operands", "[", "2", "]", "storing", "the", "result", "in", "operands", "[", "0", "]", "." ]	[ "pa", "2", "2", "0", "\"copy %1,%0\"", "0", "1", "0", "1", "0", "1", "63", "2", "3", "\"depdi -1,%2,%3,%0\"" ]	pa3	output_64bit_ior	pa	CPU	GCC	23,400	167	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be",...	PPCTargetTransformInfo5	getTgtMemIntrinsic	PowerPC	CPU	LLVM	23,401	198	1	[]
[ "<s>", "void", "rs6000_expand_vector_set", "(", "rtx", "target", ",", "rtx", "val", ",", "int", "elt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "...	[ "Set", "field", "ELT_RTX", "of", "TARGET", "to", "VAL", "." ]	[ "rs6000", "0", "0", "1", "2", "16", "0", "16", "0", "0", "0", "0x10", "0", "3", "3" ]	rs60005	rs6000_expand_vector_set	rs6000	CPU	GCC	23,402	423	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttr...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo	getCallPreservedMask	AArch64	CPU	LLVM	23,403	162	1	[]
[ "<s>", "static", "bool", "aarch64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "bool", "from_sve_p", "=", "aarch64_sve_data_mode_p", "(", "from", ")", ";", ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "aarch64" ]	aarch645	aarch64_can_change_mode_class	aarch64	CPU	GCC	23,404	65	1	[]
[ "<s>", "void", "BPFPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createBPFAbstractMemberAccess", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "BPF", "BPF", "BPF" ]	BPFTargetMachine38	addIRPasses	BPF	Virtual ISA	LLVM	23,405	21	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "ValRegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AMDGPU" ]	AMDGPUCallLowering	assignValueToAddress	AMDGPU	GPU	LLVM	23,406	77	1	[]
[ "<s>", "const", "SDValue", "&", "getValue", "(", ")", "const", "{", "return", "getOperand", "(", "1", ")", ";", "}", "</s>" ]	[ "Return", "the", "contained", "Value", "." ]	[ "X86", "1" ]	X86ISelLowering103	getValue	X86	CPU	LLVM	23,407	15	1	[]
[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "ARMRegisterInfo", "::", "getRegisterNumbering...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "0", "0" ]	ARMCodeEmitter1	getMachineOpValue	ARM	CPU	LLVM	23,408	228	1	[]
[ "<s>", "static", "int", "calc_live_regs", "(", "int", "", "count", ")", "{", "int", "reg", ";", "int", "live_regs_mask", "=", "0", ";", "", "count", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", ...	[ "Work", "out", "the", "registers", "which", "need", "to", "be", "saved", ",", "both", "as", "a", "mask", "and", "a", "count" ]	[ "mcore", "0", "0", "0", "1" ]	mcore4	calc_live_regs	mcore	MPU	GCC	23,409	70	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction",...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]	SIRegisterInfo119	resolveFrameIndex	AMDGPU	GPU	LLVM	23,410	203	1	[]
[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "ablock", "*", ",", "const", "agraph", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]	[ "Patmos" ]	PatmosFunctionSplitter1	isNodeHidden	Patmos	VLIW	LLVM	23,411	16	1	[]
[ "<s>", "bool", "SystemZElimCompare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "*", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZElimCompare24	runOnMachineFunction	SystemZ	CPU	LLVM	23,412	78	1	[]
[ "<s>", "virtual", "bool", "hasRawTextSupport", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "asm", "streamer", "supports", "emitting", "unformatted", "text", "to", "the", ".s", "file", "with", "EmitRawText", "." ]	[ "Cpu0" ]	Cpu0AsmStreamer	hasRawTextSupport	Cpu0	CPU	LLVM	23,413	11	1	[]
[ "<s>", "unsigned", "OptimizePICCall", "::", "getReg", "(", "ValueType", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips" ]	MipsOptimizePICCall	getReg	Mips	CPU	LLVM	23,414	30	1	[]
[ "<s>", "void", "emitExportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]	[ ".export_name" ]	[ "WebAssembly" ]	WebAssemblyTargetStreamer (2)1	emitExportName	WebAssembly	Virtual ISA	LLVM	23,415	12	1	[]
[ "<s>", "static", "rtx_insn", "*", "emit_new_cond_insn", "(", "rtx", "insn", ",", "int", "cond", ")", "{", "rtx", "c_insn", "=", "0", ";", "rtx", "pat", ",", "dst", ",", "src", ";", "cond_type", "num", ";", "if", "(", "(", "num", "=", "is_cond_candida...	[ "Emit", "a", "conditional", "version", "of", "insn", "and", "replace", "the", "old", "insn", "with", "the", "new", "one", ".", "Return", "the", "new", "insn", "if", "emitted", "." ]	[ "mcore", "0", "7", "7" ]	mcore4	emit_new_cond_insn	mcore	MPU	GCC	23,416	303	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "", "II", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...	[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_ordered_add", "Intrinsic::amdgcn_ds_ordered_swap", "Intrinsic::amdgcn_ds_append", "Intrinsic::amdgcn_ds_consume", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_...	SIISelLowering118	getAddrModeArguments	AMDGPU	GPU	LLVM	23,417	141	1	[]
[ "<s>", "void", "BTFTypeArray", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "ArrayInfo", ".", "IndexType", "=", "BDebug", ".", "getArrayIndexTypeId", "(", ")", ";", "}", "</s>" ]	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF" ]	BTFDebug28	completeType	BPF	Virtual ISA	LLVM	23,418	21	1	[]
[ "<s>", "bool", "P2InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "P2", "P2", "\"Analyze Branch MBB: \"", "P2::JMPr", "P2::JMP", "0", "0", "0", "\"Invalid conditional branch\"", "0", "1", "1", "0" ]	P2InstrInfo	analyzeBranch	P2	MPU	LLVM	23,419	382	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "}", "</s>" ]	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine109	addPreEmitPass2	X86	CPU	LLVM	23,420	15	1	[]
[ "<s>", "void", "UAS", "::", "Schedule", "(", ")", "{", "BuildSchedGraph", "(", "AA", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** UAS Scheduling ********\\n\"", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "0", ",", "e", ...	[ "Schedule", "-", "Order", "nodes", "according", "to", "selected", "style", ",", "filling", "in", "the", "Sequence", "member", "." ]	[ "TMS320C64X", "\"******** UAS Scheduling ********\\n\"", "0" ]	ClusterDAG	Schedule	TMS320C64X	VLIW	LLVM	23,421	78	1	[]
[ "<s>", "static", "tree", "handle_int_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "x", "=", "*", "node", ";"...	[ "Handle", "interrupt_handler", ",", "exception_handler", "and", "nmi_handler", "function", "attributes", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "bfin", "\"%qE attribute only applies to functions\"", "\"multiple function type attributes specified\"" ]	bfin	handle_int_attribute	bfin	DSP	GCC	23,422	90	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_uzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "rt...	[ "Recognize", "patterns", "suitable", "for", "the", "UZP", "instructions", "." ]	[ "aarch64", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]	aarch642	aarch64_evpc_uzp	aarch64	CPU	GCC	23,423	437	1	[]
[ "<s>", "SDValue", "LC3bTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "d...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LC3b", "LC3b", "ISD::InputArg" ]	LC3bISelLowering	LowerFormalArguments	LC3b	CPU	LLVM	23,424	46	1	[]
[ "<s>", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "i...	[ "Update", "CUM", "to", "point", "after", "this", "argument", ".", "This", "is", "patterned", "after", "ia64_function_arg", "." ]	[ "ia64", "0", "0", "2", "1", "2", "1" ]	ia644	ia64_function_arg_advance	ia64	CPU	GCC	23,425	352	1	[]
[ "<s>", "void", "NyuziInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Nyuzi", "Nyuzi", "0", "Nyuzi::GPR32RegClass", "Nyuzi::SW", "Nyuzi::VR512RegClass", "Nyuzi::BLOCK_STOREI", "\"unknown register class in storeRegToStack\"", "0" ]	NyuziInstrInfo	storeRegToStackSlot	Nyuzi	GPU	LLVM	23,426	157	1	[]
[ "<s>", "static", "section", "*", "iq2000_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "return", "mergeable_constant_section", "(", "mode", ",", "align", ",", "0", ")", ...	[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]	[ "iq2000", "0" ]	iq2000	iq2000_select_rtx_section	iq2000	CPU	GCC	23,427	28	1	[]
[ "<s>", "const", "ARMBaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine5	getRegisterInfo	ARM	CPU	LLVM	23,428	19	1	[]
[ "<s>", "void", "dump", "(", ")", "const", "{", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "\"ARM Loops: Found Loop Start: \"", "<<", "", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "\"ARM Loops: Found Loop Dec: \"", "<<", "", "De...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "ARM", "\"ARM Loops: Found Loop Start: \"", "\"ARM Loops: Found Loop Dec: \"", "\"ARM Loops: Found Loop End: \"", "\"ARM Loops: Found VCTP: \"", "\"ARM Loops: Not a low-overhead loop.\\n\"", "\"ARM Loops: Failed to find all loop components.\\n\"" ]	ARMLowOverheadLoops10	dump	ARM	CPU	LLVM	23,429	90	1	[]
[ "<s>", "int", "SparcSubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "if", "(", "is64Bit", "(", ")", ")", "{", "frameSize", "+=", "128", ";", "assert", "(", "frameSize", "%", "16", "==", "0", "&&", "\"Stack size not 16-...	[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]	[ "Sparc", "Sparc", "128", "16", "0", "\"Stack size not 16-byte aligned\"", "92", "8" ]	SparcSubtarget	getAdjustedFrameSize	Sparc	CPU	LLVM	23,430	53	1	[]
[ "<s>", "void", "aarch64_sls_emit_shared_blr_thunks", "(", "FILE", "*", "out_file", ")", "{", "if", "(", "!", "aarch64_sls_shared_thunks_needed", ")", "return", ";", "for", "(", "int", "regnum", "=", "0", ";", "regnum", "<", "30", ";", "++", "regnum", ")", ...	[ "Emit", "shared", "BLR", "stubs", "for", "the", "current", "compilation", "unit", ".", "Over", "the", "course", "of", "compiling", "this", "unit", "we", "may", "have", "converted", "some", "BLR", "instructions", "to", "a", "BL", "to", "a", "shared", "stub"...	[ "aarch64", "0", "30", "0", "2", "\"function\"", "\"\\tdsb\\tsy\\n\\tisb\\n\"" ]	aarch641	aarch64_sls_emit_shared_blr_thunks	aarch64	CPU	GCC	23,431	137	1	[]
[ "<s>", "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "1", ")", ";", "bitmap_clear", "(", "components", ")", ";", ...	[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]	[ "aarch64", "1", "0" ]	aarch644	aarch64_get_separate_components	aarch64	CPU	GCC	23,432	179	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]	MipsAsmBackend4	applyFixup	Mips	CPU	LLVM	23,433	310	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "d...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "0", "\"Don't know how to custom expand this!\"", "ISD::BIT_CONVERT", "ISD::SRL", "ISD::SRA" ]	ARMISelLowering124	ReplaceNodeResults	ARM	CPU	LLVM	23,434	103	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...	[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]	[ "i386", "8", "0" ]	i386-expand	ix86_expand_sse_cmp	i386	CPU	GCC	23,435	278	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "0", "4", "AArch64::S...	AArch64InstrInfo31	getInstSizeInBytes	AArch64	CPU	LLVM	23,436	291	1	[]
[ "<s>", "static", "rtx", "gen_inlined_tls_plt", "(", "rtx", "addr", ")", "{", "rtx", "retval", ",", "dest", ";", "rtx", "picreg", "=", "get_hard_reg_initial_val", "(", "Pmode", ",", "FDPIC_REG", ")", ";", "dest", "=", "gen_reg_rtx", "(", "DImode", ")", ";",...	[ "Given", "an", "ADDR", ",", "generate", "code", "to", "inline", "the", "PLT", "." ]	[ "frv", "1" ]	frv	gen_inlined_tls_plt	frv	VLIW	GCC	23,437	115	1	[]
[ "<s>", "const", "MCPhysReg", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...	MSP430RegisterInfo	getCalleeSavedRegs	MSP430	MPU	LLVM	23,438	282	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "X86_MACHINEINSTR_PRINTER_PASS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "X86" ]	printInfo	getPassName	X86	CPU	LLVM	23,439	11	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STM", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]	SILoadStoreOptimizer19	runOnMachineFunction	AMDGPU	GPU	LLVM	23,440	115	1	[]
[ "<s>", "void", "function_expander", "::", "add_ptrue_hint", "(", "unsigned", "int", "argno", ",", "machine_mode", "pred_mode", ")", "{", "rtx", "pred", "=", "gen_lowpart", "(", "pred_mode", ",", "args", "[", "argno", "]", ")", ";", "int", "hint", "=", "(",...	[ "Add", "a", "dummy", "argument", "to", "indicate", "whether", "predicate", "argument", "ARGNO", "is", "all-true", "when", "interpreted", "in", "mode", "PRED_MODE", ".", "The", "hint", "goes", "immediately", "after", "ARGNO", "." ]	[ "aarch64", "1" ]	aarch64-sve-builtins	add_ptrue_hint	aarch64	CPU	GCC	23,441	59	1	[]
[ "<s>", "unsigned", "NyuziInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "Nyuzi", "Nyuzi", "\"code size not handled\"", "0", "1", "Nyuzi::B", "2", "Nyuzi::B", "1", "0", "1", "1" ]	NyuziInstrInfo	insertBranch	Nyuzi	GPU	LLVM	23,442	179	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "2", "X86::VR256RegClass", "X86::VR512RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]	X86VZeroUpper25	runOnMachineFunction	X86	CPU	LLVM	23,443	360	1	[]
[ "<s>", "void", "MipsRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "MachineInstr", "&", "MI", "=", "OpdMapper", ".", "getMI", "(", ")", ";", "InstListTy", "NewInstrs", ";", "MachineIRBuilder", "B...	[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]	[ "Mips", "Mips", "0", "32" ]	MipsRegisterBankInfo16	applyMappingImpl	Mips	CPU	LLVM	23,444	250	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "4", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]	HexagonSelectionDAGInfo7	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	23,445	330	1	[]
[ "<s>", "SchedBoundary", "(", "unsigned", "ID", ",", "const", "Twine", "&", "Name", ")", ":", "DAG", "(", "0", ")", ",", "SchedModel", "(", "0", ")", ",", "Available", "(", "ID", ",", "Name", "+", "\".A\"", ")", ",", "Pending", "(", "ID", "<<", "C...	[ "Pending", "queues", "extend", "the", "ready", "queues", "with", "the", "same", "ID", "and", "the", "PendingFlag", "set", "." ]	[ "Hexagon", "0", "0", "\".A\"", "\".P\"", "0", "0", "0", "0", "0" ]	HexagonMachineScheduler26	SchedBoundary	Hexagon	DSP	LLVM	23,446	79	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVFrameLowering10	determineFrameLayout	RISCV	CPU	LLVM	23,447	78	1	[]
[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indir...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "i386", "\"MPX\"", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren't allowed in %s service routine\"", "\"exception\"", "\"interrupt\"", "\"%s instructions aren't allowed in function with \"", "\"no_caller_saved_registers attribute\"" ]	i3867	ix86_set_current_function	i386	CPU	GCC	23,448	358	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "override", "{", "if", "(", "RC", "==", "&", "AArch64", "::", "tcGPR64RegClass", ")", "return", "&", "AArch64", "::", "GPR64Reg...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "AArch64", "AArch64::tcGPR64RegClass", "AArch64::GPR64RegClass" ]	AArch64RegisterInfo24	getLargestLegalSuperClass	AArch64	CPU	LLVM	23,449	32	1	[]
[ "<s>", "int", "MipsRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "Mips", "Mips", "\"What is the dwarf register number\"", "1" ]	MipsRegisterInfo14	getDwarfRegNum	Mips	CPU	LLVM	23,450	23	1	[]
[ "<s>", "static", "int", "ix86_fp_comparison_sahf_cost", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "bypass_code", ",", "first_code", ",", "second_code", ";", "if", "(", "!", "TARGET_USE_SAHF", "&&", "!", "optimize_size", ")", "return", "1024"...	[ "Return", "cost", "of", "comparison", "done", "using", "sahf", "operation", ".", "See", "ix86_fp_comparison_arithmetics_cost", "for", "the", "metrics", "." ]	[ "i386", "1024", "3" ]	i3863	ix86_fp_comparison_sahf_cost	i386	CPU	GCC	23,451	56	1	[]
[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]	RISCVTargetMachine21	getSubtargetImpl	RISCV	CPU	LLVM	23,452	225	1	[]
[ "<s>", "bool", "hasFPU", "(", ")", "const", "{", "return", "HasFPU", ";", "}", "</s>" ]	[ "Floating", "point", "support", "." ]	[ "PowerPC" ]	PPCSubtarget	hasFPU	PowerPC	CPU	LLVM	23,453	10	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "VT", ".", "...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "Mips", "Mips", "32", "64", "1U", "Mips" ]	MipsISelLowering10	getNumRegistersForCallingConv	Mips	CPU	LLVM	23,454	61	1	[]
[ "<s>", "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv"...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "R600", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "\"Unsupported calling convention.\"" ]	R600ISelLowering11	CCAssignFnForCall	AMDGPU	GPU	LLVM	23,455	98	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "EXT", ":", "case", ...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "Mips", "Mips", "Mips::EXT", "Mips::EXT_MM", "Mips::INS", "Mips::INS_MM", "Mips::DINS", "0", "32", "0", "32", "0", "32", "Mips::DINSM", "0", "32", "1", "64", "32", "64", "Mips::DINSU", "32", "64", "0", "32", "32", "64", "Mips::DEXT", "0", "32", "0", "32"...	MipsInstrInfo (2)3	verifyInstruction	Mips	CPU	LLVM	23,456	259	1	[]
[ "<s>", "static", "insn_code", "elemrev_icode", "(", "rs6000_gen_builtins", "fcode", ")", "{", "switch", "(", "fcode", ")", "{", "case", "RS6000_BIF_ST_ELEMREV_V1TI", ":", "return", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_vsx_store_v1ti", ":", "CODE_FOR_vsx_st_elemrev_v1ti", ...	[ "For", "the", "element-reversing", "load/store", "built-ins", ",", "produce", "the", "correct", "insn_code", "depending", "on", "the", "target", "endianness", "." ]	[ "rs6000" ]	rs6000-builtin	elemrev_icode	rs6000	CPU	GCC	23,457	162	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "Ty", "->", "isArrayTy", "(", ")", ")", "retur...	[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering10	functionArgumentNeedsConsecutiveRegisters	AArch64	CPU	LLVM	23,458	64	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_1", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "unsigned", "char", "perm2", "[", "MAX_VECT_LEN", "]", ";", "if", "(", "d", "->", "one_operan...	[ "Try", "to", "instantiate", "D", "in", "a", "single", "instruction", "." ]	[ "ia64", "0" ]	ia64	expand_vec_perm_1	ia64	CPU	GCC	23,459	186	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...	AArch64RegisterInfo2	getRegPressureLimit	AArch64	CPU	LLVM	23,460	199	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "OR1K", "0", "0" ]	OR1KAsmParser	addExpr	OR1K	CPU	LLVM	23,461	78	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "\", \"", "\"0(\"", "\")\"" ]	PPCAsmPrinter (2)	PrintAsmMemoryOperand	PowerPC	CPU	LLVM	23,462	144	1	[]
[ "<s>", "static", "void", "ix86_output_indirect_branch_via_reg", "(", "rtx", "call_op", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "*", "thunk_name", ";", "enum", "indirect_thunk_prefix", "need_prefix", "=", "indirect...	[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "a", "register", "which", "contains", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a...	[ "i386", "32", "1", "1", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t%s\\n\"", "32", "32", "\"\\tjmp\\t\"", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t\"" ]	i3868	ix86_output_indirect_branch_via_reg	i386	CPU	GCC	23,463	268	1	[]
[ "<s>", "unsigned", "PPCTTI", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasAltivec", "(", ")", ")", "return", "0", ";", "return", "ST", "->", "hasVSX", "(", ")", "?", "64", ":"...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "PowerPC", "PPC", "0", "64", "32" ]	PPCTargetTransformInfo20	getNumberOfRegisters	PowerPC	CPU	LLVM	23,464	36	1	[]
[ "<s>", "static", "bool", "mips_mode_ok_for_mov_fmt_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "CCFmode", ":", "case", "SFmode", ":", "return", "TARGET_HARD_FLOAT", ";", "case", "DFmode", ":", "return", "TARGET_HARD_FLOAT"...	[ "Return", "true", "if", "moves", "in", "mode", "MODE", "can", "use", "the", "FPU", "'s", "mov.fmt", "instruction", "." ]	[ "mips" ]	mips6	mips_mode_ok_for_mov_fmt_p	mips	CPU	GCC	23,465	48	1	[]
[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":"...	[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]	[ "rs6000", "1", "3", "2", "4", "5", "7", "6", "1" ]	rs60006	rs6000_issue_rate	rs6000	CPU	GCC	23,466	132	1	[]
[ "<s>", "const", "XCoreSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "XCore", "XCore" ]	XCoreTargetMachine	getSubtargetImpl	XCore	MPU	LLVM	23,467	14	1	[]
[ "<s>", "void", "ix86_expand_convert_sign_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "TWO32r", ";", "rtx", "fp_lo", ",", "fp_hi", ",", "x", ";", "fp_lo", "=", "gen_reg_rtx", "(", "DFmode", ")", ";", "fp_hi", "=", "gen...	[ "Convert", "a", "signed", "DImode", "value", "into", "a", "DFmode", ".", "Only", "used", "for", "SSE", "in", "32-bit", "mode", ";", "otherwise", "we", "have", "a", "direct", "convert", "instruction", "." ]	[ "i386", "32", "0", "0" ]	i386-expand	ix86_expand_convert_sign_didf_sse	i386	CPU	GCC	23,468	133	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget109	classifyGlobalFunctionReference	X86	CPU	LLVM	23,469	102	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "PMULUDQ", ":", "case", "X86ISD", "::", "FMAX", ":", "case", "X86ISD", "::", "FMIN", ":", "case"...	[ "Add", "x86-specific", "opcodes", "to", "the", "default", "list", "." ]	[ "X86", "X86", "X86ISD::PMULUDQ", "X86ISD::FMAX", "X86ISD::FMIN", "X86ISD::FMAXC", "X86ISD::FMINC", "X86ISD::FAND", "X86ISD::FANDN", "X86ISD::FOR", "X86ISD::FXOR" ]	X86ISelLowering158	isBinOp	X86	CPU	LLVM	23,470	73	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")", "\|\|", "!", "HII", "->", "isPredicable", "(", "MI", ")", ")", "return", "false", ";", "if", "...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "Hexagon", "Hexagon" ]	HexagonExpandCondsets21	isPredicable	Hexagon	DSP	LLVM	23,471	122	1	[]
[ "<s>", "static", "bool", "hwloop_optimize", "(", "hwloop_info", "loop", ")", "{", "int", "i", ";", "edge", "entry_edge", ";", "basic_block", "entry_bb", ";", "rtx", "iter_reg", ";", "rtx_insn", "", "insn", ",", "", "seq", ",", "*", "entry_after", ";", ...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "to", "optimize", "LOOP", "in", "a", "machine-specific", "fashion", ";", "returns", "true", "if", "successful", "and", "false", "if", "the", "hwloop_fail", "function", "should", "be", "called",...	[ "xtensa", "1", "\";; loop %d is not innermost\\n\"", "\";; loop %d has more than one entry\\n\"", "\";; loop %d is not entered from head\\n\"", "\";; loop %d has invalid insn\\n\"", "\";; loop %d uses iterator\\n\"", "\";; loop %d start_label not before loop_end\\n\"", "1", "0" ]	xtensa6	hwloop_optimize	xtensa	MPU	GCC	23,472	477	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "RI5CY" ]	RISCVAsmParser	getEndLoc	RI5CY	CPU	LLVM	23,473	11	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerLo...	[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]	[ "X86", "X86", "0x48", "0x24" ]	X86ISelLowering (3)	getSafeStackPointerLocation	X86	CPU	LLVM	23,474	97	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "4", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]	SIFoldOperands20	runOnMachineFunction	AMDGPU	GPU	LLVM	23,475	481	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittleEndia...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "PowerPC", "8", "PPC" ]	PPCAsmBackend	createObjectWriter	PowerPC	CPU	LLVM	23,476	35	1	[]
[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "const", "BasicBlock", "", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "c...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "AMDGPUAS::PRIVATE_ADDRESS", "500" ]	AMDGPUTargetTransformInfo	getUnrollingPreferences	R600	GPU	LLVM	23,477	113	1	[]
[ "<s>", "void", "s390_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", ")", "{", "rtx", "op", "[", "7", "]", ";", "char", "label", "[", "128", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "\"LP\"", ",", "labelno", ")", ...	[ "Output", "assembler", "code", "to", "FILE", "to", "call", "a", "profiler", "hook", "." ]	[ "s390", "7", "128", "\"LP\"", "\"# function profiler \\n\"", "0", "1", "1", "1", "2", "1", "3", "3", "4", "\"_mcount\"", "4", "1", "4", "4", "4", "\"stg\\t%0,%1\"", "\"larl\\t%2,%3\"", "\"brasl\\t%0,%4\"", "\"lg\\t%0,%1\"", "6", "\"st\\t%0,%1\"", "\"bras\\t%2,%l6\...	s3903	s390_function_profiler	s390	MPU	GCC	23,478	421	1	[]
[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", ",", "MCContext", "&", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fix...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	LanaiAsmBackend1	applyFixup	Lanai	CPU	LLVM	23,479	230	1	[]
[ "<s>", "bool", "x86_extended_reg_mentioned_p", "(", "rtx", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "INSN_P", "(", "insn", ")", "?", "PATTERN", "(", "insn", ")", ":", "insn", ...	[ "Return", "true", "when", "INSN", "mentions", "register", "that", "must", "be", "encoded", "using", "REX", "prefix", "." ]	[ "i386" ]	i386	x86_extended_reg_mentioned_p	i386	CPU	GCC	23,480	72	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine80	addPreRegAlloc	R600	GPU	LLVM	23,481	108	1	[]
[ "<s>", "const", "SystemZSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine	getSubtargetImpl	SystemZ	CPU	LLVM	23,482	14	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine41	addIRPasses	ARM	CPU	LLVM	23,483	202	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "ARM64", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "ARM64", "ARM64::NumTargetFixupKinds" ]	ARM64AsmBackend1	getNumFixupKinds	ARM64	CPU	LLVM	23,484	13	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...	PPCAsmBackend	getFixupKindInfo	PowerPC	CPU	LLVM	23,485	228	1	[]
[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "\|\|", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_COMPARE", ...	[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]	[ "powerpcspe" ]	powerpcspe	validate_condition_mode	powerpcspe	CPU	GCC	23,486	179	1	[]
[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "in...	[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", ...	[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]	aarch64	aarch64_simd_emit_reg_reg_move	aarch64	CPU	GCC	23,487	139	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo100	isStoreToStackSlot	PowerPC	CPU	LLVM	23,488	159	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "AVR", "1", "2", "0" ]	AVRISelLowering11	LowerCallResult	AVR	MPU	LLVM	23,489	173	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::PTEST_PP", "0", "1", "0", "0", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", ...	AArch64InstrInfo107	analyzeCompare	AArch64	CPU	LLVM	23,490	346	1	[]
[ "<s>", "unsigned", "CSKYAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "CSKYOperand", "&", "Op", "=", "static_cast", "<", "CSKYOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY::FPR32RegClassID", "CSKY::F0_64", "CSKY::F15_64", "CSKY::F0_64", "CSKY::F31_64", "CSKY", "CSKY::GPRRegClassID", "CSKY::R0_R1" ]	CSKYAsmParser4	validateTargetOperandClass	CSKY	CPU	LLVM	23,491	199	1	[]
[ "<s>", "static", "int", "arm_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "int", "l1", ",", "l2", ",", "s1", ",", "s2", ";", "tree", "attrs1", "=", "lookup_attribute", "(", "\"Advanced SIMD type\"", ",", "TYPE_ATTRIB...	[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...	[ "arm", "\"Advanced SIMD type\"", "\"Advanced SIMD type\"", "0", "0", "1", "\"long_call\"", "\"long_call\"", "\"short_call\"", "\"short_call\"", "0", "0", "\"isr\"", "\"interrupt\"", "\"isr\"", "\"interrupt\"", "0", "\"cmse_nonsecure_call\"", "\"cmse_nonsecure_call\"", "0", "1...	arm	arm_comp_type_attributes	arm	CPU	GCC	23,492	306	1	[]
[ "<s>", "static", "const", "predefined_function_abi", "&", "aarch64_fntype_abi", "(", "const_tree", "fntype", ")", "{", "if", "(", "lookup_attribute", "(", "\"aarch64_vector_pcs\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "return", "aarch64_simd_abi", "...	[ "Implement", "TARGET_FNTYPE_ABI", "." ]	[ "aarch64", "\"aarch64_vector_pcs\"" ]	aarch64	aarch64_fntype_abi	aarch64	CPU	GCC	23,493	48	1	[]
[ "<s>", "bool", "aarch64_pad_reg_upward", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", "&&", "aarch64_composite_type_p", "(", "type", ",", "mode", ")", ")", "{", "HOST_W...	[ "Similarly", ",", "for", "use", "by", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", ".", "It", "specifies", "padding", "for", "the", "last", "(", "may", "also", "be", "the", "only", ")", "element", "of", "a", "block", "move", "betwe...	[ "aarch64", "2" ]	aarch645	aarch64_pad_reg_upward	aarch64	CPU	GCC	23,494	69	1	[]
[ "<s>", "static", "int", "thumb2_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "arm_address_register_...	[ "Return", "nonzero", "if", "X", "is", "a", "valid", "Thumb-2", "address", "operand", "." ]	[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "256", "256", "1024", "1024", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]	arm4	thumb2_legitimate_address_p	arm	CPU	GCC	23,495	476	1	[]
[ "<s>", "static", "void", "nvptx_emit_joining", "(", "unsigned", "mask", ",", "bool", "is_call", ")", "{", "mask", "&=", "(", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", "\|", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ";", "if", "(", "mask", ")", ...	[ "Emit", "joining", "instructions", "for", "MASK", "." ]	[ "nvptx" ]	nvptx3	nvptx_emit_joining	nvptx	GPU	GCC	23,496	67	1	[]
[ "<s>", "static", "bool", "is_costly_group", "(", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ")", "{", "int", "i", ";", "rtx", "link", ";", "int", "cost", ";", "int", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "for", "(", "i", "=", ...	[ "Return", "true", "if", "it", "is", "recommended", "to", "keep", "NEXT_INSN", "``", "far", "''", "(", "in", "a", "separate", "dispatch", "group", ")", "from", "the", "insns", "in", "GROUP_INSNS", ".", "Return", "false", "otherwise", "." ]	[ "rs6000", "0", "0", "1", "0", "0" ]	rs60003	is_costly_group	rs6000	CPU	GCC	23,497	133	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "PowerPC", "PPC", "PPC::NOP" ]	PPCInstrInfo8	insertNoop	PowerPC	CPU	LLVM	23,498	54	1	[]
[ "<s>", "static", "bool", "isSigned", "(", "Kind", "Cmp", ")", "{", "return", "(", "Cmp", "&", "(", "L", "\|", "G", ")", "&&", "!", "(", "Cmp", "&", "U", ")", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "all", "source", "operands", "of", "the", "recurrence", "are", "SExtInsts", "." ]	[ "Hexagon" ]	HexagonHardwareLoops1	isSigned	Hexagon	DSP	LLVM	23,499	27	1	[]

[ "<s>", "const", "char", "*", "output_64bit_ior", "(", "rtx", "*", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "bs0", ",", "bs1", ",", "p", ",", "len", ";", "if", "(", "I...

[ "Return", "a", "string", "to", "perform", "a", "bitwise-and", "of", "operands", "[", "1", "]", "with", "operands", "[", "2", "]", "storing", "the", "result", "in", "operands", "[", "0", "]", "." ]

[ "pa", "2", "2", "0", "\"copy %1,%0\"", "0", "1", "0", "1", "0", "1", "63", "2", "3", "\"depdi -1,%2,%3,%0\"" ]

pa3

output_64bit_ior

pa

CPU

GCC

23,400

167

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be",...

PPCTargetTransformInfo5

getTgtMemIntrinsic

PowerPC

CPU

LLVM

23,401

198

1

[]

[ "<s>", "void", "rs6000_expand_vector_set", "(", "rtx", "target", ",", "rtx", "val", ",", "int", "elt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "...

[ "Set", "field", "ELT_RTX", "of", "TARGET", "to", "VAL", "." ]

[ "rs6000", "0", "0", "1", "2", "16", "0", "16", "0", "0", "0", "0x10", "0", "3", "3" ]

rs60005

rs6000_expand_vector_set

rs6000

CPU

GCC

23,402

423

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttr...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo

getCallPreservedMask

AArch64

CPU

LLVM

23,403

162

1

[]

[ "<s>", "static", "bool", "aarch64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "bool", "from_sve_p", "=", "aarch64_sve_data_mode_p", "(", "from", ")", ";", ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "aarch64" ]

aarch645

aarch64_can_change_mode_class

aarch64

CPU

GCC

23,404

65

1

[]

[ "<s>", "void", "BPFPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createBPFAbstractMemberAccess", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "BPF", "BPF", "BPF" ]

BPFTargetMachine38

addIRPasses

BPF

Virtual ISA

LLVM

23,405

21

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "ValRegIndex", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AMDGPU" ]

AMDGPUCallLowering

assignValueToAddress

AMDGPU

GPU

LLVM

23,406

77

1

[]

[ "<s>", "const", "SDValue", "&", "getValue", "(", ")", "const", "{", "return", "getOperand", "(", "1", ")", ";", "}", "</s>" ]

[ "Return", "the", "contained", "Value", "." ]

[ "X86", "1" ]

X86ISelLowering103

getValue

X86

CPU

LLVM

23,407

15

1

[]

[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "ARMRegisterInfo", "::", "getRegisterNumbering...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "0", "0" ]

ARMCodeEmitter1

getMachineOpValue

ARM

CPU

LLVM

23,408

228

1

[]

[ "<s>", "static", "int", "calc_live_regs", "(", "int", "*", "count", ")", "{", "int", "reg", ";", "int", "live_regs_mask", "=", "0", ";", "*", "count", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", ...

[ "Work", "out", "the", "registers", "which", "need", "to", "be", "saved", ",", "both", "as", "a", "mask", "and", "a", "count" ]

[ "mcore", "0", "0", "0", "1" ]

mcore4

calc_live_regs

mcore

MPU

GCC

23,409

70

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction",...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]

SIRegisterInfo119

resolveFrameIndex

AMDGPU

GPU

LLVM

23,410

203

1

[]

[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "ablock", "*", ",", "const", "agraph", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]

[ "Patmos" ]

PatmosFunctionSplitter1

isNodeHidden

Patmos

VLIW

LLVM

23,411

16

1

[]

[ "<s>", "bool", "SystemZElimCompare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "*", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZElimCompare24

runOnMachineFunction

SystemZ

CPU

LLVM

23,412

78

1

[]

[ "<s>", "virtual", "bool", "hasRawTextSupport", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "asm", "streamer", "supports", "emitting", "unformatted", "text", "to", "the", ".s", "file", "with", "EmitRawText", "." ]

[ "Cpu0" ]

Cpu0AsmStreamer

hasRawTextSupport

Cpu0

CPU

LLVM

23,413

11

1

[]

[ "<s>", "unsigned", "OptimizePICCall", "::", "getReg", "(", "ValueType", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips" ]

MipsOptimizePICCall

getReg

Mips

CPU

LLVM

23,414

30

1

[]

[ "<s>", "void", "emitExportName", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]

[ ".export_name" ]

[ "WebAssembly" ]

WebAssemblyTargetStreamer (2)1

emitExportName

WebAssembly

Virtual ISA

LLVM

23,415

12

1

[]

[ "<s>", "static", "rtx_insn", "*", "emit_new_cond_insn", "(", "rtx", "insn", ",", "int", "cond", ")", "{", "rtx", "c_insn", "=", "0", ";", "rtx", "pat", ",", "dst", ",", "src", ";", "cond_type", "num", ";", "if", "(", "(", "num", "=", "is_cond_candida...

[ "Emit", "a", "conditional", "version", "of", "insn", "and", "replace", "the", "old", "insn", "with", "the", "new", "one", ".", "Return", "the", "new", "insn", "if", "emitted", "." ]

[ "mcore", "0", "7", "7" ]

mcore4

emit_new_cond_insn

mcore

MPU

GCC

23,416

303

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...

[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_ordered_add", "Intrinsic::amdgcn_ds_ordered_swap", "Intrinsic::amdgcn_ds_append", "Intrinsic::amdgcn_ds_consume", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_...

SIISelLowering118

getAddrModeArguments

AMDGPU

GPU

LLVM

23,417

141

1

[]

[ "<s>", "void", "BTFTypeArray", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "ArrayInfo", ".", "IndexType", "=", "BDebug", ".", "getArrayIndexTypeId", "(", ")", ";", "}", "</s>" ]

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF" ]

BTFDebug28

completeType

BPF

Virtual ISA

LLVM

23,418

21

1

[]

[ "<s>", "bool", "P2InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "P2", "P2", "\"Analyze Branch MBB: \"", "P2::JMPr", "P2::JMP", "0", "0", "0", "\"Invalid conditional branch\"", "0", "1", "1", "0" ]

P2InstrInfo

analyzeBranch

P2

MPU

LLVM

23,419

382

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "}", "</s>" ]

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine109

addPreEmitPass2

X86

CPU

LLVM

23,420

15

1

[]

[ "<s>", "void", "UAS", "::", "Schedule", "(", ")", "{", "BuildSchedGraph", "(", "AA", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** UAS Scheduling **********\\n\"", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "0", ",", "e", ...

[ "Schedule", "-", "Order", "nodes", "according", "to", "selected", "style", ",", "filling", "in", "the", "Sequence", "member", "." ]

[ "TMS320C64X", "\"********** UAS Scheduling **********\\n\"", "0" ]

ClusterDAG

Schedule

TMS320C64X

VLIW

LLVM

23,421

78

1

[]

[ "<s>", "static", "tree", "handle_int_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "x", "=", "*", "node", ";"...

[ "Handle", "interrupt_handler", ",", "exception_handler", "and", "nmi_handler", "function", "attributes", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "bfin", "\"%qE attribute only applies to functions\"", "\"multiple function type attributes specified\"" ]

bfin

handle_int_attribute

bfin

DSP

GCC

23,422

90

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_uzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "rt...

[ "Recognize", "patterns", "suitable", "for", "the", "UZP", "instructions", "." ]

[ "aarch64", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]

aarch642

aarch64_evpc_uzp

aarch64

CPU

GCC

23,423

437

1

[]

[ "<s>", "SDValue", "LC3bTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "d...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LC3b", "LC3b", "ISD::InputArg" ]

LC3bISelLowering

LowerFormalArguments

LC3b

CPU

LLVM

23,424

46

1

[]

[ "<s>", "static", "void", "ia64_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "i...

[ "Update", "CUM", "to", "point", "after", "this", "argument", ".", "This", "is", "patterned", "after", "ia64_function_arg", "." ]

[ "ia64", "0", "0", "2", "1", "2", "1" ]

ia644

ia64_function_arg_advance

ia64

CPU

GCC

23,425

352

1

[]

[ "<s>", "void", "NyuziInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Nyuzi", "Nyuzi", "0", "Nyuzi::GPR32RegClass", "Nyuzi::SW", "Nyuzi::VR512RegClass", "Nyuzi::BLOCK_STOREI", "\"unknown register class in storeRegToStack\"", "0" ]

NyuziInstrInfo

storeRegToStackSlot

Nyuzi

GPU

LLVM

23,426

157

1

[]

[ "<s>", "static", "section", "*", "iq2000_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "return", "mergeable_constant_section", "(", "mode", ",", "align", ",", "0", ")", ...

[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]

[ "iq2000", "0" ]

iq2000

iq2000_select_rtx_section

iq2000

CPU

GCC

23,427

28

1

[]

[ "<s>", "const", "ARMBaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine5

getRegisterInfo

ARM

CPU

LLVM

23,428

19

1

[]

[ "<s>", "void", "dump", "(", ")", "const", "{", "if", "(", "Start", ")", "dbgs", "(", ")", "<<", "\"ARM Loops: Found Loop Start: \"", "<<", "*", "Start", ";", "if", "(", "Dec", ")", "dbgs", "(", ")", "<<", "\"ARM Loops: Found Loop Dec: \"", "<<", "*", "De...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "ARM", "\"ARM Loops: Found Loop Start: \"", "\"ARM Loops: Found Loop Dec: \"", "\"ARM Loops: Found Loop End: \"", "\"ARM Loops: Found VCTP: \"", "\"ARM Loops: Not a low-overhead loop.\\n\"", "\"ARM Loops: Failed to find all loop components.\\n\"" ]

ARMLowOverheadLoops10

dump

ARM

CPU

LLVM

23,429

90

1

[]

[ "<s>", "int", "SparcSubtarget", "::", "getAdjustedFrameSize", "(", "int", "frameSize", ")", "const", "{", "if", "(", "is64Bit", "(", ")", ")", "{", "frameSize", "+=", "128", ";", "assert", "(", "frameSize", "%", "16", "==", "0", "&&", "\"Stack size not 16-...

[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]

[ "Sparc", "Sparc", "128", "16", "0", "\"Stack size not 16-byte aligned\"", "92", "8" ]

SparcSubtarget

getAdjustedFrameSize

Sparc

CPU

LLVM

23,430

53

1

[]

[ "<s>", "void", "aarch64_sls_emit_shared_blr_thunks", "(", "FILE", "*", "out_file", ")", "{", "if", "(", "!", "aarch64_sls_shared_thunks_needed", ")", "return", ";", "for", "(", "int", "regnum", "=", "0", ";", "regnum", "<", "30", ";", "++", "regnum", ")", ...

[ "Emit", "shared", "BLR", "stubs", "for", "the", "current", "compilation", "unit", ".", "Over", "the", "course", "of", "compiling", "this", "unit", "we", "may", "have", "converted", "some", "BLR", "instructions", "to", "a", "BL", "to", "a", "shared", "stub"...

[ "aarch64", "0", "30", "0", "2", "\"function\"", "\"\\tdsb\\tsy\\n\\tisb\\n\"" ]

aarch641

aarch64_sls_emit_shared_blr_thunks

aarch64

CPU

GCC

23,431

137

1

[]

[ "<s>", "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "1", ")", ";", "bitmap_clear", "(", "components", ")", ";", ...

[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]

[ "aarch64", "1", "0" ]

aarch644

aarch64_get_separate_components

aarch64

CPU

GCC

23,432

179

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFixupKind", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "Mips", "1", "8", "1", "64", "0", "Mips", "1", "8", "0xff" ]

MipsAsmBackend4

applyFixup

Mips

CPU

LLVM

23,433

310

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "d...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "0", "\"Don't know how to custom expand this!\"", "ISD::BIT_CONVERT", "ISD::SRL", "ISD::SRA" ]

ARMISelLowering124

ReplaceNodeResults

ARM

CPU

LLVM

23,434

103

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_cmp", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "op_true", ",", "rtx", "op_false", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest",...

[ "Expand", "an", "sse", "vector", "comparison", ".", "Return", "the", "register", "with", "the", "result", "." ]

[ "i386", "8", "0" ]

i386-expand

ix86_expand_sse_cmp

i386

CPU

GCC

23,435

278

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "0", "4", "AArch64::S...

AArch64InstrInfo31

getInstSizeInBytes

AArch64

CPU

LLVM

23,436

291

1

[]

[ "<s>", "static", "rtx", "gen_inlined_tls_plt", "(", "rtx", "addr", ")", "{", "rtx", "retval", ",", "dest", ";", "rtx", "picreg", "=", "get_hard_reg_initial_val", "(", "Pmode", ",", "FDPIC_REG", ")", ";", "dest", "=", "gen_reg_rtx", "(", "DImode", ")", ";",...

[ "Given", "an", "ADDR", ",", "generate", "code", "to", "inline", "the", "PLT", "." ]

[ "frv", "1" ]

frv

gen_inlined_tls_plt

frv

VLIW

GCC

23,437

115

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...

MSP430RegisterInfo

getCalleeSavedRegs

MSP430

MPU

LLVM

23,438

282

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "X86_MACHINEINSTR_PRINTER_PASS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "X86" ]

printInfo

getPassName

X86

CPU

LLVM

23,439

11

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STM", "=", "MF", ".", "getSubtarget", "(", ")", ";", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]

SILoadStoreOptimizer19

runOnMachineFunction

AMDGPU

GPU

LLVM

23,440

115

1

[]

[ "<s>", "void", "function_expander", "::", "add_ptrue_hint", "(", "unsigned", "int", "argno", ",", "machine_mode", "pred_mode", ")", "{", "rtx", "pred", "=", "gen_lowpart", "(", "pred_mode", ",", "args", "[", "argno", "]", ")", ";", "int", "hint", "=", "(",...

[ "Add", "a", "dummy", "argument", "to", "indicate", "whether", "predicate", "argument", "ARGNO", "is", "all-true", "when", "interpreted", "in", "mode", "PRED_MODE", ".", "The", "hint", "goes", "immediately", "after", "ARGNO", "." ]

[ "aarch64", "1" ]

aarch64-sve-builtins

add_ptrue_hint

aarch64

CPU

GCC

23,441

59

1

[]

[ "<s>", "unsigned", "NyuziInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "Nyuzi", "Nyuzi", "\"code size not handled\"", "0", "1", "Nyuzi::B", "2", "Nyuzi::B", "1", "0", "1", "1" ]

NyuziInstrInfo

insertBranch

Nyuzi

GPU

LLVM

23,442

179

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "2", "X86::VR256RegClass", "X86::VR512RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]

X86VZeroUpper25

runOnMachineFunction

X86

CPU

LLVM

23,443

360

1

[]

[ "<s>", "void", "MipsRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "MachineInstr", "&", "MI", "=", "OpdMapper", ".", "getMI", "(", ")", ";", "InstListTy", "NewInstrs", ";", "MachineIRBuilder", "B...

[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]

[ "Mips", "Mips", "0", "32" ]

MipsRegisterBankInfo16

applyMappingImpl

Mips

CPU

LLVM

23,444

250

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "4", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]

HexagonSelectionDAGInfo7

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

23,445

330

1

[]

[ "<s>", "SchedBoundary", "(", "unsigned", "ID", ",", "const", "Twine", "&", "Name", ")", ":", "DAG", "(", "0", ")", ",", "SchedModel", "(", "0", ")", ",", "Available", "(", "ID", ",", "Name", "+", "\".A\"", ")", ",", "Pending", "(", "ID", "<<", "C...

[ "Pending", "queues", "extend", "the", "ready", "queues", "with", "the", "same", "ID", "and", "the", "PendingFlag", "set", "." ]

[ "Hexagon", "0", "0", "\".A\"", "\".P\"", "0", "0", "0", "0", "0" ]

HexagonMachineScheduler26

SchedBoundary

Hexagon

DSP

LLVM

23,446

79

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVFrameLowering10

determineFrameLayout

RISCV

CPU

LLVM

23,447

78

1

[]

[ "<s>", "static", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indir...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "i386", "\"MPX\"", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren't allowed in %s service routine\"", "\"exception\"", "\"interrupt\"", "\"%s instructions aren't allowed in function with \"", "\"no_caller_saved_registers attribute\"" ]

i3867

ix86_set_current_function

i386

CPU

GCC

23,448

358

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "override", "{", "if", "(", "RC", "==", "&", "AArch64", "::", "tcGPR64RegClass", ")", "return", "&", "AArch64", "::", "GPR64Reg...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "AArch64", "AArch64::tcGPR64RegClass", "AArch64::GPR64RegClass" ]

AArch64RegisterInfo24

getLargestLegalSuperClass

AArch64

CPU

LLVM

23,449

32

1

[]

[ "<s>", "int", "MipsRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "Mips", "Mips", "\"What is the dwarf register number\"", "1" ]

MipsRegisterInfo14

getDwarfRegNum

Mips

CPU

LLVM

23,450

23

1

[]

[ "<s>", "static", "int", "ix86_fp_comparison_sahf_cost", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "bypass_code", ",", "first_code", ",", "second_code", ";", "if", "(", "!", "TARGET_USE_SAHF", "&&", "!", "optimize_size", ")", "return", "1024"...

[ "Return", "cost", "of", "comparison", "done", "using", "sahf", "operation", ".", "See", "ix86_fp_comparison_arithmetics_cost", "for", "the", "metrics", "." ]

[ "i386", "1024", "3" ]

i3863

ix86_fp_comparison_sahf_cost

i386

CPU

GCC

23,451

56

1

[]

[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]

RISCVTargetMachine21

getSubtargetImpl

RISCV

CPU

LLVM

23,452

225

1

[]

[ "<s>", "bool", "hasFPU", "(", ")", "const", "{", "return", "HasFPU", ";", "}", "</s>" ]

[ "Floating", "point", "support", "." ]

[ "PowerPC" ]

PPCSubtarget

hasFPU

PowerPC

CPU

LLVM

23,453

10

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "VT", ".", "...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "Mips", "Mips", "32", "64", "1U", "Mips" ]

MipsISelLowering10

getNumRegistersForCallingConv

Mips

CPU

LLVM

23,454

61

1

[]

[ "<s>", "CCAssignFn", "*", "R600TargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "AMDGPU_KERNEL", ":", "case", "CallingConv"...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "R600", "AMDGPU", "\"kernels should not be handled here\"", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "\"Unsupported calling convention.\"" ]

R600ISelLowering11

CCAssignFnForCall

AMDGPU

GPU

LLVM

23,455

98

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "EXT", ":", "case", ...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "Mips", "Mips", "Mips::EXT", "Mips::EXT_MM", "Mips::INS", "Mips::INS_MM", "Mips::DINS", "0", "32", "0", "32", "0", "32", "Mips::DINSM", "0", "32", "1", "64", "32", "64", "Mips::DINSU", "32", "64", "0", "32", "32", "64", "Mips::DEXT", "0", "32", "0", "32"...

MipsInstrInfo (2)3

verifyInstruction

Mips

CPU

LLVM

23,456

259

1

[]

[ "<s>", "static", "insn_code", "elemrev_icode", "(", "rs6000_gen_builtins", "fcode", ")", "{", "switch", "(", "fcode", ")", "{", "case", "RS6000_BIF_ST_ELEMREV_V1TI", ":", "return", "BYTES_BIG_ENDIAN", "?", "CODE_FOR_vsx_store_v1ti", ":", "CODE_FOR_vsx_st_elemrev_v1ti", ...

[ "For", "the", "element-reversing", "load/store", "built-ins", ",", "produce", "the", "correct", "insn_code", "depending", "on", "the", "target", "endianness", "." ]

[ "rs6000" ]

rs6000-builtin

elemrev_icode

rs6000

CPU

GCC

23,457

162

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "Ty", "->", "isArrayTy", "(", ")", ")", "retur...

[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering10

functionArgumentNeedsConsecutiveRegisters

AArch64

CPU

LLVM

23,458

64

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_1", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "unsigned", "char", "perm2", "[", "MAX_VECT_LEN", "]", ";", "if", "(", "d", "->", "one_operan...

[ "Try", "to", "instantiate", "D", "in", "a", "single", "instruction", "." ]

[ "ia64", "0" ]

ia64

expand_vec_perm_1

ia64

CPU

GCC

23,459

186

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...

AArch64RegisterInfo2

getRegPressureLimit

AArch64

CPU

LLVM

23,460

199

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "OR1K", "0", "0" ]

OR1KAsmParser

addExpr

OR1K

CPU

LLVM

23,461

78

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "\", \"", "\"0(\"", "\")\"" ]

PPCAsmPrinter (2)

PrintAsmMemoryOperand

PowerPC

CPU

LLVM

23,462

144

1

[]

[ "<s>", "static", "void", "ix86_output_indirect_branch_via_reg", "(", "rtx", "call_op", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "*", "thunk_name", ";", "enum", "indirect_thunk_prefix", "need_prefix", "=", "indirect...

[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "a", "register", "which", "contains", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a...

[ "i386", "32", "1", "1", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t%s\\n\"", "32", "32", "\"\\tjmp\\t\"", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t\"" ]

i3868

ix86_output_indirect_branch_via_reg

i386

CPU

GCC

23,463

268

1

[]

[ "<s>", "unsigned", "PPCTTI", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasAltivec", "(", ")", ")", "return", "0", ";", "return", "ST", "->", "hasVSX", "(", ")", "?", "64", ":"...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "PowerPC", "PPC", "0", "64", "32" ]

PPCTargetTransformInfo20

getNumberOfRegisters

PowerPC

CPU

LLVM

23,464

36

1

[]

[ "<s>", "static", "bool", "mips_mode_ok_for_mov_fmt_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "CCFmode", ":", "case", "SFmode", ":", "return", "TARGET_HARD_FLOAT", ";", "case", "DFmode", ":", "return", "TARGET_HARD_FLOAT"...

[ "Return", "true", "if", "moves", "in", "mode", "MODE", "can", "use", "the", "FPU", "'s", "mov.fmt", "instruction", "." ]

[ "mips" ]

mips6

mips_mode_ok_for_mov_fmt_p

mips

CPU

GCC

23,465

48

1

[]

[ "<s>", "static", "int", "rs6000_issue_rate", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "&&", "!", "flag_sched_pressure", ")", "return", "1", ";", "switch", "(", "rs6000_cpu_attr", ")", "{", "case", "CPU_RS64A", ":", "case", "CPU_PPC601", ":"...

[ "Return", "how", "many", "instructions", "the", "machine", "can", "issue", "per", "cycle", "." ]

[ "rs6000", "1", "3", "2", "4", "5", "7", "6", "1" ]

rs60006

rs6000_issue_rate

rs6000

CPU

GCC

23,466

132

1

[]

[ "<s>", "const", "XCoreSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "XCore", "XCore" ]

XCoreTargetMachine

getSubtargetImpl

XCore

MPU

LLVM

23,467

14

1

[]

[ "<s>", "void", "ix86_expand_convert_sign_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "TWO32r", ";", "rtx", "fp_lo", ",", "fp_hi", ",", "x", ";", "fp_lo", "=", "gen_reg_rtx", "(", "DFmode", ")", ";", "fp_hi", "=", "gen...

[ "Convert", "a", "signed", "DImode", "value", "into", "a", "DFmode", ".", "Only", "used", "for", "SSE", "in", "32-bit", "mode", ";", "otherwise", "we", "have", "a", "direct", "convert", "instruction", "." ]

[ "i386", "32", "0", "0" ]

i386-expand

ix86_expand_convert_sign_didf_sse

i386

CPU

GCC

23,468

133

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget109

classifyGlobalFunctionReference

X86

CPU

LLVM

23,469

102

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isBinOp", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "X86ISD", "::", "PMULUDQ", ":", "case", "X86ISD", "::", "FMAX", ":", "case", "X86ISD", "::", "FMIN", ":", "case"...

[ "Add", "x86-specific", "opcodes", "to", "the", "default", "list", "." ]

[ "X86", "X86", "X86ISD::PMULUDQ", "X86ISD::FMAX", "X86ISD::FMIN", "X86ISD::FMAXC", "X86ISD::FMINC", "X86ISD::FAND", "X86ISD::FANDN", "X86ISD::FOR", "X86ISD::FXOR" ]

X86ISelLowering158

isBinOp

X86

CPU

LLVM

23,470

73

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")", "||", "!", "HII", "->", "isPredicable", "(", "MI", ")", ")", "return", "false", ";", "if", "...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "Hexagon", "Hexagon" ]

HexagonExpandCondsets21

isPredicable

Hexagon

DSP

LLVM

23,471

122

1

[]

[ "<s>", "static", "bool", "hwloop_optimize", "(", "hwloop_info", "loop", ")", "{", "int", "i", ";", "edge", "entry_edge", ";", "basic_block", "entry_bb", ";", "rtx", "iter_reg", ";", "rtx_insn", "*", "insn", ",", "*", "seq", ",", "*", "entry_after", ";", ...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "to", "optimize", "LOOP", "in", "a", "machine-specific", "fashion", ";", "returns", "true", "if", "successful", "and", "false", "if", "the", "hwloop_fail", "function", "should", "be", "called",...

[ "xtensa", "1", "\";; loop %d is not innermost\\n\"", "\";; loop %d has more than one entry\\n\"", "\";; loop %d is not entered from head\\n\"", "\";; loop %d has invalid insn\\n\"", "\";; loop %d uses iterator\\n\"", "\";; loop %d start_label not before loop_end\\n\"", "1", "0" ]

xtensa6

hwloop_optimize

xtensa

MPU

GCC

23,472

477

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "RI5CY" ]

RISCVAsmParser

getEndLoc

RI5CY

CPU

LLVM

23,473

11

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerLo...

[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]

[ "X86", "X86", "0x48", "0x24" ]

X86ISelLowering (3)

getSafeStackPointerLocation

X86

CPU

LLVM

23,474

97

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "0", "4", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]

SIFoldOperands20

runOnMachineFunction

AMDGPU

GPU

LLVM

23,475

481

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittleEndia...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "PowerPC", "8", "PPC" ]

PPCAsmBackend

createObjectWriter

PowerPC

CPU

LLVM

23,476

35

1

[]

[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "c...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "AMDGPUAS::PRIVATE_ADDRESS", "500" ]

AMDGPUTargetTransformInfo

getUnrollingPreferences

R600

GPU

LLVM

23,477

113

1

[]

[ "<s>", "void", "s390_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", ")", "{", "rtx", "op", "[", "7", "]", ";", "char", "label", "[", "128", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "\"LP\"", ",", "labelno", ")", ...

[ "Output", "assembler", "code", "to", "FILE", "to", "call", "a", "profiler", "hook", "." ]

[ "s390", "7", "128", "\"LP\"", "\"# function profiler \\n\"", "0", "1", "1", "1", "2", "1", "3", "3", "4", "\"_mcount\"", "4", "1", "4", "4", "4", "\"stg\\t%0,%1\"", "\"larl\\t%2,%3\"", "\"brasl\\t%0,%4\"", "\"lg\\t%0,%1\"", "6", "\"st\\t%0,%1\"", "\"bras\\t%2,%l6\...

s3903

s390_function_profiler

s390

MPU

GCC

23,478

421

1

[]

[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", ",", "MCContext", "&", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fix...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

LanaiAsmBackend1

applyFixup

Lanai

CPU

LLVM

23,479

230

1

[]

[ "<s>", "bool", "x86_extended_reg_mentioned_p", "(", "rtx", "insn", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "INSN_P", "(", "insn", ")", "?", "PATTERN", "(", "insn", ")", ":", "insn", ...

[ "Return", "true", "when", "INSN", "mentions", "register", "that", "must", "be", "encoded", "using", "REX", "prefix", "." ]

[ "i386" ]

i386

x86_extended_reg_mentioned_p

i386

CPU

GCC

23,480

72

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine80

addPreRegAlloc

R600

GPU

LLVM

23,481

108

1

[]

[ "<s>", "const", "SystemZSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine

getSubtargetImpl

SystemZ

CPU

LLVM

23,482

14

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine41

addIRPasses

ARM

CPU

LLVM

23,483

202

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "ARM64", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "ARM64", "ARM64::NumTargetFixupKinds" ]

ARM64AsmBackend1

getNumFixupKinds

ARM64

CPU

LLVM

23,484

13

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "InfosBE", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_br24abs\"", "6", "24", "0", "\"fixup_ppc_brcond14abs\"", "16", "14", "0", "\"fixup_ppc_half16\"", "0", "16", "0", "\"fixup_ppc_half16ds\"", "0", "14"...

PPCAsmBackend

getFixupKindInfo

PowerPC

CPU

LLVM

23,485

228

1

[]

[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "||", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_COMPARE", ...

[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]

[ "powerpcspe" ]

powerpcspe

validate_condition_mode

powerpcspe

CPU

GCC

23,486

179

1

[]

[ "<s>", "void", "aarch64_simd_emit_reg_reg_move", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "int", "rdest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "in...

[ "Emit", "a", "register", "copy", "from", "operand", "to", "operand", ",", "taking", "care", "not", "to", "early-clobber", "source", "registers", "in", "the", "process", ".", "COUNT", "is", "the", "number", "of", "components", "into", "which", "the", "copy", ...

[ "aarch64", "0", "1", "0", "1", "0", "0", "1", "1" ]

aarch64

aarch64_simd_emit_reg_reg_move

aarch64

CPU

GCC

23,487

139

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo100

isStoreToStackSlot

PowerPC

CPU

LLVM

23,488

159

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "AVR", "1", "2", "0" ]

AVRISelLowering11

LowerCallResult

AVR

MPU

LLVM

23,489

173

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::PTEST_PP", "0", "1", "0", "0", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", ...

AArch64InstrInfo107

analyzeCompare

AArch64

CPU

LLVM

23,490

346

1

[]

[ "<s>", "unsigned", "CSKYAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "CSKYOperand", "&", "Op", "=", "static_cast", "<", "CSKYOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY::FPR32RegClassID", "CSKY::F0_64", "CSKY::F15_64", "CSKY::F0_64", "CSKY::F31_64", "CSKY", "CSKY::GPRRegClassID", "CSKY::R0_R1" ]

CSKYAsmParser4

validateTargetOperandClass

CSKY

CPU

LLVM

23,491

199

1

[]

[ "<s>", "static", "int", "arm_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "int", "l1", ",", "l2", ",", "s1", ",", "s2", ";", "tree", "attrs1", "=", "lookup_attribute", "(", "\"Advanced SIMD type\"", ",", "TYPE_ATTRIB...

[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...

[ "arm", "\"Advanced SIMD type\"", "\"Advanced SIMD type\"", "0", "0", "1", "\"long_call\"", "\"long_call\"", "\"short_call\"", "\"short_call\"", "0", "0", "\"isr\"", "\"interrupt\"", "\"isr\"", "\"interrupt\"", "0", "\"cmse_nonsecure_call\"", "\"cmse_nonsecure_call\"", "0", "1...

arm

arm_comp_type_attributes

arm

CPU

GCC

23,492

306

1

[]

[ "<s>", "static", "const", "predefined_function_abi", "&", "aarch64_fntype_abi", "(", "const_tree", "fntype", ")", "{", "if", "(", "lookup_attribute", "(", "\"aarch64_vector_pcs\"", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "return", "aarch64_simd_abi", "...

[ "Implement", "TARGET_FNTYPE_ABI", "." ]

[ "aarch64", "\"aarch64_vector_pcs\"" ]

aarch64

aarch64_fntype_abi

aarch64

CPU

GCC

23,493

48

1

[]

[ "<s>", "bool", "aarch64_pad_reg_upward", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", "&&", "aarch64_composite_type_p", "(", "type", ",", "mode", ")", ")", "{", "HOST_W...

[ "Similarly", ",", "for", "use", "by", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "FIRST", ")", ".", "It", "specifies", "padding", "for", "the", "last", "(", "may", "also", "be", "the", "only", ")", "element", "of", "a", "block", "move", "betwe...

[ "aarch64", "2" ]

aarch645

aarch64_pad_reg_upward

aarch64

CPU

GCC

23,494

69

1

[]

[ "<s>", "static", "int", "thumb2_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "arm_address_register_...

[ "Return", "nonzero", "if", "X", "is", "a", "valid", "Thumb-2", "address", "operand", "." ]

[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "256", "256", "1024", "1024", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]

arm4

thumb2_legitimate_address_p

arm

CPU

GCC

23,495

476

1

[]

[ "<s>", "static", "void", "nvptx_emit_joining", "(", "unsigned", "mask", ",", "bool", "is_call", ")", "{", "mask", "&=", "(", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", "|", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", ";", "if", "(", "mask", ")", ...

[ "Emit", "joining", "instructions", "for", "MASK", "." ]

[ "nvptx" ]

nvptx3

nvptx_emit_joining

nvptx

GPU

GCC

23,496

67

1

[]

[ "<s>", "static", "bool", "is_costly_group", "(", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ")", "{", "int", "i", ";", "rtx", "link", ";", "int", "cost", ";", "int", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "for", "(", "i", "=", ...

[ "Return", "true", "if", "it", "is", "recommended", "to", "keep", "NEXT_INSN", "``", "far", "''", "(", "in", "a", "separate", "dispatch", "group", ")", "from", "the", "insns", "in", "GROUP_INSNS", ".", "Return", "false", "otherwise", "." ]

[ "rs6000", "0", "0", "1", "0", "0" ]

rs60003

is_costly_group

rs6000

CPU

GCC

23,497

133

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "PowerPC", "PPC", "PPC::NOP" ]

PPCInstrInfo8

insertNoop

PowerPC

CPU

LLVM

23,498

54

1

[]

[ "<s>", "static", "bool", "isSigned", "(", "Kind", "Cmp", ")", "{", "return", "(", "Cmp", "&", "(", "L", "|", "G", ")", "&&", "!", "(", "Cmp", "&", "U", ")", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "all", "source", "operands", "of", "the", "recurrence", "are", "SExtInsts", "." ]

[ "Hexagon" ]

HexagonHardwareLoops1

isSigned

Hexagon

DSP

LLVM

23,499

27

1

[]