docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"******** \"", "\" : \"", "\"********\\n\"", "4", "4", "0" ]	X86CmovConversion	runOnMachineFunction	X86	CPU	LLVM	23,300	357	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SystemZ", "SystemZ", "1", "0" ]	SystemZISelLowering (2)2	getConstraintType	SystemZ	CPU	LLVM	23,301	103	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo5	storeRegToStackSlot	ARC	MPU	LLVM	23,302	202	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "get...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "R600", "SI", "SI", "SI" ]	SIISelLowering102	PostISelFolding	R600	GPU	LLVM	23,303	75	1	[]
[ "<s>", "bool", "RISCVExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVExpandPseudoInsts	runOnMachineFunction	RISCV	CPU	LLVM	23,304	54	1	[]
[ "<s>", "AArch64DCFunction", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "AArch64DCFunction", "&", ">", "(", "DCBasicBlock", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]	[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64DCBasicBlock	getParent	AArch64	CPU	LLVM	23,305	21	1	[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "bool", "isPPC64", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "...	[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine26	createMCAsmInfo	PowerPC	CPU	LLVM	23,306	60	1	[]
[ "<s>", "int", "rbt_insert", "(", "struct", "rbt_strings", "", "t", ",", "char", "", "str", ")", "{", "struct", "rbt_string_node", "", "curr", "=", "t", "->", "rbt_root", ";", "struct", "rbt_string_node", "", "trail", "=", "t", "->", "rbt_nil", ";", ...	[ "Insert", "STR", "into", "the", "tree", ",", "returning", "1", "for", "success", "and", "0", "if", "STR", "already", "appears", "in", "the", "tree", "." ]	[ "rs6000", "0", "0", "0", "0", "1" ]	rbtree	rbt_insert	rs6000	CPU	GCC	23,307	434	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]	RISCVISelLowering11	isDesirableToCommuteWithShift	RISCV	CPU	LLVM	23,308	229	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "isPreLd", "(", "MI", ")", "\|\|", "isPreSt", "(", "MI", ")", ";", "}", "</s>" ]	[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "load/store", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo105	isPreLdSt	AArch64	CPU	LLVM	23,309	23	1	[]
[ "<s>", "static", "machine_mode", "loongarch_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ...	[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...	[ "loongarch" ]	loongarch	loongarch_promote_function_mode	loongarch	CPU	GCC	23,310	67	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget	classifyGlobalFunctionReference	X86	CPU	LLVM	23,311	183	1	[]
[ "<s>", "static", "tree", "ix86_handle_tm_regparm_attribute", "(", "tree", "", "node", ",", "tree", ",", "tree", ",", "int", "flags", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "alt", ";", "*", "no_add_attrs", "=", "true", ";", "if", "(", "TARGE...	[ "The", "transactional", "memory", "builtins", "are", "implicitly", "regparm", "or", "fastcall", "depending", "on", "the", "ABI", ".", "Override", "the", "generic", "do-nothing", "attribute", "that", "these", "builtins", "were", "declared", "with", ",", "and", "r...	[ "i386", "0", "\"fastcall\"", "2", "\"regparm\"" ]	i386-options	ix86_handle_tm_regparm_attribute	i386	CPU	GCC	23,312	101	1	[]
[ "<s>", "void", "SITargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "AMDGPU", "SI", "MVT::i64" ]	SIISelLowering10	LowerAsmOperandForConstraint	AMDGPU	GPU	LLVM	23,313	112	1	[]
[ "<s>", "const", "char", "", "output_ubranch", "(", "rtx", "dest", ",", "int", "label", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "char", "", "p", ";", "if", "(", "TARGET_V...	[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]	[ "sparc", "64", "260000", "260000", "\"ba%,pt\\t%%xcc, \"", "\"b%\\t\"" ]	sparc3	output_ubranch	sparc	CPU	GCC	23,314	146	1	[]
[ "<s>", "const", "Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Z80", "Z80" ]	Z80Subtarget1	getRegisterInfo	Z80	MPU	LLVM	23,315	20	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"XCore Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "XCore", "\"XCore Assembly Printer\"" ]	XCoreAsmPrinter (2)	getPassName	XCore	MPU	LLVM	23,316	13	1	[]
[ "<s>", "static", "machine_mode", "rs6000_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "TARGET_FLOAT128_TYPE", ")", "{", "if", "(", "suffix", "==", "'q'", "\|\|", "suffix", "==", "'Q'", ")", "return", "(", "FLOAT128_IEEE_P", "(", "TFmode", ")...	[ "Target", "hook", "for", "c_mode_for_suffix", "." ]	[ "rs6000" ]	rs6000	rs6000_c_mode_for_suffix	rs6000	CPU	GCC	23,317	40	1	[]
[ "<s>", "static", "void", "loongarch_print_operand_reloc", "(", "FILE", "", "file", ",", "rtx", "op", ",", "bool", "hi64_part", ",", "bool", "hi_reloc", ")", "{", "const", "char", "", "reloc", ";", "enum", "loongarch_symbol_type", "symbol_type", "=", "loongar...	[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]	[ "loongarch", "\"%pc64_hi12\"", "\"%pc64_lo20\"", "\"%pc_hi20\"", "\"%pc_lo12\"", "\"%got64_pc_hi12\"", "\"%got64_pc_lo20\"", "\"%got_pc_hi20\"", "\"%got_pc_lo12\"", "\"%ie64_pc_hi12\"", "\"%ie64_pc_lo20\"", "\"%ie_pc_hi20\"", "\"%ie_pc_lo12\"", "\"%le64_hi12\"", "\"%le64_lo20\"", "\"%l...	loongarch1	loongarch_print_operand_reloc	loongarch	CPU	GCC	23,318	300	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"KudeyarISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Kudeyar", "\"KudeyarISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	KudeyarISelDAGToDAG	dump	Kudeyar	CPU	LLVM	23,319	173	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";", "if", "...	[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	shouldFoldConstantShiftPairToMask	ARM	CPU	LLVM	23,320	40	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering48	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	23,321	97	1	[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "NVPTX", "NVPTX", "ISD::OutputArg", "20", "0", "0", "0", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "NVPTXISD::StoreRetval", "NVPTXISD::MoveToRetval", "MVT::Other", "MVT::i32", "8", "8", "NVPTXISD::RET_FLAG", "MVT::Other" ]	NVPTXISelLowering73	LowerReturn	NVPTX	GPU	LLVM	23,322	286	1	[]
[ "<s>", "static", "void", "write_worker_buffer", "(", "FILE", "", "file", ",", "rtx", "sym", ",", "unsigned", "align", ",", "unsigned", "size", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "sym", ",", "0", ")", ";", "write_var_marker", "("...	[ "Emit", "a", "declaration", "for", "a", "worker-level", "buffer", "in", ".shared", "memory", "." ]	[ "nvptx", "0", "\".shared .align %d .u8 %s[%d];\\n\"" ]	nvptx3	write_worker_buffer	nvptx	GPU	GCC	23,323	55	1	[]
[ "<s>", "bool", "X86CondBrFoldingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "three...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86CondBrFolding	runOnMachineFunction	X86	CPU	LLVM	23,324	78	1	[]
[ "<s>", "int", "rbt_find", "(", "struct", "rbt_strings", "", "t", ",", "char", "", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", ...	[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]	[ "rs6000", "0", "0", "1", "0" ]	rbtree	rbt_find	rs6000	CPU	GCC	23,325	77	1	[]
[ "<s>", "void", "pass_shorten_memrefs", "::", "transform", "(", "regno_map", "", "m", ",", "basic_block", "bb", ")", "{", "rtx_insn", "", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ...	[ "Convert", "BASE", "+", "LARGE_OFFSET", "to", "NEW_BASE", "+", "SMALL_OFFSET", "for", "each", "load/store", "with", "a", "base", "reg", "referenced", "at", "least", "4", "times", "." ]	[ "riscv", "0", "2", "0", "0", "1", "1", "3", "0", "0", "0" ]	riscv-shorten-memrefs	transform	riscv	CPU	GCC	23,326	274	1	[]
[ "<s>", "bool", "AlphaRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Alpha", "Alpha" ]	AlphaRegisterInfo	hasFP	Alpha	MPU	LLVM	23,327	31	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo110	storeRegToStackSlot	AMDGPU	GPU	LLVM	23,328	394	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering110	getOptimalMemOpType	AArch64	CPU	LLVM	23,329	212	1	[]
[ "<s>", "void", "P2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "P2", "P2", "0", "MVT::i32", "P2::WRLONGri", "\"Cannot store this register into a stack slot!\"", "\">> store reg \"", "\" to stack frame index \"", "\"\\n\"" ]	P2InstrInfo	storeRegToStackSlot	P2	MPU	LLVM	23,330	203	1	[]
[ "<s>", "static", "tree", "lookup_sve_type_attribute", "(", "const_tree", "type", ")", "{", "if", "(", "type", "==", "error_mark_node", ")", "return", "NULL_TREE", ";", "return", "lookup_attribute", "(", "\"SVE type\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", "...	[ "If", "TYPE", "is", "an", "ABI-defined", "SVE", "type", ",", "return", "its", "attribute", "descriptor", ",", "otherwise", "return", "null", "." ]	[ "aarch64", "\"SVE type\"" ]	aarch64-sve-builtins	lookup_sve_type_attribute	aarch64	CPU	GCC	23,331	29	1	[]
[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386" ]	i3861	ix86_setup_incoming_varargs	i386	CPU	GCC	23,332	108	1	[]
[ "<s>", "const", "char", "*", "mcore_output_bseti", "(", "rtx", "dst", ",", "int", "mask", ")", "{", "rtx", "out_operands", "[", "2", "]", ";", "int", "bit", ";", "out_operands", "[", "0", "]", "=", "dst", ";", "for", "(", "bit", "=", "0", ";", "b...	[ "Output", "a", "series", "of", "bseti", "'s", "corresponding", "to", "mask", "." ]	[ "mcore", "2", "0", "0", "32", "0x1", "0x1", "1", "\"bseti\\t%0,%1\"", "1", "\"\"" ]	mcore	mcore_output_bseti	mcore	MPU	GCC	23,333	80	1	[]
[ "<s>", "void", "HexagonDCE", "::", "removeOperand", "(", "NodeAddr", "<", "InstrNode", "", ">", "IA", ",", "unsigned", "OpNum", ")", "{", "MachineInstr", "", "MI", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCod...	[ "Erase", "an", "operand", "from", "an", "instruction", ",", "leaving", "it", "with", "one", "fewer", "operand", "than", "it", "started", "with", "." ]	[ "Hexagon", "Hexagon", "0", "\"Invalid operand\"", "1" ]	HexagonRDFOpt10	removeOperand	Hexagon	DSP	LLVM	23,334	238	1	[]
[ "<s>", "bool", "WebAssemblyCFGSort", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** CFG Sorting ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** CFG Sorting ******\\n\"", "\"******** Function: \"", "WebAssembly" ]	WebAssemblyCFGSort	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	23,335	88	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1" ]	X86FrameLowering (2)3	spillCalleeSavedRegisters	X86	CPU	LLVM	23,336	401	1	[]
[ "<s>", "void", "execute_tag_collision_avoidance", "(", ")", "{", "struct", "loop", "*", "loop", ";", "df_set_flags", "(", "DF_RD_PRUNE_DEAD_DEFS", ")", ";", "df_chain_add_problem", "(", "DF_UD_CHAIN", ")", ";", "df_compute_regs_ever_live", "(", "true", ")", ";", "...	[ "Tag", "collision", "avoidance", "pass", "for", "Falkor", ".", "The", "pass", "runs", "in", "two", "phases", "for", "each", "loop", ";", "the", "first", "phase", "collects", "all", "loads", "that", "we", "consider", "as", "interesting", "for", "renaming", ...	[ "aarch64", "512", "\"Loop %d: Completed rename.\\n\"" ]	falkor-tag-collision-avoidance	execute_tag_collision_avoidance	aarch64	CPU	GCC	23,337	145	1	[]
[ "<s>", "int", "cpat_const_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "{", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "x", ",", "mode", ")", ";", "return", "c", "==", "...	[ "Return", "TRUE", "if", "x", "is", "a", "CONST_INT", ",", "CONST_DOUBLE", "or", "CONST_VECTOR", "that", "can", "be", "generated", "using", "the", "cbd", ",", "chd", ",", "cwd", "or", "cdd", "instruction", "." ]	[ "spu", "0" ]	spu	cpat_const_p	spu	MPU	GCC	23,338	39	1	[]
[ "<s>", "static", "bool", "s390_lra_p", "(", "void", ")", "{", "return", "s390_lra_flag", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]	[ "s390" ]	s390	s390_lra_p	s390	MPU	GCC	23,339	11	1	[]
[ "<s>", "void", "Z80InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Z80", "Z80" ]	Z80InstPrinter1	printInst	Z80	MPU	LLVM	23,340	38	1	[]
[ "<s>", "bool", "MOSStaticStackAlloc", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "MachineModuleInfo", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "bool", "Changed", "=", "fals...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "MOS", "MOS", "MOS", "MOS", "\"Found static stack for \"", "\"\\n\"", "\"Size \"", "\"\\n\"", "\"_sstk\"", "\"Allocated: \"", "\"\\n\"", "MOS", "MOS" ]	MOSStaticStackAlloc	runOnModule	MOS	MPU	LLVM	23,341	294	1	[]
[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "SystemZ", "SystemZ", "\"Unexpected constraint code\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only" ]	SystemZISelDAGToDAG1	SelectInlineAsmMemoryOperand	SystemZ	CPU	LLVM	23,342	89	1	[]
[ "<s>", "static", "bool", "loongarch_classify_address", "(", "struct", "loongarch_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "loongarch", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1" ]	loongarch1	loongarch_classify_address	loongarch	CPU	GCC	23,343	307	1	[]
[ "<s>", "void", "LinearizedRegion", "::", "setEntry", "(", "MachineBasicBlock", "*", "NewEntry", ")", "{", "Entry", "=", "NewEntry", ";", "}", "</s>" ]	[ "Set", "EntryBlock", "as", "the", "entry", "VPBlockBase", "of", "this", "VPRegionBlock", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	setEntry	AMDGPU	GPU	LLVM	23,344	15	1	[]
[ "<s>", "outliner", "::", "InstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(", "MI", ".", "isD...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]	X86InstrInfo (2)3	getOutliningType	X86	CPU	LLVM	23,345	298	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering (2)	getOptimalMemOpType	X86	CPU	LLVM	23,346	220	1	[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...	R600OptimizeVectorRegisters23	runOnMachineFunction	AMDGPU	GPU	LLVM	23,347	421	1	[]
[ "<s>", "enum", "reg_class", "nds32_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", ">=", "0", "&&", "regno", "<=", "7", ")", "return", "LOW_REGS", ";", "else", "if", "(", "regno", ">=", "8", "&&", "regno", "<=", "11", ")", "retur...	[ "Register", "Classes", "." ]	[ "nds32", "0", "7", "8", "11", "12", "14", "15", "16", "19", "20", "31", "32", "33", "34", "97" ]	nds32	nds32_regno_reg_class	nds32	CPU	GCC	23,348	122	1	[]
[ "<s>", "static", "bool", "aarch64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "unsigned", "int", "from_flags", "=", "aarch64_classify_vector_mode", "(", "from", ")", ";", "unsigned", "int", "to_flags"...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "aarch64", "128u", "128", "128" ]	aarch64	aarch64_can_change_mode_class	aarch64	CPU	GCC	23,349	223	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isHighLatencyDef", "(", "int", "Opc", ")", "const", "{", "return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "\|\|", "isMTBUF", "(", "Opc", ")", "\|\|", "isMIMG", "(", ...	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo11	isHighLatencyDef	AMDGPU	GPU	LLVM	23,350	43	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::"...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]	PPCRegisterInfo (2)3	hasReservedSpillSlot	PowerPC	CPU	LLVM	23,351	57	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]	SIInstrInfo (2)	legalizeOpWithMove	AMDGPU	GPU	LLVM	23,352	221	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo15	getCallPreservedMask	AArch64	CPU	LLVM	23,353	107	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]	PPCFastISel (2)	fastSelectInstruction	PowerPC	CPU	LLVM	23,354	241	1	[]
[ "<s>", "static", "void", "nvptx_file_end", "(", "void", ")", "{", "hash_table", "<", "tree_hasher", ">", "::", "iterator", "iter", ";", "tree", "decl", ";", "FOR_EACH_HASH_TABLE_ELEMENT", "(", "*", "needed_fndecls_htab", ",", "decl", ",", "tree", ",", "iter", ...	[ "Write", "out", "the", "function", "declarations", "we", "'ve", "collected", "." ]	[ "nvptx" ]	nvptx2	nvptx_file_end	nvptx	GPU	GCC	23,355	52	1	[]
[ "<s>", "static", "tree", "arm_handle_notshared_attribute", "(", "tree", "", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "d...	[ "Handle", "the", "``", "notshared", "''", "attribute", ".", "This", "attribute", "is", "another", "way", "of", "requesting", "hidden", "visibility", ".", "ARM", "'s", "compiler", "supports", "``", "__declspec", "(", "notshared", ")", "''", ";", "we", "suppor...	[ "arm", "1" ]	arm	arm_handle_notshared_attribute	arm	CPU	GCC	23,356	63	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "MachineMemOperand", "::", "Flags", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableMachineMemOperandTargetFlags", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", ...	[ "Return", "an", "array", "that", "contains", "the", "MMO", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "\"aarch64-suppress-pair\"", "\"aarch64-strided-access\"" ]	AArch64InstrInfo (2)	getSerializableMachineMemOperandTargetFlags	AArch64	CPU	LLVM	23,357	60	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "ParseDirectiveWord", "(", "2", ",", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "PowerPC", "PPC", "\".word\"", "2", "\".llong\"", "8", "\".tc\"", "PPC", "8", "4", "\".machine\"", "\".abiversion\"", "\".localentry\"" ]	PPCAsmParser15	ParseDirective	PowerPC	CPU	LLVM	23,358	121	1	[]
[ "<s>", "static", "bool", "isValidOffset", "(", "RISCVAddressingMode", "::", "OffRange", "OffR", ",", "int64_t", "Val", ")", "{", "assert", "(", "selectOffset", "(", "OffR", ",", "Val", ")", "&&", "\"Invalid displacement\"", ")", ";", "switch", "(", "OffR", "...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "RISCV", "RISCVAddressingMode::OffRange", "\"Invalid displacement\"", "RISCVAddressingMode::Off12Only", "\"Unhandled displacement range\"" ]	RISCVISelDAGToDAG (2)	isValidOffset	RISCV	CPU	LLVM	23,359	45	1	[]
[ "<s>", "BitVector", "AVRRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AVR", "::", "R0", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AVR", "AVR", "AVR::R0", "AVR::R1", "AVR::R1R0", "AVR::SPL", "AVR::SPH", "AVR::SP", "AVR", "AVR::R2", "AVR::R17", "AVR::R3R2", "AVR::R18R17", "AVR::R28", "AVR::R29", "AVR::R29R28" ]	AVRRegisterInfo8	getReservedRegs	AVR	MPU	LLVM	23,360	172	1	[]
[ "<s>", "void", "mn10300_override_options", "(", "void", ")", "{", "if", "(", "TARGET_AM33", ")", "target_flags", "&=", "~", "MASK_MULT_BUG", ";", "}", "</s>" ]	[ "Implement", "OVERRIDE_OPTIONS", "." ]	[ "mn10300" ]	mn103003	mn10300_override_options	mn10300	MPU	GCC	23,361	16	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplici...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "16", "64", "512", "MVT::v64i8", "MVT::v16i32", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering101	getOptimalMemOpType	X86	CPU	LLVM	23,362	279	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ",",...	[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]	[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]	arm4	arm_evpc_neon_vuzp	arm	CPU	GCC	23,363	338	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "RISCV", "RISCV", "RISCVISD::SplitF64", "0", "RISCVISD::BuildPairF64", "0", "1", "ISD::FNEG", "ISD::FABS", "RISCVISD::SplitF64", "MVT::i32", "MVT::i32", "0", "0", "1", "32", "ISD::FNEG", "ISD::XOR", "MVT::i32", "MVT::i32", "ISD::FABS", "ISD::AND", "MVT::i32", "MVT::i32"...	RISCVISelLowering26	PerformDAGCombine	RISCV	CPU	LLVM	23,364	430	1	[]
[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]	AArch64Subtarget52	ClassifyGlobalReference	AArch64	CPU	LLVM	23,365	103	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AMDGPU", "SI", "0", "0", "SI", "SI", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]	SIFrameLowering13	eliminateCallFramePseudoInstr	AMDGPU	GPU	LLVM	23,366	273	1	[]
[ "<s>", "SMLoc", "getOffsetOfLoc", "(", ")", "const", "{", "return", "OffsetOfLoc", ";", "}", "</s>" ]	[ "getOffsetOfLoc", "-", "Get", "the", "location", "of", "the", "offset", "operator", "." ]	[ "X86" ]	X86AsmParser (2)2	getOffsetOfLoc	X86	CPU	LLVM	23,367	10	1	[]
[ "<s>", "virtual", "const", "TOYInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "TOY", "TOY" ]	TOYTargetMachine	getInstrInfo	TOY	CPU	LLVM	23,368	14	1	[]
[ "<s>", "void", "XCoreTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "XCore", "XCore", "\"Don't know how to custom expand this!\"", "ISD::ADD", "ISD::SUB" ]	XCoreISelLowering15	ReplaceNodeResults	XCore	MPU	LLVM	23,369	66	1	[]
[ "<s>", "bool", "TeakTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Teak", "Teak", "ISD::OutputArg", "16", "Teak", "0" ]	TeakISelLowering	CanLowerReturn	Teak	DSP	LLVM	23,370	93	1	[]
[ "<s>", "rtx", "msp430_return_addr_rtx", "(", "int", "count", ")", "{", "int", "ra_size", ";", "if", "(", "count", ")", "return", "NULL_RTX", ";", "ra_size", "=", "TARGET_LARGE", "?", "4", ":", "2", ";", "if", "(", "crtl", "->", "args", ".", "pretend_ar...	[ "Frame", "stuff", "." ]	[ "msp430", "4", "2", "2" ]	msp430	msp430_return_addr_rtx	msp430	MPU	GCC	23,371	57	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "5", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "AArch64", "5" ]	AArch64RegisterInfo17	getCSRFirstUseCost	AArch64	CPU	LLVM	23,372	15	1	[]
[ "<s>", "MachineBasicBlock", "", "Z80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Z80", "Z80", "Z80::SELECT8", "Z80::SELECT16", "Z80::SHL8", "Z80::LSHR8", "Z80::ASHR8", "Z80::SHL16", "Z80::LSHR16", "Z80::ASHR16", "\"Invalid Custom Inserter Instruction\"" ]	Z80ISelLowering (2)	EmitInstrWithCustomInserter	Z80	MPU	LLVM	23,373	95	1	[]
[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "any_type_float_p", "(", ")", ")", "re...	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	call_properties	riscv	CPU	GCC	23,374	39	1	[]
[ "<s>", "bool", "AArch64CondBrTuning", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Branch Tuning ******\\n\"", "\"******** Function: \"", "AArch64", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", "AArch64::CBNZX", "AArch64::TBZW", "AArch64::TBZX", "AArch64::TBNZW", "AArch64::TBNZX", "0" ]	AArch64CondBrTuning1	runOnMachineFunction	AArch64	CPU	LLVM	23,375	218	1	[]
[ "<s>", "void", "DLXFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "DLX", "DLX", "DLX", "DLX", "4", "4", "4", "4", "4", "4" ]	DLXFrameLowering	determineCalleeSaves	DLX	CPU	LLVM	23,376	129	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyLateEHPrepare17	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	23,377	107	1	[]
[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ",", ...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "0", "1", "2", "3", "1" ]	aarch645	aarch64_expand_compare_and_swap	aarch64	CPU	GCC	23,378	403	1	[]
[ "<s>", "void", "M88kPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackA...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "M88k", "M88k" ]	M88kPreLegalizerCombiner	getAnalysisUsage	M88k	MPU	LLVM	23,379	93	1	[]
[ "<s>", "bool", "Z80InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "Z80", "Z80" ]	Z80InstrInfo2	isUnpredicatedTerminator	Z80	MPU	LLVM	23,380	62	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "NODE_NAME_CASE", "(", "MAD", ")", ";", "NODE_NAME_CASE", "("...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "R600", "0" ]	AMDGPUISelLowering55	getTargetNodeName	R600	GPU	LLVM	23,381	102	1	[]
[ "<s>", "static", "int", "spu_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "{", "rtx", "set", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_blockage", "\|\|...	[ "INSN", "is", "dependent", "on", "DEP_INSN", "." ]	[ "spu", "0", "0", "0", "0", "8", "2", "0", "2", "2", "20", "3" ]	spu	spu_sched_adjust_cost	spu	MPU	GCC	23,382	270	1	[]
[ "<s>", "static", "enum", "arm_pcs", "arm_get_pcs_model", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "bool", "user_convention", "=", "false", ";", "enum", "arm_pcs", "user_pcs", "=", "arm_pcs_default", ";", "tree", "attr", ";", "gcc_assert", ...	[ "Get", "the", "PCS", "variant", "to", "use", "for", "this", "call", ".", "TYPE", "is", "the", "function", "'s", "type", "specification", ",", "DECL", "is", "the", "specific", "declartion", ".", "DECL", "may", "be", "null", "if", "the", "call", "could", ...	[ "arm", "\"pcs\"", "\"non-AAPCS derived PCS variant\"", "\"variadic functions must use the base AAPCS variant\"", "\"PCS variant\"" ]	arm4	arm_get_pcs_model	arm	CPU	GCC	23,383	175	1	[]
[ "<s>", "SDValue", "PTXSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "PTX", "PTX", "\"memset lowering not implemented for PTX yet\"" ]	PTXSelectionDAGInfo	EmitTargetCodeForMemset	PTX	GPU	LLVM	23,384	41	1	[]
[ "<s>", "static", "bool", "tail_agnostic_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "extract_insn_cached", "(", "rinsn", ")", ";", "int", "ta", "=", "get_attr_ta", "(", "rinsn", ")", ";", "return", "ta", "==", "INVALID_ATTRIBUTE", "?", "get_default_ta", "("...	[ "Helper", "function", "to", "get", "TA", "operand", "." ]	[ "riscv" ]	riscv-vsetvl	tail_agnostic_p	riscv	CPU	GCC	23,385	37	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "isPositionIndependent", "(", ")", "&&", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";", "return"...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	getJumpTableEncoding	X86	CPU	LLVM	23,386	33	1	[]
[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "0" ]	X86FastISel20	tryToFoldLoadIntoMI	X86	CPU	LLVM	23,387	308	1	[]
[ "<s>", "void", "split_quadword_operands", "(", "rtx", "", "operands", ",", "rtx", "", "low", ",", "int", "n", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "low", "[", "0", "]", "=", "low", "[", "1", "]", "=", "low", "[", "2", "]", "=", "0", ...	[ "This", "is", "like", "nonimmediate_operand", "with", "a", "restriction", "on", "the", "type", "of", "MEM", "." ]	[ "vax", "0", "1", "2", "0", "0", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0" ]	vax3	split_quadword_operands	vax	CPU	GCC	23,388	208	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", ".", ...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "Hexagon", "Hexagon", "1", "8", "2", "MVT::i1", "2", "MVT::i1" ]	HexagonISelLowering103	getPreferredVectorAction	Hexagon	DSP	LLVM	23,389	168	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0", ";", "for", "(", "auto", "&", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "0", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo12	getUnrollingPreferences	SystemZ	CPU	LLVM	23,390	266	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine16	addIRTranslator	RISCV	CPU	LLVM	23,391	19	1	[]
[ "<s>", "TargetRegisterClass", "*", "TMS320C64XLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "ST", "->", "enableClusterAssignment", "(", ")", ")", "return", "TMS320C64X", "::", "GPRegsRegisterClass", ";", "else", "return", "TM...	[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X::GPRegsRegisterClass", "TMS320C64X::ARegsRegisterClass" ]	TMS320C64XLowering	getRegClassFor	TMS320C64X	VLIW	LLVM	23,392	31	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "riscv_first_stack_step", "(", "struct", "riscv_frame_info", "*", "frame", ")", "{", "if", "(", "SMALL_OPERAND", "(", "frame", "->", "total_size", ")", ")", "return", "frame", "->", "total_size", ";", "HOST_WIDE_INT", "min_first_s...	[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "...	[ "riscv", "2", "8", "2", "0" ]	riscv	riscv_first_stack_step	riscv	CPU	GCC	23,393	145	1	[]
[ "<s>", "bool", "Error", "(", "const", "StringRef", "&", "msg", ",", "const", "AsmToken", "&", "tok", ")", "{", "return", "Parser", ".", "Error", "(", "tok", ".", "getLoc", "(", ")", ",", "msg", "+", "tok", ".", "getString", "(", ")", ")", ";", "}...	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "WebAssembly" ]	WebAssemblyAsmParser12	Error	WebAssembly	Virtual ISA	LLVM	23,394	35	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", ")"...	[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]	[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]	arm6	arm_evpc_neon_vrev	arm	CPU	GCC	23,395	351	1	[]
[ "<s>", "bool", "PTXInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "!", "isPredicated", "(", "MI", ")", "&&", "MI", "->", "isTerminator", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "PTX", "PTX" ]	PTXInstrInfo3	isUnpredicatedTerminator	PTX	GPU	LLVM	23,396	26	1	[]
[ "<s>", "void", "TeakMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Teak", "Teak" ]	TeakMCInstLower	Initialize	Teak	DSP	LLVM	23,397	23	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "Directive", "=", "Subtarget", ".", "getMcpu", "(", ")", ";", "unsigned", "Opcode", ";", ...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "PowerPC", "PPC", "PPC::NOP", "PPC::MCPU_PWR6", "PPC::NOP_GT_PWR6", "PPC::MCPU_PWR7", "PPC::NOP_GT_PWR7", "PPC::MCPU_PWR8", "PPC::NOP_GT_PWR7", "PPC::MCPU_PWR9", "PPC::NOP_GT_PWR7" ]	PPCInstrInfo31	insertNoop	PowerPC	CPU	LLVM	23,398	114	1	[]
[ "<s>", "void", "tilegx_expand_movmisalign", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", "[", "...	[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]	[ "tilegx", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0" ]	tilegx	tilegx_expand_movmisalign	tilegx	VLIW	GCC	23,399	158	1	[]

[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"********** \"", "\" : \"", "\"**********\\n\"", "4", "4", "0" ]

X86CmovConversion

runOnMachineFunction

X86

CPU

LLVM

23,300

357

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintType", "SystemZTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SystemZ", "SystemZ", "1", "0" ]

SystemZISelLowering (2)2

getConstraintType

SystemZ

CPU

LLVM

23,301

103

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo5

storeRegToStackSlot

ARC

MPU

LLVM

23,302

202

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "get...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "R600", "SI", "SI", "SI" ]

SIISelLowering102

PostISelFolding

R600

GPU

LLVM

23,303

75

1

[]

[ "<s>", "bool", "RISCVExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVExpandPseudoInsts

runOnMachineFunction

RISCV

CPU

LLVM

23,304

54

1

[]

[ "<s>", "AArch64DCFunction", "&", "getParent", "(", ")", "{", "return", "static_cast", "<", "AArch64DCFunction", "&", ">", "(", "DCBasicBlock", "::", "getParent", "(", ")", ")", ";", "}", "</s>" ]

[ "getParent", "-", "Return", "the", "last", "analyzed", "interval", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64DCBasicBlock

getParent

AArch64

CPU

LLVM

23,305

21

1

[]

[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "bool", "isPPC64", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "...

[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine26

createMCAsmInfo

PowerPC

CPU

LLVM

23,306

60

1

[]

[ "<s>", "int", "rbt_insert", "(", "struct", "rbt_strings", "*", "t", ",", "char", "*", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "struct", "rbt_string_node", "*", "trail", "=", "t", "->", "rbt_nil", ";", ...

[ "Insert", "STR", "into", "the", "tree", ",", "returning", "1", "for", "success", "and", "0", "if", "STR", "already", "appears", "in", "the", "tree", "." ]

[ "rs6000", "0", "0", "0", "0", "1" ]

rbtree

rbt_insert

rs6000

CPU

GCC

23,307

434

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]

RISCVISelLowering11

isDesirableToCommuteWithShift

RISCV

CPU

LLVM

23,308

229

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "isPreLd", "(", "MI", ")", "||", "isPreSt", "(", "MI", ")", ";", "}", "</s>" ]

[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "load/store", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo105

isPreLdSt

AArch64

CPU

LLVM

23,309

23

1

[]

[ "<s>", "static", "machine_mode", "loongarch_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ...

[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...

[ "loongarch" ]

loongarch

loongarch_promote_function_mode

loongarch

CPU

GCC

23,310

67

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget

classifyGlobalFunctionReference

X86

CPU

LLVM

23,311

183

1

[]

[ "<s>", "static", "tree", "ix86_handle_tm_regparm_attribute", "(", "tree", "*", "node", ",", "tree", ",", "tree", ",", "int", "flags", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "alt", ";", "*", "no_add_attrs", "=", "true", ";", "if", "(", "TARGE...

[ "The", "transactional", "memory", "builtins", "are", "implicitly", "regparm", "or", "fastcall", "depending", "on", "the", "ABI", ".", "Override", "the", "generic", "do-nothing", "attribute", "that", "these", "builtins", "were", "declared", "with", ",", "and", "r...

[ "i386", "0", "\"fastcall\"", "2", "\"regparm\"" ]

i386-options

ix86_handle_tm_regparm_attribute

i386

CPU

GCC

23,312

101

1

[]

[ "<s>", "void", "SITargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "AMDGPU", "SI", "MVT::i64" ]

SIISelLowering10

LowerAsmOperandForConstraint

AMDGPU

GPU

LLVM

23,313

112

1

[]

[ "<s>", "const", "char", "*", "output_ubranch", "(", "rtx", "dest", ",", "int", "label", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "bool", "v9_form", "=", "false", ";", "char", "*", "p", ";", "if", "(", "TARGET_V...

[ "Output", "an", "unconditional", "branch", "to", "LABEL", ".", "INSN", "is", "the", "instruction", "." ]

[ "sparc", "64", "260000", "260000", "\"ba%*,pt\\t%%xcc, \"", "\"b%*\\t\"" ]

sparc3

output_ubranch

sparc

CPU

GCC

23,314

146

1

[]

[ "<s>", "const", "Z80RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Z80", "Z80" ]

Z80Subtarget1

getRegisterInfo

Z80

MPU

LLVM

23,315

20

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"XCore Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "XCore", "\"XCore Assembly Printer\"" ]

XCoreAsmPrinter (2)

getPassName

XCore

MPU

LLVM

23,316

13

1

[]

[ "<s>", "static", "machine_mode", "rs6000_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "TARGET_FLOAT128_TYPE", ")", "{", "if", "(", "suffix", "==", "'q'", "||", "suffix", "==", "'Q'", ")", "return", "(", "FLOAT128_IEEE_P", "(", "TFmode", ")...

[ "Target", "hook", "for", "c_mode_for_suffix", "." ]

[ "rs6000" ]

rs6000

rs6000_c_mode_for_suffix

rs6000

CPU

GCC

23,317

40

1

[]

[ "<s>", "static", "void", "loongarch_print_operand_reloc", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "bool", "hi64_part", ",", "bool", "hi_reloc", ")", "{", "const", "char", "*", "reloc", ";", "enum", "loongarch_symbol_type", "symbol_type", "=", "loongar...

[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]

[ "loongarch", "\"%pc64_hi12\"", "\"%pc64_lo20\"", "\"%pc_hi20\"", "\"%pc_lo12\"", "\"%got64_pc_hi12\"", "\"%got64_pc_lo20\"", "\"%got_pc_hi20\"", "\"%got_pc_lo12\"", "\"%ie64_pc_hi12\"", "\"%ie64_pc_lo20\"", "\"%ie_pc_hi20\"", "\"%ie_pc_lo12\"", "\"%le64_hi12\"", "\"%le64_lo20\"", "\"%l...

loongarch1

loongarch_print_operand_reloc

loongarch

CPU

GCC

23,318

300

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"KudeyarISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Kudeyar", "\"KudeyarISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

KudeyarISelDAGToDAG

dump

Kudeyar

CPU

LLVM

23,319

173

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "true", ";", "if", "...

[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

shouldFoldConstantShiftPairToMask

ARM

CPU

LLVM

23,320

40

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering48

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

23,321

97

1

[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "NVPTX", "NVPTX", "ISD::OutputArg", "20", "0", "0", "0", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "NVPTXISD::StoreRetval", "NVPTXISD::MoveToRetval", "MVT::Other", "MVT::i32", "8", "8", "NVPTXISD::RET_FLAG", "MVT::Other" ]

NVPTXISelLowering73

LowerReturn

NVPTX

GPU

LLVM

23,322

286

1

[]

[ "<s>", "static", "void", "write_worker_buffer", "(", "FILE", "*", "file", ",", "rtx", "sym", ",", "unsigned", "align", ",", "unsigned", "size", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "sym", ",", "0", ")", ";", "write_var_marker", "("...

[ "Emit", "a", "declaration", "for", "a", "worker-level", "buffer", "in", ".shared", "memory", "." ]

[ "nvptx", "0", "\".shared .align %d .u8 %s[%d];\\n\"" ]

nvptx3

write_worker_buffer

nvptx

GPU

GCC

23,323

55

1

[]

[ "<s>", "bool", "X86CondBrFoldingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "three...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86CondBrFolding

runOnMachineFunction

X86

CPU

LLVM

23,324

78

1

[]

[ "<s>", "int", "rbt_find", "(", "struct", "rbt_strings", "*", "t", ",", "char", "*", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", ...

[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]

[ "rs6000", "0", "0", "1", "0" ]

rbtree

rbt_find

rs6000

CPU

GCC

23,325

77

1

[]

[ "<s>", "void", "pass_shorten_memrefs", "::", "transform", "(", "regno_map", "*", "m", ",", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ...

[ "Convert", "BASE", "+", "LARGE_OFFSET", "to", "NEW_BASE", "+", "SMALL_OFFSET", "for", "each", "load/store", "with", "a", "base", "reg", "referenced", "at", "least", "4", "times", "." ]

[ "riscv", "0", "2", "0", "0", "1", "1", "3", "0", "0", "0" ]

riscv-shorten-memrefs

transform

riscv

CPU

GCC

23,326

274

1

[]

[ "<s>", "bool", "AlphaRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "hasVarSizedObjects", "(", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Alpha", "Alpha" ]

AlphaRegisterInfo

hasFP

Alpha

MPU

LLVM

23,327

31

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo110

storeRegToStackSlot

AMDGPU

GPU

LLVM

23,328

394

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering110

getOptimalMemOpType

AArch64

CPU

LLVM

23,329

212

1

[]

[ "<s>", "void", "P2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "P2", "P2", "0", "MVT::i32", "P2::WRLONGri", "\"Cannot store this register into a stack slot!\"", "\">> store reg \"", "\" to stack frame index \"", "\"\\n\"" ]

P2InstrInfo

storeRegToStackSlot

P2

MPU

LLVM

23,330

203

1

[]

[ "<s>", "static", "tree", "lookup_sve_type_attribute", "(", "const_tree", "type", ")", "{", "if", "(", "type", "==", "error_mark_node", ")", "return", "NULL_TREE", ";", "return", "lookup_attribute", "(", "\"SVE type\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", "...

[ "If", "TYPE", "is", "an", "ABI-defined", "SVE", "type", ",", "return", "its", "attribute", "descriptor", ",", "otherwise", "return", "null", "." ]

[ "aarch64", "\"SVE type\"" ]

aarch64-sve-builtins

lookup_sve_type_attribute

aarch64

CPU

GCC

23,331

29

1

[]

[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386" ]

i3861

ix86_setup_incoming_varargs

i386

CPU

GCC

23,332

108

1

[]

[ "<s>", "const", "char", "*", "mcore_output_bseti", "(", "rtx", "dst", ",", "int", "mask", ")", "{", "rtx", "out_operands", "[", "2", "]", ";", "int", "bit", ";", "out_operands", "[", "0", "]", "=", "dst", ";", "for", "(", "bit", "=", "0", ";", "b...

[ "Output", "a", "series", "of", "bseti", "'s", "corresponding", "to", "mask", "." ]

[ "mcore", "2", "0", "0", "32", "0x1", "0x1", "1", "\"bseti\\t%0,%1\"", "1", "\"\"" ]

mcore

mcore_output_bseti

mcore

MPU

GCC

23,333

80

1

[]

[ "<s>", "void", "HexagonDCE", "::", "removeOperand", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ",", "unsigned", "OpNum", ")", "{", "MachineInstr", "*", "MI", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCod...

[ "Erase", "an", "operand", "from", "an", "instruction", ",", "leaving", "it", "with", "one", "fewer", "operand", "than", "it", "started", "with", "." ]

[ "Hexagon", "Hexagon", "0", "\"Invalid operand\"", "1" ]

HexagonRDFOpt10

removeOperand

Hexagon

DSP

LLVM

23,334

238

1

[]

[ "<s>", "bool", "WebAssemblyCFGSort", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** CFG Sorting **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** CFG Sorting **********\\n\"", "\"********** Function: \"", "WebAssembly" ]

WebAssemblyCFGSort

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

23,335

88

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1" ]

X86FrameLowering (2)3

spillCalleeSavedRegisters

X86

CPU

LLVM

23,336

401

1

[]

[ "<s>", "void", "execute_tag_collision_avoidance", "(", ")", "{", "struct", "loop", "*", "loop", ";", "df_set_flags", "(", "DF_RD_PRUNE_DEAD_DEFS", ")", ";", "df_chain_add_problem", "(", "DF_UD_CHAIN", ")", ";", "df_compute_regs_ever_live", "(", "true", ")", ";", "...

[ "Tag", "collision", "avoidance", "pass", "for", "Falkor", ".", "The", "pass", "runs", "in", "two", "phases", "for", "each", "loop", ";", "the", "first", "phase", "collects", "all", "loads", "that", "we", "consider", "as", "interesting", "for", "renaming", ...

[ "aarch64", "512", "\"Loop %d: Completed rename.\\n\"" ]

falkor-tag-collision-avoidance

execute_tag_collision_avoidance

aarch64

CPU

GCC

23,337

145

1

[]

[ "<s>", "int", "cpat_const_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", ")", "{", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "x", ",", "mode", ")", ";", "return", "c", "==", "...

[ "Return", "TRUE", "if", "x", "is", "a", "CONST_INT", ",", "CONST_DOUBLE", "or", "CONST_VECTOR", "that", "can", "be", "generated", "using", "the", "cbd", ",", "chd", ",", "cwd", "or", "cdd", "instruction", "." ]

[ "spu", "0" ]

spu

cpat_const_p

spu

MPU

GCC

23,338

39

1

[]

[ "<s>", "static", "bool", "s390_lra_p", "(", "void", ")", "{", "return", "s390_lra_flag", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]

[ "s390" ]

s390

s390_lra_p

s390

MPU

GCC

23,339

11

1

[]

[ "<s>", "void", "Z80InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Z80", "Z80" ]

Z80InstPrinter1

printInst

Z80

MPU

LLVM

23,340

38

1

[]

[ "<s>", "bool", "MOSStaticStackAlloc", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "MachineModuleInfo", "&", "MMI", "=", "getAnalysis", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ".", "getMMI", "(", ")", ";", "bool", "Changed", "=", "fals...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "MOS", "MOS", "MOS", "MOS", "\"Found static stack for \"", "\"\\n\"", "\"Size \"", "\"\\n\"", "\"_sstk\"", "\"Allocated: \"", "\"\\n\"", "MOS", "MOS" ]

MOSStaticStackAlloc

runOnModule

MOS

MPU

LLVM

23,341

294

1

[]

[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "SystemZ", "SystemZ", "\"Unexpected constraint code\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only" ]

SystemZISelDAGToDAG1

SelectInlineAsmMemoryOperand

SystemZ

CPU

LLVM

23,342

89

1

[]

[ "<s>", "static", "bool", "loongarch_classify_address", "(", "struct", "loongarch_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "loongarch", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1" ]

loongarch1

loongarch_classify_address

loongarch

CPU

GCC

23,343

307

1

[]

[ "<s>", "void", "LinearizedRegion", "::", "setEntry", "(", "MachineBasicBlock", "*", "NewEntry", ")", "{", "Entry", "=", "NewEntry", ";", "}", "</s>" ]

[ "Set", "EntryBlock", "as", "the", "entry", "VPBlockBase", "of", "this", "VPRegionBlock", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

setEntry

AMDGPU

GPU

LLVM

23,344

15

1

[]

[ "<s>", "outliner", "::", "InstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MIT", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MIT", ";", "if", "(", "MI", ".", "isD...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]

X86InstrInfo (2)3

getOutliningType

X86

CPU

LLVM

23,345

298

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering (2)

getOptimalMemOpType

X86

CPU

LLVM

23,346

220

1

[]

[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "AMDGPU::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...

R600OptimizeVectorRegisters23

runOnMachineFunction

AMDGPU

GPU

LLVM

23,347

421

1

[]

[ "<s>", "enum", "reg_class", "nds32_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", ">=", "0", "&&", "regno", "<=", "7", ")", "return", "LOW_REGS", ";", "else", "if", "(", "regno", ">=", "8", "&&", "regno", "<=", "11", ")", "retur...

[ "Register", "Classes", "." ]

[ "nds32", "0", "7", "8", "11", "12", "14", "15", "16", "19", "20", "31", "32", "33", "34", "97" ]

nds32

nds32_regno_reg_class

nds32

CPU

GCC

23,348

122

1

[]

[ "<s>", "static", "bool", "aarch64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", ")", "{", "unsigned", "int", "from_flags", "=", "aarch64_classify_vector_mode", "(", "from", ")", ";", "unsigned", "int", "to_flags"...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "aarch64", "128u", "128", "128" ]

aarch64

aarch64_can_change_mode_class

aarch64

CPU

GCC

23,349

223

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isHighLatencyDef", "(", "int", "Opc", ")", "const", "{", "return", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "&&", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", "||", "isMIMG", "(", ...

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo11

isHighLatencyDef

AMDGPU

GPU

LLVM

23,350

43

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::"...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]

PPCRegisterInfo (2)3

hasReservedSpillSlot

PowerPC

CPU

LLVM

23,351

57

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "AMDGPU::S_MOV_B32", "AMDGPU::VReg_64RegClass", "AMDGPU::VReg_64RegClass", "AMDGPU::VGPR_32RegClass" ]

SIInstrInfo (2)

legalizeOpWithMove

AMDGPU

GPU

LLVM

23,352

221

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo15

getCallPreservedMask

AArch64

CPU

LLVM

23,353

107

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]

PPCFastISel (2)

fastSelectInstruction

PowerPC

CPU

LLVM

23,354

241

1

[]

[ "<s>", "static", "void", "nvptx_file_end", "(", "void", ")", "{", "hash_table", "<", "tree_hasher", ">", "::", "iterator", "iter", ";", "tree", "decl", ";", "FOR_EACH_HASH_TABLE_ELEMENT", "(", "*", "needed_fndecls_htab", ",", "decl", ",", "tree", ",", "iter", ...

[ "Write", "out", "the", "function", "declarations", "we", "'ve", "collected", "." ]

[ "nvptx" ]

nvptx2

nvptx_file_end

nvptx

GPU

GCC

23,355

52

1

[]

[ "<s>", "static", "tree", "arm_handle_notshared_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "d...

[ "Handle", "the", "``", "notshared", "''", "attribute", ".", "This", "attribute", "is", "another", "way", "of", "requesting", "hidden", "visibility", ".", "ARM", "'s", "compiler", "supports", "``", "__declspec", "(", "notshared", ")", "''", ";", "we", "suppor...

[ "arm", "1" ]

arm

arm_handle_notshared_attribute

arm

CPU

GCC

23,356

63

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "MachineMemOperand", "::", "Flags", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableMachineMemOperandTargetFlags", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", ...

[ "Return", "an", "array", "that", "contains", "the", "MMO", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "\"aarch64-suppress-pair\"", "\"aarch64-strided-access\"" ]

AArch64InstrInfo (2)

getSerializableMachineMemOperandTargetFlags

AArch64

CPU

LLVM

23,357

60

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "ParseDirectiveWord", "(", "2", ",", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "PowerPC", "PPC", "\".word\"", "2", "\".llong\"", "8", "\".tc\"", "PPC", "8", "4", "\".machine\"", "\".abiversion\"", "\".localentry\"" ]

PPCAsmParser15

ParseDirective

PowerPC

CPU

LLVM

23,358

121

1

[]

[ "<s>", "static", "bool", "isValidOffset", "(", "RISCVAddressingMode", "::", "OffRange", "OffR", ",", "int64_t", "Val", ")", "{", "assert", "(", "selectOffset", "(", "OffR", ",", "Val", ")", "&&", "\"Invalid displacement\"", ")", ";", "switch", "(", "OffR", "...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "RISCV", "RISCVAddressingMode::OffRange", "\"Invalid displacement\"", "RISCVAddressingMode::Off12Only", "\"Unhandled displacement range\"" ]

RISCVISelDAGToDAG (2)

isValidOffset

RISCV

CPU

LLVM

23,359

45

1

[]

[ "<s>", "BitVector", "AVRRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AVR", "::", "R0", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AVR", "AVR", "AVR::R0", "AVR::R1", "AVR::R1R0", "AVR::SPL", "AVR::SPH", "AVR::SP", "AVR", "AVR::R2", "AVR::R17", "AVR::R3R2", "AVR::R18R17", "AVR::R28", "AVR::R29", "AVR::R29R28" ]

AVRRegisterInfo8

getReservedRegs

AVR

MPU

LLVM

23,360

172

1

[]

[ "<s>", "void", "mn10300_override_options", "(", "void", ")", "{", "if", "(", "TARGET_AM33", ")", "target_flags", "&=", "~", "MASK_MULT_BUG", ";", "}", "</s>" ]

[ "Implement", "OVERRIDE_OPTIONS", "." ]

[ "mn10300" ]

mn103003

mn10300_override_options

mn10300

MPU

GCC

23,361

16

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplici...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "16", "64", "512", "MVT::v64i8", "MVT::v16i32", "32", "256", "MVT::v32i8", "128", "MVT::v16i8", "128", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering101

getOptimalMemOpType

X86

CPU

LLVM

23,362

279

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vuzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ",",...

[ "Recognize", "patterns", "for", "the", "VUZP", "insns", "." ]

[ "arm", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]

arm4

arm_evpc_neon_vuzp

arm

CPU

GCC

23,363

338

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "RISCV", "RISCV", "RISCVISD::SplitF64", "0", "RISCVISD::BuildPairF64", "0", "1", "ISD::FNEG", "ISD::FABS", "RISCVISD::SplitF64", "MVT::i32", "MVT::i32", "0", "0", "1", "32", "ISD::FNEG", "ISD::XOR", "MVT::i32", "MVT::i32", "ISD::FABS", "ISD::AND", "MVT::i32", "MVT::i32"...

RISCVISelLowering26

PerformDAGCombine

RISCV

CPU

LLVM

23,364

430

1

[]

[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Lar...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]

AArch64Subtarget52

ClassifyGlobalReference

AArch64

CPU

LLVM

23,365

103

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AMDGPU", "SI", "0", "0", "SI", "SI", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]

SIFrameLowering13

eliminateCallFramePseudoInstr

AMDGPU

GPU

LLVM

23,366

273

1

[]

[ "<s>", "SMLoc", "getOffsetOfLoc", "(", ")", "const", "{", "return", "OffsetOfLoc", ";", "}", "</s>" ]

[ "getOffsetOfLoc", "-", "Get", "the", "location", "of", "the", "offset", "operator", "." ]

[ "X86" ]

X86AsmParser (2)2

getOffsetOfLoc

X86

CPU

LLVM

23,367

10

1

[]

[ "<s>", "virtual", "const", "TOYInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "TOY", "TOY" ]

TOYTargetMachine

getInstrInfo

TOY

CPU

LLVM

23,368

14

1

[]

[ "<s>", "void", "XCoreTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "XCore", "XCore", "\"Don't know how to custom expand this!\"", "ISD::ADD", "ISD::SUB" ]

XCoreISelLowering15

ReplaceNodeResults

XCore

MPU

LLVM

23,369

66

1

[]

[ "<s>", "bool", "TeakTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Teak", "Teak", "ISD::OutputArg", "16", "Teak", "0" ]

TeakISelLowering

CanLowerReturn

Teak

DSP

LLVM

23,370

93

1

[]

[ "<s>", "rtx", "msp430_return_addr_rtx", "(", "int", "count", ")", "{", "int", "ra_size", ";", "if", "(", "count", ")", "return", "NULL_RTX", ";", "ra_size", "=", "TARGET_LARGE", "?", "4", ":", "2", ";", "if", "(", "crtl", "->", "args", ".", "pretend_ar...

[ "Frame", "stuff", "." ]

[ "msp430", "4", "2", "2" ]

msp430

msp430_return_addr_rtx

msp430

MPU

GCC

23,371

57

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "5", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "AArch64", "5" ]

AArch64RegisterInfo17

getCSRFirstUseCost

AArch64

CPU

LLVM

23,372

15

1

[]

[ "<s>", "MachineBasicBlock", "*", "Z80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Z80", "Z80", "Z80::SELECT8", "Z80::SELECT16", "Z80::SHL8", "Z80::LSHR8", "Z80::ASHR8", "Z80::SHL16", "Z80::LSHR16", "Z80::ASHR16", "\"Invalid Custom Inserter Instruction\"" ]

Z80ISelLowering (2)

EmitInstrWithCustomInserter

Z80

MPU

LLVM

23,373

95

1

[]

[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "any_type_float_p", "(", ")", ")", "re...

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

call_properties

riscv

CPU

GCC

23,374

39

1

[]

[ "<s>", "bool", "AArch64CondBrTuning", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Branch Tuning **********\\n\"", "\"********** Function: \"", "AArch64", "AArch64::CBZW", "AArch64::CBZX", "AArch64::CBNZW", "AArch64::CBNZX", "AArch64::TBZW", "AArch64::TBZX", "AArch64::TBNZW", "AArch64::TBNZX", "0" ]

AArch64CondBrTuning1

runOnMachineFunction

AArch64

CPU

LLVM

23,375

218

1

[]

[ "<s>", "void", "DLXFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "DLX", "DLX", "DLX", "DLX", "4", "4", "4", "4", "4", "4" ]

DLXFrameLowering

determineCalleeSaves

DLX

CPU

LLVM

23,376

129

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyLateEHPrepare17

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

23,377

107

1

[]

[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ",", ...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "0", "1", "2", "3", "1" ]

aarch645

aarch64_expand_compare_and_swap

aarch64

CPU

GCC

23,378

403

1

[]

[ "<s>", "void", "M88kPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackA...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "M88k", "M88k" ]

M88kPreLegalizerCombiner

getAnalysisUsage

M88k

MPU

LLVM

23,379

93

1

[]

[ "<s>", "bool", "Z80InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "Z80", "Z80" ]

Z80InstrInfo2

isUnpredicatedTerminator

Z80

MPU

LLVM

23,380

62

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "NODE_NAME_CASE", "(", "MAD", ")", ";", "NODE_NAME_CASE", "("...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "R600", "0" ]

AMDGPUISelLowering55

getTargetNodeName

R600

GPU

LLVM

23,381

102

1

[]

[ "<s>", "static", "int", "spu_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "rtx", "set", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_blockage", "||...

[ "INSN", "is", "dependent", "on", "DEP_INSN", "." ]

[ "spu", "0", "0", "0", "0", "8", "2", "0", "2", "2", "20", "3" ]

spu

spu_sched_adjust_cost

spu

MPU

GCC

23,382

270

1

[]

[ "<s>", "static", "enum", "arm_pcs", "arm_get_pcs_model", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "bool", "user_convention", "=", "false", ";", "enum", "arm_pcs", "user_pcs", "=", "arm_pcs_default", ";", "tree", "attr", ";", "gcc_assert", ...

[ "Get", "the", "PCS", "variant", "to", "use", "for", "this", "call", ".", "TYPE", "is", "the", "function", "'s", "type", "specification", ",", "DECL", "is", "the", "specific", "declartion", ".", "DECL", "may", "be", "null", "if", "the", "call", "could", ...

[ "arm", "\"pcs\"", "\"non-AAPCS derived PCS variant\"", "\"variadic functions must use the base AAPCS variant\"", "\"PCS variant\"" ]

arm4

arm_get_pcs_model

arm

CPU

GCC

23,383

175

1

[]

[ "<s>", "SDValue", "PTXSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "PTX", "PTX", "\"memset lowering not implemented for PTX yet\"" ]

PTXSelectionDAGInfo

EmitTargetCodeForMemset

PTX

GPU

LLVM

23,384

41

1

[]

[ "<s>", "static", "bool", "tail_agnostic_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "extract_insn_cached", "(", "rinsn", ")", ";", "int", "ta", "=", "get_attr_ta", "(", "rinsn", ")", ";", "return", "ta", "==", "INVALID_ATTRIBUTE", "?", "get_default_ta", "("...

[ "Helper", "function", "to", "get", "TA", "operand", "." ]

[ "riscv" ]

riscv-vsetvl

tail_agnostic_p

riscv

CPU

GCC

23,385

37

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "isPositionIndependent", "(", ")", "&&", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";", "return"...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

getJumpTableEncoding

X86

CPU

LLVM

23,386

33

1

[]

[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "0" ]

X86FastISel20

tryToFoldLoadIntoMI

X86

CPU

LLVM

23,387

308

1

[]

[ "<s>", "void", "split_quadword_operands", "(", "rtx", "*", "operands", ",", "rtx", "*", "low", ",", "int", "n", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "low", "[", "0", "]", "=", "low", "[", "1", "]", "=", "low", "[", "2", "]", "=", "0", ...

[ "This", "is", "like", "nonimmediate_operand", "with", "a", "restriction", "on", "the", "type", "of", "MEM", "." ]

[ "vax", "0", "1", "2", "0", "0", "3", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0" ]

vax3

split_quadword_operands

vax

CPU

GCC

23,388

208

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", ".", ...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "Hexagon", "Hexagon", "1", "8", "2", "MVT::i1", "2", "MVT::i1" ]

HexagonISelLowering103

getPreferredVectorAction

Hexagon

DSP

LLVM

23,389

168

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0", ";", "for", "(", "auto", "&", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "0", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo12

getUnrollingPreferences

SystemZ

CPU

LLVM

23,390

266

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine16

addIRTranslator

RISCV

CPU

LLVM

23,391

19

1

[]

[ "<s>", "TargetRegisterClass", "*", "TMS320C64XLowering", "::", "getRegClassFor", "(", "EVT", "VT", ")", "const", "{", "if", "(", "ST", "->", "enableClusterAssignment", "(", ")", ")", "return", "TMS320C64X", "::", "GPRegsRegisterClass", ";", "else", "return", "TM...

[ "Return", "the", "register", "class", "that", "should", "be", "used", "for", "the", "specified", "value", "type", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X::GPRegsRegisterClass", "TMS320C64X::ARegsRegisterClass" ]

TMS320C64XLowering

getRegClassFor

TMS320C64X

VLIW

LLVM

23,392

31

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "riscv_first_stack_step", "(", "struct", "riscv_frame_info", "*", "frame", ")", "{", "if", "(", "SMALL_OPERAND", "(", "frame", "->", "total_size", ")", ")", "return", "frame", "->", "total_size", ";", "HOST_WIDE_INT", "min_first_s...

[ "For", "stack", "frames", "that", "ca", "n't", "be", "allocated", "with", "a", "single", "ADDI", "instruction", ",", "compute", "the", "best", "value", "to", "initially", "allocate", ".", "It", "must", "at", "a", "minimum", "allocate", "enough", "space", "...

[ "riscv", "2", "8", "2", "0" ]

riscv

riscv_first_stack_step

riscv

CPU

GCC

23,393

145

1

[]

[ "<s>", "bool", "Error", "(", "const", "StringRef", "&", "msg", ",", "const", "AsmToken", "&", "tok", ")", "{", "return", "Parser", ".", "Error", "(", "tok", ".", "getLoc", "(", ")", ",", "msg", "+", "tok", ".", "getString", "(", ")", ")", ";", "}...

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "WebAssembly" ]

WebAssemblyAsmParser12

Error

WebAssembly

Virtual ISA

LLVM

23,394

35

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ")"...

[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]

[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]

arm6

arm_evpc_neon_vrev

arm

CPU

GCC

23,395

351

1

[]

[ "<s>", "bool", "PTXInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "!", "isPredicated", "(", "MI", ")", "&&", "MI", "->", "isTerminator", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "PTX", "PTX" ]

PTXInstrInfo3

isUnpredicatedTerminator

PTX

GPU

LLVM

23,396

26

1

[]

[ "<s>", "void", "TeakMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Teak", "Teak" ]

TeakMCInstLower

Initialize

Teak

DSP

LLVM

23,397

23

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "Directive", "=", "Subtarget", ".", "getMcpu", "(", ")", ";", "unsigned", "Opcode", ";", ...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "PowerPC", "PPC", "PPC::NOP", "PPC::MCPU_PWR6", "PPC::NOP_GT_PWR6", "PPC::MCPU_PWR7", "PPC::NOP_GT_PWR7", "PPC::MCPU_PWR8", "PPC::NOP_GT_PWR7", "PPC::MCPU_PWR9", "PPC::NOP_GT_PWR7" ]

PPCInstrInfo31

insertNoop

PowerPC

CPU

LLVM

23,398

114

1

[]

[ "<s>", "void", "tilegx_expand_movmisalign", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "if", "(", "MEM_P", "(", "operands", "[", "1", "]", ")", ")", "{", "rtx", "tmp", ";", "if", "(", "register_operand", "(", "operands", "[", "...

[ "Implement", "the", "movmisalign", "patterns", ".", "One", "of", "the", "operands", "is", "a", "memory", "that", "is", "not", "naturally", "aligned", ".", "Emit", "instructions", "to", "load", "it", "." ]

[ "tilegx", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0" ]

tilegx

tilegx_expand_movmisalign

tilegx

VLIW

GCC

23,399

158

1

[]