docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "StringRef", "str", "(", ")", "{", "return", "OS", ".", "str", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "twine", "contents", "as", "a", "std", ":", ":string", "." ]	[ "HSAIL" ]	HSAILStoreInitializer	str	HSAIL	Virtual ISA	LLVM	23,500	13	1	[]
[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "unsigned", "Size", ";", "char", "Buffer", "[", "4", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLitt...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "ARM", "4", "4", "ARM", "0", "1", "1", "2", "4", "0", "2", "0", "1", "1", "0", "2", "1", "\"Invalid Suffix\"" ]	ARMELFStreamer14	emitInst	ARM	CPU	LLVM	23,501	250	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "TPC" ]	TPCSubtarget	enableMachineScheduler	TPC	Virtual ISA	LLVM	23,502	11	1	[]
[ "<s>", "SDValue", "TeakTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Teak", "Teak", "ISD::OutputArg", "\"VarArg not supported\"", "16", "Teak", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "TeakISD::RET_FLAG", "MVT::Other" ]	TeakISelLowering	LowerReturn	Teak	DSP	LLVM	23,503	254	1	[]
[ "<s>", "void", "AMDGPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "\"Not Implemented\"" ]	AMDGPUInstrInfo16	loadRegFromStackSlot	R600	GPU	LLVM	23,504	38	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::CV_BEQIMM", "RISCV::CV_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800", "RISCV::HwlpBranch" ]	RISCVInstrInfo2	isBranchOffsetInRange	RISCV	CPU	LLVM	23,505	130	1	[]
[ "<s>", "static", "const", "TargetRegisterClass", "*", "getRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "==", "nullptr", ")", "return", "nullptr", ";", "const", "MachineFu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AArch64" ]	AArch64InstrInfo51	getRegClass	AArch64	CPU	LLVM	23,506	60	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AVR", "AVR", "0", "AVR", "AVR", "0" ]	AVRInstrInfo23	getInstSizeInBytes	AVR	MPU	LLVM	23,507	153	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSystemZISelDag", "(", "getSystemZTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine10	addInstSelector	SystemZ	CPU	LLVM	23,508	45	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly" ]	WebAssemblyFrameLowering11	emitEpilogue	WebAssembly	Virtual ISA	LLVM	23,509	280	1	[]
[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "31", "1" ]	AMDGPUISelLowering (2)	ComputeNumSignBitsForTargetNode	AMDGPU	GPU	LLVM	23,510	178	1	[]
[ "<s>", "void", "CJGInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CJG", "CJG", "CJG::PUSH" ]	CJGInstrInfo	storeRegToStackSlot	CJG	CPU	LLVM	23,511	104	1	[]
[ "<s>", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_...	[ "Restore", "the", "current", "options" ]	[ "i386", "0" ]	i386-options1	ix86_function_specific_restore	i386	CPU	GCC	23,512	333	1	[]
[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "gcc_assert", "(", "req_mode", "!=", "CCVI...	[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...	[ "s390", "1", "0", "0", "0" ]	s3906	s390_match_ccmode_set	s390	MPU	GCC	23,513	219	1	[]
[ "<s>", "static", "uint32_t", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "FixupKind", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{",...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "ARM", "\"Unexpected branch target type!\"", "0", "0" ]	ARMMCCodeEmitter11	getBranchTargetOpValue	ARM	CPU	LLVM	23,514	111	1	[]
[ "<s>", "size_t", "size", "(", ")", "{", "return", "Q", ".", "size", "(", ")", "+", "HaveConst", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAG1	size	Hexagon	DSP	LLVM	23,515	15	1	[]
[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "rtx", "pic_ref", "=", "orig", ";", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "("...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "m68k", "0", "0", "0", "0", "1", "0" ]	m68k	legitimize_pic_address	m68k	MPU	GCC	23,516	200	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "4", "1", "0", "MVT::i32", "0", "\"Can only return in registers!\"", "1", "0", "XCoreISD::RETSP", "MVT::Other", "0" ]	XCoreISelLowering (2)	LowerReturn	XCore	MPU	LLVM	23,517	265	1	[]
[ "<s>", "static", "void", "rs6000_setup_reg_addr_masks", "(", "void", ")", "{", "ssize_t", "rc", ",", "reg", ",", "m", ",", "nregs", ";", "addr_mask_type", "any_addr_mask", ",", "addr_mask", ";", "for", "(", "m", "=", "0", ";", "m", "<", "NUM_MACHINE_MODES"...	[ "Update", "the", "addr", "mask", "bits", "in", "reg_addr", "to", "help", "secondary", "reload", "and", "go", "if", "legitimate", "address", "support", "to", "figure", "out", "the", "appropriate", "addressing", "to", "use", "." ]	[ "powerpcspe", "0", "0", "0", "0", "1", "8", "8", "0", "8", "8", "0", "16", "16", "0" ]	powerpcspe	rs6000_setup_reg_addr_masks	powerpcspe	CPU	GCC	23,518	483	1	[]
[ "<s>", "void", "rx_split_cbranch", "(", "machine_mode", "cc_mode", ",", "enum", "rtx_code", "cmp1", ",", "rtx", "c1", ",", "rtx", "c2", ",", "rtx", "label", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "CC_...	[ "Split", "the", "conditional", "branch", ".", "Emit", "(", "COMPARE", "C1", "C2", ")", "into", "CC_REG", "with", "CC_MODE", ",", "and", "use", "that", "in", "branches", "based", "on", "that", "compare", "." ]	[ "rx" ]	rx2	rx_split_cbranch	rx	CPU	GCC	23,519	104	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisableInstrFormPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopInstrFormPrepPass", "(", "getPPCTargetMachine", "(", ")...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine11	addPreISel	PowerPC	CPU	LLVM	23,520	54	1	[]
[ "<s>", "bool", "arc_need_delay", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "next", ";", "if", "(", "!", "flag_delayed_branch", ")", "return", "false", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(...	[ "Return", "true", "if", "INSN", "is", "an", "instruction", "with", "a", "delay", "slot", "we", "may", "want", "to", "fill", "." ]	[ "arc", "0" ]	arc	arc_need_delay	arc	MPU	GCC	23,521	194	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower i1 Copies\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Lower i1 Copies\"" ]	SILowerI1Copies18	getPassName	AMDGPU	GPU	LLVM	23,522	13	1	[]
[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "return", "AsmPrinter", "::", "PrintAsmMemor...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter (2)1	PrintAsmMemoryOperand	WebAssembly	Virtual ISA	LLVM	23,523	38	1	[]
[ "<s>", "bool", "aarch64_gimple_fold_builtin", "(", "gimple_stmt_iterator", "", "gsi", ")", "{", "bool", "changed", "=", "false", ";", "gimple", "stmt", "=", "gsi_stmt", "(", "", "gsi", ")", ";", "tree", "call", "=", "gimple_call_fn", "(", "stmt", ")", ";...	[ "Implement", "TARGET_GIMPLE_FOLD_BUILTIN", "." ]	[ "aarch64", "0", "0", "10", "0", "10", "10", "0", "10", "10", "0" ]	aarch64-builtins2	aarch64_gimple_fold_builtin	aarch64	CPU	GCC	23,524	223	1	[]
[ "<s>", "bool", "MSP430PassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMSP430BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine5	addPreEmitPass	MSP430	MPU	LLVM	23,525	20	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "0", "RISCV", "0" ]	RISCVInstrInfo17	getInstSizeInBytes	RISCV	CPU	LLVM	23,526	129	1	[]
[ "<s>", "static", "bool", "s390_function_arg_vector", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_VX_ABI", ")", "return", "false", ";", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "16"...	[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "vector", "register", ",", "if", "available", "." ]	[ "s390", "16" ]	s390	s390_function_arg_vector	s390	MPU	GCC	23,527	63	1	[]
[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]	[ "RI5CY" ]	RISCVMCExpr	getSubExpr	RI5CY	CPU	LLVM	23,528	12	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "FISC" ]	FISCTargetMachine	getObjFileLowering	FISC	CPU	LLVM	23,529	16	1	[]
[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "M680x0II", "::", "MO_PC_RELATIVE_ADDRESS", ";", "}", "</s>" ]	[ "Classify", "a", "blockaddress", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "M680x0", "M680x0", "M680x0II::MO_PC_RELATIVE_ADDRESS" ]	M680x0Subtarget	classifyBlockAddressReference	M680x0	MPU	LLVM	23,530	15	1	[]
[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...	[ "Emit", "Set", "directives", "." ]	[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiO64\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]	MipsAsmPrinter19	getCurrentABIString	Mips	CPU	LLVM	23,531	73	1	[]
[ "<s>", "static", "void", "output_init_frag", "(", "rtx", "sym", ")", "{", "fprintf", "(", "asm_out_file", ",", "init_frag", ".", "started", "?", "\", \"", ":", "\" = { \"", ")", ";", "unsigned", "HOST_WIDE_INT", "val", "=", "init_frag", ".", "val", ";", "i...	[ "The", "current", "fragment", "is", "full", ",", "write", "it", "out", ".", "SYM", "may", "provide", "a", "symbolic", "reference", "we", "should", "output", ",", "in", "which", "case", "the", "fragment", "value", "is", "the", "addend", "." ]	[ "nvptx", "\", \"", "\" = { \"", "0", "0", "\"generic(\"", "\") + \"", "\")\"" ]	nvptx3	output_init_frag	nvptx	GPU	GCC	23,532	100	1	[]
[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstPrinter14	printInst	SystemZ	CPU	LLVM	23,533	38	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "XCore", "XCore", "ISD::STORE", "8", "1", "0", "1", "8", "MVT::i32" ]	XCoreISelLowering43	PerformDAGCombine	XCore	MPU	LLVM	23,534	326	1	[]
[ "<s>", "virtual", "unsigned", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "LLVM_OVERRIDE", "{", "return", "4", ";", "}", "</s>" ]	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "Patmos", "4" ]	PatmosISelLowering	getByValTypeAlignment	Patmos	VLIW	LLVM	23,535	15	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Hexagon", "Hexagon" ]	HexagonFrameLowering18	determineFrameLayout	Hexagon	DSP	LLVM	23,536	101	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...	[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]	[ "rs6000", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1", "1", "0" ]	rs6000-call	rs6000_darwin64_record_arg_flush	rs6000	CPU	GCC	23,537	276	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(", ")", ")...	[ "Custom", "Lower", "{", "." ]	[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH" ]	ARMISelLowering149	emitLeadingFence	ARM	CPU	LLVM	23,538	102	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", ...	[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]	AArch64InstrInfo (2)1	isFPRCopy	AArch64	CPU	LLVM	23,539	135	1	[]
[ "<s>", "bool", "arc_is_shortcall_p", "(", "rtx", "sym_ref", ")", "{", "if", "(", "GET_CODE", "(", "sym_ref", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "(", "SYMBOL_REF_SHORT_CALL_P", "(", "sym_ref", ")", "\|\|", "(", "!", "TARGET_LONG_CAL...	[ "Likewise", "for", "short", "calls", "." ]	[ "arc" ]	arc	arc_is_shortcall_p	arc	MPU	GCC	23,540	48	1	[]
[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[",...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "arc", "0", "\"gp,\"", "\"@sda\"", "0", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]	arc	arc_print_operand_address	arc	MPU	GCC	23,541	434	1	[]
[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "releaseMemory", "(", ")", "{", "BBMap", ".", "clear", "(", ")", ";", "DeleteContainerPointers", "(", "TopLevelExceptions", ")", ";", "TopLevelExceptions", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyExceptionInfo	releaseMemory	WebAssembly	Virtual ISA	LLVM	23,542	25	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]	ARMISelLowering (2)6	getPreIndexedAddressParts	ARM	CPU	LLVM	23,543	395	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser1	isImm	OR1K	CPU	LLVM	23,544	13	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "SIC" ]	SICAsmBackend	relaxInstruction	SIC	CPU	LLVM	23,545	21	1	[]
[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...	[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]	[ "mips", "0" ]	mips6	mips_init_builtins	mips	CPU	GCC	23,546	90	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "\|\|", "VT", "==", "MVT", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f16", "\"Legal fp imm: materialize 0 using the zero register\\n\"", "128", "MVT::f64", "\"f64\"", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "\"f32\"", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "\"f16\"", "AArch64_AM::getFP16Imm"...	AArch64ISelLowering	isFPImmLegal	AArch64	CPU	LLVM	23,547	242	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "10", "9", "10", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]	MipsLongBranch10	runOnMachineFunction	Mips	CPU	LLVM	23,548	385	1	[]
[ "<s>", "static", "void", "arm_print_condition", "(", "FILE", "*", "stream", ")", "{", "if", "(", "arm_ccfsm_state", "==", "3", "\|\|", "arm_ccfsm_state", "==", "4", ")", "{", "if", "(", "TARGET_THUMB", ")", "{", "output_operand_lossage", "(", "\"predicated Thumb...	[ "Print", "condition", "code", "to", "STREAM", ".", "Helper", "function", "for", "arm_print_operand", "." ]	[ "arm", "3", "4", "\"predicated Thumb instruction\"", "\"predicated instruction in conditional sequence\"", "\"predicated Thumb instruction\"" ]	arm	arm_print_condition	arm	CPU	GCC	23,549	101	1	[]
[ "<s>", "static", "void", "nvptx_output_barrier", "(", "rtx", "*", "mem_operand", ",", "int", "memmodel", ",", "bool", "pre_p", ")", "{", "bool", "post_p", "=", "!", "pre_p", ";", "switch", "(", "memmodel", ")", "{", "case", "MEMMODEL_RELAXED", ":", "return...	[ "Output", "a", "pre/post", "barrier", "for", "MEM_OPERAND", "according", "to", "MEMMODEL", "." ]	[ "nvptx", "\"%.\\tmembar%B0;\"" ]	nvptx	nvptx_output_barrier	nvptx	GPU	GCC	23,550	96	1	[]
[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "fixed_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "fixed_reg...	[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]	[ "s390", "1", "0", "0", "0", "0", "0", "1", "1" ]	s390	s390_conditional_register_usage	s390	MPU	GCC	23,551	137	1	[]
[ "<s>", "void", "mips_expand_vec_reduc", "(", "rtx", "target", ",", "rtx", "in", ",", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "in", ")", ";", "unsigned", "char", ...	[ "Expand", "a", "vector", "reduction", "." ]	[ "mips", "2", "0", "1", "1", "2", "2", "16", "16", "8" ]	mips	mips_expand_vec_reduc	mips	CPU	GCC	23,552	338	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "unsigned", "int", "regno", ";", "for", "(", "re...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]	[ "i386", "0", "1" ]	i3864	ix86_emit_restore_regs_using_mov	i386	CPU	GCC	23,553	156	1	[]
[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...	[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]	[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "2", "1", "0" ]	i3866	ix86_function_regparm	i386	CPU	GCC	23,554	337	1	[]
[ "<s>", "std", "::", "pair", "<", "EVT", ",", "EVT", ">", "AMDGPUTargetLowering", "::", "getSplitDestVTs", "(", "const", "EVT", "&", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "EltVT", "=", "VT", ...	[ "Split", "a", "vector", "type", "into", "two", "parts", "." ]	[ "AMDGPU", "AMDGPU", "1", "2", "1" ]	AMDGPUISelLowering (2)1	getSplitDestVTs	AMDGPU	GPU	LLVM	23,555	117	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0" ]	GCNHazardRecognizer33	getHazardType	AMDGPU	GPU	LLVM	23,556	214	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumCyclesT", ",", "unsigned", "ExtraPredCyclesT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumCyclesF", ",", "unsigned", "ExtraPred...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo (2)2	isProfitableToIfCvt	SystemZ	CPU	LLVM	23,557	34	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Dead register definitions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"Dead register definitions\"" ]	AArch64DeadRegisterDefinitionsPass1	getPassName	AArch64	CPU	LLVM	23,558	13	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "0U", "Hexagon::ModRegsRegClass", "\"ge...	HexagonISelLowering27	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	23,559	331	1	[]
[ "<s>", "static", "int", "ix86_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "class1_i", ",", "reg_class_t", "class2_i", ")", "{", "enum", "reg_class", "class1", "=", "(", "enum", "reg_class", ")", "class1_i", ";", "enum", "reg_class", "cl...	[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "It", "is", "not", "required", "that", "the", "cost", "always", "equal", "2", "when", "FROM", "is", "the", "sa...	[ "i386", "1", "2", "2", "20", "20", "128", "256", "2" ]	i386	ix86_register_move_cost	i386	CPU	GCC	23,560	323	1	[]
[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]	rs60008	rs6000_output_addr_const_extra	rs6000	CPU	GCC	23,561	210	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isExtended", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "HexagonII", "::", "Exten...	[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask", "HexagonII::HMOTF_ConstExtended" ]	HexagonInstrInfo (2)	isExtended	Hexagon	DSP	LLVM	23,562	90	1	[]
[ "<s>", "void", "cr16_expand_prologue", "(", "void", ")", "{", "rtx", "insn", ";", "cr16_compute_frame", "(", ")", ";", "cr16_compute_save_regs", "(", ")", ";", "if", "(", "(", "current_frame_info", ".", "total_size", "+", "current_frame_info", ".", "reg_size", ...	[ "CompactRISC", "CR16", "Architecture", "stack", "layout", ":", "0", "+", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "\|", ".", ".", "\|", "+====================", "Sp", "(", "x", ")", "=", "Ap", "(", "x+1", ")", "A", "\|", "Arg...	[ "cr16", "0", "1", "1", "0", "1" ]	cr16	cr16_expand_prologue	cr16	MPU	GCC	23,563	124	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::Trap", "SystemZ::CallJG", "SystemZ::CallBR" ]	SystemZInstrInfo74	isPredicable	SystemZ	CPU	LLVM	23,564	69	1	[]
[ "<s>", "static", "void", "iq2000_option_override", "(", "void", ")", "{", "target_flags", "&=", "~", "MASK_GPOPT", ";", "iq2000_isa", "=", "IQ2000_ISA_DEFAULT", ";", "iq2000_print_operand_punct", "[", "'?'", "]", "=", "1", ";", "iq2000_print_operand_punct", "[", "...	[ "Detect", "any", "conflicts", "in", "the", "switches", "." ]	[ "iq2000", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1" ]	iq2000	iq2000_option_override	iq2000	CPU	GCC	23,565	158	1	[]
[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__wrd_memset\"", ")", ";", "unsigned"...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]	[ "visium", "\"__wrd_memset\"", "2", "1", "3", "1", "0", "1" ]	visium2	expand_block_set_2	visium	Virtual ISA	GCC	23,566	143	1	[]
[ "<s>", "bool", "useMachineCombiner", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "when", "a", "target", "supports", "MachineCombiner", "." ]	[ "X86" ]	X86InstrInfo (2)	useMachineCombiner	X86	CPU	LLVM	23,567	11	1	[]
[ "<s>", "size_t", "Mips64GOT", "::", "getEntrySize", "(", ")", "const", "{", "return", "Mips64GOTEntry", "::", "EntrySize", ";", "}", "</s>" ]	[ "getEntrySize", "-", "Return", "the", "size", "of", "each", "entry", "in", "the", "jump", "table", "." ]	[ "Mips", "Mips", "Mips64GOTEntry::EntrySize" ]	MipsGOT	getEntrySize	Mips	CPU	LLVM	23,568	14	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpe...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo2	getPointerRegClass	X86	CPU	LLVM	23,569	155	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AVR", "AVR", "\"code size not handled\"", "0", "AVR::RJMPk", "AVRCC::COND_INVALID" ]	AVRInstrInfo19	removeBranch	AVR	MPU	LLVM	23,570	116	1	[]
[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", ...	[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]	[ "i386", "0", "0" ]	i3864	ix86_nsaved_regs	i386	CPU	GCC	23,571	50	1	[]
[ "<s>", "static", "void", "*", "rs6000_alloc_sched_context", "(", "void", ")", "{", "return", "xmalloc", "(", "sizeof", "(", "rs6000_sched_context_def", ")", ")", ";", "}", "</s>" ]	[ "Allocate", "store", "for", "new", "scheduling", "context", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_alloc_sched_context	powerpcspe	CPU	GCC	23,572	18	1	[]
[ "<s>", "static", "void", "nds32_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "if", "(", "TARGET_REDUCED_REGS", ")", "{", "sorry", "(", "\"a nested function is not supported for reduced registers\"", ")", ";", "}", "else", "{", "asm_fprintf", "(", "f", ...	[ "Trampolines", "for", "Nested", "Functions", "." ]	[ "nds32", "\"a nested function is not supported for reduced registers\"", "\"\\t! Trampoline code template\\n\"", "\"\\t! This code fragment will be copied \"", "\"into stack on demand\\n\"", "\"\\tmfusr\\t$r16,$pc\\n\"", "\"\\tlwi\\t$r15,[$r16 + 20] \"", "\"! load nested function address\\n\"", "\"\...	nds32	nds32_asm_trampoline_template	nds32	CPU	GCC	23,573	97	1	[]
[ "<s>", "EVT", "SystemZTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "SystemZ", "SystemZ", "MVT::i32" ]	SystemZISelLowering (2)1	getSetCCResultType	SystemZ	CPU	LLVM	23,574	40	1	[]
[ "<s>", "static", "std", "::", "string", "toString", "(", "const", "APFloat", "&", "FP", ")", "{", "if", "(", "FP", ".", "isNaN", "(", ")", "&&", "!", "FP", ".", "bitwiseIsEqual", "(", "APFloat", "::", "getQNaN", "(", "FP", ".", "getSemantics", "(", ...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "WebAssembly", "\"-\"", "\"\"", "\"nan:0x\"", "32", "0x007fffff", "0x000fffffffffffff", "128", "0", "0" ]	WebAssemblyInstPrinter31	toString	WebAssembly	Virtual ISA	LLVM	23,575	170	1	[]
[ "<s>", "int", "pru_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "\|\|", "crtl", "->", "profile", ")", "return", "0", ";", "return", "cfun", "->", "machine", "->", "total_size", "==", "0", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "pru", "0", "0" ]	pru	pru_can_use_return_insn	pru	CPU	GCC	23,576	28	1	[]
[ "<s>", "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")", "!=", "0", ")", ";", "}...	[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_INC", "or", "PRE_DEC", "." ]	[ "rs6000", "0" ]	rs6000	mode_supports_pre_incdec_p	rs6000	CPU	GCC	23,577	29	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "has128ByteRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "&", "STI", "==", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", "&&", "\"MF used frame lowering fo...	[ "Return", "true", "if", "the", "function", "has", "a", "redzone", "(", "accessible", "bytes", "past", "the", "frame", "of", "the", "top", "of", "stack", "function", ")", "as", "part", "of", "it", "'s", "ABI", "." ]	[ "X86", "X86", "X86", "\"MF used frame lowering for wrong subtarget\"" ]	X86FrameLowering (2)3	has128ByteRedZone	X86	CPU	LLVM	23,578	73	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "return", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "\|\|", "useSVEForFixedLengthVectorVT", "(", "ExtVal", ".", "...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering69	isVectorLoadExtDesirable	AArch64	CPU	LLVM	23,579	37	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "(", "Packet", ".", "size", "(", ")", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonShuffler	size	Hexagon	DSP	LLVM	23,580	16	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass...	AArch64ISelLowering149	getRegForInlineAsmConstraint	AArch64	CPU	LLVM	23,581	408	1	[]
[ "<s>", "const", "uint32_t", "*", "SparcRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Sparc", "Sparc" ]	SparcRegisterInfo (2)	getCallPreservedMask	Sparc	CPU	LLVM	23,582	23	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "CellSPU" ]	SPUTargetMachine1	getInstrItineraryData	CellSPU	MPU	LLVM	23,583	14	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32_e64", "AMDGPU::V_ACCVGPR_WRITE_B32_e64" ]	SIInstrInfo99	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	23,584	74	1	[]
[ "<s>", "const", "uint32_t", "*", "LC3RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "LC3", "LC3" ]	LC3RegisterInfo	getCallPreservedMask	LC3	CPU	LLVM	23,585	22	1	[]
[ "<s>", "void", "NVPTXTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "NVPTX", "NVPTX", "\"Unhandled custom legalization\"", "ISD::LOAD", "ISD::INTRINSIC_W_CHAIN" ]	NVPTXISelLowering48	ReplaceNodeResults	NVPTX	GPU	LLVM	23,586	72	1	[]
[ "<s>", "bool", "arc_legitimate_pc_offset_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "return", "arc_needs_pcl_p", "(", "addr", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "ADDR", "is", "an", "address", "that", "needs", "to", "be", "expressed", "as", "an", "explicit", "sum", "of", "pcl", "+", "offset", "." ]	[ "arc" ]	arc6	arc_legitimate_pc_offset_p	arc	MPU	GCC	23,587	26	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Packetizer\"" ]	R600Packetizer18	getPassName	R600	GPU	LLVM	23,588	13	1	[]
[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "G", "->", "Edges", ".", "lower_bound", "(", "N", ")", ";", "}", "</s>" ]	[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]	[ "Patmos" ]	PatmosFunctionSplitter1	child_begin	Patmos	VLIW	LLVM	23,589	22	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86DomainReassignment	getAnalysisUsage	X86	CPU	LLVM	23,590	24	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "4", "4", ...	X86AsmPrinter74	emitStartOfAsmFile	X86	CPU	LLVM	23,591	452	1	[]
[ "<s>", "static", "base_reg_disp", "sh_find_base_reg_disp", "(", "rtx_insn", "*", "insn", ",", "rtx", "x", ",", "disp_t", "disp", "=", "0", ",", "rtx", "base_reg", "=", "NULL", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "REGNO",...	[ "Find", "the", "base", "register", "and", "calculate", "the", "displacement", "for", "a", "given", "address", "rtx", "'", "x", "'", "." ]	[ "sh", "0", "1", "0", "0", "1" ]	sh	sh_find_base_reg_disp	sh	CPU	GCC	23,592	364	1	[]
[ "<s>", "unsigned", "TPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TPC", "::", "SPILL_ARF_SAVE", ":",...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "TPC", "TPC", "TPC::SPILL_ARF_SAVE", "TPC::SPILL_DRF_SAVE", "TPC::SPILL_VRF_SAVE", "TPC::SPILL_VPRF_SAVE", "TPC::SPILL_IRF_SAVE", "TPC::SPILL_SRF_SAVE", "TPC::SPILL_ZRF_SAVE", "TPC::SPILL_SPRF_SAVE", "0", "1", "0" ]	TPCInstrInfo	isStoreToStackSlot	TPC	Virtual ISA	LLVM	23,593	95	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::BuildPairF64", "Mips::ExtractElementF64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]	MipsSEInstrInfo25	expandPostRAPseudo	Mips	CPU	LLVM	23,594	118	1	[]
[ "<s>", "static", "bool", "read_vl_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "return", "recog_memoized", "(", "rinsn", ")", ">=", "0", "&&", "get_attr_type", "(", "rinsn", ")", "==", "TYPE_RDVL", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "instruction", "is", "read", "vl", "instruction", "." ]	[ "riscv", "0" ]	riscv-vsetvl	read_vl_insn_p	riscv	CPU	GCC	23,595	25	1	[]
[ "<s>", "void", "ARMConstantPoolValue", "::", "dump", "(", ")", "const", "{", "cerr", "<<", "\" \"", "<<", "*", "this", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "ARM", "ARM", "\" \"" ]	ARMConstantPoolValue25	dump	ARM	CPU	LLVM	23,596	16	1	[]
[ "<s>", "static", "bool", "mmix_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ";", "}", "</s>" ]	[ "FUNCTION_VALUE_REGNO_P", "." ]	[ "mmix" ]	mmix	mmix_function_value_regno_p	mmix	CPU	GCC	23,597	16	1	[]
[ "<s>", "static", "reg_class_t", "aarch64_ira_change_pseudo_allocno_class", "(", "int", "regno", ",", "reg_class_t", "allocno_class", ",", "reg_class_t", "best_class", ")", "{", "enum", "machine_mode", "mode", ";", "if", "(", "allocno_class", "!=", "ALL_REGS", ")", "...	[ "Implement", "TARGET_IRA_CHANGE_PSEUDO_ALLOCNO_CLASS", ".", "The", "register", "allocator", "chooses", "ALL_REGS", "if", "FP_REGS", "and", "GENERAL_REGS", "have", "the", "same", "cost", "even", "if", "ALL_REGS", "has", "a", "much", "larger", "cost", ".", "ALL_REGS",...	[ "aarch64" ]	aarch643	aarch64_ira_change_pseudo_allocno_class	aarch64	CPU	GCC	23,598	59	1	[]
[ "<s>", "static", "void", "set_ix86_tune_features", "(", "enum", "processor_type", "ix86_tune", ",", "bool", "dump", ")", "{", "unsigned", "int", "ix86_tune_mask", "=", "1u", "<<", "ix86_tune", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<...	[ "Helper", "function", "to", "set", "ix86_tune_features", ".", "IX86_TUNE", "is", "the", "processor", "type", "." ]	[ "i386", "1u", "0", "0", "\"List of x86 specific tuning parameter names:\\n\"", "0", "\"%s : %s\\n\"", "\"on\"", "\"off\"" ]	i3864	set_ix86_tune_features	i386	CPU	GCC	23,599	119	1	[]

[ "<s>", "StringRef", "str", "(", ")", "{", "return", "OS", ".", "str", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "twine", "contents", "as", "a", "std", ":", ":string", "." ]

[ "HSAIL" ]

HSAILStoreInitializer

str

HSAIL

Virtual ISA

LLVM

23,500

13

1

[]

[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ",", "char", "Suffix", ")", "{", "unsigned", "Size", ";", "char", "Buffer", "[", "4", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLitt...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "ARM", "4", "4", "ARM", "0", "1", "1", "2", "4", "0", "2", "0", "1", "1", "0", "2", "1", "\"Invalid Suffix\"" ]

ARMELFStreamer14

emitInst

ARM

CPU

LLVM

23,501

250

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "TPC" ]

TPCSubtarget

enableMachineScheduler

TPC

Virtual ISA

LLVM

23,502

11

1

[]

[ "<s>", "SDValue", "TeakTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Teak", "Teak", "ISD::OutputArg", "\"VarArg not supported\"", "16", "Teak", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "TeakISD::RET_FLAG", "MVT::Other" ]

TeakISelLowering

LowerReturn

Teak

DSP

LLVM

23,503

254

1

[]

[ "<s>", "void", "AMDGPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "\"Not Implemented\"" ]

AMDGPUInstrInfo16

loadRegFromStackSlot

R600

GPU

LLVM

23,504

38

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "RISCV::CV_BEQIMM", "RISCV::CV_BNEIMM", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800", "RISCV::HwlpBranch" ]

RISCVInstrInfo2

isBranchOffsetInRange

RISCV

CPU

LLVM

23,505

130

1

[]

[ "<s>", "static", "const", "TargetRegisterClass", "*", "getRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "==", "nullptr", ")", "return", "nullptr", ";", "const", "MachineFu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AArch64" ]

AArch64InstrInfo51

getRegClass

AArch64

CPU

LLVM

23,506

60

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AVR", "AVR", "0", "AVR", "AVR", "0" ]

AVRInstrInfo23

getInstSizeInBytes

AVR

MPU

LLVM

23,507

153

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSystemZISelDag", "(", "getSystemZTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine10

addInstSelector

SystemZ

CPU

LLVM

23,508

45

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly" ]

WebAssemblyFrameLowering11

emitEpilogue

WebAssembly

Virtual ISA

LLVM

23,509

280

1

[]

[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "31", "1" ]

AMDGPUISelLowering (2)

ComputeNumSignBitsForTargetNode

AMDGPU

GPU

LLVM

23,510

178

1

[]

[ "<s>", "void", "CJGInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CJG", "CJG", "CJG::PUSH" ]

CJGInstrInfo

storeRegToStackSlot

CJG

CPU

LLVM

23,511

104

1

[]

[ "<s>", "void", "ix86_function_specific_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "enum", "processor_type", "old_tune", "=", "ix86_tune", ";", "enum", "processor_...

[ "Restore", "the", "current", "options" ]

[ "i386", "0" ]

i386-options1

ix86_function_specific_restore

i386

CPU

GCC

23,512

333

1

[]

[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "gcc_assert", "(", "req_mode", "!=", "CCVI...

[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...

[ "s390", "1", "0", "0", "0" ]

s3906

s390_match_ccmode_set

s390

MPU

GCC

23,513

219

1

[]

[ "<s>", "static", "uint32_t", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "unsigned", "FixupKind", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{",...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "ARM", "\"Unexpected branch target type!\"", "0", "0" ]

ARMMCCodeEmitter11

getBranchTargetOpValue

ARM

CPU

LLVM

23,514

111

1

[]

[ "<s>", "size_t", "size", "(", ")", "{", "return", "Q", ".", "size", "(", ")", "+", "HaveConst", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAG1

size

Hexagon

DSP

LLVM

23,515

15

1

[]

[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "rtx", "pic_ref", "=", "orig", ";", "if", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "("...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "m68k", "0", "0", "0", "0", "1", "0" ]

m68k

legitimize_pic_address

m68k

MPU

GCC

23,516

200

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "4", "1", "0", "MVT::i32", "0", "\"Can only return in registers!\"", "1", "0", "XCoreISD::RETSP", "MVT::Other", "0" ]

XCoreISelLowering (2)

LowerReturn

XCore

MPU

LLVM

23,517

265

1

[]

[ "<s>", "static", "void", "rs6000_setup_reg_addr_masks", "(", "void", ")", "{", "ssize_t", "rc", ",", "reg", ",", "m", ",", "nregs", ";", "addr_mask_type", "any_addr_mask", ",", "addr_mask", ";", "for", "(", "m", "=", "0", ";", "m", "<", "NUM_MACHINE_MODES"...

[ "Update", "the", "addr", "mask", "bits", "in", "reg_addr", "to", "help", "secondary", "reload", "and", "go", "if", "legitimate", "address", "support", "to", "figure", "out", "the", "appropriate", "addressing", "to", "use", "." ]

[ "powerpcspe", "0", "0", "0", "0", "1", "8", "8", "0", "8", "8", "0", "16", "16", "0" ]

powerpcspe

rs6000_setup_reg_addr_masks

powerpcspe

CPU

GCC

23,518

483

1

[]

[ "<s>", "void", "rx_split_cbranch", "(", "machine_mode", "cc_mode", ",", "enum", "rtx_code", "cmp1", ",", "rtx", "c1", ",", "rtx", "c2", ",", "rtx", "label", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "CC_...

[ "Split", "the", "conditional", "branch", ".", "Emit", "(", "COMPARE", "C1", "C2", ")", "into", "CC_REG", "with", "CC_MODE", ",", "and", "use", "that", "in", "branches", "based", "on", "that", "compare", "." ]

[ "rx" ]

rx2

rx_split_cbranch

rx

CPU

GCC

23,519

104

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisableInstrFormPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopInstrFormPrepPass", "(", "getPPCTargetMachine", "(", ")...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine11

addPreISel

PowerPC

CPU

LLVM

23,520

54

1

[]

[ "<s>", "bool", "arc_need_delay", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "next", ";", "if", "(", "!", "flag_delayed_branch", ")", "return", "false", ";", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(...

[ "Return", "true", "if", "INSN", "is", "an", "instruction", "with", "a", "delay", "slot", "we", "may", "want", "to", "fill", "." ]

[ "arc", "0" ]

arc

arc_need_delay

arc

MPU

GCC

23,521

194

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower i1 Copies\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Lower i1 Copies\"" ]

SILowerI1Copies18

getPassName

AMDGPU

GPU

LLVM

23,522

13

1

[]

[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "return", "AsmPrinter", "::", "PrintAsmMemor...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter (2)1

PrintAsmMemoryOperand

WebAssembly

Virtual ISA

LLVM

23,523

38

1

[]

[ "<s>", "bool", "aarch64_gimple_fold_builtin", "(", "gimple_stmt_iterator", "*", "gsi", ")", "{", "bool", "changed", "=", "false", ";", "gimple", "stmt", "=", "gsi_stmt", "(", "*", "gsi", ")", ";", "tree", "call", "=", "gimple_call_fn", "(", "stmt", ")", ";...

[ "Implement", "TARGET_GIMPLE_FOLD_BUILTIN", "." ]

[ "aarch64", "0", "0", "10", "0", "10", "10", "0", "10", "10", "0" ]

aarch64-builtins2

aarch64_gimple_fold_builtin

aarch64

CPU

GCC

23,524

223

1

[]

[ "<s>", "bool", "MSP430PassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMSP430BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine5

addPreEmitPass

MSP430

MPU

LLVM

23,525

20

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "0", "RISCV", "0" ]

RISCVInstrInfo17

getInstSizeInBytes

RISCV

CPU

LLVM

23,526

129

1

[]

[ "<s>", "static", "bool", "s390_function_arg_vector", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_VX_ABI", ")", "return", "false", ";", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "16"...

[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "vector", "register", ",", "if", "available", "." ]

[ "s390", "16" ]

s390

s390_function_arg_vector

s390

MPU

GCC

23,527

63

1

[]

[ "<s>", "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "getSubExpr", "-", "Get", "the", "child", "of", "this", "expression", "." ]

[ "RI5CY" ]

RISCVMCExpr

getSubExpr

RI5CY

CPU

LLVM

23,528

12

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "FISC" ]

FISCTargetMachine

getObjFileLowering

FISC

CPU

LLVM

23,529

16

1

[]

[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{", "return", "M680x0II", "::", "MO_PC_RELATIVE_ADDRESS", ";", "}", "</s>" ]

[ "Classify", "a", "blockaddress", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "M680x0", "M680x0", "M680x0II::MO_PC_RELATIVE_ADDRESS" ]

M680x0Subtarget

classifyBlockAddressReference

M680x0

MPU

LLVM

23,530

15

1

[]

[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...

[ "Emit", "Set", "directives", "." ]

[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiO64\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]

MipsAsmPrinter19

getCurrentABIString

Mips

CPU

LLVM

23,531

73

1

[]

[ "<s>", "static", "void", "output_init_frag", "(", "rtx", "sym", ")", "{", "fprintf", "(", "asm_out_file", ",", "init_frag", ".", "started", "?", "\", \"", ":", "\" = { \"", ")", ";", "unsigned", "HOST_WIDE_INT", "val", "=", "init_frag", ".", "val", ";", "i...

[ "The", "current", "fragment", "is", "full", ",", "write", "it", "out", ".", "SYM", "may", "provide", "a", "symbolic", "reference", "we", "should", "output", ",", "in", "which", "case", "the", "fragment", "value", "is", "the", "addend", "." ]

[ "nvptx", "\", \"", "\" = { \"", "0", "0", "\"generic(\"", "\") + \"", "\")\"" ]

nvptx3

output_init_frag

nvptx

GPU

GCC

23,532

100

1

[]

[ "<s>", "void", "SystemZInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstPrinter14

printInst

SystemZ

CPU

LLVM

23,533

38

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "XCore", "XCore", "ISD::STORE", "8", "1", "0", "1", "8", "MVT::i32" ]

XCoreISelLowering43

PerformDAGCombine

XCore

MPU

LLVM

23,534

326

1

[]

[ "<s>", "virtual", "unsigned", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "LLVM_OVERRIDE", "{", "return", "4", ";", "}", "</s>" ]

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "Patmos", "4" ]

PatmosISelLowering

getByValTypeAlignment

Patmos

VLIW

LLVM

23,535

15

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Hexagon", "Hexagon" ]

HexagonFrameLowering18

determineFrameLayout

Hexagon

DSP

LLVM

23,536

101

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "*", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...

[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]

[ "rs6000", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1", "1", "0" ]

rs6000-call

rs6000_darwin64_record_arg_flush

rs6000

CPU

GCC

23,537

276

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "!", "getInsertFencesForAtomic", "(", ")", ")...

[ "Custom", "Lower", "{", "." ]

[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH" ]

ARMISelLowering149

emitLeadingFence

ARM

CPU

LLVM

23,538

102

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", ...

[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]

AArch64InstrInfo (2)1

isFPRCopy

AArch64

CPU

LLVM

23,539

135

1

[]

[ "<s>", "bool", "arc_is_shortcall_p", "(", "rtx", "sym_ref", ")", "{", "if", "(", "GET_CODE", "(", "sym_ref", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "(", "SYMBOL_REF_SHORT_CALL_P", "(", "sym_ref", ")", "||", "(", "!", "TARGET_LONG_CAL...

[ "Likewise", "for", "short", "calls", "." ]

[ "arc" ]

arc

arc_is_shortcall_p

arc

MPU

GCC

23,540

48

1

[]

[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[",...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "arc", "0", "\"gp,\"", "\"@sda\"", "0", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]

arc

arc_print_operand_address

arc

MPU

GCC

23,541

434

1

[]

[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "releaseMemory", "(", ")", "{", "BBMap", ".", "clear", "(", ")", ";", "DeleteContainerPointers", "(", "TopLevelExceptions", ")", ";", "TopLevelExceptions", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyExceptionInfo

releaseMemory

WebAssembly

Virtual ISA

LLVM

23,542

25

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]

ARMISelLowering (2)6

getPreIndexedAddressParts

ARM

CPU

LLVM

23,543

395

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser1

isImm

OR1K

CPU

LLVM

23,544

13

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "SIC" ]

SICAsmBackend

relaxInstruction

SIC

CPU

LLVM

23,545

21

1

[]

[ "<s>", "static", "void", "mips_init_builtins", "(", "void", ")", "{", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", ...

[ "Init", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_INIT_BUILTIN", "." ]

[ "mips", "0" ]

mips6

mips_init_builtins

mips

CPU

GCC

23,546

90

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", "==", "MVT", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f16", "\"Legal fp imm: materialize 0 using the zero register\\n\"", "128", "MVT::f64", "\"f64\"", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "\"f32\"", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "\"f16\"", "AArch64_AM::getFP16Imm"...

AArch64ISelLowering

isFPImmLegal

AArch64

CPU

LLVM

23,547

242

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "2", "10", "9", "10", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]

MipsLongBranch10

runOnMachineFunction

Mips

CPU

LLVM

23,548

385

1

[]

[ "<s>", "static", "void", "arm_print_condition", "(", "FILE", "*", "stream", ")", "{", "if", "(", "arm_ccfsm_state", "==", "3", "||", "arm_ccfsm_state", "==", "4", ")", "{", "if", "(", "TARGET_THUMB", ")", "{", "output_operand_lossage", "(", "\"predicated Thumb...

[ "Print", "condition", "code", "to", "STREAM", ".", "Helper", "function", "for", "arm_print_operand", "." ]

[ "arm", "3", "4", "\"predicated Thumb instruction\"", "\"predicated instruction in conditional sequence\"", "\"predicated Thumb instruction\"" ]

arm

arm_print_condition

arm

CPU

GCC

23,549

101

1

[]

[ "<s>", "static", "void", "nvptx_output_barrier", "(", "rtx", "*", "mem_operand", ",", "int", "memmodel", ",", "bool", "pre_p", ")", "{", "bool", "post_p", "=", "!", "pre_p", ";", "switch", "(", "memmodel", ")", "{", "case", "MEMMODEL_RELAXED", ":", "return...

[ "Output", "a", "pre/post", "barrier", "for", "MEM_OPERAND", "according", "to", "MEMMODEL", "." ]

[ "nvptx", "\"%.\\tmembar%B0;\"" ]

nvptx

nvptx_output_barrier

nvptx

GPU

GCC

23,550

96

1

[]

[ "<s>", "static", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "fixed_regs", "[", "BASE_REGNUM", "]", "=", "0", ";", "fixed_reg...

[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]

[ "s390", "1", "0", "0", "0", "0", "0", "1", "1" ]

s390

s390_conditional_register_usage

s390

MPU

GCC

23,551

137

1

[]

[ "<s>", "void", "mips_expand_vec_reduc", "(", "rtx", "target", ",", "rtx", "in", ",", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "in", ")", ";", "unsigned", "char", ...

[ "Expand", "a", "vector", "reduction", "." ]

[ "mips", "2", "0", "1", "1", "2", "2", "16", "16", "8" ]

mips

mips_expand_vec_reduc

mips

CPU

GCC

23,552

338

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "unsigned", "int", "regno", ";", "for", "(", "re...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]

[ "i386", "0", "1" ]

i3864

ix86_emit_restore_regs_using_mov

i386

CPU

GCC

23,553

156

1

[]

[ "<s>", "static", "int", "ix86_function_regparm", "(", "const_tree", "type", ",", "const_tree", "decl", ")", "{", "tree", "attr", ";", "int", "regparm", ";", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi"...

[ "Return", "the", "regparm", "value", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", "DECL", ".", "DECL", "may", "be", "NULL", "when", "calling", "function", "indirectly", "or", "considering", "a", "libcall", "." ]

[ "i386", "0", "\"regparm\"", "0", "2", "0", "1", "0", "0", "3", "2", "3", "2", "2", "1", "0" ]

i3866

ix86_function_regparm

i386

CPU

GCC

23,554

337

1

[]

[ "<s>", "std", "::", "pair", "<", "EVT", ",", "EVT", ">", "AMDGPUTargetLowering", "::", "getSplitDestVTs", "(", "const", "EVT", "&", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "EltVT", "=", "VT", ...

[ "Split", "a", "vector", "type", "into", "two", "parts", "." ]

[ "AMDGPU", "AMDGPU", "1", "2", "1" ]

AMDGPUISelLowering (2)1

getSplitDestVTs

AMDGPU

GPU

LLVM

23,555

117

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0" ]

GCNHazardRecognizer33

getHazardType

AMDGPU

GPU

LLVM

23,556

214

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumCyclesT", ",", "unsigned", "ExtraPredCyclesT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumCyclesF", ",", "unsigned", "ExtraPred...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo (2)2

isProfitableToIfCvt

SystemZ

CPU

LLVM

23,557

34

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Dead register definitions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"Dead register definitions\"" ]

AArch64DeadRegisterDefinitionsPass1

getPassName

AArch64

CPU

LLVM

23,558

13

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "0U", "Hexagon::ModRegsRegClass", "\"ge...

HexagonISelLowering27

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

23,559

331

1

[]

[ "<s>", "static", "int", "ix86_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "class1_i", ",", "reg_class_t", "class2_i", ")", "{", "enum", "reg_class", "class1", "=", "(", "enum", "reg_class", ")", "class1_i", ";", "enum", "reg_class", "cl...

[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "It", "is", "not", "required", "that", "the", "cost", "always", "equal", "2", "when", "FROM", "is", "the", "sa...

[ "i386", "1", "2", "2", "20", "20", "128", "256", "2" ]

i386

ix86_register_move_cost

i386

CPU

GCC

23,560

323

1

[]

[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]

rs60008

rs6000_output_addr_const_extra

rs6000

CPU

GCC

23,561

210

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isExtended", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "(", "F", ">>", "HexagonII", "::", "Exten...

[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask", "HexagonII::HMOTF_ConstExtended" ]

HexagonInstrInfo (2)

isExtended

Hexagon

DSP

LLVM

23,562

90

1

[]

[ "<s>", "void", "cr16_expand_prologue", "(", "void", ")", "{", "rtx", "insn", ";", "cr16_compute_frame", "(", ")", ";", "cr16_compute_save_regs", "(", ")", ";", "if", "(", "(", "current_frame_info", ".", "total_size", "+", "current_frame_info", ".", "reg_size", ...

[ "CompactRISC", "CR16", "Architecture", "stack", "layout", ":", "0", "+", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "|", ".", ".", "|", "+====================", "Sp", "(", "x", ")", "=", "Ap", "(", "x+1", ")", "A", "|", "Arg...

[ "cr16", "0", "1", "1", "0", "1" ]

cr16

cr16_expand_prologue

cr16

MPU

GCC

23,563

124

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::Trap", "SystemZ::CallJG", "SystemZ::CallBR" ]

SystemZInstrInfo74

isPredicable

SystemZ

CPU

LLVM

23,564

69

1

[]

[ "<s>", "static", "void", "iq2000_option_override", "(", "void", ")", "{", "target_flags", "&=", "~", "MASK_GPOPT", ";", "iq2000_isa", "=", "IQ2000_ISA_DEFAULT", ";", "iq2000_print_operand_punct", "[", "'?'", "]", "=", "1", ";", "iq2000_print_operand_punct", "[", "...

[ "Detect", "any", "conflicts", "in", "the", "switches", "." ]

[ "iq2000", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1" ]

iq2000

iq2000_option_override

iq2000

CPU

GCC

23,565

158

1

[]

[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__wrd_memset\"", ")", ";", "unsigned"...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]

[ "visium", "\"__wrd_memset\"", "2", "1", "3", "1", "0", "1" ]

visium2

expand_block_set_2

visium

Virtual ISA

GCC

23,566

143

1

[]

[ "<s>", "bool", "useMachineCombiner", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "when", "a", "target", "supports", "MachineCombiner", "." ]

[ "X86" ]

X86InstrInfo (2)

useMachineCombiner

X86

CPU

LLVM

23,567

11

1

[]

[ "<s>", "size_t", "Mips64GOT", "::", "getEntrySize", "(", ")", "const", "{", "return", "Mips64GOTEntry", "::", "EntrySize", ";", "}", "</s>" ]

[ "getEntrySize", "-", "Return", "the", "size", "of", "each", "entry", "in", "the", "jump", "table", "." ]

[ "Mips", "Mips", "Mips64GOTEntry::EntrySize" ]

MipsGOT

getEntrySize

Mips

CPU

LLVM

23,568

14

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpe...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo2

getPointerRegClass

X86

CPU

LLVM

23,569

155

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AVR", "AVR", "\"code size not handled\"", "0", "AVR::RJMPk", "AVRCC::COND_INVALID" ]

AVRInstrInfo19

removeBranch

AVR

MPU

LLVM

23,570

116

1

[]

[ "<s>", "static", "int", "ix86_nsaved_regs", "(", "void", ")", "{", "int", "nregs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_REGNO_P", ...

[ "Return", "number", "of", "registers", "to", "be", "saved", "on", "the", "stack", "." ]

[ "i386", "0", "0" ]

i3864

ix86_nsaved_regs

i386

CPU

GCC

23,571

50

1

[]

[ "<s>", "static", "void", "*", "rs6000_alloc_sched_context", "(", "void", ")", "{", "return", "xmalloc", "(", "sizeof", "(", "rs6000_sched_context_def", ")", ")", ";", "}", "</s>" ]

[ "Allocate", "store", "for", "new", "scheduling", "context", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_alloc_sched_context

powerpcspe

CPU

GCC

23,572

18

1

[]

[ "<s>", "static", "void", "nds32_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "if", "(", "TARGET_REDUCED_REGS", ")", "{", "sorry", "(", "\"a nested function is not supported for reduced registers\"", ")", ";", "}", "else", "{", "asm_fprintf", "(", "f", ...

[ "Trampolines", "for", "Nested", "Functions", "." ]

[ "nds32", "\"a nested function is not supported for reduced registers\"", "\"\\t! Trampoline code template\\n\"", "\"\\t! This code fragment will be copied \"", "\"into stack on demand\\n\"", "\"\\tmfusr\\t$r16,$pc\\n\"", "\"\\tlwi\\t$r15,[$r16 + 20] \"", "\"! load nested function address\\n\"", "\"\...

nds32

nds32_asm_trampoline_template

nds32

CPU

GCC

23,573

97

1

[]

[ "<s>", "EVT", "SystemZTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "SystemZ", "SystemZ", "MVT::i32" ]

SystemZISelLowering (2)1

getSetCCResultType

SystemZ

CPU

LLVM

23,574

40

1

[]

[ "<s>", "static", "std", "::", "string", "toString", "(", "const", "APFloat", "&", "FP", ")", "{", "if", "(", "FP", ".", "isNaN", "(", ")", "&&", "!", "FP", ".", "bitwiseIsEqual", "(", "APFloat", "::", "getQNaN", "(", "FP", ".", "getSemantics", "(", ...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "WebAssembly", "\"-\"", "\"\"", "\"nan:0x\"", "32", "0x007fffff", "0x000fffffffffffff", "128", "0", "0" ]

WebAssemblyInstPrinter31

toString

WebAssembly

Virtual ISA

LLVM

23,575

170

1

[]

[ "<s>", "int", "pru_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "crtl", "->", "profile", ")", "return", "0", ";", "return", "cfun", "->", "machine", "->", "total_size", "==", "0", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "pru", "0", "0" ]

pru

pru_can_use_return_insn

pru

CPU

GCC

23,576

28

1

[]

[ "<s>", "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")", "!=", "0", ")", ";", "}...

[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_INC", "or", "PRE_DEC", "." ]

[ "rs6000", "0" ]

rs6000

mode_supports_pre_incdec_p

rs6000

CPU

GCC

23,577

29

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "has128ByteRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "&", "STI", "==", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", "&&", "\"MF used frame lowering fo...

[ "Return", "true", "if", "the", "function", "has", "a", "redzone", "(", "accessible", "bytes", "past", "the", "frame", "of", "the", "top", "of", "stack", "function", ")", "as", "part", "of", "it", "'s", "ABI", "." ]

[ "X86", "X86", "X86", "\"MF used frame lowering for wrong subtarget\"" ]

X86FrameLowering (2)3

has128ByteRedZone

X86

CPU

LLVM

23,578

73

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "return", "ExtVal", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "||", "useSVEForFixedLengthVectorVT", "(", "ExtVal", ".", "...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering69

isVectorLoadExtDesirable

AArch64

CPU

LLVM

23,579

37

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "(", "Packet", ".", "size", "(", ")", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonShuffler

size

Hexagon

DSP

LLVM

23,580

16

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass...

AArch64ISelLowering149

getRegForInlineAsmConstraint

AArch64

CPU

LLVM

23,581

408

1

[]

[ "<s>", "const", "uint32_t", "*", "SparcRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Sparc", "Sparc" ]

SparcRegisterInfo (2)

getCallPreservedMask

Sparc

CPU

LLVM

23,582

23

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "CellSPU" ]

SPUTargetMachine1

getInstrItineraryData

CellSPU

MPU

LLVM

23,583

14

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e3...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_ACCVGPR_READ_B32_e64", "AMDGPU::V_ACCVGPR_WRITE_B32_e64" ]

SIInstrInfo99

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

23,584

74

1

[]

[ "<s>", "const", "uint32_t", "*", "LC3RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "LC3", "LC3" ]

LC3RegisterInfo

getCallPreservedMask

LC3

CPU

LLVM

23,585

22

1

[]

[ "<s>", "void", "NVPTXTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "NVPTX", "NVPTX", "\"Unhandled custom legalization\"", "ISD::LOAD", "ISD::INTRINSIC_W_CHAIN" ]

NVPTXISelLowering48

ReplaceNodeResults

NVPTX

GPU

LLVM

23,586

72

1

[]

[ "<s>", "bool", "arc_legitimate_pc_offset_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "return", "arc_needs_pcl_p", "(", "addr", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "ADDR", "is", "an", "address", "that", "needs", "to", "be", "expressed", "as", "an", "explicit", "sum", "of", "pcl", "+", "offset", "." ]

[ "arc" ]

arc6

arc_legitimate_pc_offset_p

arc

MPU

GCC

23,587

26

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Packetizer\"" ]

R600Packetizer18

getPassName

R600

GPU

LLVM

23,588

13

1

[]

[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "G", "->", "Edges", ".", "lower_bound", "(", "N", ")", ";", "}", "</s>" ]

[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]

[ "Patmos" ]

PatmosFunctionSplitter1

child_begin

Patmos

VLIW

LLVM

23,589

22

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86DomainReassignment

getAnalysisUsage

X86

CPU

LLVM

23,590

24

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "4", "4", ...

X86AsmPrinter74

emitStartOfAsmFile

X86

CPU

LLVM

23,591

452

1

[]

[ "<s>", "static", "base_reg_disp", "sh_find_base_reg_disp", "(", "rtx_insn", "*", "insn", ",", "rtx", "x", ",", "disp_t", "disp", "=", "0", ",", "rtx", "base_reg", "=", "NULL", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "REGNO",...

[ "Find", "the", "base", "register", "and", "calculate", "the", "displacement", "for", "a", "given", "address", "rtx", "'", "x", "'", "." ]

[ "sh", "0", "1", "0", "0", "1" ]

sh

sh_find_base_reg_disp

sh

CPU

GCC

23,592

364

1

[]

[ "<s>", "unsigned", "TPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TPC", "::", "SPILL_ARF_SAVE", ":",...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "TPC", "TPC", "TPC::SPILL_ARF_SAVE", "TPC::SPILL_DRF_SAVE", "TPC::SPILL_VRF_SAVE", "TPC::SPILL_VPRF_SAVE", "TPC::SPILL_IRF_SAVE", "TPC::SPILL_SRF_SAVE", "TPC::SPILL_ZRF_SAVE", "TPC::SPILL_SPRF_SAVE", "0", "1", "0" ]

TPCInstrInfo

isStoreToStackSlot

TPC

Virtual ISA

LLVM

23,593

95

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::BuildPairF64", "Mips::ExtractElementF64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]

MipsSEInstrInfo25

expandPostRAPseudo

Mips

CPU

LLVM

23,594

118

1

[]

[ "<s>", "static", "bool", "read_vl_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "return", "recog_memoized", "(", "rinsn", ")", ">=", "0", "&&", "get_attr_type", "(", "rinsn", ")", "==", "TYPE_RDVL", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "instruction", "is", "read", "vl", "instruction", "." ]

[ "riscv", "0" ]

riscv-vsetvl

read_vl_insn_p

riscv

CPU

GCC

23,595

25

1

[]

[ "<s>", "void", "ARMConstantPoolValue", "::", "dump", "(", ")", "const", "{", "cerr", "<<", "\" \"", "<<", "*", "this", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "ARM", "ARM", "\" \"" ]

ARMConstantPoolValue25

dump

ARM

CPU

LLVM

23,596

16

1

[]

[ "<s>", "static", "bool", "mmix_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ";", "}", "</s>" ]

[ "FUNCTION_VALUE_REGNO_P", "." ]

[ "mmix" ]

mmix

mmix_function_value_regno_p

mmix

CPU

GCC

23,597

16

1

[]

[ "<s>", "static", "reg_class_t", "aarch64_ira_change_pseudo_allocno_class", "(", "int", "regno", ",", "reg_class_t", "allocno_class", ",", "reg_class_t", "best_class", ")", "{", "enum", "machine_mode", "mode", ";", "if", "(", "allocno_class", "!=", "ALL_REGS", ")", "...

[ "Implement", "TARGET_IRA_CHANGE_PSEUDO_ALLOCNO_CLASS", ".", "The", "register", "allocator", "chooses", "ALL_REGS", "if", "FP_REGS", "and", "GENERAL_REGS", "have", "the", "same", "cost", "even", "if", "ALL_REGS", "has", "a", "much", "larger", "cost", ".", "ALL_REGS",...

[ "aarch64" ]

aarch643

aarch64_ira_change_pseudo_allocno_class

aarch64

CPU

GCC

23,598

59

1

[]

[ "<s>", "static", "void", "set_ix86_tune_features", "(", "enum", "processor_type", "ix86_tune", ",", "bool", "dump", ")", "{", "unsigned", "int", "ix86_tune_mask", "=", "1u", "<<", "ix86_tune", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<...

[ "Helper", "function", "to", "set", "ix86_tune_features", ".", "IX86_TUNE", "is", "the", "processor", "type", "." ]

[ "i386", "1u", "0", "0", "\"List of x86 specific tuning parameter names:\\n\"", "0", "\"%s : %s\\n\"", "\"on\"", "\"off\"" ]

i3864

set_ix86_tune_features

i386

CPU

GCC

23,599

119

1

[]