docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "aarch64_simd_check_vect_par_cnst_half", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nelts", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "\|\|", "!", "GET_MODE_NUNITS", "(", "mode", ")", "....	[ "Check", "OP", "for", "validity", "as", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "lanes", ",", "from", "the", "perspective", "of", "the"...	[ "aarch64", "0", "0", "0", "0", "0", "0" ]	aarch64	aarch64_simd_check_vect_par_cnst_half	aarch64	CPU	GCC	23,700	149	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "isMicroMips", "(", "const", "MCSymbol", "", "Sym", ")", "const", "{", "if", "(", "const", "auto", "", "ElfSym", "=", "dyn_cast", "<", "const", "MCSymbolELF", ">", "(", "Sym", ")", ")", "{", "if", "(", "ElfSym",...	[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAsmBackend16	isMicroMips	Mips	CPU	LLVM	23,701	49	1	[]
[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "if", "(", "NaClDontBreakABI", ")", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}", "return", "In64BitMode", ...	[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]	[ "X86" ]	X86Subtarget109	isTarget64BitLP64	X86	CPU	LLVM	23,702	50	1	[]
[ "<s>", "static", "bool", "alpha_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "ret...	[ "The", "scalar", "modes", "supported", "differs", "from", "the", "default", "check-what-c-supports", "version", "in", "that", "sometimes", "TFmode", "is", "available", "even", "when", "long", "double", "indicates", "only", "DFmode", ".", "On", "unicosmk", ",", "...	[ "alpha" ]	alpha	alpha_scalar_mode_supported_p	alpha	MPU	GCC	23,703	53	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "X86", "\"Return instruction can only reference SP relative frame objects\"", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "0", "3", "3...	X86RegisterInfo (2)2	eliminateFrameIndex	X86	CPU	LLVM	23,704	426	1	[]
[ "<s>", "const", "char", "", "tilegx_asm_output_opcode", "(", "FILE", "", "stream", ",", "const", "char", "*", "code", ")", "{", "bool", "pseudo", "=", "!", "strcmp", "(", "code", ",", "\"pseudo\"", ")", ";", "if", "(", "!", "tilegx_in_bundle", "&&", ...	[ "Implement", "ASM_OUTPUT_OPCODE", ".", "Prepend/append", "curly", "braces", "as", "appropriate", "given", "the", "bundling", "information", "recorded", "by", "tilegx_gen_bundles", "." ]	[ "tilegx", "\"pseudo\"", "\"{\\n\\t\"", "100", "3", "1", "\"\"", "\"\\n\\t}\"", "\"\"" ]	tilegx	tilegx_asm_output_opcode	tilegx	VLIW	GCC	23,705	118	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PPC CTR Loops\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PPC CTR Loops\"" ]	PPCCTRLoops2	getPassName	PowerPC	CPU	LLVM	23,706	12	1	[]
[ "<s>", "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "const", "WebAssemblyTargetLowering", "&", "TLI", ",", "...	[ "optimizeCall", "-", "Take", "the", "given", "call", "instruction", "and", "return", "a", "more", "optimal", "value", "to", "replace", "the", "instruction", "with", "or", "0", "if", "a", "more", "optimal", "form", "ca", "n't", "be", "found", "." ]	[ "WebAssembly", "WebAssembly", "1", "2", "0", "\"Store results: call to builtin function with wrong \"", "\"signature, from/to mismatch\"", "\"Store results: call to builtin function with wrong \"", "\"signature, not consuming reg or frame index\"" ]	WebAssemblyStoreResults	optimizeCall	WebAssembly	Virtual ISA	LLVM	23,707	236	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...	MipsISelLowering (2)1	LowerReturn	Mips	CPU	LLVM	23,708	451	1	[]
[ "<s>", "virtual", "bool", "enableMachineScheduler", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "R600" ]	AMDGPUSubtarget11	enableMachineScheduler	R600	GPU	LLVM	23,709	15	1	[]
[ "<s>", "unsigned", "BPFRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "BPF", "::", "R0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "BPF", "BPF", "BPF::R0" ]	BPFRegisterInfo12	getRARegister	BPF	Virtual ISA	LLVM	23,710	14	1	[]
[ "<s>", "struct", "rtx_def", "", "c4x_function_arg", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "int", "reg", "=", "0", ";", "if", "(", "!", "cum", "->", "init", ")", "...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "c4x", "0", "2", "2", "6", "6", "6", "0", "1", "0", "0", "\"c4x_function_arg(mode=%s, named=%d\"", "\", reg=%s\"", "\", stack\"", "\")\\n\"" ]	c4x1	c4x_function_arg	c4x	DSP	GCC	23,711	328	1	[]
[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo19	getUnrollingPreferences	PowerPC	CPU	LLVM	23,712	50	1	[]
[ "<s>", "static", "int", "bfin_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "e_funkind", "kind1", ",", "kind2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", ")", "return", "1", ";", "kind1"...	[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...	[ "bfin", "1", "0", "\"nesting\"", "\"nesting\"", "0", "\"saveall\"", "\"saveall\"", "0", "\"kspisusp\"", "\"kspisusp\"", "0", "\"longcall\"", "\"longcall\"", "0", "1" ]	bfin	bfin_comp_type_attributes	bfin	DSP	GCC	23,713	163	1	[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "...	[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]	[ "i386", "1", "0", "0", "0" ]	i3867	ix86_avx_u128_mode_needed	i386	CPU	GCC	23,714	120	1	[]
[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "FP_REGNUM_P", "(", "regno", ")", "&&", "maybe_gt", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "8", ")", ";",...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restori...	[ "aarch64", "8" ]	aarch645	aarch64_hard_regno_call_part_clobbered	aarch64	CPU	GCC	23,715	29	1	[]
[ "<s>", "void", "ix86_expand_unary_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "bool", "matching_memory", "=", "false", ";", "rtx", "src", ",", "dst", ",", "op", ",", "clob", ";", "d...	[ "Attempt", "to", "expand", "a", "unary", "operator", ".", "Make", "the", "expansion", "closer", "to", "the", "actual", "machine", ",", "then", "just", "general_operand", ",", "which", "will", "allow", "2", "separate", "memory", "references", "(", "one", "out...	[ "i386", "0", "1", "2", "0", "0" ]	i386-expand	ix86_expand_unary_operator	i386	CPU	GCC	23,716	174	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "", "MIa", ",", "MachineInstr", "", "MIb", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo"...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "0", "0", "\"MIa must be a store or a load\"", "\"MIb must be a store or a load\"" ]	AArch64InstrInfo100	areMemAccessesTriviallyDisjoint	AArch64	CPU	LLVM	23,717	215	1	[]
[ "<s>", "bool", "ix86_check_builtin_isa_match", "(", "unsigned", "int", "fcode", ",", "HOST_WIDE_INT", "", "pbisa", ",", "HOST_WIDE_INT", "", "pbisa2", ")", "{", "HOST_WIDE_INT", "isa", "=", "ix86_isa_flags", ";", "HOST_WIDE_INT", "isa2", "=", "ix86_isa_flags2", ...	[ "Return", "true", "if", "the", "necessary", "isa", "options", "for", "this", "builtin", "exist", ",", "else", "false", ".", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";" ]	[ "i386", "0", "0", "0", "0", "0" ]	i386-expand	ix86_check_builtin_isa_match	i386	CPU	GCC	23,718	300	1	[]
[ "<s>", "static", "void", "rs6000_adjust_vect_cost_per_loop", "(", "rs6000_cost_data", "", "data", ")", "{", "struct", "loop", "", "loop", "=", "data", "->", "loop_info", ";", "gcc_assert", "(", "loop", ")", ";", "loop_vec_info", "loop_vinfo", "=", "loop_vec_in...	[ "For", "some", "target", "specific", "vectorization", "cost", "which", "ca", "n't", "be", "handled", "per", "stmt", ",", "we", "check", "the", "requisite", "conditions", "and", "adjust", "the", "vectorization", "cost", "accordingly", "if", "satisfied", ".", "O...	[ "rs6000", "0", "1", "0" ]	rs60001	rs6000_adjust_vect_cost_per_loop	rs6000	CPU	GCC	23,719	101	1	[]
[ "<s>", "void", "HexagonTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".",...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Hexagon", "Hexagon", "\".sdata\"", "\".sbss\"" ]	HexagonTargetObjectFile10	Initialize	Hexagon	DSP	LLVM	23,720	88	1	[]
[ "<s>", "static", "bool", "r10k_safe_mem_expr_p", "(", "tree", "expr", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "bitoffset", ",", "bitsize", ";", "tree", "inner", ",", "var_offset", ";", "machine_mode", "mode", ";", "int", "unsigned_...	[ "Return", "true", "if", "a", "MEM", "with", "MEM_EXPR", "EXPR", "and", "MEM_OFFSET", "OFFSET", "is", "an", "in-range", "access", "to", "an", "automatic", "variable", ",", "or", "to", "an", "object", "with", "a", "link-time-constant", "address", "." ]	[ "mips" ]	mips4	r10k_safe_mem_expr_p	mips	CPU	GCC	23,721	94	1	[]
[ "<s>", "const", "char", "", "rs6000_pltseq_template", "(", "rtx", "", "operands", ",", "int", "which", ")", "{", "const", "char", "*", "rel64", "=", "TARGET_64BIT", "?", "\"64\"", ":", "\"\"", ";", "char", "tls", "[", "30", "]", ";", "tls", "[", "0...	[ "Output", "indirect", "call", "insns", ".", "WHICH", "is", "0", "for", "tocsave", ",", "1", "for", "plt16_ha", ",", "2", "for", "plt16_lo", ",", "3", "for", "mtctr", "." ]	[ "rs6000", "\"64\"", "\"\"", "30", "0", "0", "3", "3", "1", "\".reloc .-%c,R_PPC%s_TLSGD,%%3\\n\\t\"", "3", "1", "\".reloc .-%c,R_PPC%s_TLSLD,%%&\\n\\t\"", "96", "2", "\"+32768\"", "\"\"", "\"st%s\\n\\t\"", "\"%s.reloc .-4,R_PPC%s_PLTSEQ,%%z2\"", "\"d 2,24(1)\"", "\"w 2,12(1)\...	rs6000	rs6000_pltseq_template	rs6000	CPU	GCC	23,722	320	1	[]
[ "<s>", "bool", "X86LoadValueInjectionLoadHardeningPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** \"", "<<", "getPassName", "(", ")", "<<", "\" : \"", "<<", "MF", ".", "getName...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"*** \"", "\" : \"", "\" ***\\n\"", "X86", "\"LVI load hardening is only supported on 64-bit\"", "\"Building gadget graph...\\n\"", "\"Building gadget graph... Done\\n\"", "\"Emitting gadget graph...\\n\"", "\"lvi.\"", "\".dot\"", "\"Emitting gadget graph... Done\\n\"", ...	X86LoadValueInjectionLoadHardening3	runOnMachineFunction	X86	CPU	LLVM	23,723	466	1	[]
[ "<s>", "StackOffset", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "VE", "VE", "VE", "VE::SX11", "VE::SX17", "VE::SX11" ]	VEFrameLowering2	getFrameIndexReference	VE	CPU	LLVM	23,724	169	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "X86", "\"Invalid fixup offset!\"", "0", "8", "\"value of \"", "\" is too large for field of \"", "1", "\" byte.\"", "\" bytes.\"", "0", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]	X86AsmBackend (2)2	applyFixup	X86	CPU	LLVM	23,725	228	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveI...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyRegStackify (2)	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	23,726	83	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "NumBytes", ",", "ARMCC", "::", "CondCodes", "Pred", ",", "unsigned", "PredReg", ",", "bool", "isThumb", ",", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "ARM", "ARMCC::CondCodes", "ARM", "ARM::SP", "ARM::SP", "ARM", "ARM::SP", "ARM::SP" ]	ARMRegisterInfo13	emitSPUpdate	ARM	CPU	LLVM	23,727	96	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValueMMPC10", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTargetOpValueMMPC10", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "10-bit", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "1", "\"getBranchTargetOpValuePC10 expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC10_S1", "0" ]	MipsMCCodeEmitter (2)	getBranchTargetOpValueMMPC10	Mips	CPU	LLVM	23,728	103	1	[]
[ "<s>", "const", "TriCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "TriCore", "TriCore" ]	TriCoreSubtarget	getInstrInfo	TriCore	MPU	LLVM	23,729	14	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_LDR", "AArch64::LS64_LDR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_LDR", "AArch64::LSFP64_LDR" ]	AArch64FrameLowering1	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	23,730	112	1	[]
[ "<s>", "bool", "ia64_expand_vecint_minmax", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "xops", "[", "6", "]", ";", "if", "(", "mode", "==", "V8QImode", "&&", "(", "code", "==...	[ "Emit", "an", "integral", "vector", "min", "or", "max", "operation", ".", "Return", "true", "if", "all", "done", "." ]	[ "ia64", "6", "1", "2", "0", "2", "0", "0", "4", "1", "1", "5", "2", "2", "3", "1", "2" ]	ia643	ia64_expand_vecint_minmax	ia64	CPU	GCC	23,731	252	1	[]
[ "<s>", "static", "const", "char", "*", "reg_name_with_mode", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "mlen", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "1", ")", "re...	[ "Since", "register", "names", "indicate", "the", "mode", "they", "'re", "used", "in", ",", "we", "need", "a", "way", "to", "determine", "which", "name", "to", "refer", "to", "the", "register", "with", ".", "Called", "by", "print_operand", "(", ")", "." ]	[ "m32c", "1", "\"r0l\"", "3", "4", "\"r2r0\"", "6", "\"r2r1r0\"", "8", "\"r3r1r2r0\"", "1", "\"r1l\"", "3", "4", "\"r3r1\"", "3", "4", "\"a1a0\"" ]	m32c	reg_name_with_mode	m32c	MPU	GCC	23,732	139	1	[]
[ "<s>", "const", "MipsRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)1	getRegisterInfo	Mips	CPU	LLVM	23,733	18	1	[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]	AArch64StorePairSuppress17	runOnMachineFunction	AArch64	CPU	LLVM	23,734	271	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "("...	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "ARM", "ARM", "1", "1" ]	ARMBaseInstrInfo10	isStoreToStackSlotPostFE	ARM	CPU	LLVM	23,735	80	1	[]
[ "<s>", "bool", "SystemZTTIImpl", "::", "isLSRCostLess", "(", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", "C1", ".", "NumReg...	[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetTransformInfo	isLSRCostLess	SystemZ	CPU	LLVM	23,736	86	1	[]
[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "E_DImode", ...	[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]	[ "aarch64" ]	aarch645	aarch64_pop_regs	aarch64	CPU	GCC	23,737	140	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "WebAssembly", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::CONST_I64", "WebAssembly::CONST_F32", "WebAssembly::CONST_F64" ]	WebAssemblyInstrInfo1	isReallyTriviallyReMaterializable	WebAssembly	Virtual ISA	LLVM	23,738	55	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]	[ "X86", "X86", "MVT::i16", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "MVT::i32" ]	X86ISelLowering (3)	IsDesirableToPromoteOp	X86	CPU	LLVM	23,739	257	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"unsafe-fp-math\"", "\"true\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]	HexagonTargetMachine33	getSubtargetImpl	Hexagon	DSP	LLVM	23,740	183	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0" ]	ARMTargetTransformInfo54	getIntImmCostInst	ARM	CPU	LLVM	23,741	325	1	[]
[ "<s>", "bool", "function_resolver", "::", "check_gp_argument", "(", "unsigned", "int", "nops", ",", "unsigned", "int", "&", "i", ",", "unsigned", "int", "&", "nargs", ")", "{", "i", "=", "0", ";", "if", "(", "pred", "!=", "PRED_none", ")", "{", "gcc_as...	[ "If", "the", "function", "is", "predicated", ",", "check", "that", "the", "first", "argument", "is", "a", "suitable", "governing", "predicate", ".", "Also", "check", "that", "there", "are", "NOPS", "further", "arguments", "after", "any", "governing", "predicat...	[ "aarch64", "0", "1", "1", "1" ]	aarch64-sve-builtins	check_gp_argument	aarch64	CPU	GCC	23,742	94	1	[]
[ "<s>", "static", "bool", "tilegx_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "re...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "tilegx" ]	tilegx	tilegx_scalar_mode_supported_p	tilegx	VLIW	GCC	23,743	47	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "", "I...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "CellSPU", "SPU", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "SPU::AIr32", "SPU::ILAr32", "2", "SPU", "0xf", "0", "\"16-byte alignment violated in eliminateFrameIndex\"", "SPU::R1", "SPU::AIr32", "10", "14", "SPU::R32CRegClass", "SPU::ILr32", "0", "SPU::R1" ]	SPURegisterInfo3	eliminateFrameIndex	CellSPU	MPU	LLVM	23,744	369	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Prepare control-flow for ISel\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"Prepare control-flow for ISel\"" ]	TVMControlFlowPrepare	getPassName	TVM	Virtual ISA	LLVM	23,745	11	1	[]
[ "<s>", "void", "", "aarch64_init_cost", "(", "class", "loop", "", ")", "{", "return", "new", "aarch64_vector_costs", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTORIZE_INIT_COST", "." ]	[ "aarch64" ]	aarch641	aarch64_init_cost	aarch64	CPU	GCC	23,746	14	1	[]
[ "<s>", "static", "void", "frv_start_packet", "(", "void", ")", "{", "enum", "frv_insn_group", "group", ";", "memset", "(", "frv_packet", ".", "regstate", ",", "0", ",", "sizeof", "(", "frv_packet", ".", "regstate", ")", ")", ";", "frv_packet", ".", "num_me...	[ "Initialize", "frv_packet", "for", "the", "start", "of", "a", "new", "packet", "." ]	[ "frv", "0", "0", "0", "1", "0" ]	frv	frv_start_packet	frv	VLIW	GCC	23,747	73	1	[]
[ "<s>", "void", "CJGAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "IsPCRel", ")", "{", "llvm_u...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "CJG", "CJG", "\"PC Rel not currently implemented\"", "\"Invalid fixup offset!\"", "4", "0", "\"The destination address is not aligned to a word\"", "0xFF", "1", "8", "0xFF" ]	CJGAsmBackend	applyFixup	CJG	CPU	LLVM	23,748	113	1	[]
[ "<s>", "static", "void", "ft32_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame...	[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]	[ "ft32", "0", "0", "4", "0", "0" ]	ft323	ft32_compute_frame	ft32	MPU	GCC	23,749	127	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine10	addIRPasses	AMDGPU	GPU	LLVM	23,750	279	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AArch64", "AArch64", "1", "1", "\"Only base registers and frame indices are supported.\"", "2", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "\"Caller should have ordered offsets.\"", "1" ]	AArch64InstrInfo107	shouldClusterMemOps	AArch64	CPU	LLVM	23,751	398	1	[]
[ "<s>", "static", "bool", "sparc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "if", "(", "sparc_tls_referenced_p", "(", "...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "sparc" ]	sparc4	sparc_legitimate_constant_p	sparc	CPU	GCC	23,752	121	1	[]
[ "<s>", "static", "rtx", "stv_expand_builtin", "(", "insn_code", "icode", ",", "rtx", "*", "op", ",", "machine_mode", "tmode", ",", "machine_mode", "smode", ")", "{", "op", "[", "2", "]", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op", "[", "2", "]", ...	[ "Expand", "an", "AltiVec", "vector", "store", "builtin", ",", "and", "return", "the", "expanded", "rtx", "." ]	[ "rs6000", "2", "2", "1", "2", "1", "1", "2", "1", "16", "0", "0", "0", "0", "0", "1", "2", "1", "1", "2", "1", "0", "1", "0", "0", "0", "1", "2", "1", "1", "2", "1", "0" ]	rs6000-builtin	stv_expand_builtin	rs6000	CPU	GCC	23,753	439	1	[]
[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "opts", "->", "x_flag_pic", ")", "{", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "...	[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]	[ "aarch64", "2", "\"code model %qs with %<-f%s%>\"", "\"large\"", "1", "\"PIC\"", "\"pic\"" ]	aarch646	initialize_aarch64_code_model	aarch64	CPU	GCC	23,754	92	1	[]
[ "<s>", "static", "bool", "avr_address_tiny_pm_p", "(", "rtx", "x", ")", "{", "if", "(", "CONST", "==", "GET_CODE", "(", "x", ")", ")", "x", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "...	[ "Return", "true", "if", "rtx", "X", "is", "a", "CONST", "or", "SYMBOL_REF", "with", "progmem", ".", "This", "must", "be", "used", "for", "AVR_TINY", "only", "because", "on", "other", "cores", "the", "flash", "memory", "is", "not", "visible", "in", "the",...	[ "avr", "0", "0" ]	avr	avr_address_tiny_pm_p	avr	MPU	GCC	23,755	50	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo136	storeRegToStackSlot	AMDGPU	GPU	LLVM	23,756	392	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regi...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "MCS51", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]	MCS51AsmParser	print	MCS51	MPU	LLVM	23,757	89	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "AMDGPU", "SI", "1" ]	SIInstrInfo120	getOpRegClass	AMDGPU	GPU	LLVM	23,758	154	1	[]
[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "const", "{", "return", "PrefetchDistance", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "AArch64" ]	AArch64Subtarget10	getPrefetchDistance	AArch64	CPU	LLVM	23,759	10	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering (2)3	getOptimalMemOpType	AArch64	CPU	LLVM	23,760	216	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")...	[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]	[ "AMDGPU", "SI", "AMDGPU::FLAT_SCR", "AMDGPU::EXEC", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass" ]	SIInstrInfo (3)	usesConstantBus	AMDGPU	GPU	LLVM	23,761	195	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "EVT", "VecVT", "=", "VecOp", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isOperationLegalOrCustomOrPromote", "(", "VecOp", ".", "getOpcode", ...	[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)8	shouldScalarizeBinop	X86	CPU	LLVM	23,762	58	1	[]
[ "<s>", "static", "rtx", "v850_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "func", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RV_REGNUM", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "v850" ]	v850	v850_libcall_value	v850	MPU	GCC	23,763	21	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM", "ARM", "ARM" ]	ARMFastISel11	CCAssignFnForCall	ARM	CPU	LLVM	23,764	237	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SPURegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SPU", "::", "R32CRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "CellSPU", "SPU", "SPU::R32CRegClass" ]	SPURegisterInfo9	getPointerRegClass	CellSPU	MPU	LLVM	23,765	24	1	[]
[ "<s>", "static", "rtx", "m68k_unwrap_symbol_1", "(", "rtx", "orig", ",", "bool", "unwrap_reloc32_p", ",", "enum", "m68k_reloc", "*", "reloc_ptr", ")", "{", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "x", ";", "enum", "m68k_r...	[ "Helper", "for", "m68k_unwrap_symbol", ".", "Also", ",", "if", "unwrapping", "was", "successful", "(", "that", "is", "if", "(", "ORIG", "!", "=", "<", "return", "value", ">", ")", ")", ",", "sets", "*", "RELOC_PTR", "to", "relocation", "type", "for", "...	[ "m68k", "0", "1", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	m68k	m68k_unwrap_symbol_1	m68k	MPU	GCC	23,766	197	1	[]
[ "<s>", "static", "inline", "tree", "def_builtin_const2", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "def_builtin2", "(", ...	[ "Like", "def_builtin", ",", "but", "also", "marks", "the", "function", "decl", "``", "const", "''", "." ]	[ "i386", "1" ]	i3866	def_builtin_const2	i386	CPU	GCC	23,767	64	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+sram...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "0", "32", "...	AMDGPUSubtarget72	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	23,768	233	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "...	[ "Target-dependent", "implementation", "of", "getRegSequenceInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVDRR", "1", "ARM::ssub_0", "2", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo1	getRegSequenceLikeInputs	ARM	CPU	LLVM	23,769	163	1	[]
[ "<s>", "void", "function_expander", "::", "prepare_prefetch_operands", "(", ")", "{", "unsigned", "int", "prfop", "=", "INTVAL", "(", "args", ".", "last", "(", ")", ")", ";", "args", ".", "quick_push", "(", "GEN_INT", "(", "(", "prfop", "&", "8", ")", ...	[ "The", "final", "argument", "is", "an", "immediate", "svprfop", "value", ".", "Add", "two", "fake", "arguments", "to", "represent", "the", "rw", "and", "locality", "operands", "of", "a", "PREFETCH", "rtx", "." ]	[ "aarch64", "8", "0", "1", "3", "1" ]	aarch64-sve-builtins	prepare_prefetch_operands	aarch64	CPU	GCC	23,770	57	1	[]
[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui"...	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...	AArch64LoadStoreOptimizer	getMemScale	AArch64	CPU	LLVM	23,771	267	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::V_SET0B", "PPC::V_SET0H", "PPC::V_SET0",...	PPCInstrInfo4	isReallyTriviallyReMaterializable	PowerPC	CPU	LLVM	23,772	137	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "ARM64" ]	ARM64AsmParser	getLoc	ARM64	CPU	LLVM	23,773	18	1	[]
[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PIC16", "PIC16", "ISD::OutputArg", "MVT::i8", "1", "MVT::i8", "0", "PIC16ISD::PIC16Store", "MVT::Other", "MVT::i8", "PIC16ISD::RET", "MVT::Other" ]	PIC16ISelLowering4	LowerReturn	PIC16	MPU	LLVM	23,774	201	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine50	addPreEmitPass	Mips	CPU	LLVM	23,775	92	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	MSP430ISelLowering13	LowerCall	MSP430	MPU	LLVM	23,776	103	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMGlobalMerge	getAnalysisUsage	ARM	CPU	LLVM	23,777	24	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createSIInsertWaits", "(", "*", "TM", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "R600", "SI" ]	AMDGPUTargetMachine80	addPreSched2	R600	GPU	LLVM	23,778	19	1	[]
[ "<s>", "bool", "scalar_chain", "::", "add_insn", "(", "bitmap", "candidates", ",", "unsigned", "int", "insn_uid", ",", "bitmap", "disallowed", ")", "{", "if", "(", "!", "bitmap_set_bit", "(", "insns", ",", "insn_uid", ")", ")", "return", "true", ";", "if",...	[ "Add", "instruction", "into", "a", "chain", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "search", "was", "aborted", "." ]	[ "i386", "\" Adding insn %d to chain #%d\\n\"" ]	i386-features1	add_insn	i386	CPU	GCC	23,779	206	1	[]
[ "<s>", "HexagonTargetObjectFile", "", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "static_cast", "<", "HexagonTargetObjectFile", "", ">", "(", "TLOF", ".", "get", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	getObjFileLowering	Hexagon	DSP	LLVM	23,780	23	1	[]
[ "<s>", "static", "void", "nvptx_assemble_value", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "unsigned", "size", ")", "{", "bool", "negative_p", "=", "val", "&", "(", "HOST_WIDE_INT_1U", "<<", "(", "HOST_BITS_PER_WIDE_INT", "-", "1", ")", ")", ";", "if", "...	[ "Add", "value", "VAL", "sized", "SIZE", "to", "the", "data", "we", "'re", "emitting", ",", "and", "keep", "writing", "out", "chunks", "as", "they", "fill", "up", "." ]	[ "nvptx", "1", "1", "0", "1", "0" ]	nvptx	nvptx_assemble_value	nvptx	GPU	GCC	23,781	155	1	[]
[ "<s>", "bool", "aarch64_can_const_movi_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_SIMD", ")", "return", "false", ";", "machine_mode", "vmode", ";", "scalar_int_mode", "imode", ";", "unsigned", "HOST_WIDE_INT", "ival",...	[ "Return", "TRUE", "if", "rtx", "X", "is", "immediate", "constant", "that", "fits", "in", "a", "single", "MOVI", "immediate", "operation", "." ]	[ "aarch64", "64", "128", "64" ]	aarch64	aarch64_can_const_movi_rtx_p	aarch64	CPU	GCC	23,782	153	1	[]
[ "<s>", "static", "const", "char", "*", "elf_platform", "(", "void", ")", "{", "int", "fd", ";", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",", "O_RDONLY", ")", ";", "if", "(", "fd", "!=", "-", "1", ")", "{", "char", "buf", "[", "1024", "]", ...	[ "Returns", "the", "canonical", "AT_PLATFORM", "if", "present", ",", "otherwise", "NULL", "." ]	[ "rs6000", "\"/proc/self/auxv\"", "1", "1024", "0" ]	driver-rs60002	elf_platform	rs6000	CPU	GCC	23,783	122	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering	emitLoadLinked	AArch64	CPU	LLVM	23,784	300	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]	WebAssemblyTargetMachine16	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	23,785	136	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Cpu0" ]	Cpu0AsmBackend1	writeNopData	Cpu0	CPU	LLVM	23,786	16	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]	ARMBaseRegisterInfo10	getCalleeSavedRegs	ARM	CPU	LLVM	23,787	218	1	[]
[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", "...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "XCore", "XCore", "XCore::STWFI", "1", "2", "2", "1", "0", "0" ]	XCoreInstrInfo1	isStoreToStackSlot	XCore	MPU	LLVM	23,788	106	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ...	[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL", "\"wasm-local\"", "WebAssembly::TI_GLOBAL_FIXED", "\"wasm-global-fixed\"", "WebAssembly::TI_OPERAND_STACK", "\"wasm-operand-stack\"", "WebAssembly::TI_GLOBAL_RELOC", "\"wasm-global-reloc\"", "WebAssembly::TI_LOCAL_INDIRECT", "\"wasm-local-...	WebAssemblyInstrInfo13	getSerializableTargetIndices	WebAssembly	Virtual ISA	LLVM	23,789	84	1	[]
[ "<s>", "const", "char", "*", "Tile64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "T64ISD", "::", "MOVELO", ":", "return", "\"T64ISD::M...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Tile64", "0", "T64ISD::MOVELO", "\"T64ISD::MOVELO\"", "T64ISD::ADDLO_PIC", "\"T64ISD::ADDLO_PIC\"", "T64ISD::ADDHI", "\"T64ISD::ADDHI\"", "T64ISD::ADDHI_PIC", "\"T64ISD::ADDHI_PIC\"", "T64ISD::ADDLI_GOT", "\"T64ISD::ADDLI_GOT\"", "T64ISD::JAL", "\"T64ISD::JAL\"", "T64ISD::JALR", "\"T6...	Tile64ISelLowering	getTargetNodeName	Tile64	VLIW	LLVM	23,790	384	1	[]
[ "<s>", "bool", "xtensa_simm8", "(", "HOST_WIDE_INT", "v", ")", "{", "return", "v", ">=", "-", "128", "&&", "v", "<=", "127", ";", "}", "</s>" ]	[ "Functions", "to", "test", "Xtensa", "immediate", "operand", "validity", "." ]	[ "xtensa", "128", "127" ]	xtensa	xtensa_simm8	xtensa	MPU	GCC	23,791	18	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Don't know how to custom l...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARM", "ARM", "0", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::CALL", "ISD::RET", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "ISD::FP_...	ARMISelLowering124	LowerOperation	ARM	CPU	LLVM	23,792	321	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getC...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "WebAssembly::isArgument", "WebAssembly::SP32", "\"__stack_pointer\"", "WebAssembly::GLOBAL_GET_I32", "WebAssembly", "WebAssembly::COPY", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "...	WebAssemblyFrameLowering16	emitPrologue	WebAssembly	Virtual ISA	LLVM	23,793	504	1	[]
[ "<s>", "void", "MMIXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MMIX", "MMIX", "0", "\"Unexpected non-zero SPAdj value\"", "1", "\"eliminateFrameIndex currently requires hasFP\"", "MMIX::ADD_I", "0", "8", "MMIX::SUB_I", "1", "0", "MMIX::GPRRegClass", "MMIX::LDI", "1", "1" ]	MMIXRegisterInfo	eliminateFrameIndex	MMIX	CPU	LLVM	23,794	332	1	[]
[ "<s>", "rtx", "neon_make_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "target", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...	[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...	[ "arm", "0", "0", "0", "0" ]	arm1	neon_make_constant	arm	CPU	GCC	23,795	208	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "", "State", ",", "unsigned", "&", "Size", ",", "Align", "Alignment", ")", "const", "{", "const", "TargetFrameLowering", "", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")",...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "Mips", "\"Byval argument's alignment should be a multiple of RegSizeInBytes.\"", "2", "0" ]	MipsISelLowering107	HandleByVal	Mips	CPU	LLVM	23,796	237	1	[]
[ "<s>", "Register", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF"...	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::X8", "RISCV::X2" ]	RISCVRegisterInfo1	getFrameRegister	RISCV	CPU	LLVM	23,797	39	1	[]
[ "<s>", "static", "void", "mips_output_args_xfer", "(", "int", "fp_code", ",", "char", "direction", ")", "{", "unsigned", "int", "gparg", ",", "fparg", ",", "f", ";", "CUMULATIVE_ARGS", "cum", ";", "gcc_assert", "(", "TARGET_OLDABI", ")", ";", "mips_init_cumula...	[ "Write", "out", "code", "to", "move", "floating-point", "arguments", "into", "or", "out", "of", "general", "registers", ".", "FP_CODE", "is", "the", "code", "describing", "which", "arguments", "are", "present", "(", "see", "the", "comment", "above", "the", "...	[ "mips", "0", "2", "3", "1", "3", "2" ]	mips	mips_output_args_xfer	mips	CPU	GCC	23,798	176	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARM", "ARM", "MVT::v2i64", "MVT::v4i32", "MVT::v8i16", "MVT::v16i8", "MVT::v2f64", "MVT::v4f32", "MVT::v8f16", "MVT::getVectorVT", "MVT::i1" ]	ARMISelLowering12	getSetCCResultType	ARM	CPU	LLVM	23,799	121	1	[]

[ "<s>", "bool", "aarch64_simd_check_vect_par_cnst_half", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nelts", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "||", "!", "GET_MODE_NUNITS", "(", "mode", ")", "....

[ "Check", "OP", "for", "validity", "as", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "lanes", ",", "from", "the", "perspective", "of", "the"...

[ "aarch64", "0", "0", "0", "0", "0", "0" ]

aarch64

aarch64_simd_check_vect_par_cnst_half

aarch64

CPU

GCC

23,700

149

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "isMicroMips", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "if", "(", "const", "auto", "*", "ElfSym", "=", "dyn_cast", "<", "const", "MCSymbolELF", ">", "(", "Sym", ")", ")", "{", "if", "(", "ElfSym",...

[ "Check", "whether", "a", "given", "symbol", "has", "been", "flagged", "with", "MICROMIPS", "flag", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAsmBackend16

isMicroMips

Mips

CPU

LLVM

23,701

49

1

[]

[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "if", "(", "NaClDontBreakABI", ")", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", ")", ";", "}", "return", "In64BitMode", ...

[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]

[ "X86" ]

X86Subtarget109

isTarget64BitLP64

X86

CPU

LLVM

23,702

50

1

[]

[ "<s>", "static", "bool", "alpha_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "ret...

[ "The", "scalar", "modes", "supported", "differs", "from", "the", "default", "check-what-c-supports", "version", "in", "that", "sometimes", "TFmode", "is", "available", "even", "when", "long", "double", "indicates", "only", "DFmode", ".", "On", "unicosmk", ",", "...

[ "alpha" ]

alpha

alpha_scalar_mode_supported_p

alpha

MPU

GCC

23,703

53

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "X86", "\"Return instruction can only reference SP relative frame objects\"", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "0", "3", "3...

X86RegisterInfo (2)2

eliminateFrameIndex

X86

CPU

LLVM

23,704

426

1

[]

[ "<s>", "const", "char", "*", "tilegx_asm_output_opcode", "(", "FILE", "*", "stream", ",", "const", "char", "*", "code", ")", "{", "bool", "pseudo", "=", "!", "strcmp", "(", "code", ",", "\"pseudo\"", ")", ";", "if", "(", "!", "tilegx_in_bundle", "&&", ...

[ "Implement", "ASM_OUTPUT_OPCODE", ".", "Prepend/append", "curly", "braces", "as", "appropriate", "given", "the", "bundling", "information", "recorded", "by", "tilegx_gen_bundles", "." ]

[ "tilegx", "\"pseudo\"", "\"{\\n\\t\"", "100", "3", "1", "\"\"", "\"\\n\\t}\"", "\"\"" ]

tilegx

tilegx_asm_output_opcode

tilegx

VLIW

GCC

23,705

118

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PPC CTR Loops\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PPC CTR Loops\"" ]

PPCCTRLoops2

getPassName

PowerPC

CPU

LLVM

23,706

12

1

[]

[ "<s>", "static", "bool", "optimizeCall", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "MachineDominatorTree", "&", "MDT", ",", "const", "WebAssemblyTargetLowering", "&", "TLI", ",", "...

[ "optimizeCall", "-", "Take", "the", "given", "call", "instruction", "and", "return", "a", "more", "optimal", "value", "to", "replace", "the", "instruction", "with", "or", "0", "if", "a", "more", "optimal", "form", "ca", "n't", "be", "found", "." ]

[ "WebAssembly", "WebAssembly", "1", "2", "0", "\"Store results: call to builtin function with wrong \"", "\"signature, from/to mismatch\"", "\"Store results: call to builtin function with wrong \"", "\"signature, not consuming reg or frame index\"" ]

WebAssemblyStoreResults

optimizeCall

WebAssembly

Virtual ISA

LLVM

23,707

236

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips", "Mips", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "Mips", "Mips", "Mips", "Mips", "\"sret virtual register not created in the entry block\"", "Mips::V0_64", "Mips::V0", "1", "0", "MipsI...

MipsISelLowering (2)1

LowerReturn

Mips

CPU

LLVM

23,708

451

1

[]

[ "<s>", "virtual", "bool", "enableMachineScheduler", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "R600" ]

AMDGPUSubtarget11

enableMachineScheduler

R600

GPU

LLVM

23,709

15

1

[]

[ "<s>", "unsigned", "BPFRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "BPF", "::", "R0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "BPF", "BPF", "BPF::R0" ]

BPFRegisterInfo12

getRARegister

BPF

Virtual ISA

LLVM

23,710

14

1

[]

[ "<s>", "struct", "rtx_def", "*", "c4x_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ")", "{", "int", "reg", "=", "0", ";", "if", "(", "!", "cum", "->", "init", ")", "...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "c4x", "0", "2", "2", "6", "6", "6", "0", "1", "0", "0", "\"c4x_function_arg(mode=%s, named=%d\"", "\", reg=%s\"", "\", stack\"", "\")\\n\"" ]

c4x1

c4x_function_arg

c4x

DSP

GCC

23,711

328

1

[]

[ "<s>", "void", "PPCTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "{", "UP", ".", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo19

getUnrollingPreferences

PowerPC

CPU

LLVM

23,712

50

1

[]

[ "<s>", "static", "int", "bfin_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "e_funkind", "kind1", ",", "kind2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", ")", "return", "1", ";", "kind1"...

[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...

[ "bfin", "1", "0", "\"nesting\"", "\"nesting\"", "0", "\"saveall\"", "\"saveall\"", "0", "\"kspisusp\"", "\"kspisusp\"", "0", "\"longcall\"", "\"longcall\"", "0", "1" ]

bfin

bfin_comp_type_attributes

bfin

DSP

GCC

23,713

163

1

[]

[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "...

[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]

[ "i386", "1", "0", "0", "0" ]

i3867

ix86_avx_u128_mode_needed

i386

CPU

GCC

23,714

120

1

[]

[ "<s>", "static", "bool", "aarch64_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "FP_REGNUM_P", "(", "regno", ")", "&&", "maybe_gt", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "8", ")", ";",...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "The", "callee", "only", "saves", "the", "lower", "64", "bits", "of", "a", "128-bit", "register", ".", "Tell", "the", "compiler", "the", "callee", "clobbers", "the", "top", "64", "bits", "when", "restori...

[ "aarch64", "8" ]

aarch645

aarch64_hard_regno_call_part_clobbered

aarch64

CPU

GCC

23,715

29

1

[]

[ "<s>", "void", "ix86_expand_unary_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "bool", "matching_memory", "=", "false", ";", "rtx", "src", ",", "dst", ",", "op", ",", "clob", ";", "d...

[ "Attempt", "to", "expand", "a", "unary", "operator", ".", "Make", "the", "expansion", "closer", "to", "the", "actual", "machine", ",", "then", "just", "general_operand", ",", "which", "will", "allow", "2", "separate", "memory", "references", "(", "one", "out...

[ "i386", "0", "1", "2", "0", "0" ]

i386-expand

ix86_expand_unary_operator

i386

CPU

GCC

23,716

174

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo"...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "0", "0", "\"MIa must be a store or a load\"", "\"MIb must be a store or a load\"" ]

AArch64InstrInfo100

areMemAccessesTriviallyDisjoint

AArch64

CPU

LLVM

23,717

215

1

[]

[ "<s>", "bool", "ix86_check_builtin_isa_match", "(", "unsigned", "int", "fcode", ",", "HOST_WIDE_INT", "*", "pbisa", ",", "HOST_WIDE_INT", "*", "pbisa2", ")", "{", "HOST_WIDE_INT", "isa", "=", "ix86_isa_flags", ";", "HOST_WIDE_INT", "isa2", "=", "ix86_isa_flags2", ...

[ "Return", "true", "if", "the", "necessary", "isa", "options", "for", "this", "builtin", "exist", ",", "else", "false", ".", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";" ]

[ "i386", "0", "0", "0", "0", "0" ]

i386-expand

ix86_check_builtin_isa_match

i386

CPU

GCC

23,718

300

1

[]

[ "<s>", "static", "void", "rs6000_adjust_vect_cost_per_loop", "(", "rs6000_cost_data", "*", "data", ")", "{", "struct", "loop", "*", "loop", "=", "data", "->", "loop_info", ";", "gcc_assert", "(", "loop", ")", ";", "loop_vec_info", "loop_vinfo", "=", "loop_vec_in...

[ "For", "some", "target", "specific", "vectorization", "cost", "which", "ca", "n't", "be", "handled", "per", "stmt", ",", "we", "check", "the", "requisite", "conditions", "and", "adjust", "the", "vectorization", "cost", "accordingly", "if", "satisfied", ".", "O...

[ "rs6000", "0", "1", "0" ]

rs60001

rs6000_adjust_vect_cost_per_loop

rs6000

CPU

GCC

23,719

101

1

[]

[ "<s>", "void", "HexagonTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".",...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Hexagon", "Hexagon", "\".sdata\"", "\".sbss\"" ]

HexagonTargetObjectFile10

Initialize

Hexagon

DSP

LLVM

23,720

88

1

[]

[ "<s>", "static", "bool", "r10k_safe_mem_expr_p", "(", "tree", "expr", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "bitoffset", ",", "bitsize", ";", "tree", "inner", ",", "var_offset", ";", "machine_mode", "mode", ";", "int", "unsigned_...

[ "Return", "true", "if", "a", "MEM", "with", "MEM_EXPR", "EXPR", "and", "MEM_OFFSET", "OFFSET", "is", "an", "in-range", "access", "to", "an", "automatic", "variable", ",", "or", "to", "an", "object", "with", "a", "link-time-constant", "address", "." ]

[ "mips" ]

mips4

r10k_safe_mem_expr_p

mips

CPU

GCC

23,721

94

1

[]

[ "<s>", "const", "char", "*", "rs6000_pltseq_template", "(", "rtx", "*", "operands", ",", "int", "which", ")", "{", "const", "char", "*", "rel64", "=", "TARGET_64BIT", "?", "\"64\"", ":", "\"\"", ";", "char", "tls", "[", "30", "]", ";", "tls", "[", "0...

[ "Output", "indirect", "call", "insns", ".", "WHICH", "is", "0", "for", "tocsave", ",", "1", "for", "plt16_ha", ",", "2", "for", "plt16_lo", ",", "3", "for", "mtctr", "." ]

[ "rs6000", "\"64\"", "\"\"", "30", "0", "0", "3", "3", "1", "\".reloc .-%c,R_PPC%s_TLSGD,%%3\\n\\t\"", "3", "1", "\".reloc .-%c,R_PPC%s_TLSLD,%%&\\n\\t\"", "96", "2", "\"+32768\"", "\"\"", "\"st%s\\n\\t\"", "\"%s.reloc .-4,R_PPC%s_PLTSEQ,%%z2\"", "\"d 2,24(1)\"", "\"w 2,12(1)\...

rs6000

rs6000_pltseq_template

rs6000

CPU

GCC

23,722

320

1

[]

[ "<s>", "bool", "X86LoadValueInjectionLoadHardeningPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** \"", "<<", "getPassName", "(", ")", "<<", "\" : \"", "<<", "MF", ".", "getName...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"***** \"", "\" : \"", "\" *****\\n\"", "X86", "\"LVI load hardening is only supported on 64-bit\"", "\"Building gadget graph...\\n\"", "\"Building gadget graph... Done\\n\"", "\"Emitting gadget graph...\\n\"", "\"lvi.\"", "\".dot\"", "\"Emitting gadget graph... Done\\n\"", ...

X86LoadValueInjectionLoadHardening3

runOnMachineFunction

X86

CPU

LLVM

23,723

466

1

[]

[ "<s>", "StackOffset", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "VE", "VE", "VE", "VE::SX11", "VE::SX17", "VE::SX11" ]

VEFrameLowering2

getFrameIndexReference

VE

CPU

LLVM

23,724

169

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "X86", "\"Invalid fixup offset!\"", "0", "8", "\"value of \"", "\" is too large for field of \"", "1", "\" byte.\"", "\" bytes.\"", "0", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]

X86AsmBackend (2)2

applyFixup

X86

CPU

LLVM

23,725

228

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveI...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyRegStackify (2)

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

23,726

83

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int", "NumBytes", ",", "ARMCC", "::", "CondCodes", "Pred", ",", "unsigned", "PredReg", ",", "bool", "isThumb", ",", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "ARM", "ARMCC::CondCodes", "ARM", "ARM::SP", "ARM::SP", "ARM", "ARM::SP", "ARM::SP" ]

ARMRegisterInfo13

emitSPUpdate

ARM

CPU

LLVM

23,727

96

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValueMMPC10", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTargetOpValueMMPC10", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "10-bit", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "1", "\"getBranchTargetOpValuePC10 expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC10_S1", "0" ]

MipsMCCodeEmitter (2)

getBranchTargetOpValueMMPC10

Mips

CPU

LLVM

23,728

103

1

[]

[ "<s>", "const", "TriCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "TriCore", "TriCore" ]

TriCoreSubtarget

getInstrInfo

TriCore

MPU

LLVM

23,729

14

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_LDR", "AArch64::LS64_LDR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_LDR", "AArch64::LSFP64_LDR" ]

AArch64FrameLowering1

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

23,730

112

1

[]

[ "<s>", "bool", "ia64_expand_vecint_minmax", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "xops", "[", "6", "]", ";", "if", "(", "mode", "==", "V8QImode", "&&", "(", "code", "==...

[ "Emit", "an", "integral", "vector", "min", "or", "max", "operation", ".", "Return", "true", "if", "all", "done", "." ]

[ "ia64", "6", "1", "2", "0", "2", "0", "0", "4", "1", "1", "5", "2", "2", "3", "1", "2" ]

ia643

ia64_expand_vecint_minmax

ia64

CPU

GCC

23,731

252

1

[]

[ "<s>", "static", "const", "char", "*", "reg_name_with_mode", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "int", "mlen", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "1", ")", "re...

[ "Since", "register", "names", "indicate", "the", "mode", "they", "'re", "used", "in", ",", "we", "need", "a", "way", "to", "determine", "which", "name", "to", "refer", "to", "the", "register", "with", ".", "Called", "by", "print_operand", "(", ")", "." ]

[ "m32c", "1", "\"r0l\"", "3", "4", "\"r2r0\"", "6", "\"r2r1r0\"", "8", "\"r3r1r2r0\"", "1", "\"r1l\"", "3", "4", "\"r3r1\"", "3", "4", "\"a1a0\"" ]

m32c

reg_name_with_mode

m32c

MPU

GCC

23,732

139

1

[]

[ "<s>", "const", "MipsRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)1

getRegisterInfo

Mips

CPU

LLVM

23,733

18

1

[]

[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]

AArch64StorePairSuppress17

runOnMachineFunction

AArch64

CPU

LLVM

23,734

271

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "SmallVector", "<", "const", "MachineMemOperand", "*", ",", "1", ">", "Accesses", ";", "if", "("...

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "ARM", "ARM", "1", "1" ]

ARMBaseInstrInfo10

isStoreToStackSlotPostFE

ARM

CPU

LLVM

23,735

80

1

[]

[ "<s>", "bool", "SystemZTTIImpl", "::", "isLSRCostLess", "(", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", "C1", ".", "NumReg...

[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetTransformInfo

isLSRCostLess

SystemZ

CPU

LLVM

23,736

86

1

[]

[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "E_DImode", ...

[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]

[ "aarch64" ]

aarch645

aarch64_pop_regs

aarch64

CPU

GCC

23,737

140

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "WebAssembly", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::CONST_I64", "WebAssembly::CONST_F32", "WebAssembly::CONST_F64" ]

WebAssemblyInstrInfo1

isReallyTriviallyReMaterializable

WebAssembly

Virtual ISA

LLVM

23,738

55

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", "return", ...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]

[ "X86", "X86", "MVT::i16", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "0", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SUB", "0", "1", "MVT::i32" ]

X86ISelLowering (3)

IsDesirableToPromoteOp

X86

CPU

LLVM

23,739

257

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"unsafe-fp-math\"", "\"true\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]

HexagonTargetMachine33

getSubtargetImpl

Hexagon

DSP

LLVM

23,740

183

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0" ]

ARMTargetTransformInfo54

getIntImmCostInst

ARM

CPU

LLVM

23,741

325

1

[]

[ "<s>", "bool", "function_resolver", "::", "check_gp_argument", "(", "unsigned", "int", "nops", ",", "unsigned", "int", "&", "i", ",", "unsigned", "int", "&", "nargs", ")", "{", "i", "=", "0", ";", "if", "(", "pred", "!=", "PRED_none", ")", "{", "gcc_as...

[ "If", "the", "function", "is", "predicated", ",", "check", "that", "the", "first", "argument", "is", "a", "suitable", "governing", "predicate", ".", "Also", "check", "that", "there", "are", "NOPS", "further", "arguments", "after", "any", "governing", "predicat...

[ "aarch64", "0", "1", "1", "1" ]

aarch64-sve-builtins

check_gp_argument

aarch64

CPU

GCC

23,742

94

1

[]

[ "<s>", "static", "bool", "tilegx_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "re...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "tilegx" ]

tilegx

tilegx_scalar_mode_supported_p

tilegx

VLIW

GCC

23,743

47

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "*", "I...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "CellSPU", "SPU", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "SPU::AIr32", "SPU::ILAr32", "2", "SPU", "0xf", "0", "\"16-byte alignment violated in eliminateFrameIndex\"", "SPU::R1", "SPU::AIr32", "10", "14", "SPU::R32CRegClass", "SPU::ILr32", "0", "SPU::R1" ]

SPURegisterInfo3

eliminateFrameIndex

CellSPU

MPU

LLVM

23,744

369

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Prepare control-flow for ISel\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"Prepare control-flow for ISel\"" ]

TVMControlFlowPrepare

getPassName

TVM

Virtual ISA

LLVM

23,745

11

1

[]

[ "<s>", "void", "*", "aarch64_init_cost", "(", "class", "loop", "*", ")", "{", "return", "new", "aarch64_vector_costs", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTORIZE_INIT_COST", "." ]

[ "aarch64" ]

aarch641

aarch64_init_cost

aarch64

CPU

GCC

23,746

14

1

[]

[ "<s>", "static", "void", "frv_start_packet", "(", "void", ")", "{", "enum", "frv_insn_group", "group", ";", "memset", "(", "frv_packet", ".", "regstate", ",", "0", ",", "sizeof", "(", "frv_packet", ".", "regstate", ")", ")", ";", "frv_packet", ".", "num_me...

[ "Initialize", "frv_packet", "for", "the", "start", "of", "a", "new", "packet", "." ]

[ "frv", "0", "0", "0", "1", "0" ]

frv

frv_start_packet

frv

VLIW

GCC

23,747

73

1

[]

[ "<s>", "void", "CJGAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "IsPCRel", ")", "{", "llvm_u...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "CJG", "CJG", "\"PC Rel not currently implemented\"", "\"Invalid fixup offset!\"", "4", "0", "\"The destination address is not aligned to a word\"", "0xFF", "1", "8", "0xFF" ]

CJGAsmBackend

applyFixup

CJG

CPU

LLVM

23,748

113

1

[]

[ "<s>", "static", "void", "ft32_compute_frame", "(", "void", ")", "{", "int", "stack_alignment", "=", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ";", "int", "padding_locals", ";", "int", "regno", ";", "cfun", "->", "machine", "->", "local_vars_size", "=", "get_frame...

[ "Compute", "the", "size", "of", "the", "local", "area", "and", "the", "size", "to", "be", "adjusted", "by", "the", "*", "prologue", "and", "epilogue", "." ]

[ "ft32", "0", "0", "4", "0", "0" ]

ft323

ft32_compute_frame

ft32

MPU

GCC

23,749

127

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine10

addIRPasses

AMDGPU

GPU

LLVM

23,750

279

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AArch64", "AArch64", "1", "1", "\"Only base registers and frame indices are supported.\"", "2", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "\"Caller should have ordered offsets.\"", "1" ]

AArch64InstrInfo107

shouldClusterMemOps

AArch64

CPU

LLVM

23,751

398

1

[]

[ "<s>", "static", "bool", "sparc_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "if", "(", "sparc_tls_referenced_p", "(", "...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "sparc" ]

sparc4

sparc_legitimate_constant_p

sparc

CPU

GCC

23,752

121

1

[]

[ "<s>", "static", "rtx", "stv_expand_builtin", "(", "insn_code", "icode", ",", "rtx", "*", "op", ",", "machine_mode", "tmode", ",", "machine_mode", "smode", ")", "{", "op", "[", "2", "]", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op", "[", "2", "]", ...

[ "Expand", "an", "AltiVec", "vector", "store", "builtin", ",", "and", "return", "the", "expanded", "rtx", "." ]

[ "rs6000", "2", "2", "1", "2", "1", "1", "2", "1", "16", "0", "0", "0", "0", "0", "1", "2", "1", "1", "2", "1", "0", "1", "0", "0", "0", "1", "2", "1", "1", "2", "1", "0" ]

rs6000-builtin

stv_expand_builtin

rs6000

CPU

GCC

23,753

439

1

[]

[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "opts", "->", "x_flag_pic", ")", "{", "switch", "(", "opts", "->", "x_aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "...

[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]

[ "aarch64", "2", "\"code model %qs with %<-f%s%>\"", "\"large\"", "1", "\"PIC\"", "\"pic\"" ]

aarch646

initialize_aarch64_code_model

aarch64

CPU

GCC

23,754

92

1

[]

[ "<s>", "static", "bool", "avr_address_tiny_pm_p", "(", "rtx", "x", ")", "{", "if", "(", "CONST", "==", "GET_CODE", "(", "x", ")", ")", "x", "=", "XEXP", "(", "XEXP", "(", "x", ",", "0", ")", ",", "0", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "...

[ "Return", "true", "if", "rtx", "X", "is", "a", "CONST", "or", "SYMBOL_REF", "with", "progmem", ".", "This", "must", "be", "used", "for", "AVR_TINY", "only", "because", "on", "other", "cores", "the", "flash", "memory", "is", "not", "visible", "in", "the",...

[ "avr", "0", "0" ]

avr

avr_address_tiny_pm_p

avr

MPU

GCC

23,755

50

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo136

storeRegToStackSlot

AMDGPU

GPU

LLVM

23,756

392

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "O", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Token", ":", "O", "<<", "\"Token: \\\"\"", "<<", "getToken", "(", ")", "<<", "\"\\\"\"", ";", "break", ";", "case", "k_Regi...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "MCS51", "\"Token: \\\"\"", "\"\\\"\"", "\"Register: \"", "\"Immediate: \\\"\"", "\"\\\"\"", "\"Memri: \\\"\"", "\"\\\"\"", "\"\\n\"" ]

MCS51AsmParser

print

MCS51

MPU

LLVM

23,757

89

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "AMDGPU", "SI", "1" ]

SIInstrInfo120

getOpRegClass

AMDGPU

GPU

LLVM

23,758

154

1

[]

[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "const", "{", "return", "PrefetchDistance", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "AArch64" ]

AArch64Subtarget10

getPrefetchDistance

AArch64

CPU

LLVM

23,759

10

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering (2)3

getOptimalMemOpType

AArch64

CPU

LLVM

23,760

216

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")...

[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]

[ "AMDGPU", "SI", "AMDGPU::FLAT_SCR", "AMDGPU::EXEC", "AMDGPU::M0", "AMDGPU::VCC", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass" ]

SIInstrInfo (3)

usesConstantBus

AMDGPU

GPU

LLVM

23,761

195

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldScalarizeBinop", "(", "SDValue", "VecOp", ")", "const", "{", "EVT", "VecVT", "=", "VecOp", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isOperationLegalOrCustomOrPromote", "(", "VecOp", ".", "getOpcode", ...

[ "Scalar", "ops", "always", "have", "equal", "or", "better", "analysis/performance/power", "than", "the", "vector", "equivalent", ",", "so", "this", "always", "makes", "sense", "if", "the", "scalar", "op", "is", "supported", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)8

shouldScalarizeBinop

X86

CPU

LLVM

23,762

58

1

[]

[ "<s>", "static", "rtx", "v850_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "func", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RV_REGNUM", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "v850" ]

v850

v850_libcall_value

v850

MPU

GCC

23,763

21

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "report_fatal_error", "(", "\"Unsupported calling...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM", "ARM", "ARM" ]

ARMFastISel11

CCAssignFnForCall

ARM

CPU

LLVM

23,764

237

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SPURegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "SPU", "::", "R32CRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "CellSPU", "SPU", "SPU::R32CRegClass" ]

SPURegisterInfo9

getPointerRegClass

CellSPU

MPU

LLVM

23,765

24

1

[]

[ "<s>", "static", "rtx", "m68k_unwrap_symbol_1", "(", "rtx", "orig", ",", "bool", "unwrap_reloc32_p", ",", "enum", "m68k_reloc", "*", "reloc_ptr", ")", "{", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "x", ";", "enum", "m68k_r...

[ "Helper", "for", "m68k_unwrap_symbol", ".", "Also", ",", "if", "unwrapping", "was", "successful", "(", "that", "is", "if", "(", "ORIG", "!", "=", "<", "return", "value", ">", ")", ")", ",", "sets", "*", "RELOC_PTR", "to", "relocation", "type", "for", "...

[ "m68k", "0", "1", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

m68k

m68k_unwrap_symbol_1

m68k

MPU

GCC

23,766

197

1

[]

[ "<s>", "static", "inline", "tree", "def_builtin_const2", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "def_builtin2", "(", ...

[ "Like", "def_builtin", ",", "but", "also", "marks", "the", "function", "decl", "``", "const", "''", "." ]

[ "i386", "1" ]

i3866

def_builtin_const2

i386

CPU

GCC

23,767

64

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+sram...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "0", "32", "...

AMDGPUSubtarget72

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

23,768

233

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getRegSequenceLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "SmallVectorImpl", "<", "RegSubRegPairAndIdx", ">", "&", "InputRegs", ")", "const", "{", "assert", "(", "DefIdx", "<", "...

[ "Target-dependent", "implementation", "of", "getRegSequenceInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVDRR", "1", "ARM::ssub_0", "2", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo1

getRegSequenceLikeInputs

ARM

CPU

LLVM

23,769

163

1

[]

[ "<s>", "void", "function_expander", "::", "prepare_prefetch_operands", "(", ")", "{", "unsigned", "int", "prfop", "=", "INTVAL", "(", "args", ".", "last", "(", ")", ")", ";", "args", ".", "quick_push", "(", "GEN_INT", "(", "(", "prfop", "&", "8", ")", ...

[ "The", "final", "argument", "is", "an", "immediate", "svprfop", "value", ".", "Add", "two", "fake", "arguments", "to", "represent", "the", "rw", "and", "locality", "operands", "of", "a", "PREFETCH", "rtx", "." ]

[ "aarch64", "8", "0", "1", "3", "1" ]

aarch64-sve-builtins

prepare_prefetch_operands

aarch64

CPU

GCC

23,770

57

1

[]

[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui"...

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...

AArch64LoadStoreOptimizer

getMemScale

AArch64

CPU

LLVM

23,771

267

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::V_SET0B", "PPC::V_SET0H", "PPC::V_SET0",...

PPCInstrInfo4

isReallyTriviallyReMaterializable

PowerPC

CPU

LLVM

23,772

137

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "ARM64" ]

ARM64AsmParser

getLoc

ARM64

CPU

LLVM

23,773

18

1

[]

[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PIC16", "PIC16", "ISD::OutputArg", "MVT::i8", "1", "MVT::i8", "0", "PIC16ISD::PIC16Store", "MVT::Other", "MVT::i8", "PIC16ISD::RET", "MVT::Other" ]

PIC16ISelLowering4

LowerReturn

PIC16

MPU

LLVM

23,774

201

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "TM", ".", "getSubtarget",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine50

addPreEmitPass

Mips

CPU

LLVM

23,775

92

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

MSP430ISelLowering13

LowerCall

MSP430

MPU

LLVM

23,776

103

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMGlobalMerge

getAnalysisUsage

ARM

CPU

LLVM

23,777

24

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createSIInsertWaits", "(", "*", "TM", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "R600", "SI" ]

AMDGPUTargetMachine80

addPreSched2

R600

GPU

LLVM

23,778

19

1

[]

[ "<s>", "bool", "scalar_chain", "::", "add_insn", "(", "bitmap", "candidates", ",", "unsigned", "int", "insn_uid", ",", "bitmap", "disallowed", ")", "{", "if", "(", "!", "bitmap_set_bit", "(", "insns", ",", "insn_uid", ")", ")", "return", "true", ";", "if",...

[ "Add", "instruction", "into", "a", "chain", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "search", "was", "aborted", "." ]

[ "i386", "\" Adding insn %d to chain #%d\\n\"" ]

i386-features1

add_insn

i386

CPU

GCC

23,779

206

1

[]

[ "<s>", "HexagonTargetObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "static_cast", "<", "HexagonTargetObjectFile", "*", ">", "(", "TLOF", ".", "get", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

getObjFileLowering

Hexagon

DSP

LLVM

23,780

23

1

[]

[ "<s>", "static", "void", "nvptx_assemble_value", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "unsigned", "size", ")", "{", "bool", "negative_p", "=", "val", "&", "(", "HOST_WIDE_INT_1U", "<<", "(", "HOST_BITS_PER_WIDE_INT", "-", "1", ")", ")", ";", "if", "...

[ "Add", "value", "VAL", "sized", "SIZE", "to", "the", "data", "we", "'re", "emitting", ",", "and", "keep", "writing", "out", "chunks", "as", "they", "fill", "up", "." ]

[ "nvptx", "1", "1", "0", "1", "0" ]

nvptx

nvptx_assemble_value

nvptx

GPU

GCC

23,781

155

1

[]

[ "<s>", "bool", "aarch64_can_const_movi_rtx_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_SIMD", ")", "return", "false", ";", "machine_mode", "vmode", ";", "scalar_int_mode", "imode", ";", "unsigned", "HOST_WIDE_INT", "ival",...

[ "Return", "TRUE", "if", "rtx", "X", "is", "immediate", "constant", "that", "fits", "in", "a", "single", "MOVI", "immediate", "operation", "." ]

[ "aarch64", "64", "128", "64" ]

aarch64

aarch64_can_const_movi_rtx_p

aarch64

CPU

GCC

23,782

153

1

[]

[ "<s>", "static", "const", "char", "*", "elf_platform", "(", "void", ")", "{", "int", "fd", ";", "fd", "=", "open", "(", "\"/proc/self/auxv\"", ",", "O_RDONLY", ")", ";", "if", "(", "fd", "!=", "-", "1", ")", "{", "char", "buf", "[", "1024", "]", ...

[ "Returns", "the", "canonical", "AT_PLATFORM", "if", "present", ",", "otherwise", "NULL", "." ]

[ "rs6000", "\"/proc/self/auxv\"", "1", "1024", "0" ]

driver-rs60002

elf_platform

rs6000

CPU

GCC

23,783

122

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering

emitLoadLinked

AArch64

CPU

LLVM

23,784

300

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]

WebAssemblyTargetMachine16

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

23,785

136

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Cpu0" ]

Cpu0AsmBackend1

writeNopData

Cpu0

CPU

LLVM

23,786

16

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]

ARMBaseRegisterInfo10

getCalleeSavedRegs

ARM

CPU

LLVM

23,787

218

1

[]

[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", "...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "XCore", "XCore", "XCore::STWFI", "1", "2", "2", "1", "0", "0" ]

XCoreInstrInfo1

isStoreToStackSlot

XCore

MPU

LLVM

23,788

106

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ...

[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL", "\"wasm-local\"", "WebAssembly::TI_GLOBAL_FIXED", "\"wasm-global-fixed\"", "WebAssembly::TI_OPERAND_STACK", "\"wasm-operand-stack\"", "WebAssembly::TI_GLOBAL_RELOC", "\"wasm-global-reloc\"", "WebAssembly::TI_LOCAL_INDIRECT", "\"wasm-local-...

WebAssemblyInstrInfo13

getSerializableTargetIndices

WebAssembly

Virtual ISA

LLVM

23,789

84

1

[]

[ "<s>", "const", "char", "*", "Tile64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "T64ISD", "::", "MOVELO", ":", "return", "\"T64ISD::M...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Tile64", "0", "T64ISD::MOVELO", "\"T64ISD::MOVELO\"", "T64ISD::ADDLO_PIC", "\"T64ISD::ADDLO_PIC\"", "T64ISD::ADDHI", "\"T64ISD::ADDHI\"", "T64ISD::ADDHI_PIC", "\"T64ISD::ADDHI_PIC\"", "T64ISD::ADDLI_GOT", "\"T64ISD::ADDLI_GOT\"", "T64ISD::JAL", "\"T64ISD::JAL\"", "T64ISD::JALR", "\"T6...

Tile64ISelLowering

getTargetNodeName

Tile64

VLIW

LLVM

23,790

384

1

[]

[ "<s>", "bool", "xtensa_simm8", "(", "HOST_WIDE_INT", "v", ")", "{", "return", "v", ">=", "-", "128", "&&", "v", "<=", "127", ";", "}", "</s>" ]

[ "Functions", "to", "test", "Xtensa", "immediate", "operand", "validity", "." ]

[ "xtensa", "128", "127" ]

xtensa

xtensa_simm8

xtensa

MPU

GCC

23,791

18

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"Don't know how to custom l...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARM", "ARM", "0", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::CALL", "ISD::RET", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_TO_SINT", "ISD::FP_...

ARMISelLowering124

LowerOperation

ARM

CPU

LLVM

23,792

321

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getC...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "WebAssembly::isArgument", "WebAssembly::SP32", "\"__stack_pointer\"", "WebAssembly::GLOBAL_GET_I32", "WebAssembly", "WebAssembly::COPY", "WebAssembly::CONST_I32", "WebAssembly::SUB_I32", "...

WebAssemblyFrameLowering16

emitPrologue

WebAssembly

Virtual ISA

LLVM

23,793

504

1

[]

[ "<s>", "void", "MMIXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MMIX", "MMIX", "0", "\"Unexpected non-zero SPAdj value\"", "1", "\"eliminateFrameIndex currently requires hasFP\"", "MMIX::ADD_I", "0", "8", "MMIX::SUB_I", "1", "0", "MMIX::GPRRegClass", "MMIX::LDI", "1", "1" ]

MMIXRegisterInfo

eliminateFrameIndex

MMIX

CPU

LLVM

23,794

332

1

[]

[ "<s>", "rtx", "neon_make_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "target", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...

[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...

[ "arm", "0", "0", "0", "0" ]

arm1

neon_make_constant

arm

CPU

GCC

23,795

208

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "Align", "Alignment", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")",...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "Mips", "\"Byval argument's alignment should be a multiple of RegSizeInBytes.\"", "2", "0" ]

MipsISelLowering107

HandleByVal

Mips

CPU

LLVM

23,796

237

1

[]

[ "<s>", "Register", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF"...

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::X8", "RISCV::X2" ]

RISCVRegisterInfo1

getFrameRegister

RISCV

CPU

LLVM

23,797

39

1

[]

[ "<s>", "static", "void", "mips_output_args_xfer", "(", "int", "fp_code", ",", "char", "direction", ")", "{", "unsigned", "int", "gparg", ",", "fparg", ",", "f", ";", "CUMULATIVE_ARGS", "cum", ";", "gcc_assert", "(", "TARGET_OLDABI", ")", ";", "mips_init_cumula...

[ "Write", "out", "code", "to", "move", "floating-point", "arguments", "into", "or", "out", "of", "general", "registers", ".", "FP_CODE", "is", "the", "code", "describing", "which", "arguments", "are", "present", "(", "see", "the", "comment", "above", "the", "...

[ "mips", "0", "2", "3", "1", "3", "2" ]

mips

mips_output_args_xfer

mips

CPU

GCC

23,798

176

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARM", "ARM", "MVT::v2i64", "MVT::v4i32", "MVT::v8i16", "MVT::v16i8", "MVT::v2f64", "MVT::v4f32", "MVT::v8f16", "MVT::getVectorVT", "MVT::i1" ]

ARMISelLowering12

getSetCCResultType

ARM

CPU

LLVM

23,799

121

1

[]