Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "int", "symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT...
[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "." ]
[ "arm", "1", "1", "0", "1", "0", "1", "0", "1", "1", "0" ]
arm
symbol_mentioned_p
arm
CPU
GCC
30,100
157
1
[]
[ "<s>", "void", "arm_asm_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "size_t", "cmse_name_len", ";", "char", "*", "cmse_name", "=", "0", ";", "char", "cmse_prefix", "[", "]", "=", "\"...
[ "Output", "in", "FILE", "asm", "statements", "needed", "to", "declare", "the", "NAME", "of", "the", "function", "defined", "by", "its", "DECL", "node", "." ]
[ "arm", "0", "\"__acle_se_\"", "\"cmse_nonsecure_entry\"", "\"%s%s\"", "\"function\"", "\"function\"" ]
arm
arm_asm_declare_function_name
arm
CPU
GCC
30,101
165
1
[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "SI", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"", "0", "1" ]
SILoadStoreOptimizer1
runOnMachineFunction
AMDGPU
GPU
LLVM
30,102
151
1
[]
[ "<s>", "static", "void", "nds32_setup_incoming_varargs", "(", "cumulative_args_t", "ca", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_args_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "total_args_r...
[ "Implementing", "the", "Varargs", "Macros", "." ]
[ "nds32" ]
nds322
nds32_setup_incoming_varargs
nds32
CPU
GCC
30,103
93
1
[]
[ "<s>", "static", "void", "gen_safe_add", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "val", ",", "bool", "is_frame_related", ")", "{", "rtx", "insn", ";", "if", "(", "val", "==", "NULL_RTX", "||", "INTVAL", "(", "val", ")", "==", "0", ")", "...
[ "Generate", "an", "ADD", "of", "SRC", "plus", "VAL", "into", "DEST", ".", "Handles", "the", "case", "where", "VAL", "is", "too", "big", "for", "max_constant_value", ".", "Sets", "FRAME_RELATED_P", "on", "the", "insn", "if", "IS_FRAME_RELATED", "is", "true", ...
[ "rx", "0", "1", "1" ]
rx
gen_safe_add
rx
CPU
GCC
30,104
153
1
[]
[ "<s>", "SMLoc", "getOffsetOfLoc", "(", ")", "const", "override", "{", "return", "OffsetOfLoc", ";", "}", "</s>" ]
[ "getOffsetOfLoc", "-", "Get", "the", "location", "of", "the", "offset", "operator", "." ]
[ "X86" ]
X86Operand (2)
getOffsetOfLoc
X86
CPU
LLVM
30,105
11
1
[]
[ "<s>", "static", "bool", "bfin_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "sym", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST", ")", "return", "true", ...
[ "Ensure", "that", "for", "any", "constant", "of", "the", "form", "symbol", "+", "offset", ",", "the", "offset", "remains", "within", "the", "object", ".", "Any", "other", "constants", "are", "ok", ".", "This", "ensures", "that", "flat", "binaries", "never"...
[ "bfin", "0", "0", "1", "0", "0" ]
bfin
bfin_legitimate_constant_p
bfin
DSP
GCC
30,106
131
1
[]
[ "<s>", "int", "arm_is_longcall_p", "(", "rtx", "sym_ref", ",", "int", "call_cookie", ",", "int", "call_symbol", ")", "{", "if", "(", "!", "call_symbol", ")", "{", "if", "(", "GET_CODE", "(", "sym_ref", ")", "!=", "MEM", ")", "return", "0", ";", "sym_re...
[ "Return", "nonzero", "if", "a", "32", "bit", "``", "long_call", "''", "should", "be", "generated", "for", "this", "call", ".", "We", "generate", "a", "long_call", "if", "the", "function", ":", "a.", "has", "an", "__attribute__", "(", "(", "long", "call",...
[ "arm", "0", "0", "0", "0", "1", "0", "0" ]
arm3
arm_is_longcall_p
arm
CPU
GCC
30,107
110
1
[]
[ "<s>", "static", "rtx", "nds32_legitimize_target", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "if", "(", "!", ...
[ "Return", "a", "legitimate", "rtx", "for", "instruction", "ICODE", "'s", "return", "value", ".", "Use", "TARGET", "if", "it", "'s", "not", "null", ",", "has", "the", "right", "mode", ",", "and", "satisfies", "operand", "0", "'s", "predicate", "." ]
[ "nds32", "0", "0" ]
nds32-intrinsic
nds32_legitimize_target
nds32
CPU
GCC
30,108
72
1
[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]
[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]
[ "Sparc" ]
SparcAsmParser
isReg
Sparc
CPU
LLVM
30,109
13
1
[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", "{", "std", "::", "string", "CPU", "=", "\"generic\"", ";", "ParseSubtargetF...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "MSP430", "MSP430", "MSP430", "\"generic\"" ]
MSP430Subtarget9
MSP430Subtarget
MSP430
MPU
LLVM
30,110
37
1
[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::SHL_PARTS", "ISD::SRA_PARTS", "ISD::SRL_PARTS", "ISD::BITCAST", "\"Unexpecte...
RISCVISelLowering11
LowerOperation
RISCV
CPU
LLVM
30,111
289
1
[]
[ "<s>", "static", "rtx", "m32c_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "const", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";",...
[ "Implements", "FUNCTION_VALUE", ".", "Functions", "and", "libcalls", "have", "the", "same", "conventions", "." ]
[ "m32c" ]
m32c
m32c_function_value
m32c
MPU
GCC
30,112
34
1
[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "return", ";", "}", "</s>" ]
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "RISCV", "RISCV" ]
RISCVAsmBackend18
applyFixup
RISCV
CPU
LLVM
30,113
28
1
[]
[ "<s>", "bool", "mips_expand_ins_as_unaligned_store", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "rtx", "left", ",", "right", ";", "machine_mode", "mode", ";", "if", "(", "!", "mips_get_unalig...
[ "Try", "to", "use", "left/right", "stores", "to", "expand", "an", "``", "ins", "''", "pattern", ".", "DEST", ",", "WIDTH", ",", "BITPOS", "and", "SRC", "are", "the", "operands", "passed", "to", "the", "expander", ";", "the", "operation", "is", "the", "...
[ "mips", "0" ]
mips
mips_expand_ins_as_unaligned_store
mips
CPU
GCC
30,114
142
1
[]
[ "<s>", "static", "bool", "hwloop_optimize", "(", "hwloop_info", "loop", ")", "{", "int", "i", ";", "edge", "entry_edge", ";", "basic_block", "entry_bb", ";", "rtx", "iter_reg", ";", "rtx_insn", "*", "insn", ",", "*", "seq", ",", "*", "entry_after", ";", ...
[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "to", "optimize", "LOOP", "in", "a", "machine-specific", "fashion", ";", "returns", "true", "if", "successful", "and", "false", "if", "the", "hwloop_fail", "function", "should", "be", "called",...
[ "xtensa", "1", "\";; loop %d is not innermost\\n\"", "\";; loop %d has more than one entry\\n\"", "\";; loop %d is not entered from head\\n\"", "\";; loop %d has invalid insn\\n\"", "\";; loop %d uses iterator\\n\"", "\";; loop %d start_label not before loop_end\\n\"", "1", "0" ]
xtensa
hwloop_optimize
xtensa
MPU
GCC
30,115
473
1
[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableRDFOpt", ")", "addPass", "(", "createHexagonRDFOpt", "(", ")", ")", ";", "if", "...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine (2)
addPostRegAlloc
Hexagon
DSP
LLVM
30,116
59
1
[]
[ "<s>", "virtual", "bool", "isConditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "1", ")", ".", "getImm", "(", ")",...
[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]
[ "ARM", "ARM::Bcc", "1", "ARMCC::AL" ]
ARMMCTargetDesc1
isConditionalBranch
ARM
CPU
LLVM
30,117
50
1
[]
[ "<s>", "bool", "WebAssemblySubtarget", "::", "enableAtomicExpand", "(", ")", "const", "{", "return", "hasAtomics", "(", ")", ";", "}", "</s>" ]
[ "True", "if", "the", "subtarget", "should", "run", "the", "atomic", "expansion", "pass", "." ]
[ "WebAssembly", "WebAssembly" ]
WebAssemblySubtarget10
enableAtomicExpand
WebAssembly
Virtual ISA
LLVM
30,118
14
1
[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]
HexagonSelectionDAGInfo17
EmitTargetCodeForMemcpy
Hexagon
DSP
LLVM
30,119
331
1
[]
[ "<s>", "bool", "PPCExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "PPCInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "PowerPC", "PPC", "PPC" ]
PPCExpandAtomicPseudoInsts (2)
runOnMachineFunction
PowerPC
CPU
LLVM
30,120
130
1
[]
[ "<s>", "void", "AVRInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegSca...
[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]
[ "AVR", "AVR", "AVR::JMPk" ]
AVRInstrInfo7
insertIndirectBranch
AVR
MPU
LLVM
30,121
55
1
[]
[ "<s>", "const", "char", "*", "getName", "(", ")", "const", "{", "return", "(", "Available", ".", "getID", "(", ")", "==", "TPCSchedStrategy", "::", "TopQID", ")", "?", "\"Top\"", ":", "\"Bot\"", ";", "}", "</s>" ]
[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]
[ "TPC", "TPC", "\"Top\"", "\"Bot\"" ]
TPCMachineScheduler
getName
TPC
Virtual ISA
LLVM
30,122
26
1
[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "updateRegAllocHint", "(", "unsigned", "Reg", ",", "unsigned", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "s...
[ "A", "callback", "to", "allow", "target", "a", "chance", "to", "update", "register", "allocation", "hints", "when", "a", "register", "is", "``", "changed", "''", "(", "e.g", "." ]
[ "ARM", "ARM", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd", "ARMRI::RegPairEven", "ARMRI::RegPairOdd" ]
ARMBaseRegisterInfo10
updateRegAllocHint
ARM
CPU
LLVM
30,123
159
1
[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "assert", "(", "false", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]
[ "MOS" ]
MOSAsmParser
isMem
MOS
MPU
LLVM
30,124
16
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "A...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "PowerPC" ]
PPCLoopDataPrefetch
getAnalysisUsage
PowerPC
CPU
LLVM
30,125
65
1
[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "BPF", "BPF", "ISD::BR_CC", "ISD::GlobalAddress", "ISD::SELECT_CC", "ISD::DYNAMIC_STACKALLOC", "\"Unsupported dynamic stack allocation\"", "\"unimplemented operand\"" ]
BPFISelLowering1
LowerOperation
BPF
Virtual ISA
LLVM
30,126
81
1
[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "SelectionDAG", "&", "DAG", ...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
[ "AMDGPU", "AMDGPU", "\"<unknown>\"", "\"call to function \"" ]
AMDGPUISelLowering (2)
LowerCall
AMDGPU
GPU
LLVM
30,127
133
1
[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
[ "RV16K", "\"Invalid type access!\"" ]
RV16KAsmParser
getReg
RV16K
Virtual ISA
LLVM
30,128
22
1
[]
[ "<s>", "bool", "MipsConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "4", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI",...
[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]
[ "Mips", "Mips", "4", "\"Branch of destination \"", "\" from \"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]
MipsConstantIslandPass2
isBBInRange
Mips
CPU
LLVM
30,129
139
1
[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine51
addPreEmitPass
Hexagon
DSP
LLVM
30,130
74
1
[]
[ "<s>", "void", "RV16KRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "RV16K", "RV16K", "0", "\"Unexpected non-zero SPAdj value\"", "1", "16", "\"Frame offsets outside of the signed 16-bit range not supported\"", "RV16K::FRMIDX", "0", "1", "0", "RV16K::MOV", "1", "2", "RV16K::LI", "1", "2", "RV16K::ADD", "3", "1" ]
RV16KRegisterInfo
eliminateFrameIndex
RV16K
Virtual ISA
LLVM
30,131
357
1
[]
[ "<s>", "const", "TVMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]
[ "TargetInstrInfo", "getter", "." ]
[ "TVM", "TVM" ]
TVMSubtarget
getInstrInfo
TVM
Virtual ISA
LLVM
30,132
14
1
[]
[ "<s>", "bool", "BitSimplification", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "bool", "Changed", "...
[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]
[ "Hexagon", "1", "0", "Hexagon::DoubleRegsRegClassID", "Hexagon::IntRegsRegClassID", "Hexagon::PredRegsRegClassID" ]
HexagonBitSimplify (2)1
processBlock
Hexagon
DSP
LLVM
30,133
423
1
[]
[ "<s>", "void", "BTFTypeStruct", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "STy", "->", "...
[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]
[ "BPF", "BTF::BTFMember", "0", "24" ]
BTFDebug30
completeType
BPF
Virtual ISA
LLVM
30,134
163
1
[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ...
[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]
[ "ARM", "ARM" ]
ARMBaseRegisterInfo29
canSimplifyCallFramePseudos
ARM
CPU
LLVM
30,135
29
1
[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getT...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "AArch64", "AArch64", "AArch64::XSP", "AArch64::WSP", "AArch64::XZR", "AArch64::WZR", "AArch64::X29", "AArch64::W29" ]
AArch64RegisterInfo20
getReservedRegs
AArch64
CPU
LLVM
30,136
104
1
[]
[ "<s>", "void", "setPersonality", "(", "const", "MCSymbol", "*", "Per", ")", "{", "HasPersonality", "=", "true", ";", "}", "</s>" ]
[ "Set", "the", "personality", "." ]
[ "ARM" ]
ARMUnwindOpAsm15
setPersonality
ARM
CPU
LLVM
30,137
14
1
[]
[ "<s>", "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "XCoreGenSubtargetInfo"...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "XCore", "XCore", "XCore", "XCore" ]
XCoreSubtarget24
XCoreSubtarget
XCore
MPU
LLVM
30,138
61
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Promote Constant\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "ARM64", "\"ARM64 Promote Constant\"" ]
ARM64PromoteConstant1
getPassName
ARM64
CPU
LLVM
30,139
13
1
[]
[ "<s>", "void", "OR1KFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const", ...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "OR1K", "OR1K", "OR1K", "OR1K", "8", "4", "4", "4", "OR1K::ADDI", "OR1K::R1", "OR1K::R2", "0", "OR1K::LWZ", "OR1K::R2", "OR1K::R1", "16", "OR1K::ADDI", "OR1K::R1", "OR1K::R1", "OR1K::R13", "OR1K::MOVHI", "16", "OR1K::ORI", "0xffffU", "OR1K::ADD", "OR1K::R1", "OR1K...
OR1KFrameLowering1
emitEpilogue
OR1K
CPU
LLVM
30,140
472
1
[]
[ "<s>", "static", "const", "struct", "mips_cpu_info", "*", "mips_default_arch", "(", "void", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "mips_cpu_info_table", ")", ";", "i", "++", ")", "if", "(", ...
[ "Return", "a", "default", "mips_cpu_info", "entry", ",", "given", "that", "no", "-march=", "option", "was", "explicitly", "specified", "." ]
[ "mips", "0", "0" ]
mips
mips_default_arch
mips
CPU
GCC
30,141
68
1
[]
[ "<s>", "int", "xstormy16_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "int", "result", ";", "layout", "=", "xstormy16_compute_stack_layout", "(", ")", ";", "if", "(", "from", "=="...
[ "Determine", "how", "all", "the", "special", "registers", "get", "eliminated", "." ]
[ "stormy16" ]
stormy163
xstormy16_initial_elimination_offset
stormy16
CPU
GCC
30,142
112
1
[]
[ "<s>", "static", "bool", "sh_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "!", "ALLOW_INDEXED_ADDRESS", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x...
[ "Recognize", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "to", "use", "this", "a...
[ "sh", "0", "1", "0", "0", "1", "8", "4", "8" ]
sh4
sh_legitimate_address_p
sh
CPU
GCC
30,143
343
1
[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "SystemZMachineFu...
[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]
[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::R15D", "SystemZMC::ELFCallFrameSize", "SystemZ::GR64BitRegClass", "SystemZMC::ELFCallFrameSize", "8", "SystemZ::ELFNumArgGPRs", "SystemZ::ELFArgGPRs", "SystemZMC::ELFCallFrameSize", "8", "0", "\"8-byte alignment required for fo...
SystemZFrameLowering32
assignCalleeSavedSpillSlots
SystemZ
CPU
LLVM
30,144
378
1
[]
[ "<s>", "static", "void", "riscv_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "enum", "machine_mod...
[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]
[ "riscv", "0", "0", "0", "0", "0", "0" ]
riscv3
riscv_block_move_straight
riscv
CPU
GCC
30,145
240
1
[]
[ "<s>", "static", "tree", "aarch64_comparison_type", "(", "stmt_vec_info", "stmt_info", ")", "{", "if", "(", "auto", "*", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ")", "if", "(", "TREE_CODE_CLASS", "(", "gimp...
[ "If", "STMT_INFO", "is", "a", "comparison", "or", "contains", "an", "embedded", "comparison", ",", "return", "the", "scalar", "type", "of", "the", "values", "being", "compared", ".", "Return", "null", "otherwise", "." ]
[ "aarch64" ]
aarch641
aarch64_comparison_type
aarch64
CPU
GCC
30,146
53
1
[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "X86", "X86", "X86" ]
X86FrameLowering112
hasFP
X86
CPU
LLVM
30,147
125
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "S...
[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]
[ "AMDGPU", "SI", "SI", "SI" ]
SIISelLowering (2)
shouldConvertConstantLoadToIntImm
AMDGPU
GPU
LLVM
30,148
44
1
[]
[ "<s>", "static", "rtx", "ix86_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", "=", "orig_x", ",", "y", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "T...
[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "PIC+GOTOFF", "and", "turn", "it", "back", "into", "a", "direct", "symbol", "reference", ".", "On", "...
[ "i386", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1", "1", "0", "1", "0", "1", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "1", "0", "0", "0", "1" ]
i3863
ix86_delegitimize_address
i386
CPU
GCC
30,149
510
1
[]
[ "<s>", "bool", "X86RegisterInfo", "::", "isArgumentRegister", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "Reg", ")", "const", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";"...
[ "isArgumentReg", "-", "Returns", "true", "if", "Reg", "can", "be", "used", "as", "an", "argument", "to", "a", "function", "." ]
[ "X86", "X86", "X86", "X86", "X86::EAX", "X86::ECX", "X86::EDX", "X86::VR64RegClass", "X86", "X86::RAX", "X86::RDX", "X86::RCX", "X86::R8", "X86::R9", "X86::RDI", "X86::RSI", "X86::XMM0", "X86::XMM1", "X86::XMM2", "X86::XMM3", "X86::XMM4", "X86::XMM5", "X86::XMM6", "X86:...
X86RegisterInfo55
isArgumentRegister
X86
CPU
LLVM
30,150
355
1
[]
[ "<s>", "bool", "TPCInstrInfo", "::", "isProfitableToHoist", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TPC", "::", "MOVvip", "||", "MI", ".", "getOpcode", "(", ")", "==", "TPC", "::", "MOV_ld_...
[ "Return", "true", "if", "it", "is", "profitable", "to", "hoist", "instruction", "in", "the", "then/else", "to", "before", "if", "." ]
[ "TPC", "TPC", "TPC::MOVvip", "TPC::MOV_ld_vip" ]
TPCInstrInfo
isProfitableToHoist
TPC
Virtual ISA
LLVM
30,151
40
1
[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "0", "0", "4", "M...
MipsSEFrameLowering18
emitEpilogue
Mips
CPU
LLVM
30,152
378
1
[]
[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64AdvSIMDScalar *****\\n\"", ")", ";", "MRI", "=", "&", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "\"***** AArch64AdvSIMDScalar *****\\n\"" ]
AArch64AdvSIMDScalarPass13
runOnMachineFunction
AArch64
CPU
LLVM
30,153
88
1
[]
[ "<s>", "static", "void", "frv_reorder_packet", "(", "void", ")", "{", "unsigned", "int", "cursor", "[", "NUM_GROUPS", "]", ";", "rtx", "insns", "[", "ARRAY_SIZE", "(", "frv_unit_groups", ")", "]", ";", "unsigned", "int", "unit", ",", "to", ",", "from", "...
[ "Sort", "the", "current", "packet", "into", "assembly-language", "order", ".", "Set", "packing", "flags", "as", "appropriate", "." ]
[ "frv", "0", "0", "0", "0", "1", "0", "1", "1" ]
frv2
frv_reorder_packet
frv
VLIW
GCC
30,154
221
1
[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "getZero", "(", "const", "SDLoc", "&", "dl", ",", "MVT", "Ty", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Ty", ".", "isInt...
[ "Return", "a", "SCEV", "for", "the", "constant", "0", "of", "a", "specific", "type", "." ]
[ "Hexagon", "Hexagon", "\"Only integer vectors are supported here\"", "64", "0", "MVT::getIntegerVT", "HexagonISD::VZERO", "0", "0.0", "\"Invalid type for zero\"" ]
HexagonISelLowering (2)1
getZero
Hexagon
DSP
LLVM
30,155
139
1
[]
[ "<s>", "int", "mips_can_use_return_insn", "(", "void", ")", "{", "tree", "return_type", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "if", "(", "regs_ever_live", "[", "31", "]", "||", "current_function_profile", ")", "return", "0", ";", ...
[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]
[ "mips", "0", "31", "0", "0", "0", "0" ]
mips3
mips_can_use_return_insn
mips
CPU
GCC
30,156
105
1
[]
[ "<s>", "static", "rtx", "nds32_gen_dup_4_byte_to_word_value", "(", "rtx", "value", ")", "{", "rtx", "value4word", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "nds32_gen_dup_4_byte_to_word_value_aux", "(", "value", ",", "value4word", ")", ";", "return", "value4word"...
[ "Auxiliary", "function", "for", "expand", "setmem", "pattern", "." ]
[ "nds32" ]
nds32-memory-manipulation
nds32_gen_dup_4_byte_to_word_value
nds32
CPU
GCC
30,157
27
1
[]
[ "<s>", "enum", "reg_class", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "PC_REGNUM", ")", "return", "NO_REGS", ";", "if", "(", "IS_VPR_REGNUM", "(", "regno", ")", ")", "return", "VPR_REG", ";", "if", "(", "IS_PAC_REGNUM", ...
[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]
[ "arm", "8", "8" ]
arm1
arm_regno_class
arm
CPU
GCC
30,158
178
1
[]
[ "<s>", "static", "rtx_insn", "*", "rs6000_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", ...
[ "Implement", "TARGET_MD_ASM_ADJUST", ".", "All", "asm", "statements", "are", "considered", "to", "clobber", "the", "XER", "[", "CA", "]", "bit", "because", "clobbering", "that", "bit", "without", "telling", "the", "compiler", "worked", "just", "fine", "with", ...
[ "powerpcspe" ]
powerpcspe
rs6000_md_asm_adjust
powerpcspe
CPU
GCC
30,159
60
1
[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAArch64ISelDag", "(", "getAArch64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getSubtarget", "<", "AArch64Subta...
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]
AArch64TargetMachine3
addInstSelector
AArch64
CPU
LLVM
30,160
55
1
[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]
[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]
[ "M88k" ]
M88kAsmParser
getEndLoc
M88k
MPU
LLVM
30,161
11
1
[]
[ "<s>", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "...
[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]
[ "PowerPC" ]
PPCTargetTransformInfo (2)
getAdjustedAnalysisPointer
PowerPC
CPU
LLVM
30,162
32
1
[]
[ "<s>", "static", "rtx", "nds32_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "return_p", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "0", ")", ...
[ "Expand", "builtins", "that", "take", "two", "operands", "." ]
[ "nds32", "0", "1", "1", "0", "2", "1" ]
nds32-intrinsic
nds32_expand_binop_builtin
nds32
CPU
GCC
30,163
142
1
[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supporte...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "RISCV", "RISCV", "\"Shrink-wrapping not yet supported\"", "\"emitPrologue doesn't support framepointer-less functions\"", "0" ]
RISCVFrameLowering30
emitPrologue
RISCV
CPU
LLVM
30,164
183
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "0", ")", ";", "if", "(", "N...
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "AMDGPU", "AMDGPU", "0", "\"_e64\"", "64", "\"_e32\"", "32", "AMDGPU", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"", "AMDGPU", "\"failed parsing operand.\"" ]
AMDGPUAsmParser (2)
ParseInstruction
AMDGPU
GPU
LLVM
30,165
206
1
[]
[ "<s>", "int", "first_fp_reg_to_save", "(", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "14", "+", "32", ";", "first_reg", "<=", "63", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", ")", "break", ";...
[ "Similar", ",", "for", "FP", "regs", "." ]
[ "rs6000", "14", "32", "63" ]
rs60002
first_fp_reg_to_save
rs6000
CPU
GCC
30,166
36
1
[]
[ "<s>", "static", "void", "do_load_for_compare_from_addr", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "addr", ",", "rtx", "orig_addr", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "addr", ")", ";", "MEM_COPY_ATTRIBUTES", "("...
[ "Prepare", "address", "and", "then", "do", "a", "load", ".", "MODE", "is", "the", "mode", "to", "use", "for", "the", "load", ".", "DEST", "is", "the", "destination", "register", "for", "the", "data", ".", "ADDR", "is", "the", "address", "to", "be", "...
[ "rs6000" ]
rs6000-string
do_load_for_compare_from_addr
rs6000
CPU
GCC
30,167
56
1
[]
[ "<s>", "static", "tree", "make_attribute", "(", "const", "char", "*", "name", ",", "const", "char", "*", "arg_name", ",", "tree", "chain", ")", "{", "tree", "attr_name", ";", "tree", "attr_arg_name", ";", "tree", "attr_args", ";", "tree", "attr", ";", "a...
[ "Makes", "a", "function", "attribute", "of", "the", "form", "NAME", "(", "ARG_NAME", ")", "and", "chains", "it", "to", "CHAIN", "." ]
[ "i386" ]
i3864
make_attribute
i386
CPU
GCC
30,168
75
1
[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...
[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "ISD::PRE_INC", "MVT::i64", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]
PPCISelLowering (2)
getPreIndexedAddressParts
PowerPC
CPU
LLVM
30,169
392
1
[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "i...
[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]
[ "AArch64", "AArch64", "\"Both vector needs to be scalable\"", "0", "1", "1", "2" ]
AArch64TargetTransformInfo36
getMinMaxReductionCost
AArch64
CPU
LLVM
30,170
194
1
[]
[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]
ARMBaseRegisterInfo5
getCalleeSavedRegs
ARM
CPU
LLVM
30,171
127
1
[]
[ "<s>", "static", "inline", "tree", "def_builtin", "(", "HOST_WIDE_INT", "mask", ",", "HOST_WIDE_INT", "mask2", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=...
[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]
[ "i386", "0", "0", "0", "0" ]
i3868
def_builtin
i386
CPU
GCC
30,172
286
1
[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...
[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]
[ "Mips", "Mips", "2", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]
MipsMCCodeEmitter (2)
getJumpTargetOpValue
Mips
CPU
LLVM
30,173
103
1
[]
[ "<s>", "const", "uint32_t", "*", "LoongArchRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]
[ "LoongArch", "LoongArch" ]
LoongArchRegisterInfo
getNoPreservedMask
LoongArch
CPU
LLVM
30,174
14
1
[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...
[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]
[ "Xtensa" ]
XtensaAsmBackend
fixupNeedsRelaxation
Xtensa
MPU
LLVM
30,175
28
1
[]
[ "<s>", "unsigned", "SNESInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
[ "SNES", "SNES", "0", "SNES", "SNES", "SNES", "SNES", "0" ]
SNESInstrInfo
getInstSizeInBytes
SNES
DSP
LLVM
30,176
164
1
[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "PTX", "PTX", "\"Unimplemented operand\"", "ISD::SETCC", "ISD::GlobalAddress" ]
PTXISelLowering
LowerOperation
PTX
GPU
LLVM
30,177
58
1
[]
[ "<s>", "const", "M68kRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "M68k", "M68k" ]
M68kInstrInfo (2)
getRegisterInfo
M68k
MPU
LLVM
30,178
12
1
[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createHexagonCopyToCombine", "(", ")", ",", "false", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConv...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine (2)
addPreSched2
Hexagon
DSP
LLVM
30,179
42
1
[]
[ "<s>", "BaseType", "::", "const_iterator", "end", "(", ")", "const", "{", "return", "List", ".", "end", "(", ")", ";", "}", "</s>" ]
[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]
[ "Hexagon" ]
HexagonISelDAGToDAGHVX
end
Hexagon
DSP
LLVM
30,180
16
1
[]
[ "<s>", "int", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return"...
[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]
[ "bfin", "1", "1", "0", "1", "0", "1", "1", "0" ]
bfin
symbolic_reference_mentioned_p
bfin
DSP
GCC
30,181
145
1
[]
[ "<s>", "const", "LC2200Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "LC2200", "LC2200" ]
LC2200TargetMachine
getSubtargetImpl
LC2200
CPU
LLVM
30,182
17
1
[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "static_cast", "<", "c...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "\"Before expand-condsets\\n\"", "16", "\"After coalescing\\n\"", "\"After splitting\\n\"", "\"After predicating\\n\"", "\"After expand-condsets\\n\"" ]
HexagonExpandCondsets10
runOnMachineFunction
Hexagon
DSP
LLVM
30,183
428
1
[]
[ "<s>", "int", "big_const_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "op", ")", ",", "'M'", ")",...
[ "Return", "truth", "value", "of", "whether", "OP", "is", "a", "constant", "that", "requires", "two", "loads", "to", "put", "in", "a", "register", "." ]
[ "mt", "1", "0" ]
mt
big_const_operand
mt
CPU
GCC
30,184
38
1
[]
[ "<s>", "int", "MMIXFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...
[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]
[ "MMIX", "MMIX", "0", "1", "0", "1", "MMIX::r254" ]
MMIXFrameLowering
getFrameIndexReference
MMIX
CPU
LLVM
30,185
173
1
[]
[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Memory Intrinsic Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "M...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "WebAssembly", "WebAssembly", "\"********** Memory Intrinsic Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL_I32", "WebAssembly::CALL_I64" ]
WebAssemblyMemIntrinsicResults6
runOnMachineFunction
WebAssembly
Virtual ISA
LLVM
30,186
205
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "const", "X86Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ...
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
[ "X86", "X86", "X86", "X86", "X86::GR64RegClass", "X86::GR32RegClass" ]
X86RegisterInfo33
getPointerRegClass
X86
CPU
LLVM
30,187
47
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isMulAddWithConstProfitable", "(", "const", "SDValue", "&", "AddNode", ",", "const", "SDValue", "&", "ConstNode", ")", "const", "{", "const", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", ...
[ "Return", "true", "if", "it", "may", "be", "profitable", "to", "transform", "(", "mul", "(", "add", "x", ",", "c1", ")", ",", "c2", ")", "-", ">", "(", "add", "(", "mul", "x", ",", "c2", ")", ",", "c1", "*", "c2", ")", "." ]
[ "AArch64", "AArch64", "64", "1", "AArch64", "4", "AArch64", "1" ]
AArch64ISelLowering (2)2
isMulAddWithConstProfitable
AArch64
CPU
LLVM
30,188
169
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "isSafeMemOpType", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "X86ScalarSSEf32", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "X86Sc...
[ "Returns", "true", "if", "it", "'s", "safe", "to", "use", "load", "/", "store", "of", "the", "specified", "type", "to", "expand", "memcpy", "/", "memset", "inline", "." ]
[ "X86", "X86", "MVT::f32", "X86", "MVT::f64", "X86" ]
X86ISelLowering (2)
isSafeMemOpType
X86
CPU
LLVM
30,189
37
1
[]
[ "<s>", "Bucket", "(", "const", "SCEV", "*", "B", ",", "Instruction", "*", "I", ")", ":", "BaseSCEV", "(", "B", ")", ",", "Elements", "(", "1", ",", "BucketElement", "(", "I", ")", ")", "{", "}", "</s>" ]
[ "The", "bucket", "assigned", "by", "balanced", "partitioning", "." ]
[ "PowerPC", "1" ]
PPCLoopInstrFormPrep1
Bucket
PowerPC
CPU
LLVM
30,190
28
1
[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVM...
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "AArch64", "AArch64", "ISD::OutputArg", "16" ]
AArch64ISelLowering (2)2
CanLowerReturn
AArch64
CPU
LLVM
30,191
75
1
[]
[ "<s>", "const", "uint32_t", "*", "LEGRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "LEG", "LEG" ]
LEGRegisterInfo
getCallPreservedMask
LEG
CPU
LLVM
30,192
22
1
[]
[ "<s>", "ATTRIBUTE_UNUSED", "static", "section", "*", "x86_64_elf_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*"...
[ "switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", ".", "DECL", "is", "either", "a", "`", "VAR_DECL", "'", "node", "or", "a", "constant", "of", "some", "sort", ".", "RELOC", "indicates", "whether", "forming", "the", "initial", ...
[ "i386", "\".ldata\"", "\".ldata.rel\"", "\".ldata.rel.local\"", "\".ldata.rel.ro\"", "\".ldata.rel.ro.local\"", "\".lbss\"", "\".lrodata\"", "0" ]
i3864
x86_64_elf_select_section
i386
CPU
GCC
30,193
199
1
[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "!", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ".", "isRegisterReservedByU...
[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]
[ "RISCV", "RISCV", "RISCV" ]
RISCVRegisterInfo1
isAsmClobberable
RISCV
CPU
LLVM
30,194
32
1
[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")...
[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]
[ "ARM", "ARM", "0", "64", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedVal", ...
ARMTargetTransformInfo49
getIntImmCost
ARM
CPU
LLVM
30,195
223
1
[]
[ "<s>", "int", "bpf_core_get_sou_member_index", "(", "ctf_container_ref", "ctfc", ",", "const", "tree", "node", ")", "{", "if", "(", "TREE_CODE", "(", "node", ")", "==", "FIELD_DECL", ")", "{", "const", "tree", "container", "=", "DECL_CONTEXT", "(", "node", "...
[ "Return", "the", "0-based", "index", "of", "the", "field", "NODE", "in", "its", "containing", "struct", "or", "union", "type", "." ]
[ "bpf", "1", "1", "1", "0", "0", "1" ]
coreout
bpf_core_get_sou_member_index
bpf
Virtual ISA
GCC
30,196
182
1
[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...
[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]
[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16" ]
AArch64InstrInfo68
insertOutlinedCall
AArch64
CPU
LLVM
30,197
334
1
[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOper...
[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]
[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "0" ]
PPCRegisterInfo (2)3
isFrameOffsetLegal
PowerPC
CPU
LLVM
30,198
133
1
[]
[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";",...
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "X86", "X86", "X86", "X86", "\"MachineFunction required\"", "X86", "X86" ]
X86RegisterInfo37
getCalleeSavedRegs
X86
CPU
LLVM
30,199
264
1
[]