docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "enum", "machine_mode", "m32c_regno_reg_class", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "R0_REGNO", ":", "return", "R0_REGS", ";", "case", "R1_REGNO", ":", "return", "R1_REGS", ";", "case", "R2_REGNO", ":", "return", ...	[ "Implements", "REGNO_REG_CLASS", "." ]	[ "m32c" ]	m32c2	m32c_regno_reg_class	m32c	MPU	GCC	30,300	87	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "arm_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "factor", "=", "(", "TARGET_THUMB", "\|\|", "!", "arm_tune_xscale", "?", "1", ":", "2", ")", ";", "if", "(", "TREE...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Make", "strings", "word-aligned", "so", "strcpy", "from", "constants", "will", "be", "faster", "." ]	[ "arm", "1", "2" ]	arm	arm_constant_alignment	arm	CPU	GCC	30,301	52	1	[]
[ "<s>", "unsigned", "NVPTXInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "NVPTX", "NVPTX", "\"code size not handled\"", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"NVPTX branch conditions have two components!\"", "NVPTX::GOTO", "NVPTX::CBranch", "0", "1", "NVPTX::CBranch", "0", "NVPTX::GOTO", "2" ]	NVPTXInstrInfo17	insertBranch	NVPTX	GPU	LLVM	30,302	191	1	[]
[ "<s>", "static", "void", "ix86_conditional_register_usage", "(", "void", ")", "{", "int", "i", ",", "c_mask", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_...	[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]	[ "i386", "0", "0", "0", "1" ]	i386	ix86_conditional_register_usage	i386	CPU	GCC	30,303	293	1	[]
[ "<s>", "const", "MCSection", "", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef"...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]	XCoreTargetObjectFile	getExplicitSectionGlobal	XCore	MPU	LLVM	30,304	86	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegSca...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "AVR", "AVR", "AVR::JMPk" ]	AVRInstrInfo21	insertIndirectBranch	AVR	MPU	LLVM	30,305	53	1	[]
[ "<s>", "void", "SNESTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "SNES", "SNES" ]	SNESTargetObjectFile	Initialize	SNES	DSP	LLVM	30,306	25	1	[]
[ "<s>", "static", "void", "frv_frame_access", "(", "frv_frame_accessor_t", "*", "accessor", ",", "rtx", "reg", ",", "int", "stack_offset", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "mem", "=", "frv_frame_mem", "(", "mode"...	[ "Emit", "instructions", "that", "transfer", "REG", "to", "or", "from", "the", "memory", "location", "(", "sp", "+", "STACK_OFFSET", ")", ".", "The", "register", "is", "stored", "in", "memory", "if", "ACCESSOR-", ">", "OP", "is", "FRV_STORE", "and", "loaded...	[ "frv", "0", "0", "0", "0", "1", "0", "0", "0", "1", "1", "4", "0", "0", "0", "0", "1", "0", "0", "0", "1", "2" ]	frv	frv_frame_access	frv	VLIW	GCC	30,307	475	1	[]
[ "<s>", "static", "bool", "arm_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "machine_mode", "mode", ";", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", ")", "{", "fputs", "(", "\"\\t.w...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "ARM", "version", "needs", "to", "handle", "word-sized", "values", "specially", "." ]	[ "arm", "\"\\t.word\\t\"", "0", "\"(GOTFUNCDESC)\"", "\"(GOT)\"", "\"(GOTOFFFUNCDESC)\"", "\"(GOTOFF)\"", "\"(GOT)\"", "\"(FUNCDESC)\"", "0", "0", "1", "0", "0" ]	arm	arm_assemble_integer	arm	CPU	GCC	30,308	395	1	[]
[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", ...	[ "Target", "hook", "for", "vector_mode_supported_p", "." ]	[ "mips" ]	mips7	mips_vector_mode_supported_p	mips	CPU	GCC	30,309	68	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"" ]	MipsRegisterInfo29	eliminateFrameIndex	Mips	CPU	LLVM	30,310	164	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::MOV32r1", "X86::MOV32r_1", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "...	X86InstrInfo131	expandPostRAPseudo	X86	CPU	LLVM	30,311	491	1	[]
[ "<s>", "static", "void", "rs6000_sched_finish", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ")", "{", "int", "n_groups", ";", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "\"=== Finishing schedule.\\n\"", ")", ";", "if", "(", "rel...	[ "The", "following", "function", "is", "called", "at", "the", "end", "of", "scheduling", "BB", ".", "After", "reload", ",", "it", "inserts", "nops", "at", "insn", "group", "bundling", "." ]	[ "rs6000", "\"=== Finishing schedule.\\n\"", "6", "\"ngroups = %d\\n\"", "\"Done finish_sched\\n\"" ]	rs6000	rs6000_sched_finish	rs6000	CPU	GCC	30,312	125	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsABI", "(", "O32", ")", ",", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "Mips", "Mips", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]	MipsSubtarget50	MipsSubtarget	Mips	CPU	LLVM	30,313	192	1	[]
[ "<s>", "const", "PPCSubtarget", "*", "PPCTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "PowerPC", "PPC", "PPC", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"-hard-float\"", "\",-hard-float\"", "PPC" ]	PPCTargetMachine1	getSubtargetImpl	PowerPC	CPU	LLVM	30,314	181	1	[]
[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8" ]	MipsSubtarget61	initializeSubtargetDependencies	Mips	CPU	LLVM	30,315	112	1	[]
[ "<s>", "int", "mcore_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "above_frame", ";", "int", "below_frame", ";", "struct", "mcore_frame", "fi", ";", "layout_mcore_frame", "(", "&", "fi", ")", ";", "above_frame", "=", "f...	[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "mcore" ]	mcore	mcore_initial_elimination_offset	mcore	MPU	GCC	30,316	100	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ",", "false", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "crea...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine11	addPostRegAlloc	NVPTX	GPU	LLVM	30,317	36	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "TL45" ]	TL45AsmParser	getEndLoc	TL45	MPU	LLVM	30,318	11	1	[]
[ "<s>", "Value", "", "PPCTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicRMWInst", "", "AI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "Incr", ",", "Value", "", "Mask", ",", "Value", "", ...	[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]	[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "\"incr_lo\"", "64", "\"incr_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]	PPCISelLowering11	emitMaskedAtomicRMWIntrinsic	PowerPC	CPU	LLVM	30,319	283	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "MemE...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "R600", "8", "0", "ISD::ADD", "8", "ISD::BUILD_VECTOR" ]	AMDGPUISelLowering13	SplitVectorLoad	R600	GPU	LLVM	30,320	247	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine11	AArch64TargetMachine	AArch64	CPU	LLVM	30,321	128	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...	AArch64AsmBackend (2)	getFixupKindInfo	AArch64	CPU	LLVM	30,322	212	1	[]
[ "<s>", "void", "from_compare", "(", "rtx", "*", "operands", ",", "int", "code", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "sh_compare_op0", ")", ";", "rtx", "insn", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_...	[ "Called", "from", "the", "md", "file", ",", "set", "up", "the", "operands", "of", "a", "compare", "instruction", "." ]	[ "sh", "2" ]	sh3	from_compare	sh	CPU	GCC	30,323	221	1	[]
[ "<s>", "void", "tilegx_expand_set_const64", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "expand_set_cint64", "(", "op0", ",", "op1", ")", ";", "}", "else", "{", "rtx", "temp", "=", "create_temp_r...	[ "Load", "OP1", ",", "a", "64-bit", "constant", ",", "into", "OP0", ",", "a", "register", ".", "We", "know", "it", "ca", "n't", "be", "done", "in", "one", "insn", "when", "we", "get", "here", ",", "the", "move", "expander", "guarantees", "this", "." ]	[ "tilegx" ]	tilegx	tilegx_expand_set_const64	tilegx	VLIW	GCC	30,324	115	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPURewriteOutArguments (2)	getAnalysisUsage	AMDGPU	GPU	LLVM	30,325	27	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "", "PredCost", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "ARM::t2IT", "ARM::CPSR", "1", "3", "1", "0", "0", "0" ]	ARMBaseInstrInfo (2)2	getInstrLatency	ARM	CPU	LLVM	30,326	296	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", "->", "add", "(", "createHexagonHardwareLoops", "(", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine45	addPreRegAlloc	Hexagon	DSP	LLVM	30,327	27	1	[]
[ "<s>", "void", "mips_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", "...	[ "Move", "VALUE", "into", "register", "DEST", "." ]	[ "mips", "0", "1" ]	mips	mips_move_integer	mips	CPU	GCC	30,328	146	1	[]
[ "<s>", "static", "bool", "rs6000_global_entry_point_needed_p", "(", "void", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "TARGET_SINGLE_PIC_BASE", ")", "return", "false", ";", "if", "(", "cfun", "->", "is_thunk...	[ "Return", "whether", "we", "need", "to", "emit", "an", "ELFv2", "global", "entry", "point", "prologue", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_global_entry_point_needed_p	powerpcspe	CPU	GCC	30,329	40	1	[]
[ "<s>", "void", "cris_order_for_addsi3", "(", "rtx", "*", "operands", ",", "int", "n", ")", "{", "if", "(", "!", "REG_P", "(", "operands", "[", "n", "]", ")", ")", "{", "rtx", "tem", "=", "operands", "[", "n", "]", ";", "operands", "[", "n", "]", ...	[ "Make", "sure", "operands", "are", "in", "the", "right", "order", "for", "an", "addsi3", "insn", "as", "generated", "by", "a", "define_split", ".", "A", "MEM", "as", "the", "first", "operand", "is", "n't", "recognized", "by", "addsi3", "after", "reload", ...	[ "cris", "1", "1" ]	cris	cris_order_for_addsi3	cris	MPU	GCC	30,330	54	1	[]
[ "<s>", "static", "rtx", "nios2_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "tmp", ",", "mem", ",", "tp", ";", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "loc", ")", ";", "switch", "(", "model", ")", "{", "case", "TLS...	[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread", "local", "SYMBOL_REF", ".", "The", "return", "value", "will", "be", "a", "valid", "address", "and", "move_operand", "(", "either", "a", "REG", "or", "a", "LO_SUM", ")", "." ]	[ "nios2" ]	nios2	nios2_legitimize_tls_address	nios2	MPU	GCC	30,331	182	1	[]
[ "<s>", "static", "void", "loongarch_emit_int_compare", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "op0", ",", "rtx", "*", "op1", ")", "{", "static", "const", "enum", "rtx_code", "mag_comparisons", "[", "]", "[", "2", "]", "=", "{", "{", "LE...	[ "Convert", "a", "comparison", "into", "something", "that", "can", "be", "used", "in", "a", "branch", ".", "On", "entry", ",", "", "OP0", "and", "", "OP1", "are", "the", "values", "being", "compared", "and", "*", "CODE", "is", "the", "code", "used", ...	[ "loongarch", "2", "0", "0", "1", "1", "1", "0", "0" ]	loongarch	loongarch_emit_int_compare	loongarch	CPU	GCC	30,332	291	1	[]
[ "<s>", "static", "bool", "s390_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "0", ...	[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]	[ "s390", "0" ]	s3904	s390_hard_regno_scratch_ok	s390	MPU	GCC	30,333	36	1	[]
[ "<s>", "static", "bool", "v850_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "int_size_in_bytes", "(", "type", ")", ">", "8", "\|\|", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "\|\|", "(", ...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "v850", "8" ]	v850	v850_return_in_memory	v850	MPU	GCC	30,334	40	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Checking if value is in small-data, -G\"", "...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, is a constant\\n\"", "\"no, is static\\n\"", "\"no, is an array\\n\"", "\"no, has opaque type\\n\"", "0", ...	HexagonTargetObjectFile20	isGlobalInSmallSection	Hexagon	DSP	LLVM	30,335	341	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVOp::OPERAND_UIMM20", "20", "RISC...	RISCVInstrInfo12	verifyInstruction	RISCV	CPU	LLVM	30,336	281	1	[]
[ "<s>", "static", "void", "arm_init_builtin", "(", "unsigned", "int", "fcode", ",", "arm_builtin_datum", "", "d", ",", "const", "char", "", "prefix", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN...	[ "Set", "up", "a", "builtin", ".", "It", "will", "use", "information", "stored", "in", "the", "argument", "struct", "D", "to", "derive", "the", "builtin", "'s", "type", "signature", "and", "name", ".", "It", "will", "append", "the", "name", "in", "D", "...	[ "arm", "0", "60", "1", "0", "1", "0", "0", "1", "\"%s_%s_%s\"", "\"%s_%s\"" ]	arm-builtins1	arm_init_builtin	arm	CPU	GCC	30,337	417	1	[]
[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo21	isSourceOfDivergence	AMDGPU	GPU	LLVM	30,338	148	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RI5CY", "RISCV" ]	RISCVISelDAGToDAG	runOnMachineFunction	RI5CY	CPU	LLVM	30,339	30	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo23	loadImmediate	Mips	CPU	LLVM	30,340	337	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "SNESRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "SNES", "SNES", "MVT::i16", "SNES::MainRegsRegClass", "\"Invalid register size\"" ]	SNESRegisterInfo	getLargestLegalSuperClass	SNES	DSP	LLVM	30,341	62	1	[]
[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MCS51", "MCS51", "ISD::InputArg", "16", "MCS51", "MCS51", "1", "2", "0" ]	MCS51ISelLowering	LowerCallResult	MCS51	MPU	LLVM	30,342	173	1	[]
[ "<s>", "static", "int", "frv_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", "." ]	[ "frv", "4" ]	frv	frv_memory_move_cost	frv	VLIW	GCC	30,343	21	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "support::big", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "support::little", "1", "8", "0xff" ]	ARMAsmBackend10	applyFixup	ARM	CPU	LLVM	30,344	228	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "M680x0RegisterInfo", "::", "intRegClass", "(", "unsigned", "size", ")", "const", "{", "return", "&", "M680x0", "::", "DR32RegClass", ";", "}", "</s>" ]	[ "Return", "GPR", "register", "class", "." ]	[ "M680x0", "M680x0", "M680x0::DR32RegClass" ]	M680x0RegisterInfo	intRegClass	M680x0	MPU	LLVM	30,345	19	1	[]
[ "<s>", "StringRef", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "return", "StringRef", "(", ")", ";...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "SIIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDGPUIntrinsicInfo8	getName	AMDGPU	GPU	LLVM	30,346	52	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter36	runOnMachineFunction	X86	CPU	LLVM	30,347	163	1	[]
[ "<s>", "static", "bool", "sh_legitimize_address_displacement", "(", "rtx", "", "disp", ",", "rtx", "", "offs", ",", "machine_mode", "mode", ")", "{", "if", "(", "(", "TARGET_FPU_DOUBLE", "&&", "mode", "==", "DFmode", ")", "\|\|", "(", "TARGET_SH2E", "&&", ...	[ "Return", "true", "if", "DISP", "can", "be", "legitimized", "." ]	[ "sh" ]	sh6	sh_legitimize_address_displacement	sh	CPU	GCC	30,348	89	1	[]
[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "uint64_t", "const", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]	HexagonMCInstrInfo	getMaxValue	Hexagon	DSP	LLVM	30,349	89	1	[]
[ "<s>", "char", "", "aarch64_output_sve_cnt_pat_immediate", "(", "const", "char", "", "prefix", ",", "const", "char", "", "operands", ",", "rtx", "", "cnt_pat", ")", "{", "aarch64_svpattern", "pattern", "=", "(", "aarch64_svpattern", ")", "INTVAL", "(", "cn...	[ "Return", "the", "asm", "string", "for", "an", "instruction", "with", "a", "CNT-like", "vector", "size", "operand", "(", "a", "vector", "pattern", "followed", "by", "a", "multiplier", "in", "the", "range", "[", "1", ",", "16", "]", ")", ".", "PREFIX", ...	[ "aarch64", "0", "1", "2" ]	aarch64	aarch64_output_sve_cnt_pat_immediate	aarch64	CPU	GCC	30,350	74	1	[]
[ "<s>", "static", "inline", "void", "aarch64_adjust_sve_callee_save_base", "(", "machine_mode", "mode", ",", "rtx", "&", "base_rtx", ",", "rtx", "&", "anchor_reg", ",", "poly_int64", "&", "offset", ",", "rtx", "&", "ptrue", ")", "{", "if", "(", "maybe_ge", "(...	[ "The", "caller", "is", "going", "to", "use", "ST1D", "or", "LD1D", "to", "save", "or", "restore", "an", "SVE", "register", "in", "mode", "MODE", "at", "BASE_RTX", "+", "OFFSET", ",", "where", "OFFSET", "is", "in", "the", "range", "[", "1", ",", "16",...	[ "aarch64", "8", "16" ]	aarch64	aarch64_adjust_sve_callee_save_base	aarch64	CPU	GCC	30,351	135	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]	X86AsmBackend20	getFixupKindInfo	X86	CPU	LLVM	30,352	113	1	[]
[ "<s>", "static", "bool", "ix86_unordered_fp_compare", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_IEEE_FP", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GE", ":", "case", "LT", ":", "c...	[ "Figure", "out", "whether", "to", "use", "unordered", "fp", "comparisons", "." ]	[ "i386" ]	i3867	ix86_unordered_fp_compare	i386	CPU	GCC	30,353	78	1	[]
[ "<s>", "FastISel", "", "PPC", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "", "LibInfo", ")", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", ...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "PowerPC", "PPC::createFastISel", "PPC", "PPC", "PPC", "PPC" ]	PPCFastISel (2)	createFastISel	PowerPC	CPU	LLVM	30,354	59	1	[]
[ "<s>", "void", "P2AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "P2", "P2" ]	P2AsmPrinter	emitFunctionBodyEnd	P2	MPU	LLVM	30,355	8	1	[]
[ "<s>", "unsigned", "MipsOptimizePICCall", "::", "getReg", "(", "ValueType", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "Mips" ]	MipsOptimizePICCall15	getReg	Mips	CPU	LLVM	30,356	30	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...	SPUInstrInfo	storeRegToStackSlot	CellSPU	MPU	LLVM	30,357	304	1	[]
[ "<s>", "static", "long", "ppc_linux_aux_vector", "(", "long", "which", ")", "{", "extern", "long", "", "__libc_stack_end", ";", "long", "argc", ";", "char", "", "", "argv", ";", "char", "", "*", "envp", ";", "struct", "auxv", "{", "long", "a_type", ...	[ "Find", "an", "entry", "in", "the", "process", "auxiliary", "vector", ".", "The", "canonical", "way", "to", "test", "for", "VMX", "is", "to", "look", "at", "AT_HWCAP", "." ]	[ "rs6000", "0", "1", "1", "0", "0" ]	linux-unwind	ppc_linux_aux_vector	rs6000	CPU	GCC	30,358	110	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU IR optimizations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU IR optimizations\"" ]	AMDGPUCodeGenPrepare3	getPassName	AMDGPU	GPU	LLVM	30,359	13	1	[]
[ "<s>", "static", "bool", "ix86_contains_aligned_value_p", "(", "const_tree", "type", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "mode", "==", "XFmode", "\|\|", "mode", "==", "XCmode", ")", "return", "false", ";", "i...	[ "Return", "true", "when", "TYPE", "should", "be", "128bit", "aligned", "for", "32bit", "argument", "passing", "ABI", "." ]	[ "i386", "128", "128" ]	i386	ix86_contains_aligned_value_p	i386	CPU	GCC	30,360	152	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "support::little", "Mips", "1", "8", "1", "64", "0", "support::little", "Mips", "1", "8", "0xff" ]	MipsAsmBackend16	applyFixup	Mips	CPU	LLVM	30,361	339	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "32767", "\"Handling of TOC entry displacement larger than 32767 \"", "\"is not yet implemented.\"" ]	PPCAsmPrinter62	emitEndOfAsmFile	PowerPC	CPU	LLVM	30,362	164	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600", "SI", "1" ]	SIAnnotateControlFlow	runOnFunction	R600	GPU	LLVM	30,363	231	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "return", "processAtomicInsts", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF" ]	BPFMIChecking3	runOnMachineFunction	BPF	Virtual ISA	LLVM	30,364	37	1	[]
[ "<s>", "static", "bool", "avr_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "cfun", "->", "machine", "->", "is_interrupt", "\|\|", "cfun", "->", "machine", "->", "is_signal", ")", "&&", "!", "df_regs_ever_live_p", "(", "reg...	[ "Returns", "true", "if", "SCRATCH", "are", "safe", "to", "be", "allocated", "as", "a", "scratch", "registers", "(", "for", "a", "define_peephole2", ")", "in", "the", "current", "function", "." ]	[ "avr", "1" ]	avr	avr_hard_regno_scratch_ok	avr	MPU	GCC	30,365	64	1	[]
[ "<s>", "void", "mmix_output_register_setting", "(", "FILE", "*", "stream", ",", "int", "regno", ",", "int64_t", "value", ",", "int", "do_begin_end", ")", "{", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ",", "\"\\t\"", ")", ";", "if", "(", ...	[ "Output", "an", "optimal", "sequence", "for", "setting", "a", "register", "to", "a", "specific", "constant", ".", "Used", "in", "an", "alternative", "for", "const_ints", "in", "movdi", ",", "and", "when", "using", "large", "stack-frame", "offsets", ".", "Use...	[ "mmix", "\"\\t\"", "\"NEGU %s,0,%\"", "\"SET\"", "\" %s,\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNEGU %s,0,%s\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNOR %s,%s,0\"", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"SET\"", "\"\"", "0", "0", "4", "0", "65535", "16", "3", "\"LDA %s,\""...	mmix	mmix_output_register_setting	mmix	CPU	GCC	30,366	430	1	[]
[ "<s>", "static", "rtx", "nios2_large_got_address", "(", "rtx", "offset", ",", "rtx", "tmp", ")", "{", "if", "(", "!", "tmp", ")", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tmp", ",", "offset", ")", ";", "return", "gen_r...	[ "Generate", "GOT", "pointer", "based", "address", "with", "large", "offset", "." ]	[ "nios2" ]	nios2	nios2_large_got_address	nios2	MPU	GCC	30,367	41	1	[]
[ "<s>", "void", "function_builder", "::", "add_unique_function", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ",", "uint64_t", "required_extensions", ",", "bool", "force_direct_ov...	[ "Add", "a", "built-in", "function", "for", "INSTANCE", ",", "with", "the", "argument", "types", "given", "by", "ARGUMENT_TYPES", "and", "the", "return", "type", "given", "by", "RETURN_TYPE", ".", "NAME", "is", "the", "``", "full", "''", "name", "for", "C",...	[ "aarch64", "0" ]	aarch64-sve-builtins	add_unique_function	aarch64	CPU	GCC	30,368	187	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if...	[ "Debug", "information", "queries", "." ]	[ "ARM", "ARM", "ARM::SP" ]	ARMBaseRegisterInfo37	getFrameRegister	ARM	CPU	LLVM	30,369	45	1	[]
[ "<s>", "const", "Nios2RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Nios2", "Nios2" ]	Nios2Subtarget	getRegisterInfo	Nios2	MPU	LLVM	30,370	18	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]	HexagonISelLowering (2)2	IsEligibleForTailCallOptimization	Hexagon	DSP	LLVM	30,371	146	1	[]
[ "<s>", "const", "char", "", "nds32_output_casesi_pc_relative", "(", "rtx", "", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...	[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...	[ "nds32", "1", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]	nds32-md-auxiliary2	nds32_output_casesi_pc_relative	nds32	CPU	GCC	30,372	127	1	[]
[ "<s>", "const", "XCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "XCore", "XCore" ]	XCoreTargetMachine	getInstrInfo	XCore	MPU	LLVM	30,373	19	1	[]
[ "<s>", "static", "unsigned", "int", "compute_saved_regs", "(", "void", ")", "{", "unsigned", "int", "saved_regs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<=", "HARD_FRAME_POINTER_REGNUM", ";", "regno", "++", ")", ...	[ "Compute", "which", "registers", "to", "push/pop", ".", "Return", "a", "bit", "vector", "of", "registers", "." ]	[ "h8300", "0", "0", "1", "1" ]	h8300	compute_saved_regs	h8300	MPU	GCC	30,374	62	1	[]
[ "<s>", "const", "char", "", "msp430_propagate_region_opt", "(", "int", "argc", ",", "const", "char", "", "*", "argv", ")", "{", "if", "(", "strcmp", "(", "argv", "[", "0", "]", ",", "\"lower\"", ")", "!=", "0", ")", "return", "argv", "[", "0", "]...	[ "Spec", "function", ".", "Propagate", "-m", "{", "code", ",", "data", "}", "-region=", "to", "the", "linker", ",", "unless", "the", "lower", "region", "has", "been", "specified", "without", "-muse-lower-region-prefix", "also", "being", "used", "." ]	[ "msp430", "0", "\"lower\"", "0", "0", "2", "1", "\"-muse-lower-region-prefix\"", "0", "0", "\"none\"" ]	driver-msp430	msp430_propagate_region_opt	msp430	MPU	GCC	30,375	68	1	[]
[ "<s>", "size_t", "getSize", "(", ")", "const", "{", "return", "sizeof", "(", "*", "this", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", "+", "alignTo", "(", "descsz", ",", "ALIGN", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "AMDGPU" ]	CodeObject	getSize	AMDGPU	GPU	LLVM	30,376	28	1	[]
[ "<s>", "bool", "s390_function_arg_vector", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_VX_ABI", ")", "return", "false", ";", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "16", ")", "...	[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "vector", "register", ",", "if", "available", "." ]	[ "s390", "16", "0" ]	s3905	s390_function_arg_vector	s390	MPU	GCC	30,377	154	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...	AArch64InstrInfo4	analyzeCompare	AArch64	CPU	LLVM	30,378	269	1	[]
[ "<s>", "static", "const", "char", "*", "sparc_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", "...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "sparc", "\"g\"" ]	sparc4	sparc_mangle_type	sparc	CPU	GCC	30,379	31	1	[]
[ "<s>", "bool", "isReg", "(", "RegisterKind", "RegKind", ")", "const", "{", "return", "Kind", "==", "KindReg", "&&", "Reg", ".", "Kind", "==", "RegKind", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser (2)1	isReg	RISCV	CPU	LLVM	30,380	20	1	[]
[ "<s>", "CCAssignFn", "*", "ARMTargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "false", ",", "isVarArg", ")", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	CCAssignFnForCall	ARM	CPU	LLVM	30,381	27	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::M0", "0", "AMDGPU::M0", "1", "1", "0" ]	SIFoldOperands13	runOnMachineFunction	AMDGPU	GPU	LLVM	30,382	421	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createX86FixupSetCC", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine124	addPreRegAlloc	X86	CPU	LLVM	30,383	46	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", "=",...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "PowerPC", "PPC", "PPC::CMPWI", "PPC::CMPLWI", "PPC::CMPDI", "PPC::CMPLDI", "1", "0", "2", "0xFFFF", "PPC::CMPW", "PPC::CMPLW", "PPC::CMPD", "PPC::CMPLD", "PPC::FCMPUS", "PPC::FCMPUD", "1", "2" ]	PPCInstrInfo100	analyzeCompare	PowerPC	CPU	LLVM	30,384	165	1	[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "Src0Idx", ",", "unsigned", "Src1Idx", ")", "const", "{", "assert", "(", "!", "NewMI", "&&", "\"this should never be...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "AMDGPU", "SI", "\"this should never be used\"", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"inconsistency with findCommutedOpIndices\"", "AMDGPU::OpName", "AMDGPU::OpName" ]	SIInstrInfo (2)	commuteInstructionImpl	AMDGPU	GPU	LLVM	30,385	293	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "rs6000" ]	rs6000	rs6000_hard_regno_nregs_hook	rs6000	CPU	GCC	30,386	23	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "LDri", "\|\|", "MI", "->", "getOpc...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Sparc", "Sparc", "SP::LDri", "SP::LDXri", "SP::LDFri", "SP::LDDFri", "1", "2", "2", "0", "1", "0", "0" ]	SparcInstrInfo2	isLoadFromStackSlot	Sparc	CPU	LLVM	30,387	128	1	[]
[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "\"Empty DFA table!\"", "AMDGPU::IMPLICIT_DEF", "AMDGPU::CF_ALU", "8" ]	R600Packetizer23	runOnMachineFunction	AMDGPU	GPU	LLVM	30,388	398	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "1" ]	SIAnnotateControlFlow14	runOnFunction	AMDGPU	GPU	LLVM	30,389	245	1	[]
[ "<s>", "FastISel", "", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]	ARMFastISel (2)1	createFastISel	ARM	CPU	LLVM	30,390	121	1	[]
[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "M", ".", "debug_compile_unit...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]	BPFAsmPrinter12	doInitialization	BPF	Virtual ISA	LLVM	30,391	76	1	[]
[ "<s>", "void", "MOSInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegSca...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "MOS", "MOS", "MOS::JMP" ]	MOSInstrInfo	insertIndirectBranch	MOS	MPU	LLVM	30,392	66	1	[]
[ "<s>", "static", "bool", "pa_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", "=...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]	[ "pa" ]	pa	pa_can_change_mode_class	pa	CPU	GCC	30,393	124	1	[]
[ "<s>", "virtual", "const", "WDC65816Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "WDC65816", "WDC" ]	WDC65816TargetMachine	getSubtargetImpl	WDC65816	MPU	LLVM	30,394	14	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "0", "ISD::EXTLOAD", "0", "0", "0" ]	X86ISelDAGToDAG91	PreprocessISelDAG	X86	CPU	LLVM	30,395	385	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Mips", "Mips", "0", "0", "Mips::CPURegsRegClass", "Mips::CPURegsRegClass", "Mips::ADDu", "Mips::ZERO", "Mips::CCRRegClass", "Mips::CFC1", "Mips::FGR32RegClass", "Mips::MFC1", "Mips::HI", "Mips::MFHI", "0", "Mips::LO", "Mips::MFLO", "0", "Mips::CPURegsRegClass", "Mips::CCRRegCl...	MipsInstrInfo62	copyPhysReg	Mips	CPU	LLVM	30,396	487	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo107	isLoadFromStackSlot	PowerPC	CPU	LLVM	30,397	119	1	[]
[ "<s>", "const", "R600InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AMDGPU", "R600" ]	AMDGPUSubtarget	getInstrInfo	AMDGPU	GPU	LLVM	30,398	14	1	[]
[ "<s>", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s)\"", ",", "reg_names", "[", "REGNO", "(", "...	[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]	[ "moxie", "\"(%s)\"", "1", "\"%ld(%s)\"", "1", "0", "1", "\"(%s)\"", "0", "1", "0", "0", "1", "0", "\"+%ld(%s)\"", "1", "0" ]	moxie2	moxie_print_operand_address	moxie	CPU	GCC	30,399	244	1	[]

[ "<s>", "enum", "machine_mode", "m32c_regno_reg_class", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "R0_REGNO", ":", "return", "R0_REGS", ";", "case", "R1_REGNO", ":", "return", "R1_REGS", ";", "case", "R2_REGNO", ":", "return", ...

[ "Implements", "REGNO_REG_CLASS", "." ]

[ "m32c" ]

m32c2

m32c_regno_reg_class

m32c

MPU

GCC

30,300

87

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "arm_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "factor", "=", "(", "TARGET_THUMB", "||", "!", "arm_tune_xscale", "?", "1", ":", "2", ")", ";", "if", "(", "TREE...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Make", "strings", "word-aligned", "so", "strcpy", "from", "constants", "will", "be", "faster", "." ]

[ "arm", "1", "2" ]

arm

arm_constant_alignment

arm

CPU

GCC

30,301

52

1

[]

[ "<s>", "unsigned", "NVPTXInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "NVPTX", "NVPTX", "\"code size not handled\"", "\"insertBranch must not be told to insert a fallthrough\"", "1", "0", "\"NVPTX branch conditions have two components!\"", "NVPTX::GOTO", "NVPTX::CBranch", "0", "1", "NVPTX::CBranch", "0", "NVPTX::GOTO", "2" ]

NVPTXInstrInfo17

insertBranch

NVPTX

GPU

LLVM

30,302

191

1

[]

[ "<s>", "static", "void", "ix86_conditional_register_usage", "(", "void", ")", "{", "int", "i", ",", "c_mask", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_...

[ "Update", "register", "usage", "after", "having", "seen", "the", "compiler", "flags", "." ]

[ "i386", "0", "0", "0", "1" ]

i386

ix86_conditional_register_usage

i386

CPU

GCC

30,303

293

1

[]

[ "<s>", "const", "MCSection", "*", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef"...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]

XCoreTargetObjectFile

getExplicitSectionGlobal

XCore

MPU

LLVM

30,304

86

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegSca...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "AVR", "AVR", "AVR::JMPk" ]

AVRInstrInfo21

insertIndirectBranch

AVR

MPU

LLVM

30,305

53

1

[]

[ "<s>", "void", "SNESTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "SNES", "SNES" ]

SNESTargetObjectFile

Initialize

SNES

DSP

LLVM

30,306

25

1

[]

[ "<s>", "static", "void", "frv_frame_access", "(", "frv_frame_accessor_t", "*", "accessor", ",", "rtx", "reg", ",", "int", "stack_offset", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "mem", "=", "frv_frame_mem", "(", "mode"...

[ "Emit", "instructions", "that", "transfer", "REG", "to", "or", "from", "the", "memory", "location", "(", "sp", "+", "STACK_OFFSET", ")", ".", "The", "register", "is", "stored", "in", "memory", "if", "ACCESSOR-", ">", "OP", "is", "FRV_STORE", "and", "loaded...

[ "frv", "0", "0", "0", "0", "1", "0", "0", "0", "1", "1", "4", "0", "0", "0", "0", "1", "0", "0", "0", "1", "2" ]

frv

frv_frame_access

frv

VLIW

GCC

30,307

475

1

[]

[ "<s>", "static", "bool", "arm_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "machine_mode", "mode", ";", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", ")", "{", "fputs", "(", "\"\\t.w...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "ARM", "version", "needs", "to", "handle", "word-sized", "values", "specially", "." ]

[ "arm", "\"\\t.word\\t\"", "0", "\"(GOTFUNCDESC)\"", "\"(GOT)\"", "\"(GOTOFFFUNCDESC)\"", "\"(GOTOFF)\"", "\"(GOT)\"", "\"(FUNCDESC)\"", "0", "0", "1", "0", "0" ]

arm

arm_assemble_integer

arm

CPU

GCC

30,308

395

1

[]

[ "<s>", "static", "bool", "mips_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";", "case", "E_V2HImode", ":", "case", "E_V4QImode", ":", "case", ...

[ "Target", "hook", "for", "vector_mode_supported_p", "." ]

[ "mips" ]

mips7

mips_vector_mode_supported_p

mips

CPU

GCC

30,309

68

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"" ]

MipsRegisterInfo29

eliminateFrameIndex

Mips

CPU

LLVM

30,310

164

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::MOV32r1", "X86::MOV32r_1", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "...

X86InstrInfo131

expandPostRAPseudo

X86

CPU

LLVM

30,311

491

1

[]

[ "<s>", "static", "void", "rs6000_sched_finish", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ")", "{", "int", "n_groups", ";", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "\"=== Finishing schedule.\\n\"", ")", ";", "if", "(", "rel...

[ "The", "following", "function", "is", "called", "at", "the", "end", "of", "scheduling", "BB", ".", "After", "reload", ",", "it", "inserts", "nops", "at", "insn", "group", "bundling", "." ]

[ "rs6000", "\"=== Finishing schedule.\\n\"", "6", "\"ngroups = %d\\n\"", "\"Done finish_sched\\n\"" ]

rs6000

rs6000_sched_finish

rs6000

CPU

GCC

30,312

125

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsABI", "(", "O32", ")", ",", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "Mips", "Mips", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]

MipsSubtarget50

MipsSubtarget

Mips

CPU

LLVM

30,313

192

1

[]

[ "<s>", "const", "PPCSubtarget", "*", "PPCTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "PowerPC", "PPC", "PPC", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"-hard-float\"", "\",-hard-float\"", "PPC" ]

PPCTargetMachine1

getSubtargetImpl

PowerPC

CPU

LLVM

30,314

181

1

[]

[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8" ]

MipsSubtarget61

initializeSubtargetDependencies

Mips

CPU

LLVM

30,315

112

1

[]

[ "<s>", "int", "mcore_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "above_frame", ";", "int", "below_frame", ";", "struct", "mcore_frame", "fi", ";", "layout_mcore_frame", "(", "&", "fi", ")", ";", "above_frame", "=", "f...

[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "mcore" ]

mcore

mcore_initial_elimination_offset

mcore

MPU

GCC

30,316

100

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ",", "false", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "crea...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine11

addPostRegAlloc

NVPTX

GPU

LLVM

30,317

36

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "TL45" ]

TL45AsmParser

getEndLoc

TL45

MPU

LLVM

30,318

11

1

[]

[ "<s>", "Value", "*", "PPCTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilderBase", "&", "Builder", ",", "AtomicRMWInst", "*", "AI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "Incr", ",", "Value", "*", "Mask", ",", "Value", "*", ...

[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]

[ "PowerPC", "PPC", "\"Only support quadword now\"", "128", "Intrinsic::getDeclaration", "\"incr_lo\"", "64", "\"incr_hi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"" ]

PPCISelLowering11

emitMaskedAtomicRMWIntrinsic

PowerPC

CPU

LLVM

30,319

283

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "&", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "MemE...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "R600", "8", "0", "ISD::ADD", "8", "ISD::BUILD_VECTOR" ]

AMDGPUISelLowering13

SplitVectorLoad

R600

GPU

LLVM

30,320

247

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine11

AArch64TargetMachine

AArch64

CPU

LLVM

30,321

128

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...

AArch64AsmBackend (2)

getFixupKindInfo

AArch64

CPU

LLVM

30,322

212

1

[]

[ "<s>", "void", "from_compare", "(", "rtx", "*", "operands", ",", "int", "code", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "sh_compare_op0", ")", ";", "rtx", "insn", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_...

[ "Called", "from", "the", "md", "file", ",", "set", "up", "the", "operands", "of", "a", "compare", "instruction", "." ]

[ "sh", "2" ]

sh3

from_compare

sh

CPU

GCC

30,323

221

1

[]

[ "<s>", "void", "tilegx_expand_set_const64", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "CONST_INT_P", "(", "op1", ")", ")", "{", "expand_set_cint64", "(", "op0", ",", "op1", ")", ";", "}", "else", "{", "rtx", "temp", "=", "create_temp_r...

[ "Load", "OP1", ",", "a", "64-bit", "constant", ",", "into", "OP0", ",", "a", "register", ".", "We", "know", "it", "ca", "n't", "be", "done", "in", "one", "insn", "when", "we", "get", "here", ",", "the", "move", "expander", "guarantees", "this", "." ]

[ "tilegx" ]

tilegx

tilegx_expand_set_const64

tilegx

VLIW

GCC

30,324

115

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPURewriteOutArguments (2)

getAnalysisUsage

AMDGPU

GPU

LLVM

30,325

27

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "MI", ".", "isCopyLike", "(", ")", "...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "ARM::t2IT", "ARM::CPSR", "1", "3", "1", "0", "0", "0" ]

ARMBaseInstrInfo (2)2

getInstrLatency

ARM

CPU

LLVM

30,326

296

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", "->", "add", "(", "createHexagonHardwareLoops", "(", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine45

addPreRegAlloc

Hexagon

DSP

LLVM

30,327

27

1

[]

[ "<s>", "void", "mips_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int", "i", "...

[ "Move", "VALUE", "into", "register", "DEST", "." ]

[ "mips", "0", "1" ]

mips

mips_move_integer

mips

CPU

GCC

30,328

146

1

[]

[ "<s>", "static", "bool", "rs6000_global_entry_point_needed_p", "(", "void", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "TARGET_SINGLE_PIC_BASE", ")", "return", "false", ";", "if", "(", "cfun", "->", "is_thunk...

[ "Return", "whether", "we", "need", "to", "emit", "an", "ELFv2", "global", "entry", "point", "prologue", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_global_entry_point_needed_p

powerpcspe

CPU

GCC

30,329

40

1

[]

[ "<s>", "void", "cris_order_for_addsi3", "(", "rtx", "*", "operands", ",", "int", "n", ")", "{", "if", "(", "!", "REG_P", "(", "operands", "[", "n", "]", ")", ")", "{", "rtx", "tem", "=", "operands", "[", "n", "]", ";", "operands", "[", "n", "]", ...

[ "Make", "sure", "operands", "are", "in", "the", "right", "order", "for", "an", "addsi3", "insn", "as", "generated", "by", "a", "define_split", ".", "A", "MEM", "as", "the", "first", "operand", "is", "n't", "recognized", "by", "addsi3", "after", "reload", ...

[ "cris", "1", "1" ]

cris

cris_order_for_addsi3

cris

MPU

GCC

30,330

54

1

[]

[ "<s>", "static", "rtx", "nios2_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "tmp", ",", "mem", ",", "tp", ";", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "loc", ")", ";", "switch", "(", "model", ")", "{", "case", "TLS...

[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread", "local", "SYMBOL_REF", ".", "The", "return", "value", "will", "be", "a", "valid", "address", "and", "move_operand", "(", "either", "a", "REG", "or", "a", "LO_SUM", ")", "." ]

[ "nios2" ]

nios2

nios2_legitimize_tls_address

nios2

MPU

GCC

30,331

182

1

[]

[ "<s>", "static", "void", "loongarch_emit_int_compare", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ")", "{", "static", "const", "enum", "rtx_code", "mag_comparisons", "[", "]", "[", "2", "]", "=", "{", "{", "LE...

[ "Convert", "a", "comparison", "into", "something", "that", "can", "be", "used", "in", "a", "branch", ".", "On", "entry", ",", "*", "OP0", "and", "*", "OP1", "are", "the", "values", "being", "compared", "and", "*", "CODE", "is", "the", "code", "used", ...

[ "loongarch", "2", "0", "0", "1", "1", "1", "0", "0" ]

loongarch

loongarch_emit_int_compare

loongarch

CPU

GCC

30,332

291

1

[]

[ "<s>", "static", "bool", "s390_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "!", "call_really_used_regs", "[", "regno", "]", "&&", "cfun_gpr_save_slot", "(", "regno", ")", "==", "0", ...

[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]

[ "s390", "0" ]

s3904

s390_hard_regno_scratch_ok

s390

MPU

GCC

30,333

36

1

[]

[ "<s>", "static", "bool", "v850_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "int_size_in_bytes", "(", "type", ")", ">", "8", "||", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "||", "(", ...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "v850", "8" ]

v850

v850_return_in_memory

v850

MPU

GCC

30,334

40

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Checking if value is in small-data, -G\"", "...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, is a constant\\n\"", "\"no, is static\\n\"", "\"no, is an array\\n\"", "\"no, has opaque type\\n\"", "0", ...

HexagonTargetObjectFile20

isGlobalInSmallSection

Hexagon

DSP

LLVM

30,335

341

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVOp::OPERAND_UIMM20", "20", "RISC...

RISCVInstrInfo12

verifyInstruction

RISCV

CPU

LLVM

30,336

281

1

[]

[ "<s>", "static", "void", "arm_init_builtin", "(", "unsigned", "int", "fcode", ",", "arm_builtin_datum", "*", "d", ",", "const", "char", "*", "prefix", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN...

[ "Set", "up", "a", "builtin", ".", "It", "will", "use", "information", "stored", "in", "the", "argument", "struct", "D", "to", "derive", "the", "builtin", "'s", "type", "signature", "and", "name", ".", "It", "will", "append", "the", "name", "in", "D", "...

[ "arm", "0", "60", "1", "0", "1", "0", "0", "1", "\"%s_%s_%s\"", "\"%s_%s\"" ]

arm-builtins1

arm_init_builtin

arm

CPU

GCC

30,337

417

1

[]

[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "("...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo21

isSourceOfDivergence

AMDGPU

GPU

LLVM

30,338

148

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RI5CY", "RISCV" ]

RISCVISelDAGToDAG

runOnMachineFunction

RI5CY

CPU

LLVM

30,339

30

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo23

loadImmediate

Mips

CPU

LLVM

30,340

337

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SNESRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "SNES", "SNES", "MVT::i16", "SNES::MainRegsRegClass", "\"Invalid register size\"" ]

SNESRegisterInfo

getLargestLegalSuperClass

SNES

DSP

LLVM

30,341

62

1

[]

[ "<s>", "SDValue", "MCS51TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MCS51", "MCS51", "ISD::InputArg", "16", "MCS51", "MCS51", "1", "2", "0" ]

MCS51ISelLowering

LowerCallResult

MCS51

MPU

LLVM

30,342

173

1

[]

[ "<s>", "static", "int", "frv_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", "." ]

[ "frv", "4" ]

frv

frv_memory_move_cost

frv

VLIW

GCC

30,343

21

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "support::big", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "support::little", "1", "8", "0xff" ]

ARMAsmBackend10

applyFixup

ARM

CPU

LLVM

30,344

228

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "M680x0RegisterInfo", "::", "intRegClass", "(", "unsigned", "size", ")", "const", "{", "return", "&", "M680x0", "::", "DR32RegClass", ";", "}", "</s>" ]

[ "Return", "GPR", "register", "class", "." ]

[ "M680x0", "M680x0", "M680x0::DR32RegClass" ]

M680x0RegisterInfo

intRegClass

M680x0

MPU

LLVM

30,345

19

1

[]

[ "<s>", "StringRef", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "const", "{", "if", "(", "IntrID", "<", "Intrinsic", "::", "num_intrinsics", ")", "return", "StringRef", "(", ")", ";...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "SIIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDGPUIntrinsicInfo8

getName

AMDGPU

GPU

LLVM

30,346

52

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter36

runOnMachineFunction

X86

CPU

LLVM

30,347

163

1

[]

[ "<s>", "static", "bool", "sh_legitimize_address_displacement", "(", "rtx", "*", "disp", ",", "rtx", "*", "offs", ",", "machine_mode", "mode", ")", "{", "if", "(", "(", "TARGET_FPU_DOUBLE", "&&", "mode", "==", "DFmode", ")", "||", "(", "TARGET_SH2E", "&&", ...

[ "Return", "true", "if", "DISP", "can", "be", "legitimized", "." ]

[ "sh" ]

sh6

sh_legitimize_address_displacement

sh

CPU

GCC

30,348

89

1

[]

[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "uint64_t", "const", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]

HexagonMCInstrInfo

getMaxValue

Hexagon

DSP

LLVM

30,349

89

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_cnt_pat_immediate", "(", "const", "char", "*", "prefix", ",", "const", "char", "*", "operands", ",", "rtx", "*", "cnt_pat", ")", "{", "aarch64_svpattern", "pattern", "=", "(", "aarch64_svpattern", ")", "INTVAL", "(", "cn...

[ "Return", "the", "asm", "string", "for", "an", "instruction", "with", "a", "CNT-like", "vector", "size", "operand", "(", "a", "vector", "pattern", "followed", "by", "a", "multiplier", "in", "the", "range", "[", "1", ",", "16", "]", ")", ".", "PREFIX", ...

[ "aarch64", "0", "1", "2" ]

aarch64

aarch64_output_sve_cnt_pat_immediate

aarch64

CPU

GCC

30,350

74

1

[]

[ "<s>", "static", "inline", "void", "aarch64_adjust_sve_callee_save_base", "(", "machine_mode", "mode", ",", "rtx", "&", "base_rtx", ",", "rtx", "&", "anchor_reg", ",", "poly_int64", "&", "offset", ",", "rtx", "&", "ptrue", ")", "{", "if", "(", "maybe_ge", "(...

[ "The", "caller", "is", "going", "to", "use", "ST1D", "or", "LD1D", "to", "save", "or", "restore", "an", "SVE", "register", "in", "mode", "MODE", "at", "BASE_RTX", "+", "OFFSET", ",", "where", "OFFSET", "is", "in", "the", "range", "[", "1", ",", "16",...

[ "aarch64", "8", "16" ]

aarch64

aarch64_adjust_sve_callee_save_base

aarch64

CPU

GCC

30,351

135

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"reloc_riprel_4byte\"", ",", "0", ",", "4", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "X86::NumTargetFixupKinds", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"reloc_signed_4byte\"", "0", "4", "8", "0", "\"reloc_global_offset_table\"", "0", "4", "8", "0", "\"Invalid kind!\"" ]

X86AsmBackend20

getFixupKindInfo

X86

CPU

LLVM

30,352

113

1

[]

[ "<s>", "static", "bool", "ix86_unordered_fp_compare", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_IEEE_FP", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GE", ":", "case", "LT", ":", "c...

[ "Figure", "out", "whether", "to", "use", "unordered", "fp", "comparisons", "." ]

[ "i386" ]

i3867

ix86_unordered_fp_compare

i386

CPU

GCC

30,353

78

1

[]

[ "<s>", "FastISel", "*", "PPC", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", ...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "PowerPC", "PPC::createFastISel", "PPC", "PPC", "PPC", "PPC" ]

PPCFastISel (2)

createFastISel

PowerPC

CPU

LLVM

30,354

59

1

[]

[ "<s>", "void", "P2AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "P2", "P2" ]

P2AsmPrinter

emitFunctionBodyEnd

P2

MPU

LLVM

30,355

8

1

[]

[ "<s>", "unsigned", "MipsOptimizePICCall", "::", "getReg", "(", "ValueType", "Entry", ")", "{", "unsigned", "Reg", "=", "ScopedHT", ".", "lookup", "(", "Entry", ")", ".", "second", ";", "assert", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "Mips" ]

MipsOptimizePICCall15

getReg

Mips

CPU

LLVM

30,356

30

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...

SPUInstrInfo

storeRegToStackSlot

CellSPU

MPU

LLVM

30,357

304

1

[]

[ "<s>", "static", "long", "ppc_linux_aux_vector", "(", "long", "which", ")", "{", "extern", "long", "*", "__libc_stack_end", ";", "long", "argc", ";", "char", "*", "*", "argv", ";", "char", "*", "*", "envp", ";", "struct", "auxv", "{", "long", "a_type", ...

[ "Find", "an", "entry", "in", "the", "process", "auxiliary", "vector", ".", "The", "canonical", "way", "to", "test", "for", "VMX", "is", "to", "look", "at", "AT_HWCAP", "." ]

[ "rs6000", "0", "1", "1", "0", "0" ]

linux-unwind

ppc_linux_aux_vector

rs6000

CPU

GCC

30,358

110

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU IR optimizations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU IR optimizations\"" ]

AMDGPUCodeGenPrepare3

getPassName

AMDGPU

GPU

LLVM

30,359

13

1

[]

[ "<s>", "static", "bool", "ix86_contains_aligned_value_p", "(", "const_tree", "type", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "mode", "==", "XFmode", "||", "mode", "==", "XCmode", ")", "return", "false", ";", "i...

[ "Return", "true", "when", "TYPE", "should", "be", "128bit", "aligned", "for", "32bit", "argument", "passing", "ABI", "." ]

[ "i386", "128", "128" ]

i386

ix86_contains_aligned_value_p

i386

CPU

GCC

30,360

152

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "4", "0", "Mips", "0", "support::little", "Mips", "1", "8", "1", "64", "0", "support::little", "Mips", "1", "8", "0xff" ]

MipsAsmBackend16

applyFixup

Mips

CPU

LLVM

30,361

339

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "32767", "\"Handling of TOC entry displacement larger than 32767 \"", "\"is not yet implemented.\"" ]

PPCAsmPrinter62

emitEndOfAsmFile

PowerPC

CPU

LLVM

30,362

164

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600", "SI", "1" ]

SIAnnotateControlFlow

runOnFunction

R600

GPU

LLVM

30,363

231

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "return", "processAtomicInsts", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF" ]

BPFMIChecking3

runOnMachineFunction

BPF

Virtual ISA

LLVM

30,364

37

1

[]

[ "<s>", "static", "bool", "avr_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ")", "&&", "!", "df_regs_ever_live_p", "(", "reg...

[ "Returns", "true", "if", "SCRATCH", "are", "safe", "to", "be", "allocated", "as", "a", "scratch", "registers", "(", "for", "a", "define_peephole2", ")", "in", "the", "current", "function", "." ]

[ "avr", "1" ]

avr

avr_hard_regno_scratch_ok

avr

MPU

GCC

30,365

64

1

[]

[ "<s>", "void", "mmix_output_register_setting", "(", "FILE", "*", "stream", ",", "int", "regno", ",", "int64_t", "value", ",", "int", "do_begin_end", ")", "{", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ",", "\"\\t\"", ")", ";", "if", "(", ...

[ "Output", "an", "optimal", "sequence", "for", "setting", "a", "register", "to", "a", "specific", "constant", ".", "Used", "in", "an", "alternative", "for", "const_ints", "in", "movdi", ",", "and", "when", "using", "large", "stack-frame", "offsets", ".", "Use...

[ "mmix", "\"\\t\"", "\"NEGU %s,0,%\"", "\"SET\"", "\" %s,\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNEGU %s,0,%s\"", "\"SET\"", "\" %s,\"", "\"\\n\\tNOR %s,%s,0\"", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"SET\"", "\"\"", "0", "0", "4", "0", "65535", "16", "3", "\"LDA %s,\""...

mmix

mmix_output_register_setting

mmix

CPU

GCC

30,366

430

1

[]

[ "<s>", "static", "rtx", "nios2_large_got_address", "(", "rtx", "offset", ",", "rtx", "tmp", ")", "{", "if", "(", "!", "tmp", ")", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tmp", ",", "offset", ")", ";", "return", "gen_r...

[ "Generate", "GOT", "pointer", "based", "address", "with", "large", "offset", "." ]

[ "nios2" ]

nios2

nios2_large_got_address

nios2

MPU

GCC

30,367

41

1

[]

[ "<s>", "void", "function_builder", "::", "add_unique_function", "(", "const", "function_instance", "&", "instance", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ",", "uint64_t", "required_extensions", ",", "bool", "force_direct_ov...

[ "Add", "a", "built-in", "function", "for", "INSTANCE", ",", "with", "the", "argument", "types", "given", "by", "ARGUMENT_TYPES", "and", "the", "return", "type", "given", "by", "RETURN_TYPE", ".", "NAME", "is", "the", "``", "full", "''", "name", "for", "C",...

[ "aarch64", "0" ]

aarch64-sve-builtins

add_unique_function

aarch64

CPU

GCC

30,368

187

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if...

[ "Debug", "information", "queries", "." ]

[ "ARM", "ARM", "ARM::SP" ]

ARMBaseRegisterInfo37

getFrameRegister

ARM

CPU

LLVM

30,369

45

1

[]

[ "<s>", "const", "Nios2RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Nios2", "Nios2" ]

Nios2Subtarget

getRegisterInfo

Nios2

MPU

LLVM

30,370

18

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]

HexagonISelLowering (2)2

IsEligibleForTailCallOptimization

Hexagon

DSP

LLVM

30,371

146

1

[]

[ "<s>", "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...

[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...

[ "nds32", "1", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]

nds32-md-auxiliary2

nds32_output_casesi_pc_relative

nds32

CPU

GCC

30,372

127

1

[]

[ "<s>", "const", "XCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "XCore", "XCore" ]

XCoreTargetMachine

getInstrInfo

XCore

MPU

LLVM

30,373

19

1

[]

[ "<s>", "static", "unsigned", "int", "compute_saved_regs", "(", "void", ")", "{", "unsigned", "int", "saved_regs", "=", "0", ";", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<=", "HARD_FRAME_POINTER_REGNUM", ";", "regno", "++", ")", ...

[ "Compute", "which", "registers", "to", "push/pop", ".", "Return", "a", "bit", "vector", "of", "registers", "." ]

[ "h8300", "0", "0", "1", "1" ]

h8300

compute_saved_regs

h8300

MPU

GCC

30,374

62

1

[]

[ "<s>", "const", "char", "*", "msp430_propagate_region_opt", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "if", "(", "strcmp", "(", "argv", "[", "0", "]", ",", "\"lower\"", ")", "!=", "0", ")", "return", "argv", "[", "0", "]...

[ "Spec", "function", ".", "Propagate", "-m", "{", "code", ",", "data", "}", "-region=", "to", "the", "linker", ",", "unless", "the", "lower", "region", "has", "been", "specified", "without", "-muse-lower-region-prefix", "also", "being", "used", "." ]

[ "msp430", "0", "\"lower\"", "0", "0", "2", "1", "\"-muse-lower-region-prefix\"", "0", "0", "\"none\"" ]

driver-msp430

msp430_propagate_region_opt

msp430

MPU

GCC

30,375

68

1

[]

[ "<s>", "size_t", "getSize", "(", ")", "const", "{", "return", "sizeof", "(", "*", "this", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", "+", "alignTo", "(", "descsz", ",", "ALIGN", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "AMDGPU" ]

CodeObject

getSize

AMDGPU

GPU

LLVM

30,376

28

1

[]

[ "<s>", "bool", "s390_function_arg_vector", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_VX_ABI", ")", "return", "false", ";", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "16", ")", "...

[ "Return", "true", "if", "a", "function", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "is", "to", "be", "passed", "in", "a", "vector", "register", ",", "if", "available", "." ]

[ "s390", "16", "0" ]

s3905

s390_function_arg_vector

s390

MPU

GCC

30,377

154

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch64::ADDSXrs", "AArch64::ADDSXrx", "1", "2", "0", "0", ...

AArch64InstrInfo4

analyzeCompare

AArch64

CPU

LLVM

30,378

269

1

[]

[ "<s>", "static", "const", "char", "*", "sparc_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", "...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "sparc", "\"g\"" ]

sparc4

sparc_mangle_type

sparc

CPU

GCC

30,379

31

1

[]

[ "<s>", "bool", "isReg", "(", "RegisterKind", "RegKind", ")", "const", "{", "return", "Kind", "==", "KindReg", "&&", "Reg", ".", "Kind", "==", "RegKind", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser (2)1

isReg

RISCV

CPU

LLVM

30,380

20

1

[]

[ "<s>", "CCAssignFn", "*", "ARMTargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "isVarArg", ")", "const", "{", "return", "CCAssignFnForNode", "(", "CC", ",", "false", ",", "isVarArg", ")", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

CCAssignFnForCall

ARM

CPU

LLVM

30,381

27

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::M0", "0", "AMDGPU::M0", "1", "1", "0" ]

SIFoldOperands13

runOnMachineFunction

AMDGPU

GPU

LLVM

30,382

421

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createX86FixupSetCC", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine124

addPreRegAlloc

X86

CPU

LLVM

30,383

46

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", "=",...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "PowerPC", "PPC", "PPC::CMPWI", "PPC::CMPLWI", "PPC::CMPDI", "PPC::CMPLDI", "1", "0", "2", "0xFFFF", "PPC::CMPW", "PPC::CMPLW", "PPC::CMPD", "PPC::CMPLD", "PPC::FCMPUS", "PPC::FCMPUD", "1", "2" ]

PPCInstrInfo100

analyzeCompare

PowerPC

CPU

LLVM

30,384

165

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "Src0Idx", ",", "unsigned", "Src1Idx", ")", "const", "{", "assert", "(", "!", "NewMI", "&&", "\"this should never be...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "AMDGPU", "SI", "\"this should never be used\"", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"inconsistency with findCommutedOpIndices\"", "AMDGPU::OpName", "AMDGPU::OpName" ]

SIInstrInfo (2)

commuteInstructionImpl

AMDGPU

GPU

LLVM

30,385

293

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_hard_regno_nregs_hook", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_nregs", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "rs6000" ]

rs6000

rs6000_hard_regno_nregs_hook

rs6000

CPU

GCC

30,386

23

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "LDri", "||", "MI", "->", "getOpc...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Sparc", "Sparc", "SP::LDri", "SP::LDXri", "SP::LDFri", "SP::LDDFri", "1", "2", "2", "0", "1", "0", "0" ]

SparcInstrInfo2

isLoadFromStackSlot

Sparc

CPU

LLVM

30,387

128

1

[]

[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "\"Empty DFA table!\"", "AMDGPU::IMPLICIT_DEF", "AMDGPU::CF_ALU", "8" ]

R600Packetizer23

runOnMachineFunction

AMDGPU

GPU

LLVM

30,388

398

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "1" ]

SIAnnotateControlFlow14

runOnFunction

AMDGPU

GPU

LLVM

30,389

245

1

[]

[ "<s>", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "funcInfo", ".", "MF", "->", "getTarget", "(", ")", ";...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "ARM", "0" ]

ARMFastISel (2)1

createFastISel

ARM

CPU

LLVM

30,390

121

1

[]

[ "<s>", "bool", "BPFAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", "&&", "!", "M", ".", "debug_compile_unit...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "BPF", "BPF", "\"emit\"", "\"Debug Info Emission\"", "\"BTF\"", "\"BTF Emission\"" ]

BPFAsmPrinter12

doInitialization

BPF

Virtual ISA

LLVM

30,391

76

1

[]

[ "<s>", "void", "MOSInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "NewDestBB", ",", "MachineBasicBlock", "&", "RestoreBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegSca...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "MOS", "MOS", "MOS::JMP" ]

MOSInstrInfo

insertIndirectBranch

MOS

MPU

LLVM

30,392

66

1

[]

[ "<s>", "static", "bool", "pa_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "from", "==", "to", ")", "return", "true", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", "=...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", "." ]

[ "pa" ]

pa

pa_can_change_mode_class

pa

CPU

GCC

30,393

124

1

[]

[ "<s>", "virtual", "const", "WDC65816Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "WDC65816", "WDC" ]

WDC65816TargetMachine

getSubtargetImpl

WDC65816

MPU

LLVM

30,394

14

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "0", "ISD::EXTLOAD", "0", "0", "0" ]

X86ISelDAGToDAG91

PreprocessISelDAG

X86

CPU

LLVM

30,395

385

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Mips", "Mips", "0", "0", "Mips::CPURegsRegClass", "Mips::CPURegsRegClass", "Mips::ADDu", "Mips::ZERO", "Mips::CCRRegClass", "Mips::CFC1", "Mips::FGR32RegClass", "Mips::MFC1", "Mips::HI", "Mips::MFHI", "0", "Mips::LO", "Mips::MFLO", "0", "Mips::CPURegsRegClass", "Mips::CCRRegCl...

MipsInstrInfo62

copyPhysReg

Mips

CPU

LLVM

30,396

487

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo107

isLoadFromStackSlot

PowerPC

CPU

LLVM

30,397

119

1

[]

[ "<s>", "const", "R600InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AMDGPU", "R600" ]

AMDGPUSubtarget

getInstrInfo

AMDGPU

GPU

LLVM

30,398

14

1

[]

[ "<s>", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s)\"", ",", "reg_names", "[", "REGNO", "(", "...

[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]

[ "moxie", "\"(%s)\"", "1", "\"%ld(%s)\"", "1", "0", "1", "\"(%s)\"", "0", "1", "0", "0", "1", "0", "\"+%ld(%s)\"", "1", "0" ]

moxie2

moxie_print_operand_address

moxie

CPU

GCC

30,399

244

1

[]