docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "rtx_insn", "", "aarch64_prev_real_insn", "(", "rtx_insn", "", "insn", ")", "{", "if", "(", "!", "insn", ")", "return", "NULL", ";", "do", "{", "insn", "=", "prev_real_insn", "(", "insn", ")", ";", "}", "while", "(", "insn", "&&", ...	[ "Find", "the", "first", "rtx_insn", "before", "insn", "that", "will", "generate", "an", "assembly", "instruction", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_prev_real_insn	aarch64	CPU	GCC	30,200	44	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...	HexagonISelLowering16	LowerOperation	Hexagon	DSP	LLVM	30,201	404	1	[]
[ "<s>", "static", "bool", "m32r_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "(", "m32r_hard_regno_modes", "[", "regno", "]", "&", "m32r_mode_class", "[", "mode", "]", ")", "!=", "0", ";", "}", "</s>" ...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "m32r", "0" ]	m32r	m32r_hard_regno_mode_ok	m32r	MPU	GCC	30,202	28	1	[]
[ "<s>", "static", "void", "ix86_vec_perm_index_canon", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "d", "->", "perm", "[", "0", "]", "<", "nelt", ")", "return", ";", "for", "(", "...	[ "Canonicalize", "vec_perm", "index", "to", "make", "the", "first", "index", "always", "comes", "from", "the", "first", "vector", "." ]	[ "i386", "0", "0", "2" ]	i386-expand1	ix86_vec_perm_index_canon	i386	CPU	GCC	30,203	84	1	[]
[ "<s>", "TargetPassConfig", "*", "LEGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "LEGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "LEG", "LEG", "LEG" ]	LEGTargetMachine	createPassConfig	LEG	CPU	LLVM	30,204	21	1	[]
[ "<s>", "void", "AGCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AGC", "AGC", "AGCII::IsExtracode", "\"\\t\"", "\"extend\"", "\"\\n\"" ]	AGCInstPrinter	printInst	AGC	MPU	LLVM	30,205	70	1	[]
[ "<s>", "static", "unsigned", "int", "mn10300_case_values_threshold", "(", "void", ")", "{", "return", "6", ";", "}", "</s>" ]	[ "Dispatch", "tables", "on", "the", "mn10300", "are", "extremely", "expensive", "in", "terms", "of", "code", "and", "readonly", "data", "size", ".", "So", "we", "crank", "up", "the", "case", "threshold", "value", "to", "encourage", "a", "series", "of", "if/...	[ "mn10300", "6" ]	mn10300	mn10300_case_values_threshold	mn10300	MPU	GCC	30,206	12	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "X86", "\"Subtarget features: SSELeve...	X86Subtarget94	X86Subtarget	X86	CPU	LLVM	30,207	434	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "R600", "SI", "SI", "0", "0" ]	SIInstrInfo135	expandPostRAPseudo	R600	GPU	LLVM	30,208	231	1	[]
[ "<s>", "bool", "ARCBranchFinalize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Running ARC Branch Finalize on \"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARC", "ARC", "\"Running ARC Branch Finalize on \"", "\"\\n\"", "0", "ARC", "0", "8", "0", "\"Unknown (or size 0) size for: \"", "\"\\n\"", "9", "\"Estimated function size for \"", "\": \"", "\"\\n\"" ]	ARCBranchFinalize2	runOnMachineFunction	ARC	MPU	LLVM	30,209	274	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "0", "SI", "SI", "SI", "SI" ]	GCNHazardRecognizer29	PreEmitNoops	AMDGPU	GPU	LLVM	30,210	307	1	[]
[ "<s>", "static", "void", "s390_cpu_cpp_builtins_internal", "(", "cpp_reader", "", "pfile", ",", "struct", "cl_target_option", "", "opts", ",", "const", "struct", "cl_target_option", "*", "old_opts", ")", "{", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_OPT...	[ "Internal", "function", "to", "either", "define", "or", "undef", "the", "appropriate", "system", "macros", "." ]	[ "s390", "\"__HTM__\"", "\"__HTM__\"", "\"__VEC__=10301\"", "\"__VEC__\"", "\"__vector=__attribute__((vector_size(16)))\"", "\"__vector__\"", "\"__bool=__attribute__((s390_vector_bool)) unsigned\"", "\"__bool\"", "\"__VECTOR_KEYWORD_SUPPORTED__\"", "\"__VECTOR_KEYWORD_SUPPORTED__\"", "\"vector=...	s390-c2	s390_cpu_cpp_builtins_internal	s390	MPU	GCC	30,211	237	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]	SIISelLowering	getRegisterTypeForCallingConv	AMDGPU	GPU	LLVM	30,212	126	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MMIX Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MMIX", "\"MMIX Assembly Printer\"" ]	MMIXAsmPrinter	getPassName	MMIX	CPU	LLVM	30,213	11	1	[]
[ "<s>", "static", "int", "pru_arg_partial_bytes", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", ")", "{", "return", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "PRU", "never", "splits", "any", "arguments", "between", "registers", "and", "memory", ",", "so", "we", "can", "return", "0", "." ]	[ "pru", "0" ]	pru	pru_arg_partial_bytes	pru	CPU	GCC	30,214	15	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", ...	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]	MipsRegisterInfo	getFrameRegister	Mips	CPU	LLVM	30,215	94	1	[]
[ "<s>", "static", "void", "cris_option_override", "(", "void", ")", "{", "if", "(", "cris_max_stackframe_str", ")", "{", "cris_max_stackframe", "=", "atoi", "(", "cris_max_stackframe_str", ")", ";", "if", "(", "cris_max_stackframe", "<", "0", "\|\|", "cris_max_stackf...	[ "The", "TARGET_OPTION_OVERRIDE", "worker", ".", "As", "is", "the", "norm", ",", "this", "also", "parses", "-mfoo=bar", "type", "parameters", "." ]	[ "cris", "0", "0x20000000", "\"%<-max-stackframe=%d%> is not usable, \"", "\"not between 0 and %d\"", "0x20000000", "1", "1", "\"etrax4\"", "0", "3", "\"svinto\"", "0", "\"etrax100\"", "0", "8", "\"ng\"", "0", "\"etrax100lx\"", "0", "10", "0", "10", "\"unknown CRIS versi...	cris	cris_option_override	cris	MPU	GCC	30,216	345	1	[]
[ "<s>", "static", "void", "expand_block_move_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "src", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__long_int_memcpy\"...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "SRC", "with", "address", "SRC_REG", "to", "DST", "with", "address", "DST_REG", "in", "4-byte", "chunks", "." ]	[ "visium", "\"__long_int_memcpy\"", "4", "1", "2", "3", "8", "0", "0", "1", "2", "0", "1", "3", "1", "6", "0", "1", "3", "2", "0", "1", "2", "2", "0" ]	visium2	expand_block_move_4	visium	Virtual ISA	GCC	30,217	335	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", ...	[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]	[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]	SIRegisterInfo10	findUnusedRegister	AMDGPU	GPU	LLVM	30,218	56	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", ...	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]	MipsRegisterInfo20	getFrameRegister	Mips	CPU	LLVM	30,219	69	1	[]
[ "<s>", "int", "frv_adjust_field_align", "(", "tree", "field", ",", "int", "computed", ")", "{", "if", "(", "field", "&&", "DECL_BIT_FIELD", "(", "field", ")", "&&", "!", "DECL_ARTIFICIAL", "(", "field", ")", ")", "{", "tree", "parent", "=", "DECL_CONTEXT",...	[ "The", "definition", "type", "of", "the", "bit", "field", "data", "is", "either", "char", ",", "short", ",", "long", "or", "long", "long", ".", "The", "maximum", "bit", "size", "is", "the", "number", "of", "bits", "of", "its", "own", "type", ".", "Th...	[ "frv" ]	frv	frv_adjust_field_align	frv	VLIW	GCC	30,220	156	1	[]
[ "<s>", "static", "void", "nvptx_assemble_undefined_decl", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "DECL_IN_CONSTANT_POOL", "(", "decl", ")", ")", "return", ";", "if", "(", "DECL_WEAK", "(...	[ "Implement", "TARGET_ASM_ASSEMBLE_UNDEFINED_DECL", ".", "Write", "an", "extern", "declaration", "only", "for", "variable", "DECL", "with", "NAME", "to", "FILE", "." ]	[ "nvptx", "\"PTX does not support weak declarations\"", "\" (only weak definitions)\"", "\"\\t.extern \"", "0" ]	nvptx	nvptx_assemble_undefined_decl	nvptx	GPU	GCC	30,221	111	1	[]
[ "<s>", "void", "CAHPPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CAHP", "CAHP" ]	CAHPTargetMachine	addPreEmitPass	CAHP	CPU	LLVM	30,222	14	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasVInstructions", "(", ")", ")", "return", "32...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "RISCV", "1", "32", "0", "31" ]	RISCVTargetTransformInfo14	getNumberOfRegisters	RISCV	CPU	LLVM	30,223	41	1	[]
[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "0", "0" ]	SIInsertWaits15	runOnMachineFunction	R600	GPU	LLVM	30,224	205	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::ADJCALLSTACKDOWN", "ARM::BLX", "8", "ARMCC::AL", "ARM::ADJCALLSTACKUP", "0", "ARMCC::AL" ]	ARMCallLowering34	lowerCall	ARM	CPU	LLVM	30,225	391	1	[]
[ "<s>", "BitVector", "HSAILRegisterInfo", "::", "getRegsAvailable", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "BitVector", "Mask", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC...	[ "Return", "all", "available", "registers", "in", "the", "register", "class", "in", "Mask", "." ]	[ "HSAIL", "HSAIL" ]	HSAILRegisterInfo	getRegsAvailable	HSAIL	Virtual ISA	LLVM	30,226	60	1	[]
[ "<s>", "int", "byte_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op", ")", "<=", "0xff", "&&", "INTVAL", "(", ...	[ "Predicate", "function", "for", "immediate", "operand", "which", "fits", "to", "byte", "(", "8bit", ")" ]	[ "avr", "0xff", "0" ]	avr3	byte_immediate_operand	avr	MPU	GCC	30,227	37	1	[]
[ "<s>", "static", "bool", "save_reg_p", "(", "int", "reg", ")", "{", "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "!", "TARGET_SINGLE_PIC_BASE", ")", "{", "if", "(", "crtl", "->", "calls_eh_return", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI...	[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]	[ "rs6000", "1" ]	rs60008	save_reg_p	rs6000	CPU	GCC	30,228	120	1	[]
[ "<s>", "static", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "...	[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...	[ "powerpcspe", "\"no_split_stack\"", "1", "12" ]	powerpcspe	rs6000_internal_arg_pointer	powerpcspe	CPU	GCC	30,229	122	1	[]
[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "if", "(", "OpSize", "<=", "3...	[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]	[ "AArch64", "AArch64::GPRRegBankID", "32", "32", "\"operation should have been legalized before now\"", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "32", "\"s32 G_ADD should have been selected\"", "AArch64::ADDWrr", "AArch64::SUBWrr", "AArch64::LSLVWr", "AArch64::LSRVWr", "AA...	AArch64InstructionSelector30	selectBinaryOp	AArch64	CPU	LLVM	30,230	444	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "ARM64" ]	ARM64AsmParser1	isReg	ARM64	CPU	LLVM	30,231	18	1	[]
[ "<s>", "static", "machine_mode", "frv_matching_accg_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V4SImode", ":", "return", "V4QImode", ";", "case", "E_DImode", ":", "return", "HImode", ";", "case", "E_SImode", ":", ...	[ "If", "an", "ACC", "rtx", "has", "mode", "MODE", ",", "return", "the", "mode", "that", "the", "matching", "ACCG", "should", "have", "." ]	[ "frv" ]	frv	frv_matching_accg_mode	frv	VLIW	GCC	30,232	39	1	[]
[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "T...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]	AMDGPUMachineCFGStructurizer16	runOnMachineFunction	AMDGPU	GPU	LLVM	30,233	181	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Sparc" ]	SparcAsmBackend12	mayNeedRelaxation	Sparc	CPU	LLVM	30,234	14	1	[]
[ "<s>", "void", "h8300_expand_branch", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands",...	[ "Expand", "a", "conditional", "branch", "." ]	[ "h8300", "0", "1", "2", "3" ]	h8300	h8300_expand_branch	h8300	MPU	GCC	30,235	111	1	[]
[ "<s>", "bool", "TypedPointerType", "::", "isValidElementType", "(", "Type", "*", "ElemTy", ")", "{", "return", "!", "ElemTy", "->", "isVoidTy", "(", ")", "&&", "!", "ElemTy", "->", "isLabelTy", "(", ")", "&&", "!", "ElemTy", "->", "isMetadataTy", "(", ")...	[ "Return", "true", "if", "the", "specified", "type", "is", "valid", "as", "a", "element", "type", "." ]	[ "DirectX" ]	DXILPointerType	isValidElementType	DirectX	Virtual ISA	LLVM	30,236	47	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine1	addPreEmitPass	Sparc	CPU	LLVM	30,237	18	1	[]
[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "mode", "==", "SImode", ")", "fn", "="...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]	[ "alpha" ]	alpha4	emit_load_locked	alpha	MPU	GCC	30,238	59	1	[]
[ "<s>", "static", "unsigned", "arm_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where",...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "arm", "0", "50" ]	arm	arm_add_stmt_cost	arm	CPU	GCC	30,239	112	1	[]
[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "1" ]	ARMCallLowering1	splitToValueTypes	ARM	CPU	LLVM	30,240	325	1	[]
[ "<s>", "MachineBasicBlock", "*", "getHeader", "(", ")", "const", "override", "{", "return", "Region", "->", "getHeader", "(", ")", ";", "}", "</s>" ]	[ "The", "header", "is", "the", "entry", "for", "each", "iteration", "." ]	[ "WebAssembly" ]	WebAssemblyCFGSort	getHeader	WebAssembly	Virtual ISA	LLVM	30,241	16	1	[]
[ "<s>", "bool", "direct_move_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "int", "regno0", ",", "regno1", ";", "if", "(", "!", "REG_P", "(", "op0", ")", "\|\|", "!", "REG_P", "(", "op1", ")", ")", "return", "false", ";", "if", "(", "!", "TA...	[ "Return", "true", "if", "this", "is", "a", "move", "direct", "operation", "between", "GPR", "registers", "and", "floating", "point/VSX", "registers", "." ]	[ "rs6000" ]	rs60004	direct_move_p	rs6000	CPU	GCC	30,242	131	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "M680x0InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "M680x0II", ";", "static", "const", "std", "::...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "M680x0", "M680x0", "M680x0", "\"M680x0-absolute\"", "\"M680x0-pcrel\"", "\"M680x0-got\"", "\"M680x0-gotoff\"", "\"M680x0-gotpcrel\"", "\"M680x0-plt\"" ]	M680x0InstrInfo	getSerializableDirectMachineOperandTargetFlags	M680x0	MPU	LLVM	30,243	84	1	[]
[ "<s>", "static", "bool", "mmix_pass_by_reference", "(", "cumulative_args_t", "argsp_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "argsp", "=", "get_cumulative_args", "(", "argsp_v", ")", ";", "if", "(", "targetm", ".", "ca...	[ "Returns", "nonzero", "for", "everything", "that", "goes", "by", "reference", ",", "0", "for", "everything", "that", "goes", "by", "value", "." ]	[ "mmix", "8" ]	mmix	mmix_pass_by_reference	mmix	CPU	GCC	30,244	71	1	[]
[ "<s>", "void", "SPUFrameInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "CellSPU", "SPU", "\"Alignment is not power of 2\"", "1" ]	SPUFrameInfo	determineFrameLayout	CellSPU	MPU	LLVM	30,245	138	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "\"\\n\\n\"", "\"Unknown linkage type!\"", "\"\\t.globl\\t\"", "\"\\t.globl\\t\"", "\"\\t.weak_definition\\t\"", "\":\\n\"", "\"\\tnop\\n\"" ]	PPCAsmPrinter18	runOnMachineFunction	PowerPC	CPU	LLVM	30,246	338	1	[]
[ "<s>", "static", "void", "aapcs_layout_arg", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "int", "nregs", ",", "nregs2", ";", "int", "ncrn", ";", "if", "(", "pcum", "->", "aa...	[ "Lay", "out", "a", "function", "argument", "using", "the", "AAPCS", "rules", ".", "The", "rule", "numbers", "referred", "to", "here", "are", "those", "in", "the", "AAPCS", "." ]	[ "arm", "0", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "0", "1" ]	arm	aapcs_layout_arg	arm	CPU	GCC	30,247	300	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "getBranchTarget21OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTarget21OpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_MIPS_PC21_S2", "0" ]	MipsMCCodeEmitter (2)	getBranchTarget21OpValue	Mips	CPU	LLVM	30,248	120	1	[]
[ "<s>", "static", "void", "eco32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumula...	[ "Setup", "incoming", "varargs", "by", "copying", "the", "anonymous", "argument", "register", "into", "their", "respective", "spot", "on", "the", "stack" ]	[ "eco32" ]	eco32	eco32_setup_incoming_varargs	eco32	MPU	GCC	30,249	143	1	[]
[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "SI", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]	SIMCCodeEmitter34	getMachineOpValue	AMDGPU	GPU	LLVM	30,250	296	1	[]
[ "<s>", "static", "enum", "machine_mode", "type_natural_mode", "(", "tree", "type", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "!", "VECTOR_MODE_P", ...	[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...	[ "i386", "8", "16", "1" ]	i3863	type_natural_mode	i386	CPU	GCC	30,251	141	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "...	[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]	[ "PowerPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo	enableAggressiveInterleaving	PowerPC	CPU	LLVM	30,252	28	1	[]
[ "<s>", "rtx", "m68k_unwrap_symbol", "(", "rtx", "orig", ",", "bool", "unwrap_reloc32_p", ")", "{", "return", "m68k_unwrap_symbol_1", "(", "orig", ",", "unwrap_reloc32_p", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Unwrap", "symbol", "from", "UNSPEC_RELOC16", "and", ",", "if", "unwrap_reloc32_p", ",", "UNSPEC_RELOC32", "wrappers", "." ]	[ "m68k" ]	m68k	m68k_unwrap_symbol	m68k	MPU	GCC	30,253	21	1	[]
[ "<s>", "rtx", "parallel_element", "(", "rtx", "parallel_rtx", ",", "int", "nth", ")", "{", "parallel_rtx", "=", "extract_pattern_from_insn", "(", "parallel_rtx", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")", "==", "PARALLEL", ")", ";", "in...	[ "Extract", "an", "rtx", "from", "a", "parallel", "rtx", "with", "index", "NTH", ".", "If", "NTH", "is", "a", "negative", "value", ",", "the", "function", "returns", "the", "last", "NTH", "rtx", "." ]	[ "nds32", "0", "0", "0", "0" ]	nds32-utils	parallel_element	nds32	CPU	GCC	30,254	89	1	[]
[ "<s>", "const", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "get", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", ...	[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600" ]	AMDGPUSubtarget	get	AMDGPU	GPU	LLVM	30,255	74	1	[]
[ "<s>", "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "MSP430", "MSP430", "MSP430TSFlags::ExtensionWord", "4", "2", "MSP430TSFlags::ExtensionWord", "2", "support::endian", "support::little", "16" ]	MSP430MCCodeEmitter6	encodeInstruction	MSP430	MPU	LLVM	30,256	137	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custo...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::ConstantPool", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::MEMBARRIER", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_ST...	HexagonISelLowering33	LowerOperation	Hexagon	DSP	LLVM	30,257	206	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]	SIFrameLowering16	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	30,258	327	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "X86", "MVT::i8" ]	X86ISelLowering (2)	getScalarShiftAmountTy	X86	CPU	LLVM	30,259	15	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...	[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]	[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]	RISCVAsmBackend	shouldInsertFixupForCodeAlign	RI5CY	CPU	LLVM	30,260	146	1	[]
[ "<s>", "unsigned", "OR1KMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "OR1K", "OR1K", "OR1K", "OR1K::Fixups", "OR1K::Fixups", "0", "\"Unknown fixup kind!\"", "OR1K::fixup_OR1K_REL26", "OR1K", "OR1K::fixup_OR1K_HI16_INSN", "OR1K", "OR1K::fixup_OR1K_LO16_INSN", "OR1K", "OR1K::fixup_OR1K_PLT26", "OR1K", "OR1K::fixup_OR1K_GOTPC_HI16", "OR1K", "OR1K::fixu...	OR1KMCCodeEmitter	getMachineOpValue	OR1K	CPU	LLVM	30,261	318	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignme...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment14	runOnMachineFunction	X86	CPU	LLVM	30,262	317	1	[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerAArch64MachineInstrToM...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64AsmPrinter11	EmitInstruction	AArch64	CPU	LLVM	30,263	43	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "true", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Patmos" ]	PatmosISelLowering	Initialize	Patmos	VLIW	LLVM	30,264	28	1	[]
[ "<s>", "iterator", "end", "(", ")", "{", "return", "(", "Packet", ".", "end", "(", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	end	Hexagon	DSP	LLVM	30,265	15	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", "ge...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "ARM", "1", "12", "1", "2" ]	ARMFrameLowering100	hasReservedCallFrame	ARM	CPU	LLVM	30,266	60	1	[]
[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "return", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "}", "</s>" ]	[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPURegisterBankInfo	applyMappingImpl	AMDGPU	GPU	LLVM	30,267	19	1	[]
[ "<s>", "static", "bool", "use_vfp_abi", "(", "enum", "arm_pcs", "pcs_variant", ",", "bool", "is_double", ")", "{", "if", "(", "pcs_variant", "==", "ARM_PCS_AAPCS_VFP", ")", "{", "static", "bool", "seen_thumb1_vfp", "=", "false", ";", "if", "(", "TARGET_THUMB1"...	[ "Return", "true", "if", "PCS_VARIANT", "should", "use", "VFP", "registers", "." ]	[ "arm", "\"Thumb-1 %<hard-float%> VFP ABI\"" ]	arm	use_vfp_abi	arm	CPU	GCC	30,268	71	1	[]
[ "<s>", "unsigned", "OR1KMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "OR1K", "OR1K", "OR1K", "OR1K::Fixups", "OR1K::Fixups", "0", "\"Unknown fixup kind!\"", "OR1KII::AFrm", "OR1K::fixup_OR1K_LO16_INSN", "OR1KII::JFrm", "OR1K::fixup_OR1K_REL26", "\"Unsupported expression operand in assembly source\"", "OR1K", "OR1K::fixup_OR1K_HI16_INSN", "OR1K", "OR1K::...	OR1KMCCodeEmitter1	getMachineOpValue	OR1K	CPU	LLVM	30,269	367	1	[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "3", ":", "2", ";", "return", "MI", "->", "getOperand", "(", "Idx", ")", ...	[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]	[ "AArch64", "3", "2" ]	AArch64LoadStoreOptimizer (2)	getLdStOffsetOp	AArch64	CPU	LLVM	30,270	33	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0", "0" ]	X86AsmPrinter54	PrintAsmOperand	X86	CPU	LLVM	30,271	455	1	[]
[ "<s>", "static", "rtx", "mips_force_unary", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ")", "{", "rtx", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "mips_emit_unary", "(", "code", ",", "reg", ",", ...	[ "Compute", "(", "CODE", "OP0", ")", "and", "store", "the", "result", "in", "a", "new", "register", "of", "mode", "MODE", ".", "Return", "that", "new", "register", "." ]	[ "mips" ]	mips	mips_force_unary	mips	CPU	GCC	30,272	38	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "16", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering21	getOptimalMemOpType	X86	CPU	LLVM	30,273	190	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorEleme...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Mips", "Mips", "MVT::i32" ]	MipsISelLowering (2)	getSetCCResultType	Mips	CPU	LLVM	30,274	35	1	[]
[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"No Target Transform Inf...	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]	MipsTargetMachine27	getTargetTransformInfo	Mips	CPU	LLVM	30,275	65	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...	[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]	[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]	R600InstrInfo42	fitsConstReadLimitations	AMDGPU	GPU	LLVM	30,276	257	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "M68kRegisterInfo", "::", "getMaximalPhysRegClass", "(", "unsigned", "reg", ",", "MVT", "VT", ")", "const", "{", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "reg", ")", "&&", "\"reg must be a physical regis...	[ "Returns", "the", "Register", "Class", "of", "a", "physical", "register", "of", "the", "given", "type", ",", "picking", "the", "biggest", "register", "class", "of", "the", "right", "type", "that", "contains", "this", "physreg", "." ]	[ "M68k", "M68k", "\"reg must be a physical register\"", "MVT::Other", "\"Couldn't find the register class\"" ]	M68kRegisterInfo	getMaximalPhysRegClass	M68k	MPU	LLVM	30,277	132	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "GetCpu", "(", "Hexagon", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::GetCpu", "Hexagon::CpuTable", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon::FeatureDuplex", "Hexagon" ]	HexagonSubtarget1	initializeSubtargetDependencies	Hexagon	DSP	LLVM	30,278	151	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "\|\|", "EnableGlobalMerge", "==", "cl", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "127" ]	ARMTargetMachine18	addPreISel	ARM	CPU	LLVM	30,279	109	1	[]
[ "<s>", "void", "TargetLoweringObjectFileNaCl", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "StaticCtorSection", "=", "ge...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "X86", "\".init_array\"", "\".fini_array\"" ]	X86TargetObjectFile24	Initialize	X86	CPU	LLVM	30,280	83	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "AArch64", "AArch64", "MVT::i32" ]	AArch64ISelLowering (2)	getSetCCResultType	AArch64	CPU	LLVM	30,281	39	1	[]
[ "<s>", "static", "void", "mep_make_parallel", "(", "rtx_insn", "", "insn1", ",", "rtx_insn", "", "insn2", ")", "{", "rtx", "expr", ";", "if", "(", "RTX_FRAME_RELATED_P", "(", "insn2", ")", ")", "{", "expr", "=", "mep_frame_expr", "(", "insn2", ")", ";"...	[ "Merge", "instructions", "INSN1", "and", "INSN2", "using", "a", "PARALLEL", ".", "Store", "the", "new", "pattern", "in", "INSN1", ";", "INSN2", "will", "be", "deleted", "by", "the", "caller", "." ]	[ "mep", "2", "1", "2", "1" ]	mep	mep_make_parallel	mep	CPU	GCC	30,282	108	1	[]
[ "<s>", "bool", "sh_lshrsi_clobbers_t_reg_p", "(", "rtx", "shift_amount", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "shift_amount", ")", ")", ";", "const", "int", "shift_amount_i", "=", "std", "::", "abs", "(", "INTVAL", "(", "shift_amount", ")", ")", ...	[ "Return", "true", "if", "a", "logical", "right", "shift", "consisting", "of", "1/2/8/16", "shift", "instructions", "will", "clobber", "the", "T", "bit", "." ]	[ "sh", "31", "31", "0" ]	sh	sh_lshrsi_clobbers_t_reg_p	sh	CPU	GCC	30,283	55	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "No...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "16" ]	X86Subtarget80	X86Subtarget	X86	CPU	LLVM	30,284	272	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "SI" ]	SIRegisterInfo105	getReservedRegs	R600	GPU	LLVM	30,285	105	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "\".init_array\"", "\".fini_array\"" ]	ARMTargetObjectFile12	Initialize	ARM	CPU	LLVM	30,286	90	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]	WebAssemblyFrameLowering3	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	30,287	124	1	[]
[ "<s>", "bool", "pdp11_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "from", ")", "!=", "FLOAT_MODE_P", "(", "to", ")", ")", "return", "true", "...	[ "Implement", "CANNOT_CHANGE_MODE_CLASS", "." ]	[ "pdp11" ]	pdp114	pdp11_cannot_change_mode_class	pdp11	MPU	GCC	30,288	38	1	[]
[ "<s>", "bool", "Z80InstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]	[ "Z80", "Z80" ]	Z80InstPrinter1	applyTargetSpecificCLOption	Z80	MPU	LLVM	30,289	13	1	[]
[ "<s>", "static", "void", "bpf_asm_init_sections", "(", "void", ")", "{", "if", "(", "TARGET_BPF_CORE", ")", "btf_ext_init", "(", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]	[ "bpf" ]	bpf	bpf_asm_init_sections	bpf	Virtual ISA	GCC	30,290	16	1	[]
[ "<s>", "static", "bool", "originalTypeIsF128", "(", "Type", "", "Ty", ",", "const", "SDNode", "", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "(", ")", "&&", ...	[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]	[ "Mips", "1", "0", "128" ]	MipsCCState16	originalTypeIsF128	Mips	CPU	LLVM	30,291	91	1	[]
[ "<s>", "bool", "TeeRISCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTeeRISCISelDag", "(", "getTeeRISCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "TeeRISC", "TeeRISC", "TeeRISC", "TeeRISC" ]	TeeRISCTargetMachine	addInstSelector	TeeRISC	CPU	LLVM	30,292	21	1	[]
[ "<s>", "void", "changingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]	[ "This", "instruction", "is", "about", "to", "be", "mutated", "in", "some", "way", "." ]	[ "Mips" ]	MipsRegisterBankInfo10	changingInstr	Mips	CPU	LLVM	30,293	10	1	[]
[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "i", ",", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "="...	[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...	[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]	sh4	regs_used	sh	CPU	GCC	30,294	346	1	[]
[ "<s>", "static", "void", "aarch64_copy_one_block_and_progress_pointers", "(", "rtx", "", "src", ",", "rtx", "", "dst", ",", "machine_mode", "mode", ")", "{", "if", "(", "known_eq", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "256", ")", ")", "{", "mo...	[ "Copy", "one", "MODE", "sized", "block", "from", "SRC", "to", "DST", ",", "then", "progress", "SRC", "and", "DST", "by", "MODE", "bytes", "." ]	[ "aarch64", "256", "0", "0", "32", "32", "0", "0" ]	aarch641	aarch64_copy_one_block_and_progress_pointers	aarch64	CPU	GCC	30,295	211	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget25	classifyGlobalFunctionReference	X86	CPU	LLVM	30,296	146	1	[]
[ "<s>", "static", "bool", "sparc_can_output_mi_thunk", "(", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "vcall_o...	[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]	[ "sparc", "32768", "5" ]	sparc3	sparc_can_output_mi_thunk	sparc	CPU	GCC	30,297	35	1	[]
[ "<s>", "static", "scalar_int_mode", "sparc_cstore_mode", "(", "enum", "insn_code", "icode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "TARGET_ARCH64", "?", "DImode", ":", "SImode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CSTORE_MODE", "." ]	[ "sparc" ]	sparc	sparc_cstore_mode	sparc	CPU	GCC	30,298	20	1	[]
[ "<s>", "static", "bool", "has_inlined_assembly", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "if", "(", "fn", "->", "cfg", "==", "NULL", ")", "return", "true", ";", "FOR_EACH_BB_FN", "(", "bb", ",", ...	[ "Return", "true", "if", "this", "function", "has", "inline", "assembly", "code", "or", "if", "we", "can", "not", "be", "certain", "that", "it", "does", "not", ".", "False", "if", "we", "know", "that", "there", "is", "no", "inline", "assembly", "." ]	[ "mips" ]	frame-header-opt	has_inlined_assembly	mips	CPU	GCC	30,299	72	1	[]

[ "<s>", "static", "rtx_insn", "*", "aarch64_prev_real_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", ")", "return", "NULL", ";", "do", "{", "insn", "=", "prev_real_insn", "(", "insn", ")", ";", "}", "while", "(", "insn", "&&", ...

[ "Find", "the", "first", "rtx_insn", "before", "insn", "that", "will", "generate", "an", "assembly", "instruction", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_prev_real_insn

aarch64

CPU

GCC

30,200

44

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "O...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "HexagonISD::OP_BEGIN", "HexagonISD::OP_END", "\"Check for a non-legal type in this operation\\n\"", "\"Should not custom lower this!\"", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::B...

HexagonISelLowering16

LowerOperation

Hexagon

DSP

LLVM

30,201

404

1

[]

[ "<s>", "static", "bool", "m32r_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "(", "m32r_hard_regno_modes", "[", "regno", "]", "&", "m32r_mode_class", "[", "mode", "]", ")", "!=", "0", ";", "}", "</s>" ...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "m32r", "0" ]

m32r

m32r_hard_regno_mode_ok

m32r

MPU

GCC

30,202

28

1

[]

[ "<s>", "static", "void", "ix86_vec_perm_index_canon", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "nelt", "=", "d", "->", "nelt", ";", "if", "(", "d", "->", "perm", "[", "0", "]", "<", "nelt", ")", "return", ";", "for", "(", "...

[ "Canonicalize", "vec_perm", "index", "to", "make", "the", "first", "index", "always", "comes", "from", "the", "first", "vector", "." ]

[ "i386", "0", "0", "2" ]

i386-expand1

ix86_vec_perm_index_canon

i386

CPU

GCC

30,203

84

1

[]

[ "<s>", "TargetPassConfig", "*", "LEGTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "LEGPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "LEG", "LEG", "LEG" ]

LEGTargetMachine

createPassConfig

LEG

CPU

LLVM

30,204

21

1

[]

[ "<s>", "void", "AGCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AGC", "AGC", "AGCII::IsExtracode", "\"\\t\"", "\"extend\"", "\"\\n\"" ]

AGCInstPrinter

printInst

AGC

MPU

LLVM

30,205

70

1

[]

[ "<s>", "static", "unsigned", "int", "mn10300_case_values_threshold", "(", "void", ")", "{", "return", "6", ";", "}", "</s>" ]

[ "Dispatch", "tables", "on", "the", "mn10300", "are", "extremely", "expensive", "in", "terms", "of", "code", "and", "readonly", "data", "size", ".", "So", "we", "crank", "up", "the", "case", "threshold", "value", "to", "encourage", "a", "series", "of", "if/...

[ "mn10300", "6" ]

mn10300

mn10300_case_values_threshold

mn10300

MPU

GCC

30,206

12

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86::Mode64Bit", "X86", "\"Subtarget features: SSELeve...

X86Subtarget94

X86Subtarget

X86

CPU

LLVM

30,207

434

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "R600", "SI", "SI", "0", "0" ]

SIInstrInfo135

expandPostRAPseudo

R600

GPU

LLVM

30,208

231

1

[]

[ "<s>", "bool", "ARCBranchFinalize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Running ARC Branch Finalize on \"", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARC", "ARC", "\"Running ARC Branch Finalize on \"", "\"\\n\"", "0", "ARC", "0", "8", "0", "\"Unknown (or size 0) size for: \"", "\"\\n\"", "9", "\"Estimated function size for \"", "\": \"", "\"\\n\"" ]

ARCBranchFinalize2

runOnMachineFunction

ARC

MPU

LLVM

30,209

274

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "0", "SI", "SI", "SI", "SI" ]

GCNHazardRecognizer29

PreEmitNoops

AMDGPU

GPU

LLVM

30,210

307

1

[]

[ "<s>", "static", "void", "s390_cpu_cpp_builtins_internal", "(", "cpp_reader", "*", "pfile", ",", "struct", "cl_target_option", "*", "opts", ",", "const", "struct", "cl_target_option", "*", "old_opts", ")", "{", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_OPT...

[ "Internal", "function", "to", "either", "define", "or", "undef", "the", "appropriate", "system", "macros", "." ]

[ "s390", "\"__HTM__\"", "\"__HTM__\"", "\"__VEC__=10301\"", "\"__VEC__\"", "\"__vector=__attribute__((vector_size(16)))\"", "\"__vector__\"", "\"__bool=__attribute__((s390_vector_bool)) unsigned\"", "\"__bool\"", "\"__VECTOR_KEYWORD_SUPPORTED__\"", "\"__VECTOR_KEYWORD_SUPPORTED__\"", "\"vector=...

s390-c2

s390_cpu_cpp_builtins_internal

s390

MPU

GCC

30,211

237

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "32", "64", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16" ]

SIISelLowering

getRegisterTypeForCallingConv

AMDGPU

GPU

LLVM

30,212

126

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MMIX Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MMIX", "\"MMIX Assembly Printer\"" ]

MMIXAsmPrinter

getPassName

MMIX

CPU

LLVM

30,213

11

1

[]

[ "<s>", "static", "int", "pru_arg_partial_bytes", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", ")", "{", "return", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "PRU", "never", "splits", "any", "arguments", "between", "registers", "and", "memory", ",", "so", "we", "can", "return", "0", "." ]

[ "pru", "0" ]

pru

pru_arg_partial_bytes

pru

CPU

GCC

30,214

15

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", ...

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips", "Mips::S0", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]

MipsRegisterInfo

getFrameRegister

Mips

CPU

LLVM

30,215

94

1

[]

[ "<s>", "static", "void", "cris_option_override", "(", "void", ")", "{", "if", "(", "cris_max_stackframe_str", ")", "{", "cris_max_stackframe", "=", "atoi", "(", "cris_max_stackframe_str", ")", ";", "if", "(", "cris_max_stackframe", "<", "0", "||", "cris_max_stackf...

[ "The", "TARGET_OPTION_OVERRIDE", "worker", ".", "As", "is", "the", "norm", ",", "this", "also", "parses", "-mfoo=bar", "type", "parameters", "." ]

[ "cris", "0", "0x20000000", "\"%<-max-stackframe=%d%> is not usable, \"", "\"not between 0 and %d\"", "0x20000000", "1", "1", "\"etrax4\"", "0", "3", "\"svinto\"", "0", "\"etrax100\"", "0", "8", "\"ng\"", "0", "\"etrax100lx\"", "0", "10", "0", "10", "\"unknown CRIS versi...

cris

cris_option_override

cris

MPU

GCC

30,216

345

1

[]

[ "<s>", "static", "void", "expand_block_move_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "src", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__long_int_memcpy\"...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "SRC", "with", "address", "SRC_REG", "to", "DST", "with", "address", "DST_REG", "in", "4-byte", "chunks", "." ]

[ "visium", "\"__long_int_memcpy\"", "4", "1", "2", "3", "8", "0", "0", "1", "2", "0", "1", "3", "1", "6", "0", "1", "3", "2", "0", "1", "2", "2", "0" ]

visium2

expand_block_move_4

visium

Virtual ISA

GCC

30,217

335

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "for", "(", "unsigned", "Reg", ":", ...

[ "Returns", "a", "lowest", "register", "that", "is", "not", "used", "at", "any", "point", "in", "the", "function", "." ]

[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]

SIRegisterInfo10

findUnusedRegister

AMDGPU

GPU

LLVM

30,218

56

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "bool", ...

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips::FP_64", "Mips::FP", "Mips::SP_64", "Mips::SP" ]

MipsRegisterInfo20

getFrameRegister

Mips

CPU

LLVM

30,219

69

1

[]

[ "<s>", "int", "frv_adjust_field_align", "(", "tree", "field", ",", "int", "computed", ")", "{", "if", "(", "field", "&&", "DECL_BIT_FIELD", "(", "field", ")", "&&", "!", "DECL_ARTIFICIAL", "(", "field", ")", ")", "{", "tree", "parent", "=", "DECL_CONTEXT",...

[ "The", "definition", "type", "of", "the", "bit", "field", "data", "is", "either", "char", ",", "short", ",", "long", "or", "long", "long", ".", "The", "maximum", "bit", "size", "is", "the", "number", "of", "bits", "of", "its", "own", "type", ".", "Th...

[ "frv" ]

frv

frv_adjust_field_align

frv

VLIW

GCC

30,220

156

1

[]

[ "<s>", "static", "void", "nvptx_assemble_undefined_decl", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "DECL_IN_CONSTANT_POOL", "(", "decl", ")", ")", "return", ";", "if", "(", "DECL_WEAK", "(...

[ "Implement", "TARGET_ASM_ASSEMBLE_UNDEFINED_DECL", ".", "Write", "an", "extern", "declaration", "only", "for", "variable", "DECL", "with", "NAME", "to", "FILE", "." ]

[ "nvptx", "\"PTX does not support weak declarations\"", "\" (only weak definitions)\"", "\"\\t.extern \"", "0" ]

nvptx

nvptx_assemble_undefined_decl

nvptx

GPU

GCC

30,221

111

1

[]

[ "<s>", "void", "CAHPPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CAHP", "CAHP" ]

CAHPTargetMachine

addPreEmitPass

CAHP

CPU

LLVM

30,222

14

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasVInstructions", "(", ")", ")", "return", "32...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "RISCV", "1", "32", "0", "31" ]

RISCVTargetTransformInfo14

getNumberOfRegisters

RISCV

CPU

LLVM

30,223

41

1

[]

[ "<s>", "bool", "SIInsertWaits", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changes", "=", "false", ";", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "0", "0" ]

SIInsertWaits15

runOnMachineFunction

R600

GPU

LLVM

30,224

205

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::ADJCALLSTACKDOWN", "ARM::BLX", "8", "ARMCC::AL", "ARM::ADJCALLSTACKUP", "0", "ARMCC::AL" ]

ARMCallLowering34

lowerCall

ARM

CPU

LLVM

30,225

391

1

[]

[ "<s>", "BitVector", "HSAILRegisterInfo", "::", "getRegsAvailable", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "BitVector", "Mask", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC...

[ "Return", "all", "available", "registers", "in", "the", "register", "class", "in", "Mask", "." ]

[ "HSAIL", "HSAIL" ]

HSAILRegisterInfo

getRegsAvailable

HSAIL

Virtual ISA

LLVM

30,226

60

1

[]

[ "<s>", "int", "byte_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op", ")", "<=", "0xff", "&&", "INTVAL", "(", ...

[ "Predicate", "function", "for", "immediate", "operand", "which", "fits", "to", "byte", "(", "8bit", ")" ]

[ "avr", "0xff", "0" ]

avr3

byte_immediate_operand

avr

MPU

GCC

30,227

37

1

[]

[ "<s>", "static", "bool", "save_reg_p", "(", "int", "reg", ")", "{", "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "!", "TARGET_SINGLE_PIC_BASE", ")", "{", "if", "(", "crtl", "->", "calls_eh_return", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI...

[ "Determine", "whether", "the", "REG", "is", "really", "used", "." ]

[ "rs6000", "1" ]

rs60008

save_reg_p

rs6000

CPU

GCC

30,228

120

1

[]

[ "<s>", "static", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "...

[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...

[ "powerpcspe", "\"no_split_stack\"", "1", "12" ]

powerpcspe

rs6000_internal_arg_pointer

powerpcspe

CPU

GCC

30,229

122

1

[]

[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "if", "(", "OpSize", "<=", "3...

[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]

[ "AArch64", "AArch64::GPRRegBankID", "32", "32", "\"operation should have been legalized before now\"", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "32", "\"s32 G_ADD should have been selected\"", "AArch64::ADDWrr", "AArch64::SUBWrr", "AArch64::LSLVWr", "AArch64::LSRVWr", "AA...

AArch64InstructionSelector30

selectBinaryOp

AArch64

CPU

LLVM

30,230

444

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "ARM64" ]

ARM64AsmParser1

isReg

ARM64

CPU

LLVM

30,231

18

1

[]

[ "<s>", "static", "machine_mode", "frv_matching_accg_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V4SImode", ":", "return", "V4QImode", ";", "case", "E_DImode", ":", "return", "HImode", ";", "case", "E_SImode", ":", ...

[ "If", "an", "ACC", "rtx", "has", "mode", "MODE", ",", "return", "the", "mode", "that", "the", "matching", "ACCG", "should", "have", "." ]

[ "frv" ]

frv

frv_matching_accg_mode

frv

VLIW

GCC

30,232

39

1

[]

[ "<s>", "bool", "AMDGPUMachineCFGStructurizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "T...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"----STRUCTURIZER START----\\n\"", "0", "\"----STRUCTURIZER END----\\n\"" ]

AMDGPUMachineCFGStructurizer16

runOnMachineFunction

AMDGPU

GPU

LLVM

30,233

181

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Sparc" ]

SparcAsmBackend12

mayNeedRelaxation

Sparc

CPU

LLVM

30,234

14

1

[]

[ "<s>", "void", "h8300_expand_branch", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands",...

[ "Expand", "a", "conditional", "branch", "." ]

[ "h8300", "0", "1", "2", "3" ]

h8300

h8300_expand_branch

h8300

MPU

GCC

30,235

111

1

[]

[ "<s>", "bool", "TypedPointerType", "::", "isValidElementType", "(", "Type", "*", "ElemTy", ")", "{", "return", "!", "ElemTy", "->", "isVoidTy", "(", ")", "&&", "!", "ElemTy", "->", "isLabelTy", "(", ")", "&&", "!", "ElemTy", "->", "isMetadataTy", "(", ")...

[ "Return", "true", "if", "the", "specified", "type", "is", "valid", "as", "a", "element", "type", "." ]

[ "DirectX" ]

DXILPointerType

isValidElementType

DirectX

Virtual ISA

LLVM

30,236

47

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine1

addPreEmitPass

Sparc

CPU

LLVM

30,237

18

1

[]

[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", "(", "mode", "==", "SImode", ")", "fn", "="...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]

[ "alpha" ]

alpha4

emit_load_locked

alpha

MPU

GCC

30,238

59

1

[]

[ "<s>", "static", "unsigned", "arm_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where",...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "arm", "0", "50" ]

arm

arm_add_stmt_cost

arm

CPU

GCC

30,239

112

1

[]

[ "<s>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMTargetLowering", "&", "TLI", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "ARM", "ARM", "ARM", "ARM", "4", "0", "\"Regs / types mismatch\"", "1", "0", "0", "0", "1" ]

ARMCallLowering1

splitToValueTypes

ARM

CPU

LLVM

30,240

325

1

[]

[ "<s>", "MachineBasicBlock", "*", "getHeader", "(", ")", "const", "override", "{", "return", "Region", "->", "getHeader", "(", ")", ";", "}", "</s>" ]

[ "The", "header", "is", "the", "entry", "for", "each", "iteration", "." ]

[ "WebAssembly" ]

WebAssemblyCFGSort

getHeader

WebAssembly

Virtual ISA

LLVM

30,241

16

1

[]

[ "<s>", "bool", "direct_move_p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "int", "regno0", ",", "regno1", ";", "if", "(", "!", "REG_P", "(", "op0", ")", "||", "!", "REG_P", "(", "op1", ")", ")", "return", "false", ";", "if", "(", "!", "TA...

[ "Return", "true", "if", "this", "is", "a", "move", "direct", "operation", "between", "GPR", "registers", "and", "floating", "point/VSX", "registers", "." ]

[ "rs6000" ]

rs60004

direct_move_p

rs6000

CPU

GCC

30,242

131

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "M680x0InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "M680x0II", ";", "static", "const", "std", "::...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "M680x0", "M680x0", "M680x0", "\"M680x0-absolute\"", "\"M680x0-pcrel\"", "\"M680x0-got\"", "\"M680x0-gotoff\"", "\"M680x0-gotpcrel\"", "\"M680x0-plt\"" ]

M680x0InstrInfo

getSerializableDirectMachineOperandTargetFlags

M680x0

MPU

LLVM

30,243

84

1

[]

[ "<s>", "static", "bool", "mmix_pass_by_reference", "(", "cumulative_args_t", "argsp_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "argsp", "=", "get_cumulative_args", "(", "argsp_v", ")", ";", "if", "(", "targetm", ".", "ca...

[ "Returns", "nonzero", "for", "everything", "that", "goes", "by", "reference", ",", "0", "for", "everything", "that", "goes", "by", "value", "." ]

[ "mmix", "8" ]

mmix

mmix_pass_by_reference

mmix

CPU

GCC

30,244

71

1

[]

[ "<s>", "void", "SPUFrameInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "CellSPU", "SPU", "\"Alignment is not power of 2\"", "1" ]

SPUFrameInfo

determineFrameLayout

CellSPU

MPU

LLVM

30,245

138

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "\"\\n\\n\"", "\"Unknown linkage type!\"", "\"\\t.globl\\t\"", "\"\\t.globl\\t\"", "\"\\t.weak_definition\\t\"", "\":\\n\"", "\"\\tnop\\n\"" ]

PPCAsmPrinter18

runOnMachineFunction

PowerPC

CPU

LLVM

30,246

338

1

[]

[ "<s>", "static", "void", "aapcs_layout_arg", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "int", "nregs", ",", "nregs2", ";", "int", "ncrn", ";", "if", "(", "pcum", "->", "aa...

[ "Lay", "out", "a", "function", "argument", "using", "the", "AAPCS", "rules", ".", "The", "rule", "numbers", "referred", "to", "here", "are", "those", "in", "the", "AAPCS", "." ]

[ "arm", "0", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "0", "1" ]

arm

aapcs_layout_arg

arm

CPU

GCC

30,247

300

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "getBranchTarget21OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTarget21OpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_MIPS_PC21_S2", "0" ]

MipsMCCodeEmitter (2)

getBranchTarget21OpValue

Mips

CPU

LLVM

30,248

120

1

[]

[ "<s>", "static", "void", "eco32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumula...

[ "Setup", "incoming", "varargs", "by", "copying", "the", "anonymous", "argument", "register", "into", "their", "respective", "spot", "on", "the", "stack" ]

[ "eco32" ]

eco32

eco32_setup_incoming_varargs

eco32

MPU

GCC

30,249

143

1

[]

[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "SI", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]

SIMCCodeEmitter34

getMachineOpValue

AMDGPU

GPU

LLVM

30,250

296

1

[]

[ "<s>", "static", "enum", "machine_mode", "type_natural_mode", "(", "tree", "type", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "!", "VECTOR_MODE_P", ...

[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...

[ "i386", "8", "16", "1" ]

i3863

type_natural_mode

i386

CPU

GCC

30,251

141

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{", "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";", "...

[ "Do", "n't", "restrict", "interleaved", "unrolling", "to", "small", "loops", "." ]

[ "PowerPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo

enableAggressiveInterleaving

PowerPC

CPU

LLVM

30,252

28

1

[]

[ "<s>", "rtx", "m68k_unwrap_symbol", "(", "rtx", "orig", ",", "bool", "unwrap_reloc32_p", ")", "{", "return", "m68k_unwrap_symbol_1", "(", "orig", ",", "unwrap_reloc32_p", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Unwrap", "symbol", "from", "UNSPEC_RELOC16", "and", ",", "if", "unwrap_reloc32_p", ",", "UNSPEC_RELOC32", "wrappers", "." ]

[ "m68k" ]

m68k

m68k_unwrap_symbol

m68k

MPU

GCC

30,253

21

1

[]

[ "<s>", "rtx", "parallel_element", "(", "rtx", "parallel_rtx", ",", "int", "nth", ")", "{", "parallel_rtx", "=", "extract_pattern_from_insn", "(", "parallel_rtx", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")", "==", "PARALLEL", ")", ";", "in...

[ "Extract", "an", "rtx", "from", "a", "parallel", "rtx", "with", "index", "NTH", ".", "If", "NTH", "is", "a", "negative", "value", ",", "the", "function", "returns", "the", "last", "NTH", "rtx", "." ]

[ "nds32", "0", "0", "0", "0" ]

nds32-utils

parallel_element

nds32

CPU

GCC

30,254

89

1

[]

[ "<s>", "const", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "get", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Function", "&", "F", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", ...

[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "R600" ]

AMDGPUSubtarget

get

AMDGPU

GPU

LLVM

30,255

74

1

[]

[ "<s>", "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "MSP430", "MSP430", "MSP430TSFlags::ExtensionWord", "4", "2", "MSP430TSFlags::ExtensionWord", "2", "support::endian", "support::little", "16" ]

MSP430MCCodeEmitter6

encodeInstruction

MSP430

MPU

LLVM

30,256

137

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custo...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Hexagon", "Hexagon", "\"Should not custom lower this!\"", "ISD::ConstantPool", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Hexagon.\"", "ISD::MEMBARRIER", "ISD::ATOMIC_FENCE", "ISD::GlobalAddress", "ISD::VASTART", "ISD::BR_JT", "ISD::DYNAMIC_ST...

HexagonISelLowering33

LowerOperation

Hexagon

DSP

LLVM

30,257

206

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]

SIFrameLowering16

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

30,258

327

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "X86", "MVT::i8" ]

X86ISelLowering (2)

getScalarShiftAmountTy

X86

CPU

LLVM

30,259

15

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertFixupForCodeAlign", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "MCAlignFragment", "&", "AF", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RI...

[ "Hook", "which", "indicates", "if", "the", "target", "requires", "a", "fixup", "to", "be", "generated", "when", "handling", "an", "align", "directive", "in", "an", "executable", "section", "." ]

[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "0", "0", "0", "RISCV::fixup_riscv_align", "0" ]

RISCVAsmBackend

shouldInsertFixupForCodeAlign

RI5CY

CPU

LLVM

30,260

146

1

[]

[ "<s>", "unsigned", "OR1KMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "OR1K", "OR1K", "OR1K", "OR1K::Fixups", "OR1K::Fixups", "0", "\"Unknown fixup kind!\"", "OR1K::fixup_OR1K_REL26", "OR1K", "OR1K::fixup_OR1K_HI16_INSN", "OR1K", "OR1K::fixup_OR1K_LO16_INSN", "OR1K", "OR1K::fixup_OR1K_PLT26", "OR1K", "OR1K::fixup_OR1K_GOTPC_HI16", "OR1K", "OR1K::fixu...

OR1KMCCodeEmitter

getMachineOpValue

OR1K

CPU

LLVM

30,261

318

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignme...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment14

runOnMachineFunction

X86

CPU

LLVM

30,262

317

1

[]

[ "<s>", "void", "AArch64AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "LowerAArch64MachineInstrToM...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64AsmPrinter11

EmitInstruction

AArch64

CPU

LLVM

30,263

43

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "true", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Patmos" ]

PatmosISelLowering

Initialize

Patmos

VLIW

LLVM

30,264

28

1

[]

[ "<s>", "iterator", "end", "(", ")", "{", "return", "(", "Packet", ".", "end", "(", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

end

Hexagon

DSP

LLVM

30,265

15

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", ".", "ge...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "ARM", "1", "12", "1", "2" ]

ARMFrameLowering100

hasReservedCallFrame

ARM

CPU

LLVM

30,266

60

1

[]

[ "<s>", "void", "AMDGPURegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "return", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "}", "</s>" ]

[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPURegisterBankInfo

applyMappingImpl

AMDGPU

GPU

LLVM

30,267

19

1

[]

[ "<s>", "static", "bool", "use_vfp_abi", "(", "enum", "arm_pcs", "pcs_variant", ",", "bool", "is_double", ")", "{", "if", "(", "pcs_variant", "==", "ARM_PCS_AAPCS_VFP", ")", "{", "static", "bool", "seen_thumb1_vfp", "=", "false", ";", "if", "(", "TARGET_THUMB1"...

[ "Return", "true", "if", "PCS_VARIANT", "should", "use", "VFP", "registers", "." ]

[ "arm", "\"Thumb-1 %<hard-float%> VFP ABI\"" ]

arm

use_vfp_abi

arm

CPU

GCC

30,268

71

1

[]

[ "<s>", "unsigned", "OR1KMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "OR1K", "OR1K", "OR1K", "OR1K::Fixups", "OR1K::Fixups", "0", "\"Unknown fixup kind!\"", "OR1KII::AFrm", "OR1K::fixup_OR1K_LO16_INSN", "OR1KII::JFrm", "OR1K::fixup_OR1K_REL26", "\"Unsupported expression operand in assembly source\"", "OR1K", "OR1K::fixup_OR1K_HI16_INSN", "OR1K", "OR1K::...

OR1KMCCodeEmitter1

getMachineOpValue

OR1K

CPU

LLVM

30,269

367

1

[]

[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "3", ":", "2", ";", "return", "MI", "->", "getOperand", "(", "Idx", ")", ...

[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]

[ "AArch64", "3", "2" ]

AArch64LoadStoreOptimizer (2)

getLdStOffsetOp

AArch64

CPU

LLVM

30,270

33

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0", "0" ]

X86AsmPrinter54

PrintAsmOperand

X86

CPU

LLVM

30,271

455

1

[]

[ "<s>", "static", "rtx", "mips_force_unary", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "op0", ")", "{", "rtx", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "mips_emit_unary", "(", "code", ",", "reg", ",", ...

[ "Compute", "(", "CODE", "OP0", ")", "and", "store", "the", "result", "in", "a", "new", "register", "of", "mode", "MODE", ".", "Return", "that", "new", "register", "." ]

[ "mips" ]

mips

mips_force_unary

mips

CPU

GCC

30,272

38

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "16", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering21

getOptimalMemOpType

X86

CPU

LLVM

30,273

190

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorEleme...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Mips", "Mips", "MVT::i32" ]

MipsISelLowering (2)

getSetCCResultType

Mips

CPU

LLVM

30,274

35

1

[]

[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"No Target Transform Inf...

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]

MipsTargetMachine27

getTargetTransformInfo

Mips

CPU

LLVM

30,275

65

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...

[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]

[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]

R600InstrInfo42

fitsConstReadLimitations

AMDGPU

GPU

LLVM

30,276

257

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "M68kRegisterInfo", "::", "getMaximalPhysRegClass", "(", "unsigned", "reg", ",", "MVT", "VT", ")", "const", "{", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "reg", ")", "&&", "\"reg must be a physical regis...

[ "Returns", "the", "Register", "Class", "of", "a", "physical", "register", "of", "the", "given", "type", ",", "picking", "the", "biggest", "register", "class", "of", "the", "right", "type", "that", "contains", "this", "physreg", "." ]

[ "M68k", "M68k", "\"reg must be a physical register\"", "MVT::Other", "\"Couldn't find the register class\"" ]

M68kRegisterInfo

getMaximalPhysRegClass

M68k

MPU

LLVM

30,277

132

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "GetCpu", "(", "Hexagon", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::GetCpu", "Hexagon::CpuTable", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon::FeatureDuplex", "Hexagon" ]

HexagonSubtarget1

initializeSubtargetDependencies

Hexagon

DSP

LLVM

30,278

151

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "127" ]

ARMTargetMachine18

addPreISel

ARM

CPU

LLVM

30,279

109

1

[]

[ "<s>", "void", "TargetLoweringObjectFileNaCl", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "StaticCtorSection", "=", "ge...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "X86", "\".init_array\"", "\".fini_array\"" ]

X86TargetObjectFile24

Initialize

X86

CPU

LLVM

30,280

83

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "AArch64", "AArch64", "MVT::i32" ]

AArch64ISelLowering (2)

getSetCCResultType

AArch64

CPU

LLVM

30,281

39

1

[]

[ "<s>", "static", "void", "mep_make_parallel", "(", "rtx_insn", "*", "insn1", ",", "rtx_insn", "*", "insn2", ")", "{", "rtx", "expr", ";", "if", "(", "RTX_FRAME_RELATED_P", "(", "insn2", ")", ")", "{", "expr", "=", "mep_frame_expr", "(", "insn2", ")", ";"...

[ "Merge", "instructions", "INSN1", "and", "INSN2", "using", "a", "PARALLEL", ".", "Store", "the", "new", "pattern", "in", "INSN1", ";", "INSN2", "will", "be", "deleted", "by", "the", "caller", "." ]

[ "mep", "2", "1", "2", "1" ]

mep

mep_make_parallel

mep

CPU

GCC

30,282

108

1

[]

[ "<s>", "bool", "sh_lshrsi_clobbers_t_reg_p", "(", "rtx", "shift_amount", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "shift_amount", ")", ")", ";", "const", "int", "shift_amount_i", "=", "std", "::", "abs", "(", "INTVAL", "(", "shift_amount", ")", ")", ...

[ "Return", "true", "if", "a", "logical", "right", "shift", "consisting", "of", "1/2/8/16", "shift", "instructions", "will", "clobber", "the", "T", "bit", "." ]

[ "sh", "31", "31", "0" ]

sh

sh_lshrsi_clobbers_t_reg_p

sh

CPU

GCC

30,283

55

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "No...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "16" ]

X86Subtarget80

X86Subtarget

X86

CPU

LLVM

30,284

272

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "SI" ]

SIRegisterInfo105

getReservedRegs

R600

GPU

LLVM

30,285

105

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "\".init_array\"", "\".fini_array\"" ]

ARMTargetObjectFile12

Initialize

ARM

CPU

LLVM

30,286

90

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]

WebAssemblyFrameLowering3

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

30,287

124

1

[]

[ "<s>", "bool", "pdp11_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "from", ")", "!=", "FLOAT_MODE_P", "(", "to", ")", ")", "return", "true", "...

[ "Implement", "CANNOT_CHANGE_MODE_CLASS", "." ]

[ "pdp11" ]

pdp114

pdp11_cannot_change_mode_class

pdp11

MPU

GCC

30,288

38

1

[]

[ "<s>", "bool", "Z80InstPrinter", "::", "applyTargetSpecificCLOption", "(", "StringRef", "Opt", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Customize", "the", "printer", "according", "to", "a", "command", "line", "option", "." ]

[ "Z80", "Z80" ]

Z80InstPrinter1

applyTargetSpecificCLOption

Z80

MPU

LLVM

30,289

13

1

[]

[ "<s>", "static", "void", "bpf_asm_init_sections", "(", "void", ")", "{", "if", "(", "TARGET_BPF_CORE", ")", "btf_ext_init", "(", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_INIT_SECTIONS", "." ]

[ "bpf" ]

bpf

bpf_asm_init_sections

bpf

Virtual ISA

GCC

30,290

16

1

[]

[ "<s>", "static", "bool", "originalTypeIsF128", "(", "Type", "*", "Ty", ",", "const", "SDNode", "*", "CallNode", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "(", ")", "&&", ...

[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]

[ "Mips", "1", "0", "128" ]

MipsCCState16

originalTypeIsF128

Mips

CPU

LLVM

30,291

91

1

[]

[ "<s>", "bool", "TeeRISCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTeeRISCISelDag", "(", "getTeeRISCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "TeeRISC", "TeeRISC", "TeeRISC", "TeeRISC" ]

TeeRISCTargetMachine

addInstSelector

TeeRISC

CPU

LLVM

30,292

21

1

[]

[ "<s>", "void", "changingInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]

[ "This", "instruction", "is", "about", "to", "be", "mutated", "in", "some", "way", "." ]

[ "Mips" ]

MipsRegisterBankInfo10

changingInstr

Mips

CPU

LLVM

30,293

10

1

[]

[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "i", ",", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "="...

[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...

[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]

sh4

regs_used

sh

CPU

GCC

30,294

346

1

[]

[ "<s>", "static", "void", "aarch64_copy_one_block_and_progress_pointers", "(", "rtx", "*", "src", ",", "rtx", "*", "dst", ",", "machine_mode", "mode", ")", "{", "if", "(", "known_eq", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "256", ")", ")", "{", "mo...

[ "Copy", "one", "MODE", "sized", "block", "from", "SRC", "to", "DST", ",", "then", "progress", "SRC", "and", "DST", "by", "MODE", "bytes", "." ]

[ "aarch64", "256", "0", "0", "32", "32", "0", "0" ]

aarch641

aarch64_copy_one_block_and_progress_pointers

aarch64

CPU

GCC

30,295

211

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "\"shouldAssumeDSOLocal gave inconsistent answer\"", "X86II::MO_DLLIMPORT", "X86", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget25

classifyGlobalFunctionReference

X86

CPU

LLVM

30,296

146

1

[]

[ "<s>", "static", "bool", "sparc_can_output_mi_thunk", "(", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "vcall_o...

[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]

[ "sparc", "32768", "5" ]

sparc3

sparc_can_output_mi_thunk

sparc

CPU

GCC

30,297

35

1

[]

[ "<s>", "static", "scalar_int_mode", "sparc_cstore_mode", "(", "enum", "insn_code", "icode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "TARGET_ARCH64", "?", "DImode", ":", "SImode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CSTORE_MODE", "." ]

[ "sparc" ]

sparc

sparc_cstore_mode

sparc

CPU

GCC

30,298

20

1

[]

[ "<s>", "static", "bool", "has_inlined_assembly", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "if", "(", "fn", "->", "cfg", "==", "NULL", ")", "return", "true", ";", "FOR_EACH_BB_FN", "(", "bb", ",", ...

[ "Return", "true", "if", "this", "function", "has", "inline", "assembly", "code", "or", "if", "we", "can", "not", "be", "certain", "that", "it", "does", "not", ".", "False", "if", "we", "know", "that", "there", "is", "no", "inline", "assembly", "." ]

[ "mips" ]

frame-header-opt

has_inlined_assembly

mips

CPU

GCC

30,299

72

1

[]