docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "Z80InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "Z80", "Z80", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "\"Z80 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "Z80::JQ", "1", "0", "Z80::JQCC", "0", "Z80::JQ" ]	Z80InstrInfo2	insertBranch	Z80	MPU	LLVM	32,800	176	1	[]
[ "<s>", "bool", "X86CondBrFolding", "::", "optimize", "(", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** X86CondBr Folding on Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\" ***\\n\"", ")", ...	[ "Apply", "VPlan-to-VPlan", "optimizations", "to", "Plan", ",", "including", "induction", "recipe", "optimizations", ",", "dead", "recipe", "removal", ",", "replicate", "region", "optimizations", "and", "block", "merging", "." ]	[ "X86", "X86", "\"*** X86CondBr Folding on Function: \"", "\" ***\\n\"", "1", "\"Work on MBB.\"", "\" CmpValue: \"", "\"\\n\"", "4", "\"Found one path (len=\"", "\"):\\n\"", "1", "\"Target MBB is: \"", "\"\\n\"", "\"Path MBB (\"", "\" of \"", "\") is \"", "\"CC=\"", "\" Val=\...	X86CondBrFolding	optimize	X86	CPU	LLVM	32,801	340	1	[]
[ "<s>", "static", "inline", "int", "and_xor_ior_costs", "(", "rtx", "x", ",", "int", "code", ")", "{", "const", "int", "cost_scale", "=", "!", "TARGET_SHMEDIA", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", "?", "2", "...	[ "Return", "the", "cost", "of", "an", "AND/XOR/IOR", "operation", "." ]	[ "sh", "2", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0xff", "0xffff", "1", "2", "2", "3" ]	sh4	and_xor_ior_costs	sh	CPU	GCC	32,802	167	1	[]
[ "<s>", "MachineBasicBlock", "", "AVRTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AVR", "AVR", "AVR::Lsl8", "AVR::Lsl16", "AVR::Lsr8", "AVR::Lsr16", "AVR::Rol8", "AVR::Rol16", "AVR::Ror8", "AVR::Ror16", "AVR::Asr8", "AVR::Asr16", "AVR::MULRdRr", "AVR::MULSRdRr", "AVR::Select16", "AVR::Select8", "\"Unexpected instr type to insert\"", "AVR", "AVR", "AVRCC::Co...	AVRISelLowering10	EmitInstrWithCustomInserter	AVR	MPU	LLVM	32,803	496	1	[]
[ "<s>", "bool", "arc_short_comparison_p", "(", "rtx", "comparison", ",", "int", "offset", ")", "{", "gcc_assert", "(", "ARC_CC_NC", "==", "ARC_CC_HS", ")", ";", "gcc_assert", "(", "ARC_CC_C", "==", "ARC_CC_LO", ")", ";", "switch", "(", "get_arc_condition_code", ...	[ "Return", "true", "if", "COMPARISON", "has", "a", "short", "form", "that", "can", "accomodate", "OFFSET", "." ]	[ "arc", "512", "506", "64", "58" ]	arc	arc_short_comparison_p	arc	MPU	GCC	32,804	89	1	[]
[ "<s>", "static", "scalar_int_mode", "aarch64_sve_element_int_mode", "(", "machine_mode", "mode", ")", "{", "poly_uint64", "vector_bits", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "?", "BITS_PER_SVE_VECTOR", ":", "GET_MODE_BITSIZE", "(", "...	[ "Return", "the", "integer", "element", "mode", "associated", "with", "SVE", "mode", "MODE", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_sve_element_int_mode	aarch64	CPU	GCC	32,805	54	1	[]
[ "<s>", "MCFixupKindInfo", "const", "&", "MOSAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "{", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MOS", "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups" ]	MOSAsmBackend	getFixupKindInfo	MOS	MPU	LLVM	32,806	47	1	[]
[ "<s>", "const", "char", "*", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "...	[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", ...	[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"{l\|lwz} %2,0(%1)\"", "0", "2", "2", "1", "1", "0", "1", "0", "4", "1", "1", "1", "2", "2", "\"{lsi\|lswi} %2,%1,%0\\n\\t{l\|lwz} %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"{c...	rs60003	rs6000_output_load_multiple	rs6000	CPU	GCC	32,807	332	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon NewValueJump\"" ]	HexagonNewValueJump13	getPassName	Hexagon	DSP	LLVM	32,808	12	1	[]
[ "<s>", "void", "XNCMRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "0", ")", ";", "}", "<...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XNCM", "XNCM", "0" ]	XNCMRegisterInfo	eliminateCallFramePseudoInstr	XNCM	CPU	LLVM	32,809	26	1	[]
[ "<s>", "void", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "8", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "0", ";", ...	[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]	[ "AMDGPU", "SI", "8", "0", "AMDGPU::S_MOV_B32", "0" ]	SIISelLowering (2)	legalizeTargetIndependentNode	AMDGPU	GPU	LLVM	32,810	127	1	[]
[ "<s>", "bool", "SIFixupVectorISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIFixupVectorISel	runOnMachineFunction	AMDGPU	GPU	LLVM	32,811	106	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine18	getSubtargetImpl	X86	CPU	LLVM	32,812	314	1	[]
[ "<s>", "static", "tree", "parse_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "", "&", "format", ")", "{", "int", "ch", "=", "", "format", "++", ";", "if", "(", "ch", "==", "'_'", ")", "return", "void_type_node", ";...	[ "Read", "and", "return", "a", "type", "from", "FORMAT", "for", "function", "INSTANCE", ".", "Advance", "FORMAT", "beyond", "the", "type", "string", ".", "The", "format", "is", ":", "_", "-", "void", "al", "-", "array", "pointer", "for", "loads", "ap", ...	[ "aarch64", "\"pattern\"", "7", "\"prfop\"", "5", "1", "0" ]	aarch64-sve-builtins-shapes2	parse_type	aarch64	CPU	GCC	32,813	280	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]	Thumb1InstrInfo10	loadRegFromStackSlot	ARM	CPU	LLVM	32,814	213	1	[]
[ "<s>", "void", "MINA32FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MINA32", "MINA32" ]	MINA32FrameLowering	emitEpilogue	MINA32	CPU	LLVM	32,815	16	1	[]
[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "64", ")", ";", "LLT", "s64", "=", "LLT", "::...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "AArch64::SP" ]	AArch64CallLowering (2)	getStackAddress	AArch64	CPU	LLVM	32,816	117	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "2", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter	runOnMachineFunction	ARM	CPU	LLVM	32,817	367	1	[]
[ "<s>", "bool", "useMachineCombiner", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "when", "a", "target", "supports", "MachineCombiner", "." ]	[ "PowerPC" ]	PPCInstrInfo (2)2	useMachineCombiner	PowerPC	CPU	LLVM	32,818	11	1	[]
[ "<s>", "static", "enum", "mips_symbol_type", "mips_classify_symbolic_expression", "(", "rtx", "x", ",", "enum", "mips_symbol_context", "context", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(",...	[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]	[ "mips" ]	mips	mips_classify_symbolic_expression	mips	CPU	GCC	32,819	49	1	[]
[ "<s>", "const", "SystemZTargetMachine", "&", "getTargetMachine", "(", ")", "const", "{", "return", "static_cast", "<", "const", "SystemZTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZISelDAGToDAG (2)	getTargetMachine	SystemZ	CPU	LLVM	32,820	20	1	[]
[ "<s>", "unsigned", "GCNSubtarget", "::", "computeOccupancy", "(", "const", "Function", "&", "F", ",", "unsigned", "LDSSize", ",", "unsigned", "NumSGPRs", ",", "unsigned", "NumVGPRs", ")", "const", "{", "unsigned", "Occupancy", "=", "std", "::", "min", "(", "...	[ "Return", "occupancy", "for", "the", "given", "function", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget1	computeOccupancy	AMDGPU	GPU	LLVM	32,821	80	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "", "SU", ")", "{", "const", "SDNode", "", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "bool...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII::PPC970_CRU", "2", "PPCII::PPC970_BRU", "PPC::BCTRL_Darwi...	PPCHazardRecognizers12	getHazardType	PowerPC	CPU	LLVM	32,822	488	1	[]
[ "<s>", "bool", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "DataType", "->", "getVectorNumElements", "(", ")"...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]	[ "AArch64", "1", "8", "128" ]	AArch64TargetTransformInfo26	isLegalNTStore	AArch64	CPU	LLVM	32,823	79	1	[]
[ "<s>", "static", "void", "mips_save_restore_reg", "(", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "mips_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", ...	[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]	[ "mips" ]	mips	mips_save_restore_reg	mips	CPU	GCC	32,824	49	1	[]
[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SDNode", "&", ...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]	ARMISelDAGToDAG118	PreprocessISelDAG	ARM	CPU	LLVM	32,825	404	1	[]
[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "decl", ")", ";", "struct", "cl_target_option", "*", "t...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "arm", "0", "\"+\"", "\"\\t.arch %s\\n\"", "\"-march\"", "\"\\t.arch_extension %s\\n\"", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"softvfp\"", "\"\\t.fpu %s\\n\"" ]	arm7	arm_declare_function_name	arm	CPU	GCC	32,826	348	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ";", "AU",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FixupBWInsts	getAnalysisUsage	X86	CPU	LLVM	32,827	45	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "R600", "0", "R600Operands::BANK_SWIZZLE" ]	R600InstrInfo65	fitsReadPortLimitations	R600	GPU	LLVM	32,828	167	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "&&", "!", "shouldEmitGOTReloc", "(", ...	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIISelLowering101	isOffsetFoldingLegal	AMDGPU	GPU	LLVM	32,829	38	1	[]
[ "<s>", "static", "bool", "riscv_canonicalize_int_order_test", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "cmp1", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "riscv_int_order_operand_ok_p", "(", "*", "co...	[ "Return", "true", "if", "", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...	[ "riscv", "1", "1", "0" ]	riscv2	riscv_canonicalize_int_order_test	riscv	CPU	GCC	32,830	160	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine3	AArch64TargetMachine	AArch64	CPU	LLVM	32,831	80	1	[]
[ "<s>", "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "...	[ "sparc", "1", "4", "2", "4" ]	sparc	sparc_emit_probe_stack_range	sparc	CPU	GCC	32,832	297	1	[]
[ "<s>", "bool", "nds32_valid_multiple_load_store", "(", "rtx", "op", ",", "bool", "load_p", ")", "{", "int", "count", ";", "int", "first_elt_regno", ";", "rtx", "elt", ";", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "elt", "=", "XVECEXP", "...	[ "Function", "to", "check", "whether", "the", "OP", "is", "a", "valid", "load/store", "operation", ".", "This", "is", "a", "helper", "function", "for", "the", "predicates", ":", "'nds32_load_multiple_operation", "'", "and", "'nds32_store_multiple_operation", "'", "...	[ "nds32", "0", "0", "0", "1", "8", "0" ]	nds32-predicates2	nds32_valid_multiple_load_store	nds32	CPU	GCC	32,833	161	1	[]
[ "<s>", "static", "const", "char", "", "generate_target_offloadend_file", "(", "const", "char", "", "target_compiler", ")", "{", "char", "*", "dump_filename", "=", "concat", "(", "dumppfx", ",", "\"_target_offloadend.c\"", ",", "NULL", ")", ";", "const", "char"...	[ "Generates", "object", "file", "with", "__offload_", "*", "_end", "symbols", "for", "the", "target", "library", "." ]	[ "i386", "\"_target_offloadend.c\"", "\"_target_offloadend.c\"", "\"_target_offloadend.o\"", "\"_target_offloadend.o\"", "\"w\"", "\"cannot open '%s'\"", "\"const void *const __offload_funcs_end[0]\\n\"", "\"__attribute__ ((__used__, visibility (\\\"hidden\\\"),\\n\"", "\"section (\\\".gnu.offload_...	intelmic-mkoffload	generate_target_offloadend_file	i386	CPU	GCC	32,834	266	1	[]
[ "<s>", "const", "GCNSubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AMDGPU", "128" ]	AMDGPUTargetMachine10	getSubtargetImpl	AMDGPU	GPU	LLVM	32,835	101	1	[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "isReachable", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"sp-reachable\"", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "instruction", "is", "reachable", "from", "entry", "." ]	[ "Patmos", "Patmos", "\"sp-reachable\"" ]	PatmosSinglePathInfo	isReachable	Patmos	VLIW	LLVM	32,836	24	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isZExtFree", "(", "const", "Type", "", "Ty1", ",", "const", "Type", "", "Ty2", ")", "const", "{", "return", "Ty1", "->", "isIntegerTy", "(", "32", ")", "&&", "Ty2", "->", "isIntegerTy", "(", "64", ")", "&&",...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "X86", "X86", "32", "64" ]	X86ISelLowering144	isZExtFree	X86	CPU	LLVM	32,837	39	1	[]
[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"" ]	SILowerSGPRSpills4	runOnMachineFunction	AMDGPU	GPU	LLVM	32,838	363	1	[]
[ "<s>", "bool", "MipsNaClRewritePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsNaClRewritePass	runOnMachineFunction	Mips	CPU	LLVM	32,839	141	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	GCNHazardRecognizer31	getHazardType	AMDGPU	GPU	LLVM	32,840	357	1	[]
[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::RetValue", "\"Cpu0ISD::RetValue\"", "Cpu0ISD::DivRem", "\"Cpu0ISD::DivRe...	Cpu0ISelLowering1	getTargetNodeName	Cpu0	CPU	LLVM	32,841	96	1	[]
[ "<s>", "static", "void", "ia64_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "emit_safe_across_calls", "(", ")", ";", "}", "</s>" ]	[ "Begin", "the", "assembly", "file", "." ]	[ "ia64" ]	ia64	ia64_file_start	ia64	CPU	GCC	32,842	16	1	[]
[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsRegisterInfo	getCallPreservedMask	Mips	CPU	LLVM	32,843	72	1	[]
[ "<s>", "static", "bool", "sparc_fixed_condition_code_regs", "(", "unsigned", "int", "", "p1", ",", "unsigned", "int", "", "p2", ")", "{", "", "p1", "=", "SPARC_ICC_REG", ";", "", "p2", "=", "SPARC_FCC_REG", ";", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_FIXED_CONDITION_CODE_REGS", "." ]	[ "sparc" ]	sparc	sparc_fixed_condition_code_regs	sparc	CPU	GCC	32,844	29	1	[]
[ "<s>", "static", "bool", "rename_single_chain", "(", "du_head_p", "head", ",", "HARD_REG_SET", "", "unavailable", ")", "{", "int", "best_new_reg", ";", "int", "n_uses", "=", "0", ";", "struct", "du_chain", "", "tmp", ";", "int", "reg", "=", "head", "->",...	[ "Rename", "the", "register", "HEAD-", ">", "regno", "in", "all", "the", "insns", "in", "the", "chain", "HEAD", "to", "any", "register", "not", "in", "the", "set", "UNAVAILABLE", ".", "Adapted", "from", "rename_chains", "in", "regrename.c", "." ]	[ "aarch64", "0", "1", "\"Register %s in insn %d\"", "\" crosses a call\"", "\"; no available better choice\\n\"", "\", renamed as %s\\n\"", "\", renaming as %s failed\\n\"" ]	cortex-a57-fma-steering	rename_single_chain	aarch64	CPU	GCC	32,845	277	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", ...	[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]	AArch64InstrInfo (2)1	isGPRCopy	AArch64	CPU	LLVM	32,846	187	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget17	AArch64Subtarget	AArch64	CPU	LLVM	32,847	136	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86" ]	X86FixupBWInsts1	getPassName	X86	CPU	LLVM	32,848	13	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::fixup_si_sopp_br", "4", "4", "16", "\"branch size exceeds simm16\"", "AMDGPU::fixup_si_rodata", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AMDGPUAsmBackend29	applyFixup	AMDGPU	GPU	LLVM	32,849	232	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_parm_start", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "unsigned", "int", "nwords", ")", "{", "unsigned", "int", "align", ";", "align", "=", "rs6000_function_arg_boundary", "(", "mode", ",", "type", ...	[ "For", "a", "function", "parm", "of", "MODE", "and", "TYPE", ",", "return", "the", "starting", "word", "in", "the", "parameter", "area", ".", "NWORDS", "of", "the", "parameter", "area", "are", "already", "used", "." ]	[ "rs6000", "1" ]	rs6000-call	rs6000_parm_start	rs6000	CPU	GCC	32,850	50	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64PromoteConstant (2)	getAnalysisUsage	AArch64	CPU	LLVM	32,851	35	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "", "abi_break", ")", "{", "", "abi_break", "=", "false", ";", "if", "(", "!", "type", ")", "return", "GET_MODE_ALIGNME...	[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...	[ "aarch64", "0", "0", "0" ]	aarch64	aarch64_function_arg_alignment	aarch64	CPU	GCC	32,852	190	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "for", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "0", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPU", "0", "\"bytes free in local memory.\\n\"" ]	AMDGPUPromoteAlloca45	runOnFunction	AMDGPU	GPU	LLVM	32,853	280	1	[]
[ "<s>", "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "getIntegerVT", "(", "32", ")", ";", "}", "</s>" ]	[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]	[ "SPIRV", "MVT::getIntegerVT", "32" ]	SPIRVISelLowering	getVectorIdxTy	SPIRV	Virtual ISA	LLVM	32,854	20	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]	X86ISelDAGToDAG122	dump	X86	CPU	LLVM	32,855	214	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "rvex", "MVT::i32" ]	rvexISelLowering	getShiftAmountTy	rvex	VLIW	LLVM	32,856	15	1	[]
[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "unsigned", "PhysReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "ExtReg", "=", "extendRegister", "(", ...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "Mips" ]	MipsCallLowering1	assignValueToReg	Mips	CPU	LLVM	32,857	54	1	[]
[ "<s>", "void", "FISCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIn...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "FISC", "FISC" ]	FISCAsmPrinter	EmitInstruction	FISC	CPU	LLVM	32,858	32	1	[]
[ "<s>", "static", "unsigned", "int", "loongarch_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FCC_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", ...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "loongarch", "3", "4", "1", "1" ]	loongarch	loongarch_hard_regno_nregs	loongarch	CPU	GCC	32,859	68	1	[]
[ "<s>", "static", "bool", "rs6000_debug_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "bool", "ret", "=", "rs6000_secondary_memory_needed", "(", "mode", ",", "from_class", ",", "to_cla...	[ "Debug", "version", "of", "rs6000_secondary_memory_needed", "." ]	[ "rs6000", "\"rs6000_secondary_memory_needed, return: %s, from_class = %s, \"", "\"to_class = %s, mode = %s\\n\"", "\"true\"", "\"false\"" ]	rs6000	rs6000_debug_secondary_memory_needed	rs6000	CPU	GCC	32,860	59	1	[]
[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]	PIC16ISelLowering3	LowerFormalArguments	PIC16	MPU	LLVM	32,861	220	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "",...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "0", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "0", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCR...	X86FrameLowering	findDeadCallerSavedReg	X86	CPU	LLVM	32,862	359	1	[]
[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verify...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "SI", "0", "8", "0xff", "AMDGPU::isGFX10Plus", "SIInstrFlags::MIMG", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "1", "3", "0", "1", "0", "0", "8", "AMDGPU::FeatureVOP3Literal", "4", "AMDGPU::FeatureVOP3Lite...	SIMCCodeEmitter16	encodeInstruction	AMDGPU	GPU	LLVM	32,863	493	1	[]
[ "<s>", "void", "Tile64InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Tile64", "T64::MOVE" ]	Tile64InstrInfo	copyPhysReg	Tile64	VLIW	LLVM	32,864	57	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "bool", "ShouldForce", "=", "false", ";", "switch", "(", "(", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "RISCV", "RISCV", "RISCV::fixup_riscv_pcrel_lo12_i", "RISCV::fixup_riscv_pcrel_lo12_s", "RISCV", "\"could not find corresponding %pcrel_hi\"", "\"Unexpected fixup kind for pcrel_lo12\"", "RISCV::fixup_riscv_pcrel_hi20", "RISCV::FeatureRelax" ]	RISCVAsmBackend	shouldForceRelocation	RISCV	CPU	LLVM	32,865	171	1	[]
[ "<s>", "VE", "::", "Fixups", "VEMCExpr", "::", "getFixupKind", "(", "VEMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled VEMCExpr::VariantKind\"", ")", ";", "case", "VK_VE_HI32"...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "VE", "VE::Fixups", "VE", "VE", "\"Unhandled VEMCExpr::VariantKind\"", "VE", "VE::fixup_ve_hi32", "VE", "VE::fixup_ve_lo32", "VE", "VE::fixup_ve_pc_hi32", "VE", "VE::fixup_ve_pc_lo32", "VE", "VE::fixup_ve_got_hi32", "VE", "VE::fixup_ve_got_lo32", "VE", "VE::fixup_ve_gotoff_hi32",...	VEMCExpr4	getFixupKind	VE	CPU	LLVM	32,866	123	1	[]
[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ";", "assert"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCELFStreamer18	EmitInstruction	Hexagon	DSP	LLVM	32,867	232	1	[]
[ "<s>", "void", "d30v_expand_epilogue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_...	[ "d30v", "2", "2", "0", "1", "4", "0", "1", "0" ]	d30v	d30v_expand_epilogue	d30v	CPU	GCC	32,868	417	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreISel", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "X86", "X86", "X86" ]	X86TargetMachine10	addPreISel	X86	CPU	LLVM	32,869	47	1	[]
[ "<s>", "void", "Z80oldTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Z80old", "Z80old", "\".sdata\"", "\".sbss\"", "Z80old" ]	Z80oldTargetObjectFile	Initialize	Z80old	MPU	LLVM	32,870	95	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "SetupMachineF...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "1", "0", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter30	runOnMachineFunction	ARM	CPU	LLVM	32,871	221	1	[]
[ "<s>", "static", "X86Operand", "", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "unsign...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "0", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]	X86AsmParser (2)2	CreateMem	X86	CPU	LLVM	32,872	169	1	[]
[ "<s>", "rtx", "aarch64_endian_lane_rtx", "(", "machine_mode", "mode", ",", "unsigned", "int", "n", ")", "{", "return", "gen_int_mode", "(", "ENDIAN_LANE_N", "(", "GET_MODE_NUNITS", "(", "mode", ")", ",", "n", ")", ",", "SImode", ")", ";", "}", "</s>" ]	[ "Peform", "endian", "correction", "on", "lane", "number", "N", ",", "which", "indexes", "a", "vector", "of", "mode", "MODE", ",", "and", "return", "the", "result", "as", "an", "SImode", "rtx", "." ]	[ "aarch64" ]	aarch64	aarch64_endian_lane_rtx	aarch64	CPU	GCC	32,873	28	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "X86", "X86", "0", "1" ]	X86InstrInfo42	isCopyInstr	X86	CPU	LLVM	32,874	55	1	[]
[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"What is the frame register\"", ")", ";", "return", "SP", "::", "G1", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Sparc", "Sparc", "\"What is the frame register\"", "SP::G1" ]	SparcRegisterInfo8	getFrameRegister	Sparc	CPU	LLVM	32,875	22	1	[]
[ "<s>", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "TGSI" ]	TGSITargetObjectFile	getExplicitSectionGlobal	TGSI	Virtual ISA	LLVM	32,876	24	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "X86", "X86" ]	X86RegisterInfo31	hasReservedCallFrame	X86	CPU	LLVM	32,877	25	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ";", "}", "</s>" ]	[ "Return", "true", "for", "post-incremented", "instructions", "." ]	[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]	HexagonInstrInfo (2)	isPostIncrement	Hexagon	DSP	LLVM	32,878	23	1	[]
[ "<s>", "class", "LLVM_LIBRARY_VISIBILITY", "SystemZMCInstLower", "{", "Mangler", "", "Mang", ";", "MCContext", "&", "Ctx", ";", "SystemZAsmPrinter", "&", "AsmPrinter", ";", "public", ":", "SystemZMCInstLower", "(", "Mangler", "", "mang", ",", "MCContext", "&", ...	[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZMCInstLower11	getExpr	SystemZ	CPU	LLVM	32,879	75	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::TR...	XCoreISelLowering60	LowerOperation	XCore	MPU	LLVM	32,880	241	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]	AArch64InstrInfo1	isLoadFromStackSlot	AArch64	CPU	LLVM	32,881	148	1	[]
[ "<s>", "machine_mode", "aarch64_hard_regno_caller_save_mode", "(", "unsigned", "regno", ",", "unsigned", ",", "machine_mode", "mode", ")", "{", "if", "(", "PR_REGNUM_P", "(", "regno", ")", ")", "return", "mode", ";", "if", "(", "known_ge", "(", "GET_MODE_SIZE", ...	[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]	[ "aarch64", "4" ]	aarch64	aarch64_hard_regno_caller_save_mode	aarch64	CPU	GCC	32,882	42	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	SSEDomainFix	getAnalysisUsage	X86	CPU	LLVM	32,883	24	1	[]
[ "<s>", "void", "OR1KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "OR1K", "OR1K" ]	OR1KFrameLowering1	determineFrameLayout	OR1K	CPU	LLVM	32,884	145	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "KindReg", "&&", "\"Not a register\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "SystemZ", "\"Not a register\"" ]	SystemZAsmParser (2)	getReg	SystemZ	CPU	LLVM	32,885	22	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)2	getSetCCResultType	ARM	CPU	LLVM	32,886	41	1	[]
[ "<s>", "static", "rtx", "xtensa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", ...	[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]	[ "xtensa" ]	xtensa	xtensa_libcall_value	xtensa	MPU	GCC	32,887	39	1	[]
[ "<s>", "static", "bool", "nds32_plus_reg_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "P...	[ "Return", "true", "if", "is", "load", "with", "[", "REG", "+", "REG/CONST_INT", "]", "addressing", "mode", "." ]	[ "nds32", "0", "0", "0", "0" ]	nds32-relax-opt	nds32_plus_reg_load_store_p	nds32	CPU	GCC	32,888	144	1	[]
[ "<s>", "static", "int", "uses_arg_area_p", "(", ")", "{", "register", "tree", "parm", ";", "if", "(", "current_function_decl", "==", "0", "\|\|", "current_function_varargs", "\|\|", "variable_args_p", ")", "return", "1", ";", "for", "(", "parm", "=", "DECL_ARGUMEN...	[ "Determine", "if", "the", "current", "function", "has", "any", "references", "to", "the", "arg", "pointer", ".", "This", "is", "done", "indirectly", "by", "examining", "the", "DECL_ARGUMENTS", "'", "DECL_RTL", ".", "It", "is", "OK", "to", "return", "TRUE", ...	[ "m88k", "0", "1", "0", "1", "0", "1", "0" ]	m88k	uses_arg_area_p	m88k	MPU	GCC	32,889	91	1	[]
[ "<s>", "MachineInstr", "", "AMDGPUInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "", "LV", ")", "const", "{", "return", "nullptr", ...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "R600" ]	AMDGPUInstrInfo16	convertToThreeAddress	R600	GPU	LLVM	32,890	28	1	[]
[ "<s>", "void", "msp430_expand_helper", "(", "rtx", "", "operands", ",", "const", "char", "", "helper_name", ",", "bool", "const_variants", ")", "{", "rtx", "c", ",", "f", ";", "char", "*", "helper_const", "=", "NULL", ";", "int", "arg2", "=", "13", "...	[ "The", "MSP430", "ABI", "defines", "a", "number", "of", "helper", "functions", "that", "should", "be", "used", "for", ",", "for", "example", ",", "32-bit", "shifts", ".", "This", "function", "is", "called", "to", "emit", "such", "a", "function", ",", "us...	[ "msp430", "13", "1", "0", "1", "2", "1", "0", "2", "0", "0", "2", "0", "1", "14", "2", "2", "2", "1", "2", "15", "4", "\"%s_%d\"", "2", "12", "1", "2", "12", "0", "1", "0", "12", "1", "0", "12" ]	msp4302	msp430_expand_helper	msp430	MPU	GCC	32,891	419	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "AArch64", "0" ]	AArch64AsmParser (2)2	addExpr	AArch64	CPU	LLVM	32,892	77	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "auto", "", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVFrameLowering20	hasFP	RISCV	CPU	LLVM	32,893	91	1	[]
[ "<s>", "void", "DataFlowGraph", "::", "reset", "(", ")", "{", "Memory", ".", "clear", "(", ")", ";", "BlockNodes", ".", "clear", "(", ")", ";", "Func", "=", "NodeAddr", "<", "FuncNode", "*", ">", "(", ")", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon" ]	RDFGraph11	reset	Hexagon	DSP	LLVM	32,894	30	1	[]
[ "<s>", "static", "bool", "sparc_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "("...	[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]	[ "sparc", "8", "8", "16", "16" ]	sparc8	sparc_pass_by_reference	sparc	CPU	GCC	32,895	112	1	[]
[ "<s>", "static", "void", "mips16_lay_out_constants", "(", "bool", "split_p", ")", "{", "struct", "mips16_constant_pool", "pool", ";", "rtx_insn", "", "insn", ",", "", "barrier", ";", "if", "(", "!", "TARGET_MIPS16_PCREL_LOADS", ")", "return", ";", "if", "(",...	[ "Build", "MIPS16", "constant", "pools", "." ]	[ "mips", "0", "0", "0", "4", "1", "4", "0" ]	mips	mips16_lay_out_constants	mips	CPU	GCC	32,896	250	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore", "XCore" ]	XCoreTargetMachine35	XCoreTargetMachine	XCore	MPU	LLVM	32,897	106	1	[]
[ "<s>", "void", "BlackfinRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Blackfin", "4", "3", "3", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "0x3ffff", "BF::LINK", "BF::PUSH", "BF::RETS", "BF::PUSH", "BF::FP", "BF::MOVE", "BF::FP", "BF::SP", "BF::P1", "BF::ADDpp", "BF::SP", "BF::SP", "BF::P1" ]	BlackfinRegisterInfo1	emitPrologue	Blackfin	DSP	LLVM	32,898	323	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"Re-reserving spill slot for FP\"", "\"Re-reserving spill slot for BP\"" ]	SIFrameLowering59	determineCalleeSaves	AMDGPU	GPU	LLVM	32,899	256	1	[]

[ "<s>", "unsigned", "Z80InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "Z80", "Z80", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "\"Z80 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "Z80::JQ", "1", "0", "Z80::JQCC", "0", "Z80::JQ" ]

Z80InstrInfo2

insertBranch

Z80

MPU

LLVM

32,800

176

1

[]

[ "<s>", "bool", "X86CondBrFolding", "::", "optimize", "(", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** X86CondBr Folding on Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\" *****\\n\"", ")", ...

[ "Apply", "VPlan-to-VPlan", "optimizations", "to", "Plan", ",", "including", "induction", "recipe", "optimizations", ",", "dead", "recipe", "removal", ",", "replicate", "region", "optimizations", "and", "block", "merging", "." ]

[ "X86", "X86", "\"***** X86CondBr Folding on Function: \"", "\" *****\\n\"", "1", "\"Work on MBB.\"", "\" CmpValue: \"", "\"\\n\"", "4", "\"Found one path (len=\"", "\"):\\n\"", "1", "\"Target MBB is: \"", "\"\\n\"", "\"Path MBB (\"", "\" of \"", "\") is \"", "\"CC=\"", "\" Val=\...

X86CondBrFolding

optimize

X86

CPU

LLVM

32,801

340

1

[]

[ "<s>", "static", "inline", "int", "and_xor_ior_costs", "(", "rtx", "x", ",", "int", "code", ")", "{", "const", "int", "cost_scale", "=", "!", "TARGET_SHMEDIA", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", "?", "2", "...

[ "Return", "the", "cost", "of", "an", "AND/XOR/IOR", "operation", "." ]

[ "sh", "2", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0xff", "0xffff", "1", "2", "2", "3" ]

sh4

and_xor_ior_costs

sh

CPU

GCC

32,802

167

1

[]

[ "<s>", "MachineBasicBlock", "*", "AVRTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AVR", "AVR", "AVR::Lsl8", "AVR::Lsl16", "AVR::Lsr8", "AVR::Lsr16", "AVR::Rol8", "AVR::Rol16", "AVR::Ror8", "AVR::Ror16", "AVR::Asr8", "AVR::Asr16", "AVR::MULRdRr", "AVR::MULSRdRr", "AVR::Select16", "AVR::Select8", "\"Unexpected instr type to insert\"", "AVR", "AVR", "AVRCC::Co...

AVRISelLowering10

EmitInstrWithCustomInserter

AVR

MPU

LLVM

32,803

496

1

[]

[ "<s>", "bool", "arc_short_comparison_p", "(", "rtx", "comparison", ",", "int", "offset", ")", "{", "gcc_assert", "(", "ARC_CC_NC", "==", "ARC_CC_HS", ")", ";", "gcc_assert", "(", "ARC_CC_C", "==", "ARC_CC_LO", ")", ";", "switch", "(", "get_arc_condition_code", ...

[ "Return", "true", "if", "COMPARISON", "has", "a", "short", "form", "that", "can", "accomodate", "OFFSET", "." ]

[ "arc", "512", "506", "64", "58" ]

arc

arc_short_comparison_p

arc

MPU

GCC

32,804

89

1

[]

[ "<s>", "static", "scalar_int_mode", "aarch64_sve_element_int_mode", "(", "machine_mode", "mode", ")", "{", "poly_uint64", "vector_bits", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "?", "BITS_PER_SVE_VECTOR", ":", "GET_MODE_BITSIZE", "(", "...

[ "Return", "the", "integer", "element", "mode", "associated", "with", "SVE", "mode", "MODE", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_sve_element_int_mode

aarch64

CPU

GCC

32,805

54

1

[]

[ "<s>", "MCFixupKindInfo", "const", "&", "MOSAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "{", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MOS", "MOS", "MOSFixupKinds::getFixupKindInfo", "MOS::Fixups" ]

MOSAsmBackend

getFixupKindInfo

MOS

MPU

LLVM

32,806

47

1

[]

[ "<s>", "const", "char", "*", "rs6000_output_load_multiple", "(", "rtx", "operands", "[", "3", "]", ")", "{", "int", "i", ",", "j", ";", "int", "words", "=", "XVECLEN", "(", "operands", "[", "0", "]", ",", "0", ")", ";", "rtx", "xop", "[", "10", "...

[ "Return", "a", "string", "to", "perform", "a", "load_multiple", "operation", ".", "operands", "[", "0", "]", "is", "the", "vector", ".", "operands", "[", "1", "]", "is", "the", "source", "address", ".", "operands", "[", "2", "]", "is", "the", "first", ...

[ "rs6000", "3", "0", "0", "10", "0", "0", "1", "\"{l|lwz} %2,0(%1)\"", "0", "2", "2", "1", "1", "0", "1", "0", "4", "1", "1", "1", "2", "2", "\"{lsi|lswi} %2,%1,%0\\n\\t{l|lwz} %1,%0(%1)\"", "\"\"", "0", "0", "4", "1", "1", "1", "2", "2", "1", "\"{c...

rs60003

rs6000_output_load_multiple

rs6000

CPU

GCC

32,807

332

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon NewValueJump\"" ]

HexagonNewValueJump13

getPassName

Hexagon

DSP

LLVM

32,808

12

1

[]

[ "<s>", "void", "XNCMRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "0", ")", ";", "}", "<...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XNCM", "XNCM", "0" ]

XNCMRegisterInfo

eliminateCallFramePseudoInstr

XNCM

CPU

LLVM

32,809

26

1

[]

[ "<s>", "void", "SITargetLowering", "::", "legalizeTargetIndependentNode", "(", "SDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "8", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "0", ";", ...

[ "Legalize", "target", "independent", "instructions", "(", "e.g", "." ]

[ "AMDGPU", "SI", "8", "0", "AMDGPU::S_MOV_B32", "0" ]

SIISelLowering (2)

legalizeTargetIndependentNode

AMDGPU

GPU

LLVM

32,810

127

1

[]

[ "<s>", "bool", "SIFixupVectorISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIFixupVectorISel

runOnMachineFunction

AMDGPU

GPU

LLVM

32,811

106

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine18

getSubtargetImpl

X86

CPU

LLVM

32,812

314

1

[]

[ "<s>", "static", "tree", "parse_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "*", "&", "format", ")", "{", "int", "ch", "=", "*", "format", "++", ";", "if", "(", "ch", "==", "'_'", ")", "return", "void_type_node", ";...

[ "Read", "and", "return", "a", "type", "from", "FORMAT", "for", "function", "INSTANCE", ".", "Advance", "FORMAT", "beyond", "the", "type", "string", ".", "The", "format", "is", ":", "_", "-", "void", "al", "-", "array", "pointer", "for", "loads", "ap", ...

[ "aarch64", "\"pattern\"", "7", "\"prfop\"", "5", "1", "0" ]

aarch64-sve-builtins-shapes2

parse_type

aarch64

CPU

GCC

32,813

280

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]

Thumb1InstrInfo10

loadRegFromStackSlot

ARM

CPU

LLVM

32,814

213

1

[]

[ "<s>", "void", "MINA32FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MINA32", "MINA32" ]

MINA32FrameLowering

emitEpilogue

MINA32

CPU

LLVM

32,815

16

1

[]

[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "64", ")", ";", "LLT", "s64", "=", "LLT", "::...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "AArch64::SP" ]

AArch64CallLowering (2)

getStackAddress

AArch64

CPU

LLVM

32,816

117

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "2", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter

runOnMachineFunction

ARM

CPU

LLVM

32,817

367

1

[]

[ "<s>", "bool", "useMachineCombiner", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "when", "a", "target", "supports", "MachineCombiner", "." ]

[ "PowerPC" ]

PPCInstrInfo (2)2

useMachineCombiner

PowerPC

CPU

LLVM

32,818

11

1

[]

[ "<s>", "static", "enum", "mips_symbol_type", "mips_classify_symbolic_expression", "(", "rtx", "x", ",", "enum", "mips_symbol_context", "context", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(",...

[ "Classify", "the", "base", "of", "symbolic", "expression", "X", ",", "given", "that", "X", "appears", "in", "context", "CONTEXT", "." ]

[ "mips" ]

mips

mips_classify_symbolic_expression

mips

CPU

GCC

32,819

49

1

[]

[ "<s>", "const", "SystemZTargetMachine", "&", "getTargetMachine", "(", ")", "const", "{", "return", "static_cast", "<", "const", "SystemZTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZISelDAGToDAG (2)

getTargetMachine

SystemZ

CPU

LLVM

32,820

20

1

[]

[ "<s>", "unsigned", "GCNSubtarget", "::", "computeOccupancy", "(", "const", "Function", "&", "F", ",", "unsigned", "LDSSize", ",", "unsigned", "NumSGPRs", ",", "unsigned", "NumVGPRs", ")", "const", "{", "unsigned", "Occupancy", "=", "std", "::", "min", "(", "...

[ "Return", "occupancy", "for", "the", "given", "function", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget1

computeOccupancy

AMDGPU

GPU

LLVM

32,821

80

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ")", "{", "const", "SDNode", "*", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "bool...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII::PPC970_CRU", "2", "PPCII::PPC970_BRU", "PPC::BCTRL_Darwi...

PPCHazardRecognizers12

getHazardType

PowerPC

CPU

LLVM

32,822

488

1

[]

[ "<s>", "bool", "isLegalNTStore", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "if", "(", "isa", "<", "VectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "NumElements", "=", "DataType", "->", "getVectorNumElements", "(", ")"...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "store", "." ]

[ "AArch64", "1", "8", "128" ]

AArch64TargetTransformInfo26

isLegalNTStore

AArch64

CPU

LLVM

32,823

79

1

[]

[ "<s>", "static", "void", "mips_save_restore_reg", "(", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "mips_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", ...

[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]

[ "mips" ]

mips

mips_save_restore_reg

mips

CPU

GCC

32,824

49

1

[]

[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SDNode", "&", ...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]

ARMISelDAGToDAG118

PreprocessISelDAG

ARM

CPU

LLVM

32,825

404

1

[]

[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "decl", ")", ";", "struct", "cl_target_option", "*", "t...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "arm", "0", "\"+\"", "\"\\t.arch %s\\n\"", "\"-march\"", "\"\\t.arch_extension %s\\n\"", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"softvfp\"", "\"\\t.fpu %s\\n\"" ]

arm7

arm_declare_function_name

arm

CPU

GCC

32,826

348

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ";", "AU",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FixupBWInsts

getAnalysisUsage

X86

CPU

LLVM

32,827

45

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "R600", "0", "R600Operands::BANK_SWIZZLE" ]

R600InstrInfo65

fitsReadPortLimitations

R600

GPU

LLVM

32,828

167

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "GA", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "&&", "!", "shouldEmitGOTReloc", "(", ...

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIISelLowering101

isOffsetFoldingLegal

AMDGPU

GPU

LLVM

32,829

38

1

[]

[ "<s>", "static", "bool", "riscv_canonicalize_int_order_test", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "riscv_int_order_operand_ok_p", "(", "*", "co...

[ "Return", "true", "if", "*", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "*", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...

[ "riscv", "1", "1", "0" ]

riscv2

riscv_canonicalize_int_order_test

riscv

CPU

GCC

32,830

160

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine3

AArch64TargetMachine

AArch64

CPU

LLVM

32,831

80

1

[]

[ "<s>", "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "...

[ "sparc", "1", "4", "2", "4" ]

sparc

sparc_emit_probe_stack_range

sparc

CPU

GCC

32,832

297

1

[]

[ "<s>", "bool", "nds32_valid_multiple_load_store", "(", "rtx", "op", ",", "bool", "load_p", ")", "{", "int", "count", ";", "int", "first_elt_regno", ";", "rtx", "elt", ";", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "elt", "=", "XVECEXP", "...

[ "Function", "to", "check", "whether", "the", "OP", "is", "a", "valid", "load/store", "operation", ".", "This", "is", "a", "helper", "function", "for", "the", "predicates", ":", "'nds32_load_multiple_operation", "'", "and", "'nds32_store_multiple_operation", "'", "...

[ "nds32", "0", "0", "0", "1", "8", "0" ]

nds32-predicates2

nds32_valid_multiple_load_store

nds32

CPU

GCC

32,833

161

1

[]

[ "<s>", "static", "const", "char", "*", "generate_target_offloadend_file", "(", "const", "char", "*", "target_compiler", ")", "{", "char", "*", "dump_filename", "=", "concat", "(", "dumppfx", ",", "\"_target_offloadend.c\"", ",", "NULL", ")", ";", "const", "char"...

[ "Generates", "object", "file", "with", "__offload_", "*", "_end", "symbols", "for", "the", "target", "library", "." ]

[ "i386", "\"_target_offloadend.c\"", "\"_target_offloadend.c\"", "\"_target_offloadend.o\"", "\"_target_offloadend.o\"", "\"w\"", "\"cannot open '%s'\"", "\"const void *const __offload_funcs_end[0]\\n\"", "\"__attribute__ ((__used__, visibility (\\\"hidden\\\"),\\n\"", "\"section (\\\".gnu.offload_...

intelmic-mkoffload

generate_target_offloadend_file

i386

CPU

GCC

32,834

266

1

[]

[ "<s>", "const", "GCNSubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AMDGPU", "128" ]

AMDGPUTargetMachine10

getSubtargetImpl

AMDGPU

GPU

LLVM

32,835

101

1

[]

[ "<s>", "bool", "PatmosSinglePathInfo", "::", "isReachable", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"sp-reachable\"", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "instruction", "is", "reachable", "from", "entry", "." ]

[ "Patmos", "Patmos", "\"sp-reachable\"" ]

PatmosSinglePathInfo

isReachable

Patmos

VLIW

LLVM

32,836

24

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isZExtFree", "(", "const", "Type", "*", "Ty1", ",", "const", "Type", "*", "Ty2", ")", "const", "{", "return", "Ty1", "->", "isIntegerTy", "(", "32", ")", "&&", "Ty2", "->", "isIntegerTy", "(", "64", ")", "&&",...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "X86", "X86", "32", "64" ]

X86ISelLowering144

isZExtFree

X86

CPU

LLVM

32,837

39

1

[]

[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"" ]

SILowerSGPRSpills4

runOnMachineFunction

AMDGPU

GPU

LLVM

32,838

363

1

[]

[ "<s>", "bool", "MipsNaClRewritePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsNaClRewritePass

runOnMachineFunction

Mips

CPU

LLVM

32,839

141

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isB...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "SI", "0", "0", "SI", "0", "SI", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

GCNHazardRecognizer31

getHazardType

AMDGPU

GPU

LLVM

32,840

357

1

[]

[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::RetValue", "\"Cpu0ISD::RetValue\"", "Cpu0ISD::DivRem", "\"Cpu0ISD::DivRe...

Cpu0ISelLowering1

getTargetNodeName

Cpu0

CPU

LLVM

32,841

96

1

[]

[ "<s>", "static", "void", "ia64_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "emit_safe_across_calls", "(", ")", ";", "}", "</s>" ]

[ "Begin", "the", "assembly", "file", "." ]

[ "ia64" ]

ia64

ia64_file_start

ia64

CPU

GCC

32,842

16

1

[]

[ "<s>", "const", "uint32_t", "*", "MipsRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsRegisterInfo

getCallPreservedMask

Mips

CPU

LLVM

32,843

72

1

[]

[ "<s>", "static", "bool", "sparc_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "SPARC_ICC_REG", ";", "*", "p2", "=", "SPARC_FCC_REG", ";", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_FIXED_CONDITION_CODE_REGS", "." ]

[ "sparc" ]

sparc

sparc_fixed_condition_code_regs

sparc

CPU

GCC

32,844

29

1

[]

[ "<s>", "static", "bool", "rename_single_chain", "(", "du_head_p", "head", ",", "HARD_REG_SET", "*", "unavailable", ")", "{", "int", "best_new_reg", ";", "int", "n_uses", "=", "0", ";", "struct", "du_chain", "*", "tmp", ";", "int", "reg", "=", "head", "->",...

[ "Rename", "the", "register", "HEAD-", ">", "regno", "in", "all", "the", "insns", "in", "the", "chain", "HEAD", "to", "any", "register", "not", "in", "the", "set", "UNAVAILABLE", ".", "Adapted", "from", "rename_chains", "in", "regrename.c", "." ]

[ "aarch64", "0", "1", "\"Register %s in insn %d\"", "\" crosses a call\"", "\"; no available better choice\\n\"", "\", renamed as %s\\n\"", "\", renaming as %s failed\\n\"" ]

cortex-a57-fma-steering

rename_single_chain

aarch64

CPU

GCC

32,845

277

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "unsigned", ...

[ "Does", "this", "instruction", "rename", "a", "GPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "AArch64::ORRXrs", "1", "AArch64::XZR", "4", "3", "0", "\"invalid ORRrs operands\"", "AArch64::ADDXri", "2", "0", "4", "3", "0", "\"invalid ADDXri operands\"" ]

AArch64InstrInfo (2)1

isGPRCopy

AArch64

CPU

LLVM

32,846

187

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget17

AArch64Subtarget

AArch64

CPU

LLVM

32,847

136

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86" ]

X86FixupBWInsts1

getPassName

X86

CPU

LLVM

32,848

13

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::fixup_si_sopp_br", "4", "4", "16", "\"branch size exceeds simm16\"", "AMDGPU::fixup_si_rodata", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AMDGPUAsmBackend29

applyFixup

AMDGPU

GPU

LLVM

32,849

232

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_parm_start", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "unsigned", "int", "nwords", ")", "{", "unsigned", "int", "align", ";", "align", "=", "rs6000_function_arg_boundary", "(", "mode", ",", "type", ...

[ "For", "a", "function", "parm", "of", "MODE", "and", "TYPE", ",", "return", "the", "starting", "word", "in", "the", "parameter", "area", ".", "NWORDS", "of", "the", "parameter", "area", "are", "already", "used", "." ]

[ "rs6000", "1" ]

rs6000-call

rs6000_parm_start

rs6000

CPU

GCC

32,850

50

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64PromoteConstant (2)

getAnalysisUsage

AArch64

CPU

LLVM

32,851

35

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "*", "abi_break", ")", "{", "*", "abi_break", "=", "false", ";", "if", "(", "!", "type", ")", "return", "GET_MODE_ALIGNME...

[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...

[ "aarch64", "0", "0", "0" ]

aarch64

aarch64_function_arg_alignment

aarch64

CPU

GCC

32,852

190

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "for", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "0", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPU", "0", "\"bytes free in local memory.\\n\"" ]

AMDGPUPromoteAlloca45

runOnFunction

AMDGPU

GPU

LLVM

32,853

280

1

[]

[ "<s>", "MVT", "getVectorIdxTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "getIntegerVT", "(", "32", ")", ";", "}", "</s>" ]

[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]

[ "SPIRV", "MVT::getIntegerVT", "32" ]

SPIRVISelLowering

getVectorIdxTy

SPIRV

Virtual ISA

LLVM

32,854

20

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", "(", ")", ")", "Base_Reg", ".", "getNode", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]

X86ISelDAGToDAG122

dump

X86

CPU

LLVM

32,855

214

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "rvex", "MVT::i32" ]

rvexISelLowering

getShiftAmountTy

rvex

VLIW

LLVM

32,856

15

1

[]

[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "unsigned", "PhysReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "ExtReg", "=", "extendRegister", "(", ...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "Mips" ]

MipsCallLowering1

assignValueToReg

Mips

CPU

LLVM

32,857

54

1

[]

[ "<s>", "void", "FISCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIn...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "FISC", "FISC" ]

FISCAsmPrinter

EmitInstruction

FISC

CPU

LLVM

32,858

32

1

[]

[ "<s>", "static", "unsigned", "int", "loongarch_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FCC_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", ...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "loongarch", "3", "4", "1", "1" ]

loongarch

loongarch_hard_regno_nregs

loongarch

CPU

GCC

32,859

68

1

[]

[ "<s>", "static", "bool", "rs6000_debug_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "bool", "ret", "=", "rs6000_secondary_memory_needed", "(", "mode", ",", "from_class", ",", "to_cla...

[ "Debug", "version", "of", "rs6000_secondary_memory_needed", "." ]

[ "rs6000", "\"rs6000_secondary_memory_needed, return: %s, from_class = %s, \"", "\"to_class = %s, mode = %s\\n\"", "\"true\"", "\"false\"" ]

rs6000

rs6000_debug_secondary_memory_needed

rs6000

CPU

GCC

32,860

59

1

[]

[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]

PIC16ISelLowering3

LowerFormalArguments

PIC16

MPU

LLVM

32,861

220

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*",...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "0", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "0", "X86::RETL", "X86::RETQ", "X86::RETIL", "X86::RETIQ", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCR...

X86FrameLowering

findDeadCallerSavedReg

X86

CPU

LLVM

32,862

359

1

[]

[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verify...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "SI", "0", "8", "0xff", "AMDGPU::isGFX10Plus", "SIInstrFlags::MIMG", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "0", "1", "3", "0", "1", "0", "0", "8", "AMDGPU::FeatureVOP3Literal", "4", "AMDGPU::FeatureVOP3Lite...

SIMCCodeEmitter16

encodeInstruction

AMDGPU

GPU

LLVM

32,863

493

1

[]

[ "<s>", "void", "Tile64InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Tile64", "T64::MOVE" ]

Tile64InstrInfo

copyPhysReg

Tile64

VLIW

LLVM

32,864

57

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "bool", "ShouldForce", "=", "false", ";", "switch", "(", "(", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "RISCV", "RISCV", "RISCV::fixup_riscv_pcrel_lo12_i", "RISCV::fixup_riscv_pcrel_lo12_s", "RISCV", "\"could not find corresponding %pcrel_hi\"", "\"Unexpected fixup kind for pcrel_lo12\"", "RISCV::fixup_riscv_pcrel_hi20", "RISCV::FeatureRelax" ]

RISCVAsmBackend

shouldForceRelocation

RISCV

CPU

LLVM

32,865

171

1

[]

[ "<s>", "VE", "::", "Fixups", "VEMCExpr", "::", "getFixupKind", "(", "VEMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled VEMCExpr::VariantKind\"", ")", ";", "case", "VK_VE_HI32"...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "VE", "VE::Fixups", "VE", "VE", "\"Unhandled VEMCExpr::VariantKind\"", "VE", "VE::fixup_ve_hi32", "VE", "VE::fixup_ve_lo32", "VE", "VE::fixup_ve_pc_hi32", "VE", "VE::fixup_ve_pc_lo32", "VE", "VE::fixup_ve_got_hi32", "VE", "VE::fixup_ve_got_lo32", "VE", "VE::fixup_ve_gotoff_hi32",...

VEMCExpr4

getFixupKind

VE

CPU

LLVM

32,866

123

1

[]

[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ";", "assert"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCELFStreamer18

EmitInstruction

Hexagon

DSP

LLVM

32,867

232

1

[]

[ "<s>", "void", "d30v_expand_epilogue", "(", ")", "{", "rtx", "sp", "=", "stack_pointer_rtx", ";", "d30v_stack_t", "*", "info", "=", "d30v_stack_info", "(", ")", ";", "int", "i", ";", "rtx", "mem_di", "=", "NULL_RTX", ";", "rtx", "mem_si", "=", "NULL_RTX", ...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "output_function_...

[ "d30v", "2", "2", "0", "1", "4", "0", "1", "0" ]

d30v

d30v_expand_epilogue

d30v

CPU

GCC

32,868

417

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreISel", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "X86", "X86", "X86" ]

X86TargetMachine10

addPreISel

X86

CPU

LLVM

32,869

47

1

[]

[ "<s>", "void", "Z80oldTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Z80old", "Z80old", "\".sdata\"", "\".sbss\"", "Z80old" ]

Z80oldTargetObjectFile

Initialize

Z80old

MPU

LLVM

32,870

95

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "SetupMachineF...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "1", "0", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter30

runOnMachineFunction

ARM

CPU

LLVM

32,871

221

1

[]

[ "<s>", "static", "X86Operand", "*", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "unsign...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "0", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]

X86AsmParser (2)2

CreateMem

X86

CPU

LLVM

32,872

169

1

[]

[ "<s>", "rtx", "aarch64_endian_lane_rtx", "(", "machine_mode", "mode", ",", "unsigned", "int", "n", ")", "{", "return", "gen_int_mode", "(", "ENDIAN_LANE_N", "(", "GET_MODE_NUNITS", "(", "mode", ")", ",", "n", ")", ",", "SImode", ")", ";", "}", "</s>" ]

[ "Peform", "endian", "correction", "on", "lane", "number", "N", ",", "which", "indexes", "a", "vector", "of", "mode", "MODE", ",", "and", "return", "the", "result", "as", "an", "SImode", "rtx", "." ]

[ "aarch64" ]

aarch64

aarch64_endian_lane_rtx

aarch64

CPU

GCC

32,873

28

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "X86", "X86", "0", "1" ]

X86InstrInfo42

isCopyInstr

X86

CPU

LLVM

32,874

55

1

[]

[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"What is the frame register\"", ")", ";", "return", "SP", "::", "G1", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Sparc", "Sparc", "\"What is the frame register\"", "SP::G1" ]

SparcRegisterInfo8

getFrameRegister

Sparc

CPU

LLVM

32,875

22

1

[]

[ "<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "TGSI" ]

TGSITargetObjectFile

getExplicitSectionGlobal

TGSI

Virtual ISA

LLVM

32,876

24

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "X86", "X86" ]

X86RegisterInfo31

hasReservedCallFrame

X86

CPU

LLVM

32,877

25

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ";", "}", "</s>" ]

[ "Return", "true", "for", "post-incremented", "instructions", "." ]

[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]

HexagonInstrInfo (2)

isPostIncrement

Hexagon

DSP

LLVM

32,878

23

1

[]

[ "<s>", "class", "LLVM_LIBRARY_VISIBILITY", "SystemZMCInstLower", "{", "Mangler", "*", "Mang", ";", "MCContext", "&", "Ctx", ";", "SystemZAsmPrinter", "&", "AsmPrinter", ";", "public", ":", "SystemZMCInstLower", "(", "Mangler", "*", "mang", ",", "MCContext", "&", ...

[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZMCInstLower11

getExpr

SystemZ

CPU

LLVM

32,879

75

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::TR...

XCoreISelLowering60

LowerOperation

XCore

MPU

LLVM

32,880

241

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]

AArch64InstrInfo1

isLoadFromStackSlot

AArch64

CPU

LLVM

32,881

148

1

[]

[ "<s>", "machine_mode", "aarch64_hard_regno_caller_save_mode", "(", "unsigned", "regno", ",", "unsigned", ",", "machine_mode", "mode", ")", "{", "if", "(", "PR_REGNUM_P", "(", "regno", ")", ")", "return", "mode", ";", "if", "(", "known_ge", "(", "GET_MODE_SIZE", ...

[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]

[ "aarch64", "4" ]

aarch64

aarch64_hard_regno_caller_save_mode

aarch64

CPU

GCC

32,882

42

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

SSEDomainFix

getAnalysisUsage

X86

CPU

LLVM

32,883

24

1

[]

[ "<s>", "void", "OR1KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "OR1K", "OR1K" ]

OR1KFrameLowering1

determineFrameLayout

OR1K

CPU

LLVM

32,884

145

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "KindReg", "&&", "\"Not a register\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "SystemZ", "\"Not a register\"" ]

SystemZAsmParser (2)

getReg

SystemZ

CPU

LLVM

32,885

22

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)2

getSetCCResultType

ARM

CPU

LLVM

32,886

41

1

[]

[ "<s>", "static", "rtx", "xtensa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", ...

[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]

[ "xtensa" ]

xtensa

xtensa_libcall_value

xtensa

MPU

GCC

32,887

39

1

[]

[ "<s>", "static", "bool", "nds32_plus_reg_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "P...

[ "Return", "true", "if", "is", "load", "with", "[", "REG", "+", "REG/CONST_INT", "]", "addressing", "mode", "." ]

[ "nds32", "0", "0", "0", "0" ]

nds32-relax-opt

nds32_plus_reg_load_store_p

nds32

CPU

GCC

32,888

144

1

[]

[ "<s>", "static", "int", "uses_arg_area_p", "(", ")", "{", "register", "tree", "parm", ";", "if", "(", "current_function_decl", "==", "0", "||", "current_function_varargs", "||", "variable_args_p", ")", "return", "1", ";", "for", "(", "parm", "=", "DECL_ARGUMEN...

[ "Determine", "if", "the", "current", "function", "has", "any", "references", "to", "the", "arg", "pointer", ".", "This", "is", "done", "indirectly", "by", "examining", "the", "DECL_ARGUMENTS", "'", "DECL_RTL", ".", "It", "is", "OK", "to", "return", "TRUE", ...

[ "m88k", "0", "1", "0", "1", "0", "1", "0" ]

m88k

uses_arg_area_p

m88k

MPU

GCC

32,889

91

1

[]

[ "<s>", "MachineInstr", "*", "AMDGPUInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "return", "nullptr", ...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "R600" ]

AMDGPUInstrInfo16

convertToThreeAddress

R600

GPU

LLVM

32,890

28

1

[]

[ "<s>", "void", "msp430_expand_helper", "(", "rtx", "*", "operands", ",", "const", "char", "*", "helper_name", ",", "bool", "const_variants", ")", "{", "rtx", "c", ",", "f", ";", "char", "*", "helper_const", "=", "NULL", ";", "int", "arg2", "=", "13", "...

[ "The", "MSP430", "ABI", "defines", "a", "number", "of", "helper", "functions", "that", "should", "be", "used", "for", ",", "for", "example", ",", "32-bit", "shifts", ".", "This", "function", "is", "called", "to", "emit", "such", "a", "function", ",", "us...

[ "msp430", "13", "1", "0", "1", "2", "1", "0", "2", "0", "0", "2", "0", "1", "14", "2", "2", "2", "1", "2", "15", "4", "\"%s_%d\"", "2", "12", "1", "2", "12", "0", "1", "0", "12", "1", "0", "12" ]

msp4302

msp430_expand_helper

msp430

MPU

GCC

32,891

419

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "AArch64", "0" ]

AArch64AsmParser (2)2

addExpr

AArch64

CPU

LLVM

32,892

77

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "auto", "*", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVFrameLowering20

hasFP

RISCV

CPU

LLVM

32,893

91

1

[]

[ "<s>", "void", "DataFlowGraph", "::", "reset", "(", ")", "{", "Memory", ".", "clear", "(", ")", ";", "BlockNodes", ".", "clear", "(", ")", ";", "Func", "=", "NodeAddr", "<", "FuncNode", "*", ">", "(", ")", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon" ]

RDFGraph11

reset

Hexagon

DSP

LLVM

32,894

30

1

[]

[ "<s>", "static", "bool", "sparc_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_ARCH32", ")", "return", "(", "("...

[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]

[ "sparc", "8", "8", "16", "16" ]

sparc8

sparc_pass_by_reference

sparc

CPU

GCC

32,895

112

1

[]

[ "<s>", "static", "void", "mips16_lay_out_constants", "(", "bool", "split_p", ")", "{", "struct", "mips16_constant_pool", "pool", ";", "rtx_insn", "*", "insn", ",", "*", "barrier", ";", "if", "(", "!", "TARGET_MIPS16_PCREL_LOADS", ")", "return", ";", "if", "(",...

[ "Build", "MIPS16", "constant", "pools", "." ]

[ "mips", "0", "0", "0", "4", "1", "4", "0" ]

mips

mips16_lay_out_constants

mips

CPU

GCC

32,896

250

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore", "XCore" ]

XCoreTargetMachine35

XCoreTargetMachine

XCore

MPU

LLVM

32,897

106

1

[]

[ "<s>", "void", "BlackfinRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Blackfin", "4", "3", "3", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "0x3ffff", "BF::LINK", "BF::PUSH", "BF::RETS", "BF::PUSH", "BF::FP", "BF::MOVE", "BF::FP", "BF::SP", "BF::P1", "BF::ADDpp", "BF::SP", "BF::SP", "BF::P1" ]

BlackfinRegisterInfo1

emitPrologue

Blackfin

DSP

LLVM

32,898

323

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"Re-reserving spill slot for FP\"", "\"Re-reserving spill slot for BP\"" ]

SIFrameLowering59

determineCalleeSaves

AMDGPU

GPU

LLVM

32,899

256

1

[]