docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "ix86_force_to_memory", "(", "enum", "machine_mode", "mode", ",", "rtx", "operand", ")", "{", "rtx", "result", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "TARGET_RED_ZONE", ")", "{", "result", "=", "gen_rtx_MEM", "(", "mod...	[ "Store", "OPERAND", "to", "the", "memory", "after", "reload", "is", "completed", ".", "This", "means", "that", "we", "ca", "n't", "easily", "use", "assign_stack_local", "." ]	[ "i386", "2", "1", "1", "1", "0" ]	i3863	ix86_force_to_memory	i386	CPU	GCC	32,900	272	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyInstPrinter24	printRegName	WebAssembly	Virtual ISA	LLVM	32,901	22	1	[]
[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "X86Subtarget", "&", "ST", "=", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]	X86FixupLEAs1	runOnMachineFunction	X86	CPU	LLVM	32,902	330	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "\"hexagonv65\"", "Hexagon::ArchEnum", ...	HexagonSubtarget13	initializeSubtargetDependencies	Hexagon	DSP	LLVM	32,903	199	1	[]
[ "<s>", "int", "microblaze_expand_shift", "(", "rtx", "operands", "[", "]", ")", "{", "gcc_assert", "(", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "\|\|", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "R...	[ "Expand", "shift", "operations", "." ]	[ "microblaze", "2", "2", "2", "2", "2", "1", "0", "0", "0", "0", "1", "1", "2", "0", "1", "0", "1", "1", "0" ]	microblaze	microblaze_expand_shift	microblaze	MPU	GCC	32,904	183	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "CmpMask", ",", "int64_t", "&", "CmpValue", ")", "const", "{", "switch", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Lanai", "Lanai", "Lanai::SFSUB_F_RI_LO", "Lanai::SFSUB_F_RI_HI", "0", "0", "1", "Lanai::SFSUB_F_RR", "0", "1", "0", "0" ]	LanaiInstrInfo13	analyzeCompare	Lanai	CPU	LLVM	32,905	139	1	[]
[ "<s>", "static", "void", "load_pic_register", "(", "bool", "delay_pic_helper", "ATTRIBUTE_UNUSED", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "rtx", "got_symbol", "=", "tilepro_got_symbol", "(", ")", ";", "rtx", "text_label_symbol", "=", "tilepro_text_l...	[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]	[ "tilepro", "0" ]	tilepro	load_pic_register	tilepro	VLIW	GCC	32,906	95	1	[]
[ "<s>", "bool", "aarch64_sve_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_classify_vector_mode", "(", "mode", ")", "&", "VEC_ANY_SVE", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "is", "any", "form", "of", "SVE", "mode", ",", "including", "predicates", ",", "vectors", "and", "structures", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_mode_p	aarch64	CPU	GCC	32,907	16	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680x0 PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "M680x0", "\"M680x0 PIC Global Base Reg Initialization\"" ]	M680x0InstrInfo	getPassName	M680x0	MPU	LLVM	32,908	11	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PIC16 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PIC16", "\"PIC16 DAG->DAG Pattern Instruction Selection\"" ]	PIC16ISelDAGToDAG	getPassName	PIC16	MPU	LLVM	32,909	13	1	[]
[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG27	SelectInlineAsmMemoryOperand	Sparc	CPU	LLVM	32,910	87	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Teak" ]	TeakSubtarget	getInstrItineraryData	Teak	DSP	LLVM	32,911	14	1	[]
[ "<s>", "static", "int", "loongarch_move_to_gpr_cost", "(", "reg_class_t", "from", ")", "{", "switch", "(", "from", ")", "{", "case", "GENERAL_REGS", ":", "return", "2", ";", "case", "FP_REGS", ":", "return", "4", ";", "default", ":", "return", "0", ";", ...	[ "Return", "the", "cost", "of", "moving", "a", "value", "from", "a", "register", "of", "class", "FROM", "to", "a", "GPR", ".", "Return", "0", "for", "classes", "that", "are", "unions", "of", "other", "classes", "handled", "by", "this", "function", "." ]	[ "loongarch", "2", "4", "0" ]	loongarch	loongarch_move_to_gpr_cost	loongarch	CPU	GCC	32,912	32	1	[]
[ "<s>", "bool", "isDefined", "(", ")", "{", "return", "Inst2Replace", "!=", "nullptr", ";", "}", "</s>" ]	[ "isDefined", "-", "Check", "if", "this", "symbol", "is", "defined", "(", "i.e.", ",", "it", "has", "an", "address", ")", "." ]	[ "Hexagon" ]	HexagonVectorLoopCarriedReuse	isDefined	Hexagon	DSP	LLVM	32,913	11	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARM", "ARM", "MVT::v4i32", "MVT::v8i16", "MVT::v16i8", "MVT::getVectorVT", "MVT::i1" ]	ARMISelLowering (2)6	getSetCCResultType	ARM	CPU	LLVM	32,914	85	1	[]
[ "<s>", "bool", "aarch64_float_const_representable_p", "(", "rtx", "x", ")", "{", "int", "point_pos", "=", "2", "*", "HOST_BITS_PER_WIDE_INT", "-", "1", ";", "int", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mask", ";", "REAL_VALUE_TYPE", "r"...	[ "Return", "true", "iff", "X", "can", "be", "represented", "by", "a", "quarter-precision", "floating", "point", "immediate", "operand", "X", ".", "Note", ",", "we", "can", "not", "represent", "0.0", "." ]	[ "aarch64", "2", "1", "2", "0", "0", "1", "1", "5", "1", "0", "5", "0", "1", "4", "15", "5", "0", "7" ]	aarch642	aarch64_float_const_representable_p	aarch64	CPU	GCC	32,915	235	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_derived_scalar_type", "(", "unsigned", "int", "argno", ",", "type_class_index", "expected_tclass", ",", "unsigned", "int", "expected_bits", ")", "{", "gcc_assert", "(", "expected_tclass", "==", "SAME_TYPE_CLASS", "\|\|", ...	[ "Require", "argument", "ARGNO", "to", "be", "a", "(", "possibly", "variable", ")", "scalar", ",", "expecting", "it", "to", "have", "the", "following", "properties", ":", "-", "the", "type", "class", "must", "be", "the", "same", "as", "for", "type", "suff...	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar element\"", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar integer\"", "1" ]	aarch64-sve-builtins	require_derived_scalar_type	aarch64	CPU	GCC	32,916	124	1	[]
[ "<s>", "void", "Finish", "(", "MachineBasicBlock", "&", "MBB", ",", "MOVEMState", "&", "State", ")", "{", "auto", "MI", "=", "State", ".", "begin", "(", ")", ";", "auto", "End", "=", "State", ".", "end", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ...	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "M68k", "M68k::MOVM32mp", "M68k::MOVM32pm" ]	M68kCollapseMOVEMPass	Finish	M68k	MPU	LLVM	32,917	199	1	[]
[ "<s>", "void", "ix86_expand_reduc", "(", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "rtx", "dest", ",", "rtx", "in", ")", "{", "rtx", "half", ",", "dst", ",", "vec", "=", "in", ";", "machine_mode", "mode", "=", "G...	[ "Expand", "a", "vector", "reduction", ".", "FN", "is", "the", "binary", "pattern", "to", "reduce", ";", "DEST", "is", "the", "destination", ";", "IN", "is", "the", "input", "vector", "." ]	[ "i386", "1", "2" ]	i386-expand	ix86_expand_reduc	i386	CPU	GCC	32,918	147	1	[]
[ "<s>", "static", "rtx", "ix86_struct_value_rtx", "(", "tree", "type", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "static", "bool", "warnedsse", ",", "warnedmmx", ";", "if", "(", "type", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "...	[ "When", "returning", "SSE", "vector", "types", ",", "we", "have", "a", "choice", "of", "either", "(", "1", ")", "being", "abi", "incompatible", "with", "a", "-march", "switch", ",", "or", "(", "2", ")", "generating", "an", "error", ".", "Given", "no", ...	[ "i386", "16", "0", "\"SSE vector return without SSE enabled \"", "\"changes the ABI\"", "8", "0", "\"MMX vector return without MMX enabled \"", "\"changes the ABI\"" ]	i3863	ix86_struct_value_rtx	i386	CPU	GCC	32,919	122	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...	AVRFrameLowering19	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	32,920	437	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "\|\|",...	[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]	[ "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo29	getGPRsForTailCall	X86	CPU	LLVM	32,921	96	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...	X86AsmParser125	ParseDirective	X86	CPU	LLVM	32,922	383	1	[]
[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...	[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...	[ "rs6000", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]	rs60003	rs6000_elf_encode_section_info	rs6000	CPU	GCC	32,923	119	1	[]
[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE"...	[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...	[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]	sh6	regs_used	sh	CPU	GCC	32,924	343	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo10	loadImmediate	Mips	CPU	LLVM	32,925	337	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "\"GHC functions return void only\"", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]	SystemZISelLowering (2)2	LowerReturn	SystemZ	CPU	LLVM	32,926	320	1	[]
[ "<s>", "static", "bool", "ia64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "BR_REGS", ")", ")", "return", "from", "==", "to", ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "In", "BR", "regs", ",", "we", "ca", "n't", "change", "the", "DImode", "at", "all", ".", "In", "FP", "regs", ",", "we", "ca", "n't", "change", "FP", "values", "to", "integer", "values", "and", "vice", "ve...	[ "ia64" ]	ia64	ia64_can_change_mode_class	ia64	CPU	GCC	32,927	53	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "TriCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream"...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "TriCore", "TriCore", "2", "4" ]	TriCoreDisassembler (2)	getInstruction	TriCore	MPU	LLVM	32,928	147	1	[]
[ "<s>", "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Alpha", "Alpha", "MVT::i64" ]	AlphaISelLowering4	getSetCCResultType	Alpha	MPU	LLVM	32,929	16	1	[]
[ "<s>", "static", "void", "aarch64_emit_atomic_load_op", "(", "enum", "aarch64_atomic_load_op_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "mem", ",", "rtx", "model", ")", "{", "typedef", "rtx", "(", "*", "aarc...	[ "Emit", "an", "atomic", "load-operate", "." ]	[ "aarch64", "0", "0", "1", "2", "3" ]	aarch645	aarch64_emit_atomic_load_op	aarch64	CPU	GCC	32,930	235	1	[]
[ "<s>", "static", "void", "emit_cbcond_insn", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "rtx", "if_then_else", ";", "if_then_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", ...	[ "Emit", "a", "conditional", "jump", "insn", "for", "the", "UA2011", "architecture", "using", "comparison", "code", "CODE", "and", "jump", "target", "LABEL", ".", "This", "function", "exists", "to", "take", "advantage", "of", "the", "UA2011", "Compare", "and", ...	[ "sparc" ]	sparc	emit_cbcond_insn	sparc	CPU	GCC	32,931	62	1	[]
[ "<s>", "void", "sh_fix_range", "(", "const", "char", "", "const_str", ")", "{", "char", "", "str", "=", "strcpy", "(", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "const_str", ")", "+", "1", ")", ",", "const_str", ")", ";", "while", "(",...	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "sh", "1", "1", "0", "\"value of %<-mfixed-range%> must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	sh	sh_fix_range	sh	CPU	GCC	32,932	218	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::CMPEHexagon4rr", "Hexagon::CMPEQri", "Hexagon::CMPEQrr", "Hexagon::CMPGT64rr", "Hexagon::CMPGTU64rr", "Hexagon::CMPGTUri", "Hexagon::CMPGTUrr", "Hexagon::CMPGTri", "Hexagon::CMPGTrr", "1", "0", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbEQrr_sbsb_V4", "Hexago...	HexagonInstrInfo11	analyzeCompare	Hexagon	DSP	LLVM	32,933	357	1	[]
[ "<s>", "static", "void", "free_array_of_ptrs", "(", "void", "", "", "ptr", ",", "unsigned", "n", ")", "{", "unsigned", "i", ";", "if", "(", "!", "ptr", ")", "return", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n", ";", "i", "++", ")", ...	[ "Auxiliary", "function", "that", "frees", "elements", "of", "PTR", "and", "PTR", "itself", ".", "N", "is", "number", "of", "elements", "to", "be", "freed", ".", "If", "PTR", "is", "NULL", ",", "nothing", "is", "freed", ".", "If", "an", "element", "is",...	[ "i386", "0" ]	intelmic-mkoffload	free_array_of_ptrs	i386	CPU	GCC	32,934	64	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "X86" ]	X86Operand (2)	print	X86	CPU	LLVM	32,935	11	1	[]
[ "<s>", "virtual", "const", "MBlazeRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeTargetMachine	getRegisterInfo	MBlaze	MPU	LLVM	32,936	18	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "register", "rtx", "addr", ")", "{", "register", "rtx", "breg", ";", "rtx", "offset", ";", "int", "again", "=", "0", ";", "retry", ":", "switch", "(", "GET_CODE", "(", "addr", ")", ...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "pdp11", "0", "\"*\"", "\"@\"", "0", "1", "\"(%s)\"", "\"-(%s)\"", "0", "\"(%s)+\"", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "\"(%s)\"", "\"@$\"" ]	pdp114	print_operand_address	pdp11	MPU	GCC	32,937	458	1	[]
[ "<s>", "char", "const", "*", "HexagonMCInstrInfo", "::", "getName", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "MCII", ".", "getName", "(", "MCI", ".", "getOpcode", "(", ")", ")", ";", "}", "</s>" ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCInstrInfo	getName	Hexagon	DSP	LLVM	32,938	31	1	[]
[ "<s>", "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "assert", "(", "(", "MO", ".", "isGlobal...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "X86", "X86", "\"Isn't a symbol reference\"", "128", "X86II::MO_DLLIMPORT", "\"__imp_\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"$non_lazy_ptr\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"Extern symbol not handled yet\"" ]	X86MCInstLower103	GetSymbolFromOperand	X86	CPU	LLVM	32,939	322	1	[]
[ "<s>", "virtual", "const", "BlackfinRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Blackfin" ]	BlackfinInstrInfo	getRegisterInfo	Blackfin	DSP	LLVM	32,940	13	1	[]
[ "<s>", "const", "char", "", "avr_out_sbxx_branch", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "comp", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "bool", "long_jump", "=", "get_attr_lengt...	[ "Output", "a", "branch", "that", "tests", "a", "single", "bit", "of", "a", "register", "(", "QI", ",", "HI", "or", "SImode", ")", "or", "memory", "location", "in", "the", "I/O", "space", "(", "QImode", "only", ")", ".", "Operand", "0", ":", "comparis...	[ "avr", "0", "4", "3", "1", "1", "\"sbis %i1,%2\"", "\"sbic %i1,%2\"", "1", "\"in __tmp_reg__,%i1\"", "\"sbrs __tmp_reg__,%2\"", "\"sbrc __tmp_reg__,%2\"", "\"sbrs %T1%T2\"", "\"sbrc %T1%T2\"", "\"rjmp .+4\"", "\"jmp %x3\"", "\"rjmp %x3\"", "\"\"" ]	avr	avr_out_sbxx_branch	avr	MPU	GCC	32,941	241	1	[]
[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]	ARCFrameLowering10	processFunctionBeforeFrameFinalized	ARC	MPU	LLVM	32,942	141	1	[]
[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...	AArch64PBQPRegAlloc11	apply	AArch64	CPU	LLVM	32,943	321	1	[]
[ "<s>", "bool", "arc_is_secure_call_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", ";", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "pat", ")", ";", "if", "(", "!", "decl", ")", "return", "false", ";", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...	[ "Return", "nonzero", "if", "the", "symbol", "is", "a", "secure", "function", "." ]	[ "arc", "\"secure_call\"" ]	arc	arc_is_secure_call_p	arc	MPU	GCC	32,944	52	1	[]
[ "<s>", "rtx", "i860_saveregs", "(", ")", "{", "rtx", "fn", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__builtin_saveregs\"", ")", ";", "rtx", "save", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "valreg", "=", "LIBCALL_VALUE", "(", "Pmode", ")"...	[ "Expand", "a", "library", "call", "to", "__builtin_saveregs", "." ]	[ "i860", "\"__builtin_saveregs\"", "1", "0" ]	i860	i860_saveregs	i860	CPU	GCC	32,945	90	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "if", "(", "IsLittleEndian", "&&", "Size", "==", "4",...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "Mips", "4", "Mips", "16", "2", "2", "0", "8", "1", "8", "0xff" ]	MipsMCCodeEmitter (2)2	emitInstruction	Mips	CPU	LLVM	32,946	113	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "\":\"", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]	BTFDebug30	InstLower	BPF	Virtual ISA	LLVM	32,947	311	1	[]
[ "<s>", "static", "bool", "ix86_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "mode1", "==", "mode2", ")", "return", "true", ";", "if", "(", "ix86_tieable_integer_mode_p", "(", "mode1", ")", "&&", "ix86_tieab...	[ "Return", "true", "if", "MODE1", "is", "accessible", "in", "a", "register", "that", "can", "hold", "MODE2", "without", "copying", ".", "That", "is", ",", "all", "register", "classes", "that", "can", "hold", "MODE2", "can", "also", "hold", "MODE1", "." ]	[ "i386", "64", "64", "32", "32", "16", "16", "8", "8" ]	i386	ix86_modes_tieable_p	i386	CPU	GCC	32,948	197	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...	[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]	[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]	X86ISelLowering151	SimplifyMultipleUseDemandedBitsForTargetNode	X86	CPU	LLVM	32,949	433	1	[]
[ "<s>", "void", "tilegx_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "insn_mode", "=", "GET_MODE", "(", "insn", ")", ";", "}", "</s>" ]	[ "Implement", "FINAL_PRESCAN_INSN", ".", "This", "is", "used", "to", "emit", "bundles", "." ]	[ "tilegx" ]	tilegx	tilegx_final_prescan_insn	tilegx	VLIW	GCC	32,950	16	1	[]
[ "<s>", "bool", "ARMInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", ...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]	ARMInstrInfo14	SubsumesPredicate	ARM	CPU	LLVM	32,951	165	1	[]
[ "<s>", "void", "rs6000_emit_parity", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "tmp", ";", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "TARGET_CMPB", ")", "{...	[ "Emit", "parity", "intrinsic", "on", "TARGET_POPCNTB", "targets", ".", "DST", "is", "the", "target", ",", "and", "SRC", "is", "the", "argument", "operand", "." ]	[ "powerpcspe", "3", "16", "8", "5", "32", "16", "8" ]	powerpcspe	rs6000_emit_parity	powerpcspe	CPU	GCC	32,952	412	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", ...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine34	ARMBaseTargetMachine	ARM	CPU	LLVM	32,953	63	1	[]
[ "<s>", "bool", "AMDGPUUnifyMetadata", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "const", "char", "", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "", "Exts", "[", "]"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUUnifyMetadata	runOnModule	AMDGPU	GPU	LLVM	32,954	97	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos PML Profile Import Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos PML Profile Import Pass\"" ]	PatmosPMLProfileImport	getPassName	Patmos	VLIW	LLVM	32,955	13	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "MMIX" ]	MMIXAsmParser	getEndLoc	MMIX	CPU	LLVM	32,956	11	1	[]
[ "<s>", "void", "MipsCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OriginalIndex", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "SplitArgsOri...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "Mips", "Mips" ]	MipsCallLowering	splitToValueTypes	Mips	CPU	LLVM	32,957	44	1	[]
[ "<s>", "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Xtensa", "Xtensa" ]	XtensaInstrInfo	analyzeBranch	Xtensa	MPU	LLVM	32,958	122	1	[]
[ "<s>", "const", "char", "", "output_branchy_insn", "(", "enum", "rtx_code", "code", ",", "const", "char", "", "templ", ",", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ")", "{", "rtx_insn", "*", "next_insn", "=", "NEXT_INSN", "(", "insn", ")"...	[ "Output", "a", "code", "sequence", "for", "INSN", "using", "TEMPL", "with", "OPERANDS", ";", "but", "before", ",", "fill", "in", "operands", "9", "as", "a", "label", "to", "the", "successor", "insn", ".", "We", "try", "to", "use", "jump", "threading", ...	[ "sh", "0", "9", "4", "252", "258", "1", "9", "9" ]	sh	output_branchy_insn	sh	CPU	GCC	32,959	233	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SPIRV" ]	SPIRVGenerateDecorations	getAnalysisUsage	SPIRV	Virtual ISA	LLVM	32,960	18	1	[]
[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TGSI", "TGSI", "ISD::InputArg", "16", "TGSI", "0", "MVT::i32", "TGSIISD::LOAD_INPUT" ]	TGSIISelLowering	LowerFormalArguments	TGSI	Virtual ISA	LLVM	32,961	259	1	[]
[ "<s>", "unsigned", "int", "AArch64InstrInfo", "::", "getTailDuplicateSize", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "return", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", "?", "6", ":", "2", ";", "}", "</s>" ]	[ "Returns", "the", "target-specific", "default", "value", "for", "tail", "duplication", "." ]	[ "AArch64", "AArch64", "6", "2" ]	AArch64InstrInfo105	getTailDuplicateSize	AArch64	CPU	LLVM	32,962	25	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "2", "&&", "Pre...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "Patmos", "Patmos", "2", "2", "0", "1", "Patmos::NoRegister", "Patmos::P0", "0", "1" ]	PatmosInstrInfo1	SubsumesPredicate	Patmos	VLIW	LLVM	32,963	115	1	[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MipsDisassemblerBase", "", "Dis", "=", "static_cast", "<", "const", "MipsDisassemblerBase", "*", ">", "(", "D", ")"...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "Mips", "Mips" ]	MipsDisassembler10	getReg	Mips	CPU	LLVM	32,964	64	1	[]
[ "<s>", "const", "MCPhysReg", "", "Z80oldRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "switch", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Z80old", "Z80old", "\"Unsupported calling convention\"", "Z80old", "Z80old" ]	Z80oldRegisterInfo	getCalleeSavedRegs	Z80old	MPU	LLVM	32,965	82	1	[]
[ "<s>", "const", "uint32_t", "*", "LoongArchRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LoongAr...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "LoongArch", "LoongArch", "LoongArch", "\"Unrecognized ABI\"", "LoongArchABI::ABI_ILP32S", "LoongArchABI::ABI_LP64S", "LoongArchABI::ABI_ILP32F", "LoongArchABI::ABI_LP64F", "LoongArchABI::ABI_ILP32D", "LoongArchABI::ABI_LP64D" ]	LoongArchRegisterInfo	getCallPreservedMask	LoongArch	CPU	LLVM	32,966	89	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "\|\|", "(", "hasFP", "(", "MF", ")", "&&", "!", "TRI", "->", "needsStackReal...	[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)2	canSimplifyCallFramePseudos	X86	CPU	LLVM	32,967	41	1	[]
[ "<s>", "bool", "PatmosSPClone", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", ")", ";", "SmallSet", "<", "StringRef", ",", "32", ">", "use...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Patmos", "Patmos", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", "32", "\"llvm.used\"", "16", "0", "\"sp-root\"", "\"sp-root\"", "\"Used: \"", "\"\\n\"", "0" ]	PatmosSPClone1	runOnModule	Patmos	VLIW	LLVM	32,968	260	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"MSP430 Branch Selector\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MSP430", "\"MSP430 Branch Selector\"" ]	MSP430BranchSelector	getPassName	MSP430	MPU	LLVM	32,969	13	1	[]
[ "<s>", "bool", "AMDGPUSimplifyLibCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "auto", "AA", "=", "&", "getAnalysis", "<", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDIC: process function \"", "0", "\"AMDIC: try folding \"", "\"\\n\"" ]	AMDGPULibCalls12	runOnFunction	AMDGPU	GPU	LLVM	32,970	192	1	[]
[ "<s>", "bool", "SparcFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "O...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "WDC65816" ]	WDC65816FrameLowering	hasFP	WDC65816	MPU	LLVM	32,971	50	1	[]
[ "<s>", "static", "rtx", "expand_mla_mls_lane", "(", "function_expander", "&", "e", ",", "int", "unspec", ")", "{", "e", ".", "rotate_inputs_left", "(", "0", ",", "4", ")", ";", "insn_code", "icode", "=", "code_for_aarch64_lane", "(", "unspec", ",", "e", "....	[ "Expand", "a", "call", "to", "svmla_lane", "or", "svmls_lane", "using", "floating-point", "unspec", "UNSPEC", "." ]	[ "aarch64", "0", "4", "0" ]	aarch64-sve-builtins-base	expand_mla_mls_lane	aarch64	CPU	GCC	32,972	45	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "loadStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachin...	[ "Similar", "to", "CreateLiveInRegister", ",", "except", "value", "maybe", "loaded", "from", "a", "stack", "slot", "rather", "than", "passed", "in", "a", "register", "." ]	[ "AMDGPU", "AMDGPU", "MVT::i32", "4" ]	AMDGPUISelLowering (2)1	loadStackInputValue	AMDGPU	GPU	LLVM	32,973	118	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createMipsOptimizePICCallPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "re...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine23	addPreRegAlloc	Mips	CPU	LLVM	32,974	37	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "enum", "rs6000_reg_type", "from_type", ",", "to_type", ";", "bool", "altivec_p", "=", "(", "(", "fr...	[ "If", "we", "are", "copying", "between", "FP", "or", "AltiVec", "registers", "and", "anything", "else", ",", "we", "need", "a", "memory", "location", ".", "The", "exception", "is", "when", "we", "are", "targeting", "ppc64", "and", "the", "move", "to/from",...	[ "rs6000", "0" ]	rs6000	rs6000_secondary_memory_needed	rs6000	CPU	GCC	32,975	98	1	[]
[ "<s>", "unsigned", "ARMTTIImpl", "::", "getFPOpCost", "(", "Type", "*", "Ty", ")", "{", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{",...	[ "Return", "the", "expected", "cost", "of", "supporting", "the", "floating", "point", "operation", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo62	getFPOpCost	ARM	CPU	LLVM	32,976	73	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNe...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "VE", "\"fixupNeedsRelaxation() unimplemented\"" ]	VEAsmBackend1	fixupNeedsRelaxation	VE	CPU	LLVM	32,977	33	1	[]
[ "<s>", "bool", "M68kAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "M68k", "M68k" ]	M68kAsmParser	ParseDirective	M68k	MPU	LLVM	32,978	13	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "const", "MachineOperand", "", "&", "Target", ")", "const", "{", "switch", "(", "MI", "->", "...	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "RISCV", "RISCV", "RISCV::J", "RISCV::J64", "RISCV::JAL", "RISCV::JAL64", "RISCV::JALR", "RISCV::JALR64", "0", "RISCV::CCMASK_ANY", "0", "RISCV::BEQ", "RISCV::BEQ64", "0", "RISCV::CCMASK_CMP_EQ", "0", "RISCV::BNE", "RISCV::BNE64", "0", "RISCV::CCMASK_CMP_NE", "0", "RISCV::B...	RISCVInstrInfo (2)1	isBranch	RISCV	CPU	LLVM	32,979	478	1	[]
[ "<s>", "void", "tool_cleanup", "(", "bool", ")", "{", "}", "</s>" ]	[ "Delete", "tempfiles", "." ]	[ "nvptx" ]	mkoffload2	tool_cleanup	nvptx	GPU	GCC	32,980	7	1	[]
[ "<s>", "unsigned", "X86AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "X86", "X86", "X86II::EncodingMask", "X86II::EVEX", "X86II::EncodingMask", "X86II::VEX", "X86II::ExplicitVEXPrefix" ]	X86AsmParser (2)4	checkTargetMatchPredicate	X86	CPU	LLVM	32,981	118	1	[]
[ "<s>", "bool", "mips_expand_unaligned_store", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "int", "width", ",", "int", "bitpos", ")", "{", "rtx", "left", ",", "right", ";", "if", "(", "!", "mips_get_unaligned_mem", "(", "&", "dest", ",", "widt...	[ "Try", "to", "expand", "(", "set", "(", "zero_extract", "DEST", "WIDTH", "BITPOS", ")", "SRC", ")", ".", "Return", "true", "on", "success", "." ]	[ "mips", "0" ]	mips3	mips_expand_unaligned_store	mips	CPU	GCC	32,982	138	1	[]
[ "<s>", "static", "bool", "arm_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "TREE_CODE", ...	[ "Variable", "sized", "types", "are", "passed", "by", "reference", ".", "This", "is", "a", "GCC", "extension", "to", "the", "ARM", "ABI", "." ]	[ "arm" ]	arm4	arm_pass_by_reference	arm	CPU	GCC	32,983	34	1	[]
[ "<s>", "const", "Metadata", "", "get", "(", "ArrayRef", "<", "const", "Metadata", "", ">", "MDs", ")", "const", "{", "assert", "(", "ID", "&&", "\"Expected non-zero ID\"", ")", ";", "assert", "(", "ID", "<=", "MDs", ".", "size", "(", ")", "&&", "\"...	[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]	[ "DirectX", "\"Expected non-zero ID\"", "\"Expected valid ID\"", "1" ]	DXILValueEnumerator	get	DirectX	Virtual ISA	LLVM	32,984	44	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", ...	[ "Debug", "information", "queries", "." ]	[ "X86", "X86" ]	X86RegisterInfo2	getFrameRegister	X86	CPU	LLVM	32,985	40	1	[]
[ "<s>", "const", "char", "*", "riscv_output_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "rtx_code", "dest_code", ",", "src_code", ";", "machine_mode", "mode", ";", "bool", "dbl_p", ";", "dest_code", "=", "GET_CODE", "(", "dest", ")", "...	[ "Return", "the", "appropriate", "instructions", "to", "move", "SRC", "into", "DEST", ".", "Assume", "that", "SRC", "is", "operand", "1", "and", "DEST", "is", "operand", "0", "." ]	[ "riscv", "8", "\"#\"", "\"fmv.x.d\\t%0,%1\"", "\"fmv.x.s\\t%0,%1\"", "1", "\"lbu\\t%0,%1\"", "2", "\"lhu\\t%0,%1\"", "4", "\"lw\\t%0,%1\"", "8", "\"ld\\t%0,%1\"", "\"li\\t%0,%1\"", "\"lui\\t%0,%h1\"", "\"la\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"mv\\t%0,%z1\"", "\...	riscv3	riscv_output_move	riscv	CPU	GCC	32,986	417	1	[]
[ "<s>", "void", "order_regs_for_local_alloc", "(", "void", ")", "{", "if", "(", "!", "leaf_function_p", "(", ")", ")", "{", "static", "const", "int", "reg_nonleaf_alloc_order", "[", "FIRST_PSEUDO_REGISTER", "]", "=", "REG_ALLOC_ORDER", ";", "static", "const", "in...	[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...	[ "xtensa", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "12", "13", "14", "15", "18", "19", "20", "21", "22", "23", "24", "25", "26", "27", "28", "29", "30", "31", "32", "33", "34", "0", "1", "16", "17", "35", "0", "16", "0", "0",...	xtensa	order_regs_for_local_alloc	xtensa	MPU	GCC	32,987	294	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "6", "AMDGPU::VReg_192RegClassID", "7", "AMDGPU::VReg_224RegClassID", "8", "AMDGPU::VReg_256Reg...	AMDGPUAsmParser1	getRegClass	AMDGPU	GPU	LLVM	32,988	371	1	[]
[ "<s>", "void", "sparc_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "const", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "const", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "co...	[ "Emit", "code", "to", "initialize", "TARGET", "to", "values", "for", "individual", "fields", "VALS", "." ]	[ "sparc", "0", "0", "0", "0", "0", "0", "0", "0", "4", "0", "0", "8", "0", "0", "2", "0", "0", "0", "1", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]	sparc	sparc_expand_vector_init	sparc	CPU	GCC	32,989	466	1	[]
[ "<s>", "unsigned", "int", "pure_scalable_type_info", "::", "num_zr", "(", ")", "const", "{", "unsigned", "int", "res", "=", "0", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "pieces", ".", "length", "(", ")", ";", "++", "i", ")...	[ "Return", "the", "total", "number", "of", "vector", "registers", "required", "by", "the", "PST", "." ]	[ "aarch64", "0", "0" ]	aarch64	num_zr	aarch64	CPU	GCC	32,990	47	1	[]
[ "<s>", "MCSymbol", "*", "LanaiMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "Lanai", "Lanai" ]	LanaiMCInstLower	GetBlockAddressSymbol	Lanai	CPU	LLVM	32,991	26	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "("...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "WebAssembly", "WebAssembly", "0", "0" ]	WebAssemblyISelLowering (2)1	isLegalAddressingMode	WebAssembly	Virtual ISA	LLVM	32,992	54	1	[]
[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "SectionName", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "GBZ80" ]	GBZ80TargetObjectFile	getName	GBZ80	MPU	LLVM	32,993	10	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine21	addPreEmitPass2	X86	CPU	LLVM	32,994	135	1	[]
[ "<s>", "FastISel", "", "WebAssemblyTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "", "LibInfo", ")", "const", "{", "return", "WebAssembly", "::", "createFastISel", "(", "FuncInfo", ",", "L...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::createFastISel" ]	WebAssemblyISelLowering (2)1	createFastISel	WebAssembly	Virtual ISA	LLVM	32,995	28	1	[]
[ "<s>", "rtx", "function_expander", "::", "use_contiguous_prefetch_insn", "(", "insn_code", "icode", ")", "{", "add_input_operand", "(", "icode", ",", "args", "[", "0", "]", ")", ";", "add_address_operand", "(", "get_contiguous_base", "(", "VNx16QImode", ")", ")", ...	[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "which", "prefetches", "from", "address", "operand", "1", "under", "the", "control", "of", "predicate", "operand", "0", ".", "Operands", "2", ",", "3", "and", "4", "respectively", "specify", "...	[ "aarch64", "0", "3" ]	aarch64-sve-builtins	use_contiguous_prefetch_insn	aarch64	CPU	GCC	32,996	69	1	[]
[ "<s>", "static", "int", "frv_string_begins_with", "(", "const", "char", "", "name", ",", "const", "char", "", "prefix", ")", "{", "const", "int", "prefix_len", "=", "strlen", "(", "prefix", ")", ";", "return", "(", "strncmp", "(", "name", ",", "prefix"...	[ "Return", "true", "if", "NAME", "(", "a", "STRING_CST", "node", ")", "begins", "with", "PREFIX", "." ]	[ "frv", "0" ]	frv	frv_string_begins_with	frv	VLIW	GCC	32,997	39	1	[]
[ "<s>", "static", "bool", "rs6000_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "from", "==",...	[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "For", "the", "RS/6000", ",", "if", "frame", "pointer", "eliminat...	[ "rs6000" ]	rs60006	rs6000_can_eliminate	rs6000	CPU	GCC	32,998	43	1	[]
[ "<s>", "unsigned", "int", "arm_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "<", "16", ")", "return", "regno", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", ...	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "arm", "16", "64", "256", "2", "104", "112" ]	arm4	arm_dbx_register_number	arm	CPU	GCC	32,999	86	1	[]

[ "<s>", "rtx", "ix86_force_to_memory", "(", "enum", "machine_mode", "mode", ",", "rtx", "operand", ")", "{", "rtx", "result", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "TARGET_RED_ZONE", ")", "{", "result", "=", "gen_rtx_MEM", "(", "mod...

[ "Store", "OPERAND", "to", "the", "memory", "after", "reload", "is", "completed", ".", "This", "means", "that", "we", "ca", "n't", "easily", "use", "assign_stack_local", "." ]

[ "i386", "2", "1", "1", "1", "0" ]

i3863

ix86_force_to_memory

i386

CPU

GCC

32,900

272

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyInstPrinter24

printRegName

WebAssembly

Virtual ISA

LLVM

32,901

22

1

[]

[ "<s>", "bool", "FixupLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "X86Subtarget", "&", "ST", "=", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"Start X86FixupLEAs\\n\"", "\"End X86FixupLEAs\\n\"" ]

X86FixupLEAs1

runOnMachineFunction

X86

CPU

LLVM

32,902

330

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "\"hexagonv65\"", "Hexagon::ArchEnum", ...

HexagonSubtarget13

initializeSubtargetDependencies

Hexagon

DSP

LLVM

32,903

199

1

[]

[ "<s>", "int", "microblaze_expand_shift", "(", "rtx", "operands", "[", "]", ")", "{", "gcc_assert", "(", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "||", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "R...

[ "Expand", "shift", "operations", "." ]

[ "microblaze", "2", "2", "2", "2", "2", "1", "0", "0", "0", "0", "1", "1", "2", "0", "1", "0", "1", "1", "0" ]

microblaze

microblaze_expand_shift

microblaze

MPU

GCC

32,904

183

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "CmpMask", ",", "int64_t", "&", "CmpValue", ")", "const", "{", "switch", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Lanai", "Lanai", "Lanai::SFSUB_F_RI_LO", "Lanai::SFSUB_F_RI_HI", "0", "0", "1", "Lanai::SFSUB_F_RR", "0", "1", "0", "0" ]

LanaiInstrInfo13

analyzeCompare

Lanai

CPU

LLVM

32,905

139

1

[]

[ "<s>", "static", "void", "load_pic_register", "(", "bool", "delay_pic_helper", "ATTRIBUTE_UNUSED", ")", "{", "int", "orig_flag_pic", "=", "flag_pic", ";", "rtx", "got_symbol", "=", "tilepro_got_symbol", "(", ")", ";", "rtx", "text_label_symbol", "=", "tilepro_text_l...

[ "Emit", "code", "to", "load", "the", "PIC", "register", "." ]

[ "tilepro", "0" ]

tilepro

load_pic_register

tilepro

VLIW

GCC

32,906

95

1

[]

[ "<s>", "bool", "aarch64_sve_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_classify_vector_mode", "(", "mode", ")", "&", "VEC_ANY_SVE", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "is", "any", "form", "of", "SVE", "mode", ",", "including", "predicates", ",", "vectors", "and", "structures", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_mode_p

aarch64

CPU

GCC

32,907

16

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680x0 PIC Global Base Reg Initialization\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "M680x0", "\"M680x0 PIC Global Base Reg Initialization\"" ]

M680x0InstrInfo

getPassName

M680x0

MPU

LLVM

32,908

11

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PIC16 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PIC16", "\"PIC16 DAG->DAG Pattern Instruction Selection\"" ]

PIC16ISelDAGToDAG

getPassName

PIC16

MPU

LLVM

32,909

13

1

[]

[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG27

SelectInlineAsmMemoryOperand

Sparc

CPU

LLVM

32,910

87

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Teak" ]

TeakSubtarget

getInstrItineraryData

Teak

DSP

LLVM

32,911

14

1

[]

[ "<s>", "static", "int", "loongarch_move_to_gpr_cost", "(", "reg_class_t", "from", ")", "{", "switch", "(", "from", ")", "{", "case", "GENERAL_REGS", ":", "return", "2", ";", "case", "FP_REGS", ":", "return", "4", ";", "default", ":", "return", "0", ";", ...

[ "Return", "the", "cost", "of", "moving", "a", "value", "from", "a", "register", "of", "class", "FROM", "to", "a", "GPR", ".", "Return", "0", "for", "classes", "that", "are", "unions", "of", "other", "classes", "handled", "by", "this", "function", "." ]

[ "loongarch", "2", "4", "0" ]

loongarch

loongarch_move_to_gpr_cost

loongarch

CPU

GCC

32,912

32

1

[]

[ "<s>", "bool", "isDefined", "(", ")", "{", "return", "Inst2Replace", "!=", "nullptr", ";", "}", "</s>" ]

[ "isDefined", "-", "Check", "if", "this", "symbol", "is", "defined", "(", "i.e.", ",", "it", "has", "an", "address", ")", "." ]

[ "Hexagon" ]

HexagonVectorLoopCarriedReuse

isDefined

Hexagon

DSP

LLVM

32,913

11

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL",...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARM", "ARM", "MVT::v4i32", "MVT::v8i16", "MVT::v16i8", "MVT::getVectorVT", "MVT::i1" ]

ARMISelLowering (2)6

getSetCCResultType

ARM

CPU

LLVM

32,914

85

1

[]

[ "<s>", "bool", "aarch64_float_const_representable_p", "(", "rtx", "x", ")", "{", "int", "point_pos", "=", "2", "*", "HOST_BITS_PER_WIDE_INT", "-", "1", ";", "int", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mask", ";", "REAL_VALUE_TYPE", "r"...

[ "Return", "true", "iff", "X", "can", "be", "represented", "by", "a", "quarter-precision", "floating", "point", "immediate", "operand", "X", ".", "Note", ",", "we", "can", "not", "represent", "0.0", "." ]

[ "aarch64", "2", "1", "2", "0", "0", "1", "1", "5", "1", "0", "5", "0", "1", "4", "15", "5", "0", "7" ]

aarch642

aarch64_float_const_representable_p

aarch64

CPU

GCC

32,915

235

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_derived_scalar_type", "(", "unsigned", "int", "argno", ",", "type_class_index", "expected_tclass", ",", "unsigned", "int", "expected_bits", ")", "{", "gcc_assert", "(", "expected_tclass", "==", "SAME_TYPE_CLASS", "||", ...

[ "Require", "argument", "ARGNO", "to", "be", "a", "(", "possibly", "variable", ")", "scalar", ",", "expecting", "it", "to", "have", "the", "following", "properties", ":", "-", "the", "type", "class", "must", "be", "the", "same", "as", "for", "type", "suff...

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar element\"", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a scalar integer\"", "1" ]

aarch64-sve-builtins

require_derived_scalar_type

aarch64

CPU

GCC

32,916

124

1

[]

[ "<s>", "void", "Finish", "(", "MachineBasicBlock", "&", "MBB", ",", "MOVEMState", "&", "State", ")", "{", "auto", "MI", "=", "State", ".", "begin", "(", ")", ";", "auto", "End", "=", "State", ".", "end", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ...

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "M68k", "M68k::MOVM32mp", "M68k::MOVM32pm" ]

M68kCollapseMOVEMPass

Finish

M68k

MPU

LLVM

32,917

199

1

[]

[ "<s>", "void", "ix86_expand_reduc", "(", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "rtx", "dest", ",", "rtx", "in", ")", "{", "rtx", "half", ",", "dst", ",", "vec", "=", "in", ";", "machine_mode", "mode", "=", "G...

[ "Expand", "a", "vector", "reduction", ".", "FN", "is", "the", "binary", "pattern", "to", "reduce", ";", "DEST", "is", "the", "destination", ";", "IN", "is", "the", "input", "vector", "." ]

[ "i386", "1", "2" ]

i386-expand

ix86_expand_reduc

i386

CPU

GCC

32,918

147

1

[]

[ "<s>", "static", "rtx", "ix86_struct_value_rtx", "(", "tree", "type", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "static", "bool", "warnedsse", ",", "warnedmmx", ";", "if", "(", "type", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "...

[ "When", "returning", "SSE", "vector", "types", ",", "we", "have", "a", "choice", "of", "either", "(", "1", ")", "being", "abi", "incompatible", "with", "a", "-march", "switch", ",", "or", "(", "2", ")", "generating", "an", "error", ".", "Given", "no", ...

[ "i386", "16", "0", "\"SSE vector return without SSE enabled \"", "\"changes the ABI\"", "8", "0", "\"MMX vector return without MMX enabled \"", "\"changes the ABI\"" ]

i3863

ix86_struct_value_rtx

i386

CPU

GCC

32,919

122

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::R29R28", "0", "1", "\"Unsupported stack alignment\"", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::SUBIWRdK", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "6", "AVR::ADIWRdK", "AVR::...

AVRFrameLowering19

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

32,920

437

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getGPRsForTailCall", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "IsWin64", "||",...

[ "getGPRsForTailCall", "-", "Returns", "a", "register", "class", "with", "registers", "that", "can", "be", "used", "in", "forming", "tail", "calls", "." ]

[ "X86", "X86", "X86::GR64_TCW64RegClass", "X86::GR64_TCRegClass", "X86::GR32RegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo29

getGPRsForTailCall

X86

CPU

LLVM

32,921

96

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...

X86AsmParser125

ParseDirective

X86

CPU

LLVM

32,922

383

1

[]

[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...

[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...

[ "rs6000", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]

rs60003

rs6000_elf_encode_section_info

rs6000

CPU

GCC

32,923

119

1

[]

[ "<s>", "int", "regs_used", "(", "rtx", "x", ",", "int", "is_dest", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "fmt", ";", "int", "used", "=", "0", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE"...

[ "Given", "a", "X", ",", "a", "pattern", "of", "an", "insn", "or", "a", "part", "of", "it", ",", "return", "a", "mask", "of", "used", "general", "registers", ".", "Bits", "0", "..", "15", "mean", "that", "the", "respective", "registers", "are", "used"...

[ "sh", "0", "16", "1", "0", "1", "0", "16", "1", "0", "1", "0", "0", "16", "0x00ffff00", "1", "0", "0x00ff00f0", "1", "0", "1", "0" ]

sh6

regs_used

sh

CPU

GCC

32,924

343

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo10

loadImmediate

Mips

CPU

LLVM

32,925

337

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "\"GHC functions return void only\"", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]

SystemZISelLowering (2)2

LowerReturn

SystemZ

CPU

LLVM

32,926

320

1

[]

[ "<s>", "static", "bool", "ia64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "BR_REGS", ")", ")", "return", "from", "==", "to", ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "In", "BR", "regs", ",", "we", "ca", "n't", "change", "the", "DImode", "at", "all", ".", "In", "FP", "regs", ",", "we", "ca", "n't", "change", "FP", "values", "to", "integer", "values", "and", "vice", "ve...

[ "ia64" ]

ia64

ia64_can_change_mode_class

ia64

CPU

GCC

32,927

53

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "TriCoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream"...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "TriCore", "TriCore", "2", "4" ]

TriCoreDisassembler (2)

getInstruction

TriCore

MPU

LLVM

32,928

147

1

[]

[ "<s>", "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Alpha", "Alpha", "MVT::i64" ]

AlphaISelLowering4

getSetCCResultType

Alpha

MPU

LLVM

32,929

16

1

[]

[ "<s>", "static", "void", "aarch64_emit_atomic_load_op", "(", "enum", "aarch64_atomic_load_op_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "mem", ",", "rtx", "model", ")", "{", "typedef", "rtx", "(", "*", "aarc...

[ "Emit", "an", "atomic", "load-operate", "." ]

[ "aarch64", "0", "0", "1", "2", "3" ]

aarch645

aarch64_emit_atomic_load_op

aarch64

CPU

GCC

32,930

235

1

[]

[ "<s>", "static", "void", "emit_cbcond_insn", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "rtx", "if_then_else", ";", "if_then_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", ...

[ "Emit", "a", "conditional", "jump", "insn", "for", "the", "UA2011", "architecture", "using", "comparison", "code", "CODE", "and", "jump", "target", "LABEL", ".", "This", "function", "exists", "to", "take", "advantage", "of", "the", "UA2011", "Compare", "and", ...

[ "sparc" ]

sparc

emit_cbcond_insn

sparc

CPU

GCC

32,931

62

1

[]

[ "<s>", "void", "sh_fix_range", "(", "const", "char", "*", "const_str", ")", "{", "char", "*", "str", "=", "strcpy", "(", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "const_str", ")", "+", "1", ")", ",", "const_str", ")", ";", "while", "(",...

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "sh", "1", "1", "0", "\"value of %<-mfixed-range%> must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

sh

sh_fix_range

sh

CPU

GCC

32,932

218

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::CMPEHexagon4rr", "Hexagon::CMPEQri", "Hexagon::CMPEQrr", "Hexagon::CMPGT64rr", "Hexagon::CMPGTU64rr", "Hexagon::CMPGTUri", "Hexagon::CMPGTUrr", "Hexagon::CMPGTri", "Hexagon::CMPGTrr", "1", "0", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbEQrr_sbsb_V4", "Hexago...

HexagonInstrInfo11

analyzeCompare

Hexagon

DSP

LLVM

32,933

357

1

[]

[ "<s>", "static", "void", "free_array_of_ptrs", "(", "void", "*", "*", "ptr", ",", "unsigned", "n", ")", "{", "unsigned", "i", ";", "if", "(", "!", "ptr", ")", "return", ";", "for", "(", "i", "=", "0", ";", "i", "<", "n", ";", "i", "++", ")", ...

[ "Auxiliary", "function", "that", "frees", "elements", "of", "PTR", "and", "PTR", "itself", ".", "N", "is", "number", "of", "elements", "to", "be", "freed", ".", "If", "PTR", "is", "NULL", ",", "nothing", "is", "freed", ".", "If", "an", "element", "is",...

[ "i386", "0" ]

intelmic-mkoffload

free_array_of_ptrs

i386

CPU

GCC

32,934

64

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "X86" ]

X86Operand (2)

print

X86

CPU

LLVM

32,935

11

1

[]

[ "<s>", "virtual", "const", "MBlazeRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeTargetMachine

getRegisterInfo

MBlaze

MPU

LLVM

32,936

18

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "register", "rtx", "addr", ")", "{", "register", "rtx", "breg", ";", "rtx", "offset", ";", "int", "again", "=", "0", ";", "retry", ":", "switch", "(", "GET_CODE", "(", "addr", ")", ...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "pdp11", "0", "\"*\"", "\"@\"", "0", "1", "\"(%s)\"", "\"-(%s)\"", "0", "\"(%s)+\"", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "\"(%s)\"", "\"@$\"" ]

pdp114

print_operand_address

pdp11

MPU

GCC

32,937

458

1

[]

[ "<s>", "char", "const", "*", "HexagonMCInstrInfo", "::", "getName", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "MCII", ".", "getName", "(", "MCI", ".", "getOpcode", "(", ")", ")", ";", "}", "</s>" ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCInstrInfo

getName

Hexagon

DSP

LLVM

32,938

31

1

[]

[ "<s>", "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "assert", "(", "(", "MO", ".", "isGlobal...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "X86", "X86", "\"Isn't a symbol reference\"", "128", "X86II::MO_DLLIMPORT", "\"__imp_\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"$non_lazy_ptr\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"Extern symbol not handled yet\"" ]

X86MCInstLower103

GetSymbolFromOperand

X86

CPU

LLVM

32,939

322

1

[]

[ "<s>", "virtual", "const", "BlackfinRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Blackfin" ]

BlackfinInstrInfo

getRegisterInfo

Blackfin

DSP

LLVM

32,940

13

1

[]

[ "<s>", "const", "char", "*", "avr_out_sbxx_branch", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "comp", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "bool", "long_jump", "=", "get_attr_lengt...

[ "Output", "a", "branch", "that", "tests", "a", "single", "bit", "of", "a", "register", "(", "QI", ",", "HI", "or", "SImode", ")", "or", "memory", "location", "in", "the", "I/O", "space", "(", "QImode", "only", ")", ".", "Operand", "0", ":", "comparis...

[ "avr", "0", "4", "3", "1", "1", "\"sbis %i1,%2\"", "\"sbic %i1,%2\"", "1", "\"in __tmp_reg__,%i1\"", "\"sbrs __tmp_reg__,%2\"", "\"sbrc __tmp_reg__,%2\"", "\"sbrs %T1%T2\"", "\"sbrc %T1%T2\"", "\"rjmp .+4\"", "\"jmp %x3\"", "\"rjmp %x3\"", "\"\"" ]

avr

avr_out_sbxx_branch

avr

MPU

GCC

32,941

241

1

[]

[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]

ARCFrameLowering10

processFunctionBeforeFrameFinalized

ARC

MPU

LLVM

32,942

141

1

[]

[ "<s>", "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AArch64", "8", "\"Killing chain \"", "\" at \"", "AArch64::FMSUBSrrr", "AArch64::FMADDSrrr", "AArch64::FNMSUBSrrr", "AArch64::FNMADDSrrr", "AArch64::FMSUBDrrr", "AArch64::FMADDDrrr", "AArch64::FNMSUBDrrr", "AArch64::FNMADDDrrr", "0", "3", "AArch64::FMLAv2f32", "AArch64::FMLSv2f32", ...

AArch64PBQPRegAlloc11

apply

AArch64

CPU

LLVM

32,943

321

1

[]

[ "<s>", "bool", "arc_is_secure_call_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", ";", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "pat", ")", ";", "if", "(", "!", "decl", ")", "return", "false", ";", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...

[ "Return", "nonzero", "if", "the", "symbol", "is", "a", "secure", "function", "." ]

[ "arc", "\"secure_call\"" ]

arc

arc_is_secure_call_p

arc

MPU

GCC

32,944

52

1

[]

[ "<s>", "rtx", "i860_saveregs", "(", ")", "{", "rtx", "fn", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__builtin_saveregs\"", ")", ";", "rtx", "save", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "valreg", "=", "LIBCALL_VALUE", "(", "Pmode", ")"...

[ "Expand", "a", "library", "call", "to", "__builtin_saveregs", "." ]

[ "i860", "\"__builtin_saveregs\"", "1", "0" ]

i860

i860_saveregs

i860

CPU

GCC

32,945

90

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "if", "(", "IsLittleEndian", "&&", "Size", "==", "4",...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "Mips", "4", "Mips", "16", "2", "2", "0", "8", "1", "8", "0xff" ]

MipsMCCodeEmitter (2)2

emitInstruction

Mips

CPU

LLVM

32,946

113

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "\":\"", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]

BTFDebug30

InstLower

BPF

Virtual ISA

LLVM

32,947

311

1

[]

[ "<s>", "static", "bool", "ix86_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "mode1", "==", "mode2", ")", "return", "true", ";", "if", "(", "ix86_tieable_integer_mode_p", "(", "mode1", ")", "&&", "ix86_tieab...

[ "Return", "true", "if", "MODE1", "is", "accessible", "in", "a", "register", "that", "can", "hold", "MODE2", "without", "copying", ".", "That", "is", ",", "all", "register", "classes", "that", "can", "hold", "MODE2", "can", "also", "hold", "MODE1", "." ]

[ "i386", "64", "64", "32", "32", "16", "16", "8", "8" ]

i386

ix86_modes_tieable_p

i386

CPU

GCC

32,948

197

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...

[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]

[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]

X86ISelLowering151

SimplifyMultipleUseDemandedBitsForTargetNode

X86

CPU

LLVM

32,949

433

1

[]

[ "<s>", "void", "tilegx_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "insn_mode", "=", "GET_MODE", "(", "insn", ")", ";", "}", "</s>" ]

[ "Implement", "FINAL_PRESCAN_INSN", ".", "This", "is", "used", "to", "emit", "bundles", "." ]

[ "tilegx" ]

tilegx

tilegx_final_prescan_insn

tilegx

VLIW

GCC

32,950

16

1

[]

[ "<s>", "bool", "ARMInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", ...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]

ARMInstrInfo14

SubsumesPredicate

ARM

CPU

LLVM

32,951

165

1

[]

[ "<s>", "void", "rs6000_emit_parity", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "tmp", ";", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "TARGET_CMPB", ")", "{...

[ "Emit", "parity", "intrinsic", "on", "TARGET_POPCNTB", "targets", ".", "DST", "is", "the", "target", ",", "and", "SRC", "is", "the", "argument", "operand", "." ]

[ "powerpcspe", "3", "16", "8", "5", "32", "16", "8" ]

powerpcspe

rs6000_emit_parity

powerpcspe

CPU

GCC

32,952

412

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", ...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine34

ARMBaseTargetMachine

ARM

CPU

LLVM

32,953

63

1

[]

[ "<s>", "bool", "AMDGPUUnifyMetadata", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "const", "char", "*", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "*", "Exts", "[", "]"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUUnifyMetadata

runOnModule

AMDGPU

GPU

LLVM

32,954

97

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos PML Profile Import Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos PML Profile Import Pass\"" ]

PatmosPMLProfileImport

getPassName

Patmos

VLIW

LLVM

32,955

13

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "MMIX" ]

MMIXAsmParser

getEndLoc

MMIX

CPU

LLVM

32,956

11

1

[]

[ "<s>", "void", "MipsCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OriginalIndex", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "SplitArgsOri...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "Mips", "Mips" ]

MipsCallLowering

splitToValueTypes

Mips

CPU

LLVM

32,957

44

1

[]

[ "<s>", "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Xtensa", "Xtensa" ]

XtensaInstrInfo

analyzeBranch

Xtensa

MPU

LLVM

32,958

122

1

[]

[ "<s>", "const", "char", "*", "output_branchy_insn", "(", "enum", "rtx_code", "code", ",", "const", "char", "*", "templ", ",", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "rtx_insn", "*", "next_insn", "=", "NEXT_INSN", "(", "insn", ")"...

[ "Output", "a", "code", "sequence", "for", "INSN", "using", "TEMPL", "with", "OPERANDS", ";", "but", "before", ",", "fill", "in", "operands", "9", "as", "a", "label", "to", "the", "successor", "insn", ".", "We", "try", "to", "use", "jump", "threading", ...

[ "sh", "0", "9", "4", "252", "258", "1", "9", "9" ]

sh

output_branchy_insn

sh

CPU

GCC

32,959

233

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SPIRV" ]

SPIRVGenerateDecorations

getAnalysisUsage

SPIRV

Virtual ISA

LLVM

32,960

18

1

[]

[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TGSI", "TGSI", "ISD::InputArg", "16", "TGSI", "0", "MVT::i32", "TGSIISD::LOAD_INPUT" ]

TGSIISelLowering

LowerFormalArguments

TGSI

Virtual ISA

LLVM

32,961

259

1

[]

[ "<s>", "unsigned", "int", "AArch64InstrInfo", "::", "getTailDuplicateSize", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "return", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", "?", "6", ":", "2", ";", "}", "</s>" ]

[ "Returns", "the", "target-specific", "default", "value", "for", "tail", "duplication", "." ]

[ "AArch64", "AArch64", "6", "2" ]

AArch64InstrInfo105

getTailDuplicateSize

AArch64

CPU

LLVM

32,962

25

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "2", "&&", "Pre...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "Patmos", "Patmos", "2", "2", "0", "1", "Patmos::NoRegister", "Patmos::P0", "0", "1" ]

PatmosInstrInfo1

SubsumesPredicate

Patmos

VLIW

LLVM

32,963

115

1

[]

[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MipsDisassemblerBase", "*", "Dis", "=", "static_cast", "<", "const", "MipsDisassemblerBase", "*", ">", "(", "D", ")"...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "Mips", "Mips" ]

MipsDisassembler10

getReg

Mips

CPU

LLVM

32,964

64

1

[]

[ "<s>", "const", "MCPhysReg", "*", "Z80oldRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "switch", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "default", ":", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Z80old", "Z80old", "\"Unsupported calling convention\"", "Z80old", "Z80old" ]

Z80oldRegisterInfo

getCalleeSavedRegs

Z80old

MPU

LLVM

32,965

82

1

[]

[ "<s>", "const", "uint32_t", "*", "LoongArchRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LoongAr...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "LoongArch", "LoongArch", "LoongArch", "\"Unrecognized ABI\"", "LoongArchABI::ABI_ILP32S", "LoongArchABI::ABI_LP64S", "LoongArchABI::ABI_ILP32F", "LoongArchABI::ABI_LP64F", "LoongArchABI::ABI_ILP32D", "LoongArchABI::ABI_LP64D" ]

LoongArchRegisterInfo

getCallPreservedMask

LoongArch

CPU

LLVM

32,966

89

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "(", "hasFP", "(", "MF", ")", "&&", "!", "TRI", "->", "needsStackReal...

[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)2

canSimplifyCallFramePseudos

X86

CPU

LLVM

32,967

41

1

[]

[ "<s>", "bool", "PatmosSPClone", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", ")", ";", "SmallSet", "<", "StringRef", ",", "32", ">", "use...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Patmos", "Patmos", "\"[Single-Path] Clone functions reachable from single-path roots\\n\"", "32", "\"llvm.used\"", "16", "0", "\"sp-root\"", "\"sp-root\"", "\"Used: \"", "\"\\n\"", "0" ]

PatmosSPClone1

runOnModule

Patmos

VLIW

LLVM

32,968

260

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"MSP430 Branch Selector\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MSP430", "\"MSP430 Branch Selector\"" ]

MSP430BranchSelector

getPassName

MSP430

MPU

LLVM

32,969

13

1

[]

[ "<s>", "bool", "AMDGPUSimplifyLibCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "auto", "AA", "=", "&", "getAnalysis", "<", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDIC: process function \"", "0", "\"AMDIC: try folding \"", "\"\\n\"" ]

AMDGPULibCalls12

runOnFunction

AMDGPU

GPU

LLVM

32,970

192

1

[]

[ "<s>", "bool", "SparcFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "O...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "WDC65816" ]

WDC65816FrameLowering

hasFP

WDC65816

MPU

LLVM

32,971

50

1

[]

[ "<s>", "static", "rtx", "expand_mla_mls_lane", "(", "function_expander", "&", "e", ",", "int", "unspec", ")", "{", "e", ".", "rotate_inputs_left", "(", "0", ",", "4", ")", ";", "insn_code", "icode", "=", "code_for_aarch64_lane", "(", "unspec", ",", "e", "....

[ "Expand", "a", "call", "to", "svmla_lane", "or", "svmls_lane", "using", "floating-point", "unspec", "UNSPEC", "." ]

[ "aarch64", "0", "4", "0" ]

aarch64-sve-builtins-base

expand_mla_mls_lane

aarch64

CPU

GCC

32,972

45

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "loadStackInputValue", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "SL", ",", "int64_t", "Offset", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachin...

[ "Similar", "to", "CreateLiveInRegister", ",", "except", "value", "maybe", "loaded", "from", "a", "stack", "slot", "rather", "than", "passed", "in", "a", "register", "." ]

[ "AMDGPU", "AMDGPU", "MVT::i32", "4" ]

AMDGPUISelLowering (2)1

loadStackInputValue

AMDGPU

GPU

LLVM

32,973

118

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createMipsOptimizePICCallPass", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "re...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine23

addPreRegAlloc

Mips

CPU

LLVM

32,974

37

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "enum", "rs6000_reg_type", "from_type", ",", "to_type", ";", "bool", "altivec_p", "=", "(", "(", "fr...

[ "If", "we", "are", "copying", "between", "FP", "or", "AltiVec", "registers", "and", "anything", "else", ",", "we", "need", "a", "memory", "location", ".", "The", "exception", "is", "when", "we", "are", "targeting", "ppc64", "and", "the", "move", "to/from",...

[ "rs6000", "0" ]

rs6000

rs6000_secondary_memory_needed

rs6000

CPU

GCC

32,975

98

1

[]

[ "<s>", "unsigned", "ARMTTIImpl", "::", "getFPOpCost", "(", "Type", "*", "Ty", ")", "{", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{",...

[ "Return", "the", "expected", "cost", "of", "supporting", "the", "floating", "point", "operation", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo62

getFPOpCost

ARM

CPU

LLVM

32,976

73

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"fixupNe...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "VE", "\"fixupNeedsRelaxation() unimplemented\"" ]

VEAsmBackend1

fixupNeedsRelaxation

VE

CPU

LLVM

32,977

33

1

[]

[ "<s>", "bool", "M68kAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "M68k", "M68k" ]

M68kAsmParser

ParseDirective

M68k

MPU

LLVM

32,978

13

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranch", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "const", "MachineOperand", "*", "&", "Target", ")", "const", "{", "switch", "(", "MI", "->", "...

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "RISCV", "RISCV", "RISCV::J", "RISCV::J64", "RISCV::JAL", "RISCV::JAL64", "RISCV::JALR", "RISCV::JALR64", "0", "RISCV::CCMASK_ANY", "0", "RISCV::BEQ", "RISCV::BEQ64", "0", "RISCV::CCMASK_CMP_EQ", "0", "RISCV::BNE", "RISCV::BNE64", "0", "RISCV::CCMASK_CMP_NE", "0", "RISCV::B...

RISCVInstrInfo (2)1

isBranch

RISCV

CPU

LLVM

32,979

478

1

[]

[ "<s>", "void", "tool_cleanup", "(", "bool", ")", "{", "}", "</s>" ]

[ "Delete", "tempfiles", "." ]

[ "nvptx" ]

mkoffload2

tool_cleanup

nvptx

GPU

GCC

32,980

7

1

[]

[ "<s>", "unsigned", "X86AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";"...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "X86", "X86", "X86II::EncodingMask", "X86II::EVEX", "X86II::EncodingMask", "X86II::VEX", "X86II::ExplicitVEXPrefix" ]

X86AsmParser (2)4

checkTargetMatchPredicate

X86

CPU

LLVM

32,981

118

1

[]

[ "<s>", "bool", "mips_expand_unaligned_store", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "int", "width", ",", "int", "bitpos", ")", "{", "rtx", "left", ",", "right", ";", "if", "(", "!", "mips_get_unaligned_mem", "(", "&", "dest", ",", "widt...

[ "Try", "to", "expand", "(", "set", "(", "zero_extract", "DEST", "WIDTH", "BITPOS", ")", "SRC", ")", ".", "Return", "true", "on", "success", "." ]

[ "mips", "0" ]

mips3

mips_expand_unaligned_store

mips

CPU

GCC

32,982

138

1

[]

[ "<s>", "static", "bool", "arm_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "TREE_CODE", ...

[ "Variable", "sized", "types", "are", "passed", "by", "reference", ".", "This", "is", "a", "GCC", "extension", "to", "the", "ARM", "ABI", "." ]

[ "arm" ]

arm4

arm_pass_by_reference

arm

CPU

GCC

32,983

34

1

[]

[ "<s>", "const", "Metadata", "*", "get", "(", "ArrayRef", "<", "const", "Metadata", "*", ">", "MDs", ")", "const", "{", "assert", "(", "ID", "&&", "\"Expected non-zero ID\"", ")", ";", "assert", "(", "ID", "<=", "MDs", ".", "size", "(", ")", "&&", "\"...

[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]

[ "DirectX", "\"Expected non-zero ID\"", "\"Expected valid ID\"", "1" ]

DXILValueEnumerator

get

DirectX

Virtual ISA

LLVM

32,984

44

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", ...

[ "Debug", "information", "queries", "." ]

[ "X86", "X86" ]

X86RegisterInfo2

getFrameRegister

X86

CPU

LLVM

32,985

40

1

[]

[ "<s>", "const", "char", "*", "riscv_output_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "rtx_code", "dest_code", ",", "src_code", ";", "machine_mode", "mode", ";", "bool", "dbl_p", ";", "dest_code", "=", "GET_CODE", "(", "dest", ")", "...

[ "Return", "the", "appropriate", "instructions", "to", "move", "SRC", "into", "DEST", ".", "Assume", "that", "SRC", "is", "operand", "1", "and", "DEST", "is", "operand", "0", "." ]

[ "riscv", "8", "\"#\"", "\"fmv.x.d\\t%0,%1\"", "\"fmv.x.s\\t%0,%1\"", "1", "\"lbu\\t%0,%1\"", "2", "\"lhu\\t%0,%1\"", "4", "\"lw\\t%0,%1\"", "8", "\"ld\\t%0,%1\"", "\"li\\t%0,%1\"", "\"lui\\t%0,%h1\"", "\"la\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"lla\\t%0,%1\"", "\"mv\\t%0,%z1\"", "\...

riscv3

riscv_output_move

riscv

CPU

GCC

32,986

417

1

[]

[ "<s>", "void", "order_regs_for_local_alloc", "(", "void", ")", "{", "if", "(", "!", "leaf_function_p", "(", ")", ")", "{", "static", "const", "int", "reg_nonleaf_alloc_order", "[", "FIRST_PSEUDO_REGISTER", "]", "=", "REG_ALLOC_ORDER", ";", "static", "const", "in...

[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...

[ "xtensa", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "12", "13", "14", "15", "18", "19", "20", "21", "22", "23", "24", "25", "26", "27", "28", "29", "30", "31", "32", "33", "34", "0", "1", "16", "17", "35", "0", "16", "0", "0",...

xtensa

order_regs_for_local_alloc

xtensa

MPU

GCC

32,987

294

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "5", "AMDGPU::VReg_160RegClassID", "6", "AMDGPU::VReg_192RegClassID", "7", "AMDGPU::VReg_224RegClassID", "8", "AMDGPU::VReg_256Reg...

AMDGPUAsmParser1

getRegClass

AMDGPU

GPU

LLVM

32,988

371

1

[]

[ "<s>", "void", "sparc_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "const", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "const", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "co...

[ "Emit", "code", "to", "initialize", "TARGET", "to", "values", "for", "individual", "fields", "VALS", "." ]

[ "sparc", "0", "0", "0", "0", "0", "0", "0", "0", "4", "0", "0", "8", "0", "0", "2", "0", "0", "0", "1", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]

sparc

sparc_expand_vector_init

sparc

CPU

GCC

32,989

466

1

[]

[ "<s>", "unsigned", "int", "pure_scalable_type_info", "::", "num_zr", "(", ")", "const", "{", "unsigned", "int", "res", "=", "0", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "pieces", ".", "length", "(", ")", ";", "++", "i", ")...

[ "Return", "the", "total", "number", "of", "vector", "registers", "required", "by", "the", "PST", "." ]

[ "aarch64", "0", "0" ]

aarch64

num_zr

aarch64

CPU

GCC

32,990

47

1

[]

[ "<s>", "MCSymbol", "*", "LanaiMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "Lanai", "Lanai" ]

LanaiMCInstLower

GetBlockAddressSymbol

Lanai

CPU

LLVM

32,991

26

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "("...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "WebAssembly", "WebAssembly", "0", "0" ]

WebAssemblyISelLowering (2)1

isLegalAddressingMode

WebAssembly

Virtual ISA

LLVM

32,992

54

1

[]

[ "<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "SectionName", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "GBZ80" ]

GBZ80TargetObjectFile

getName

GBZ80

MPU

LLVM

32,993

10

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine21

addPreEmitPass2

X86

CPU

LLVM

32,994

135

1

[]

[ "<s>", "FastISel", "*", "WebAssemblyTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "const", "{", "return", "WebAssembly", "::", "createFastISel", "(", "FuncInfo", ",", "L...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::createFastISel" ]

WebAssemblyISelLowering (2)1

createFastISel

WebAssembly

Virtual ISA

LLVM

32,995

28

1

[]

[ "<s>", "rtx", "function_expander", "::", "use_contiguous_prefetch_insn", "(", "insn_code", "icode", ")", "{", "add_input_operand", "(", "icode", ",", "args", "[", "0", "]", ")", ";", "add_address_operand", "(", "get_contiguous_base", "(", "VNx16QImode", ")", ")", ...

[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "which", "prefetches", "from", "address", "operand", "1", "under", "the", "control", "of", "predicate", "operand", "0", ".", "Operands", "2", ",", "3", "and", "4", "respectively", "specify", "...

[ "aarch64", "0", "3" ]

aarch64-sve-builtins

use_contiguous_prefetch_insn

aarch64

CPU

GCC

32,996

69

1

[]

[ "<s>", "static", "int", "frv_string_begins_with", "(", "const", "char", "*", "name", ",", "const", "char", "*", "prefix", ")", "{", "const", "int", "prefix_len", "=", "strlen", "(", "prefix", ")", ";", "return", "(", "strncmp", "(", "name", ",", "prefix"...

[ "Return", "true", "if", "NAME", "(", "a", "STRING_CST", "node", ")", "begins", "with", "PREFIX", "." ]

[ "frv", "0" ]

frv

frv_string_begins_with

frv

VLIW

GCC

32,997

39

1

[]

[ "<s>", "static", "bool", "rs6000_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "from", "==",...

[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "For", "the", "RS/6000", ",", "if", "frame", "pointer", "eliminat...

[ "rs6000" ]

rs60006

rs6000_can_eliminate

rs6000

CPU

GCC

32,998

43

1

[]

[ "<s>", "unsigned", "int", "arm_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "<", "16", ")", "return", "regno", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", ...

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "arm", "16", "64", "256", "2", "104", "112" ]

arm4

arm_dbx_register_number

arm

CPU

GCC

32,999

86

1

[]