docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "floating_exact_log2", "(", "rtx", "x", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "REAL_VALUE_TYPE", "r1", ";", "int", "exp", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ";", "if", "(", "real_less", "(", "r", ",", ...	[ "If", "X", "is", "a", "floating-point", "constant", ",", "return", "the", "logarithm", "of", "X", "base", "2", ",", "or", "0", "if", "X", "is", "not", "a", "power", "of", "2", "." ]	[ "m68k", "0", "0" ]	m68k	floating_exact_log2	m68k	MPU	GCC	34,100	72	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "MOV8rm", "...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV16_rm", "X86::MOV32rm", "X86::MOV32_rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "3", "0"...	X86InstrInfo101	isReallyTriviallyReMaterializable	X86	CPU	LLVM	34,101	487	1	[]
[ "<s>", "enum", "reg_class", "mep_secondary_input_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "int", "rv", "=", "NO_REGS", ";", "fprintf", "(", "stderr", ",", "\"secondary input relo...	[ "Copying", "X", "to", "register", "in", "RCLASS", "." ]	[ "mep", "\"secondary input reload copy to %s %s from \"", "\" - requires %s\\n\"" ]	mep	mep_secondary_input_reload_class	mep	CPU	GCC	34,102	105	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering41	LowerFormalArguments	MSP430	MPU	LLVM	34,103	107	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "1", "0", "X86::SUB64ri32", "X86::SUB32ri", "1", "128", "X86::ADD64ri8", "X86::ADD32ri8", "X86::ADD64ri32", "X86::ADD32ri", "3", "1", "128", "X86::SUB64ri8", "X86::SUB32ri8", "X86::SUB64ri32", "X86::SUB32ri", "3" ]	X86RegisterInfo33	eliminateCallFramePseudoInstr	X86	CPU	LLVM	34,104	397	1	[]
[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "LCtx", "=", "&", "M", ".", "getContext", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "TGSI" ]	TGSIPreEmitImmPass	doInitialization	TGSI	Virtual ISA	LLVM	34,105	23	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]	MBlazeISelLowering	LowerCallResult	MBlaze	MPU	LLVM	34,106	170	1	[]
[ "<s>", "StackOffset", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]	HexagonFrameLowering12	getFrameIndexReference	Hexagon	DSP	LLVM	34,107	304	1	[]
[ "<s>", "static", "void", "adjust_concat", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "concat", "=", "XEXP", "(", "set", ",", "1", ")", ";", "rtx", "src0", "=", "XEXP", "(", "concat", ",", "...	[ "Given", "OP", "that", "contains", "a", "VEC_CONCAT", "operation", "of", "two", "doublewords", ",", "reverse", "the", "order", "of", "those", "inputs", "." ]	[ "powerpcspe", "1", "0", "0", "1", "1", "1", "\"Reversing inputs for concat %d\\n\"" ]	powerpcspe	adjust_concat	powerpcspe	CPU	GCC	34,108	90	1	[]
[ "<s>", "const", "MCPhysReg", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Callee saved...	HexagonRegisterInfo41	getCalleeSavedRegs	Hexagon	DSP	LLVM	34,109	110	1	[]
[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...	[ "Emit", "Set", "directives", "." ]	[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]	MipsAsmPrinter11	getCurrentABIString	Mips	CPU	LLVM	34,110	60	1	[]
[ "<s>", "bool", "RV16KPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRV16KISelDag", "(", "getRV16KTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "RV16K", "RV16K", "RV16K", "RV16K" ]	RV16KTargetMachine	addInstSelector	RV16K	Virtual ISA	LLVM	34,111	21	1	[]
[ "<s>", "static", "bool", "sh_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", ")", "{", "if", "(", "TARGET_SH5", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "return", "(", "(", "unsigned", "HOST_WIDE_...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "sh", "8", "8" ]	sh4	sh_return_in_memory	sh	CPU	GCC	34,112	84	1	[]
[ "<s>", "rtx", "avr_return_addr_rtx", "(", "int", "count", ",", "rtx", "tem", ")", "{", "rtx", "r", ";", "if", "(", "count", ")", "return", "NULL", ";", "if", "(", "AVR_3_BYTE_PC", ")", "{", "r", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\".L__stac...	[ "Return", "contents", "of", "MEM", "at", "frame", "pointer", "+", "stack", "size", "+", "1", "(", "+2", "if", "3-byte", "PC", ")", ".", "This", "is", "return", "address", "of", "function", "." ]	[ "avr", "\".L__stack_usage+2\"", "0", "\"%<builtin_return_address%> contains only 2 bytes\"", "\" of address\"", "\".L__stack_usage+1\"", "8" ]	avr4	avr_return_addr_rtx	avr	MPU	GCC	34,113	96	1	[]
[ "<s>", "const", "JVMRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "JVM", "JVM" ]	JVMInstrInfo	getRegisterInfo	JVM	Virtual ISA	LLVM	34,114	12	1	[]
[ "<s>", "static", "int", "round_frame_size", "(", "int", "size", ")", "{", "return", "(", "(", "size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "1", ")", "&", "-", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "}", "</s>" ]	[ "Round", "up", "frame", "size", "SIZE", "." ]	[ "h8300", "1" ]	h83003	round_frame_size	h8300	MPU	GCC	34,115	27	1	[]
[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis16	alias	AMDGPU	GPU	LLVM	34,116	82	1	[]
[ "<s>", "static", "bool", "ix86_in_large_data_p", "(", "tree", "exp", ")", "{", "if", "(", "ix86_cmodel", "!=", "CM_MEDIUM", "&&", "ix86_cmodel", "!=", "CM_MEDIUM_PIC", ")", "return", "false", ";", "if", "(", "exp", "==", "NULL_TREE", ")", "return", "false", ...	[ "Return", "true", "if", "this", "goes", "in", "small", "data/bss", "." ]	[ "i386", "\".ldata\"", "0", "\".lbss\"", "0", "0" ]	i386	ix86_in_large_data_p	i386	CPU	GCC	34,117	139	1	[]
[ "<s>", "tree", "ix86_valid_target_attribute_tree", "(", "tree", "fndecl", ",", "tree", "args", ",", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ",", "bool", "target_clone_attr", ")", "{", "const", "char", "*", "orig_arch_...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "i386", "0", "1", "1" ]	i386-options1	ix86_valid_target_attribute_tree	i386	CPU	GCC	34,118	398	1	[]
[ "<s>", "inline", "bool", "isKMasked", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "X86II", "::", "EVEX_K", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "any", "of", "k-masked", "opcodes", "." ]	[ "X86", "X86II::EVEX_K", "0" ]	X86BaseInfo11	isKMasked	X86	CPU	LLVM	34,119	20	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "RI5CY", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]	RISCVISelLowering	isDesirableToCommuteWithShift	RI5CY	CPU	LLVM	34,120	231	1	[]
[ "<s>", "bool", "Z80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Z80", "Z80", "0", "Z80::POP16r" ]	Z80FrameLowering	restoreCalleeSavedRegisters	Z80	MPU	LLVM	34,121	143	1	[]
[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRe...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyExceptionInfo	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	34,122	43	1	[]
[ "<s>", "bool", "Cpu0AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0AsmBackend3	writeNopData	Cpu0	CPU	LLVM	34,123	25	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "Align", "Alignment", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "Align", "(", "8", ")", ":", "...	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "PowerPC", "PPC", "PPC", "8", "4", "32", "16" ]	PPCISelLowering146	getByValTypeAlignment	PowerPC	CPU	LLVM	34,124	80	1	[]
[ "<s>", "SDNode", "*", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TL...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG103	getGlobalBaseReg	X86	CPU	LLVM	34,125	39	1	[]
[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "write_symbols", "!=", "DWARF2_DEBUG", ")", "\|\|", "format", "==", "2", ")", "ret...	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "rs6000", "0", "2", "63", "108", "109", "1", "64", "86", "101", "1124", "356", "67" ]	rs60007	rs6000_dbx_register_number	rs6000	CPU	GCC	34,126	131	1	[]
[ "<s>", "bool", "compact_sda_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "short_p", ")", "{", "rtx", "addr", ";", "int", "size", ";", "tree", "decl", "=", "NULL_TREE", ";", "int", "align", "=", "0", ";", "int", "mask", "...	[ "volatile", "cache", "option", "still", "to", "be", "handled", "." ]	[ "arc", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "0", "0", "1", "3", "0" ]	arc7	compact_sda_memory_operand	arc	MPU	GCC	34,127	241	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "const", "Instruction", "*", "I", ")", "{", ...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo22	getGatherScatterOpCost	Hexagon	DSP	LLVM	34,128	47	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUResourceUsageAnalysis	getAnalysisUsage	AMDGPU	GPU	LLVM	34,129	26	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "static", "const", "machine_mode", "sve_modes", "[", "]", "=", "{", "VNx16QImode", ",", "VNx8QImode", ",", "VNx4QImode", ",", "VNx...	[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]	[ "aarch64", "1", "2", "0", "0", "0" ]	aarch641	aarch64_autovectorize_vector_modes	aarch64	CPU	GCC	34,130	183	1	[]
[ "<s>", "static", "bool", "m32r_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "m32r_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", "\|\|", "m32r_legitimate_offset_addres_p", "(", "mode", ",", "...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "m32r" ]	m32r	m32r_legitimate_address_p	m32r	MPU	GCC	34,131	66	1	[]
[ "<s>", "static", "rtx", "arc_emit_call_tls_get_addr", "(", "rtx", "sym", ",", "int", "reloc", ",", "rtx", "eqv", ")", "{", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "call_fusage", "=", "NULL_RTX", ";", "start_sequence",...	[ "Helper", "to", "be", "used", "by", "TLS", "Global", "dynamic", "model", "." ]	[ "arc", "1" ]	arc6	arc_emit_call_tls_get_addr	arc	MPU	GCC	34,132	125	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LC3 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LC3", "\"LC3 DAG->DAG Pattern Instruction Selection\"" ]	LC3ISelDAGToDAG	getPassName	LC3	CPU	LLVM	34,133	13	1	[]
[ "<s>", "static", "bool", "nios2_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")", ";", "swi...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "nios2", "0", "0", "1", "1", "1", "0", "0", "0", "1", "1", "5", "2", "1", "5", "2", "1", "1", "2", "1", "0", "1", "3", "0", "0", "1", "2", "1" ]	nios25	nios2_rtx_costs	nios2	MPU	GCC	34,134	488	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitARMMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM" ]	ARMELFStreamer1	EmitInstruction	ARM	CPU	LLVM	34,135	31	1	[]
[ "<s>", "static", "bool", "support_relaxed_compatible_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "if", "(", "fault_first_load_p", "(", "info1", ".", "get_insn", "(", ")", "->", "rtl", "(", ")", ...	[ "Return", "true", "if", "the", "instruction", "support", "relaxed", "compatible", "check", "." ]	[ "riscv" ]	riscv-vsetvl	support_relaxed_compatible_p	riscv	CPU	GCC	34,136	150	1	[]
[ "<s>", "Cpu0Subtarget", "&", "Cpu0Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Cpu0", "Cpu0", "Cpu0" ]	Cpu0Subtarget3	initializeSubtargetDependencies	Cpu0	CPU	LLVM	34,137	25	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "HEXAGON_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HEXAGON_MC::selectHexagonCPU", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonSubtarget (2)	initializeSubtargetDependencies	Hexagon	DSP	LLVM	34,138	139	1	[]
[ "<s>", "void", "F2003fInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "F2003f", "F2003f" ]	F2003fInstPrinter	printInst	F2003f	CPU	LLVM	34,139	38	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "BPF", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]	BPFAsmParser	print	BPF	Virtual ISA	LLVM	34,140	61	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", "=", "extendRe...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "AArch64" ]	AArch64CallLowering17	assignValueToReg	AArch64	CPU	LLVM	34,141	45	1	[]
[ "<s>", "static", "rtx", "rs6000_debug_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "ret", ";", "rtx_insn", "*", "insns", ";", "start_sequence", "(", ")", ";", "ret", "=", "rs6000_legitimize_address", ...	[ "Debug", "version", "of", "rs6000_legitimize_address", "." ]	[ "rs6000", "\"\\nrs6000_legitimize_address: mode %s, old code %s, \"", "\"new code %s, modified\\n\"", "\"Original address:\\n\"", "\"oldx:\\n\"", "\"New address:\\n\"", "\"Insns added:\\n\"", "20", "\"\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n\"" ]	rs6000	rs6000_debug_legitimize_address	rs6000	CPU	GCC	34,142	180	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B3...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO" ]	SIInstrInfo110	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	34,143	64	1	[]
[ "<s>", "static", "void", "print_slot", "(", "rtx", "insn", ")", "{", "final_scan_insn", "(", "XVECEXP", "(", "insn", ",", "0", ",", "1", ")", ",", "asm_out_file", ",", "optimize", ",", "1", ",", "NULL", ")", ";", "INSN_DELETED_P", "(", "XVECEXP", "(", ...	[ "Print", "an", "instruction", "which", "would", "have", "gone", "into", "a", "delay", "slot", "after", "another", "instruction", ",", "but", "could", "n't", "because", "the", "other", "instruction", "expanded", "into", "a", "sequence", "where", "putting", "the...	[ "sh", "0", "1", "1", "0", "1", "1" ]	sh3	print_slot	sh	CPU	GCC	34,144	43	1	[]
[ "<s>", "const", "char", "", "output_parallel_movb", "(", "rtx", "", "operands", ",", "int", "length", ")", "{", "if", "(", "length", "==", "4", ")", "return", "\"mov%I1b,tr %1,%0,%2\"", ";", "if", "(", "dbr_sequence_length", "(", ")", "==", "0", ")", "...	[ "Output", "an", "unconditional", "move", "and", "branch", "insn", "." ]	[ "pa", "4", "\"mov%I1b,tr %1,%0,%2\"", "0", "1", "\"b %2\\n\\tldi %1,%0\"", "\"b %2\\n\\tcopy %1,%0\"", "1", "\"ldi %1,%0\\n\\tb %2\"", "\"copy %1,%0\\n\\tb %2\"" ]	pa3	output_parallel_movb	pa	CPU	GCC	34,145	74	1	[]
[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", ")", "return", "0", ";", "assert", "...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "AMDGPU", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName" ]	SIRegisterInfo106	getFrameIndexInstrOffset	AMDGPU	GPU	LLVM	34,146	86	1	[]
[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget (2)	enableSubRegLiveness	AMDGPU	GPU	LLVM	34,147	11	1	[]
[ "<s>", "static", "MCInstrInfo", "", "createMCInstrInfo", "(", ")", "{", "auto", "", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitWebAssemblyMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]	[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyMCTargetDesc10	createMCInstrInfo	WebAssembly	Virtual ISA	LLVM	34,148	25	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", ...	[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]	[ "X86", "X86", "X86", "0", "\"we don't handle this case!\"" ]	X86FrameLowering112	getFrameIndexReferencePreferSP	X86	CPU	LLVM	34,149	162	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Z80", "\"relaxInstruction() unimplemented\"" ]	Z80AsmBackend	relaxInstruction	Z80	MPU	LLVM	34,150	20	1	[]
[ "<s>", "static", "int", "rename_chain", "(", "tag_insn_info", "*", "insn_info", ",", "tag_map_t", "&", "tag_map", ",", "du_head_p", "head", ")", "{", "unsigned", "dest_regno", "=", "head", "->", "regno", ";", "if", "(", "head", "->", "cannot_rename", "\|\|", ...	[ "Find", "a", "suitable", "and", "available", "register", "and", "rename", "the", "chain", "of", "occurrences", "of", "the", "register", "defined", "in", "the", "def/use", "chain", "headed", "by", "HEAD", "in", "which", "INSN", "exists", ".", "CUR_TAG", ",", ...	[ "aarch64", "1", "\"\\tInsn %d: Renamed %d to %d\\n\"", "1" ]	falkor-tag-collision-avoidance	rename_chain	aarch64	CPU	GCC	34,151	124	1	[]
[ "<s>", "SDNode", "", "mprocDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "mproc", "mproc" ]	mprocISelDAGToDAG	Select	mproc	Virtual ISA	LLVM	34,152	12	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "storeOfVectorConstantIsCheap", "(", "EVT", "MemVT", ",", "unsigned", "NumElem", ",", "unsigned", "AS", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "expected", "to", "be", "cheaper", "to", "do", "a", "store", "of", "vector", "constant", "with", "the", "given", "size", "and", "type", "for", "the", "address", "space", "than", "to", "store", "the", "individual", "sca...	[ "R600" ]	AMDGPUISelLowering98	storeOfVectorConstantIsCheap	R600	GPU	LLVM	34,153	20	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "getTar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3" ]	SIISelLowering29	AdjustInstrPostInstrSelection	R600	GPU	LLVM	34,154	192	1	[]
[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Sparc", "Sparc", "8", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"" ]	SparcAsmParser11	MatchAndEmitInstruction	Sparc	CPU	LLVM	34,155	191	1	[]
[ "<s>", "bool", "MandarinTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Mandarin" ]	MandarinISelLowering	isOffsetFoldingLegal	Mandarin	CPU	LLVM	34,156	16	1	[]
[ "<s>", "MCSymbol", "", "MipsELFStreamer", "::", "emitCFILabel", "(", ")", "{", "MCSymbol", "", "Label", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", "\"cfi\"", ",", "true", ")", ";", "MCELFStreamer", "::", "emitLabel", "(", "Label", ")", ";...	[ "When", "emitting", "an", "object", "file", ",", "create", "and", "emit", "a", "real", "label", "." ]	[ "Mips", "Mips", "\"cfi\"" ]	MipsELFStreamer19	emitCFILabel	Mips	CPU	LLVM	34,157	34	1	[]
[ "<s>", "static", "bool", "riscv_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "nregs", "=", "riscv_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "riscv", "1", "1", "1" ]	riscv3	riscv_hard_regno_mode_ok	riscv	CPU	GCC	34,158	157	1	[]
[ "<s>", "const", "uint16_t", "", "Cpu0RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Cpu0", "Cpu0" ]	Cpu0RegisterInfo2	getCalleeSavedRegs	Cpu0	CPU	LLVM	34,159	18	1	[]
[ "<s>", "bool", "canMergeStoresTo", "(", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "</s>" ]	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "ARM", "32" ]	ARMISelLowering109	canMergeStoresTo	ARM	CPU	LLVM	34,160	21	1	[]
[ "<s>", "void", "push_back", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "S", ".", "count", "(", "V", ")", ")", "{", "Q", ".", "push_back", "(", "V", ")", ";", "S", ".", "insert", "(", "V", ")", ";", "}", "}", "</s>" ]	[ "Insert", "a", "node", "at", "the", "back", ";", "never", "copies", "." ]	[ "Hexagon" ]	HexagonLoopIdiomRecognition	push_back	Hexagon	DSP	LLVM	34,161	35	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement eli...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "\"TODO: implement eliminateCallFramePseudoInstr\"" ]	WebAssemblyFrameLowering23	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	34,162	26	1	[]
[ "<s>", "static", "bool", "can_use_cdx_ldstw", "(", "int", "regno", ",", "int", "basereg", ",", "int", "offset", ")", "{", "if", "(", "CDX_REG_P", "(", "regno", ")", "&&", "CDX_REG_P", "(", "basereg", ")", "&&", "(", "offset", "&", "0x3", ")", "==", "...	[ "Helper", "function", ":", "return", "true", "if", "a", "load/store", "using", "REGNO", "with", "address", "BASEREG", "and", "offset", "OFFSET", "meets", "the", "constraints", "for", "a", "2-byte", "CDX", "ldw.n", ",", "stw.n", ",", "ldwsp.n", ",", "or", "...	[ "nios2", "0x3", "0", "0", "0x40", "0", "0x80", "0x3", "0" ]	nios2	can_use_cdx_ldstw	nios2	MPU	GCC	34,163	75	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "X86", "0", "0" ]	X86CallLowering1	getStackAddress	X86	CPU	LLVM	34,164	93	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getLoadStoreImmIdx", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "2", ";", "case", "AArch64", "::", "LDPXi", ":", "case", "AArch64", "::", "LDPDi", ":", "case", ...	[ "Returns", "the", "index", "for", "the", "immediate", "for", "a", "given", "instruction", "." ]	[ "AArch64", "AArch64", "2", "AArch64::LDPXi", "AArch64::LDPDi", "AArch64::STPXi", "AArch64::STPDi", "AArch64::LDNPXi", "AArch64::LDNPDi", "AArch64::STNPXi", "AArch64::STNPDi", "AArch64::LDPQi", "AArch64::STPQi", "AArch64::LDNPQi", "AArch64::STNPQi", "AArch64::LDPWi", "AArch64::LDPSi",...	AArch64InstrInfo123	getLoadStoreImmIdx	AArch64	CPU	LLVM	34,165	487	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "AMDGPU", "SI", "MVT::i32" ]	SIISelLowering (2)	getScalarShiftAmountTy	AMDGPU	GPU	LLVM	34,166	19	1	[]
[ "<s>", "Instruction", "*", "visitInstruction", "(", "Instruction", "&", "I", ")", "{", "return", "&", "I", ";", "}", "</s>" ]	[ "Specify", "what", "to", "return", "for", "unhandled", "instructions", "." ]	[ "SPIRV" ]	SPIRVEmitIntrinsics	visitInstruction	SPIRV	Virtual ISA	LLVM	34,167	14	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]	AMDGPUTargetMachine16	addPreISel	AMDGPU	GPU	LLVM	34,168	99	1	[]
[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]	[ "P2" ]	P2MachineFunctionInfo	getMaxCallFrameSize	P2	MPU	LLVM	34,169	10	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Packetizer\"" ]	R600Packetizer (2)1	getPassName	AMDGPU	GPU	LLVM	34,170	11	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicB...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "ARM", "ARM", "1", "ARMCC::AL", "1", "ARMCC::AL" ]	ARMBaseInstrInfo (2)	isPredicated	ARM	CPU	LLVM	34,171	127	1	[]
[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0",...	[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...	[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"", "0" ]	pa4	pa_output_function_prologue	pa	CPU	GCC	34,172	136	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "lookup", "(", "const", "Value", "*", "V", ")", "const", "{", "return", "IDs", ".", "lookup", "(", "V", ")", ";", "}", "</s>" ]	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "DirectX" ]	DXILValueEnumerator	lookup	DirectX	Virtual ISA	LLVM	34,173	26	1	[]
[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]	X86AvoidStoreForwardingBlocks10	runOnMachineFunction	X86	CPU	LLVM	34,174	404	1	[]
[ "<s>", "void", "s390_sched_dependencies_evaluation", "(", "rtx_insn", "", "head", ",", "rtx_insn", "", "tail", ")", "{", "if", "(", "!", "frame_pointer_needed", "\|\|", "!", "epilogue_completed", ")", "return", ";", "while", "(", "head", "!=", "tail", "&&", ...	[ "Evaluate", "the", "insns", "between", "HEAD", "and", "TAIL", "and", "do", "back-end", "to", "install", "back-end", "specific", "dependencies", ".", "Establish", "an", "ANTI", "dependency", "between", "r11", "and", "r15", "restores", "from", "FPRs", "to", "pre...	[ "s390" ]	s390	s390_sched_dependencies_evaluation	s390	MPU	GCC	34,175	172	1	[]
[ "<s>", "static", "bool", "thumb2_index_mul_operand", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "op", ")", ")", "return", "false", ";", "val", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "val", ...	[ "Return", "true", "if", "OP", "is", "a", "valid", "index", "scaling", "factor", "for", "Thumb-2", "address", "index", "operand", ".", "i.e", ".", "1", ",", "2", ",", "4", "or", "8", "." ]	[ "arm", "1", "2", "4", "8" ]	arm	thumb2_index_mul_operand	arm	CPU	GCC	34,176	49	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTar...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine49	XCoreTargetMachine	XCore	MPU	LLVM	34,177	81	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::SPILLTOVSRRCRegClass", "PPC::GPRCRegClass", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass", "PPC::F4RCRegClass", "PPC::VSSRCRegClass" ]	PPCRegisterInfo60	getLargestLegalSuperClass	PowerPC	CPU	LLVM	34,178	165	1	[]
[ "<s>", "bool", "SIModeRegister", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI" ]	SIModeRegister1	runOnMachineFunction	AMDGPU	GPU	LLVM	34,179	131	1	[]
[ "<s>", "static", "void", "rs6000_define_or_undefine_macro", "(", "bool", "define_p", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", "\|\|", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"#%s %s\\n\"", ",", "(", "defi...	[ "Define", "or", "undefine", "a", "single", "macro", "." ]	[ "rs6000", "\"#%s %s\\n\"", "\"define\"", "\"undef\"" ]	rs6000-c	rs6000_define_or_undefine_macro	rs6000	CPU	GCC	34,180	56	1	[]
[ "<s>", "bool", "hasAndNotCompare", "(", "SDValue", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...	[ "PowerPC" ]	PPCISelLowering (2)2	hasAndNotCompare	PowerPC	CPU	LLVM	34,181	12	1	[]
[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "if", "(", "TARGET_IWMMXT", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "i...	[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]	[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"%<-g%> with %<-mn...	arm	arm_option_check_internal	arm	CPU	GCC	34,182	245	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "Subtarget...	[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86InstrInfo (2)3	isFunctionSafeToOutlineFrom	X86	CPU	LLVM	34,183	86	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Mips", "Mips", "0", "0" ]	MipsISelLowering101	ReplaceNodeResults	Mips	CPU	LLVM	34,184	72	1	[]
[ "<s>", "bool", "isTruncateFree", "(", "Type", "", "SrcTy", ",", "Type", "", "DstTy", ")", "const", "override", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "\|\|", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", "...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "NVPTX", "64", "32" ]	NVPTXISelLowering	isTruncateFree	NVPTX	GPU	LLVM	34,185	51	1	[]
[ "<s>", "void", "PPCMachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "LSDASection", "=", "getMachOSe...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "PowerPC", "PPC", "\"__TEXT\"", "\"__gcc_except_tab\"", "0" ]	PPCTargetObjectFile15	Initialize	PowerPC	CPU	LLVM	34,186	42	1	[]
[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status", ".", "value1", "!=...	[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...	[ "mn10300", "0", "0", "0", "0", "0", "0", "1" ]	mn103003	notice_update_cc	mn10300	MPU	GCC	34,187	170	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode2", "12", "ARMI...	ARMBaseRegisterInfo29	isFrameOffsetLegal	ARM	CPU	LLVM	34,188	289	1	[]
[ "<s>", "static", "bool", "extract_base_offset_in_addr", "(", "rtx", "mem", ",", "rtx", "", "base", ",", "rtx", "", "offset", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", ...	[ "If", "MEM", "is", "in", "the", "form", "of", "``", "base+offset", "''", ",", "extract", "the", "two", "parts", "of", "address", "and", "set", "to", "BASE", "and", "OFFSET", ",", "otherwise", "return", "false", "after", "clearing", "BASE", "and", "OFFSET...	[ "riscv", "0", "0", "1", "0", "1" ]	thead	extract_base_offset_in_addr	riscv	CPU	GCC	34,189	126	1	[]
[ "<s>", "bool", "DeadCodeElimination", "::", "collect", "(", ")", "{", "LiveNodes", ".", "clear", "(", ")", ";", "SetQueue", "<", "NodeId", ">", "WorkQ", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "DFG", ".", "getFunc", "(", "...	[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]	[ "Hexagon", "\"Live nodes:\\n\"", "\"\\n\"", "\"Dead instr: \"", "\"\\n\"" ]	RDFDeadCode	collect	Hexagon	DSP	LLVM	34,190	414	1	[]
[ "<s>", "inline", "machine_mode", "function_checker", "::", "ret_mode", "(", ")", "const", "{", "return", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "machine_mode", "of", "the", "corresponding", "return", "type", "." ]	[ "riscv" ]	riscv-vector-builtins	ret_mode	riscv	CPU	GCC	34,191	22	1	[]
[ "<s>", "static", "scalar_int_mode", "rs6000_abi_word_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "}", "</s>" ]	[ "The", "mode", "the", "ABI", "uses", "for", "a", "word", ".", "This", "is", "not", "the", "same", "as", "word_mode", "for", "-m32", "-mpowerpc64", ".", "This", "is", "used", "to", "implement", "various", "target", "hooks", "." ]	[ "rs6000" ]	rs6000	rs6000_abi_word_mode	rs6000	CPU	GCC	34,192	15	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "assert", "(", "TheModule", "==", "&", "M", ")", ";", "TheModule", "=", "nullptr", ";", "EHLinkRegistrationTy", "=", "nullptr", ";", "CXXEHRegistrationTy", "=", "null...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "X86" ]	X86WinEHState1	doFinalization	X86	CPU	LLVM	34,193	54	1	[]
[ "<s>", "enum", "reg_class", "aarch64_regno_regclass", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "r...	[ "Implement", "REGNO_REG_CLASS", "." ]	[ "aarch64" ]	aarch64	aarch64_regno_regclass	aarch64	CPU	GCC	34,194	100	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pairdi",...	[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]	[ "aarch64" ]	aarch645	aarch64_gen_store_pair	aarch64	CPU	GCC	34,195	63	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"", "ARM::hGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVr", "ARMCC::AL", "ARM::tPUSH", "ARMCC::AL", "ARM::tPOP", "ARMCC::AL" ]	Thumb1InstrInfo19	copyPhysReg	ARM	CPU	LLVM	34,196	212	1	[]
[ "<s>", "static", "void", "", "cygwin_gt_pch_get_address", "(", "size_t", "sz", ",", "int", "fd", ")", "{", "void", "", "base", ";", "off_t", "p", "=", "lseek", "(", "fd", ",", "0", ",", "SEEK_CUR", ")", ";", "if", "(", "p", "==", "(", "off_t", ...	[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...	[ "i386", "0", "1", "\"cannot get position in PCH file: %m\"", "1", "\"cannot extend PCH file: %m\"", "0", "1", "\"cannot set position in PCH file: %m\"" ]	host-cygwin	cygwin_gt_pch_get_address	i386	CPU	GCC	34,197	140	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonPeephole11	getAnalysisUsage	Hexagon	DSP	LLVM	34,198	17	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment17	runOnMachineFunction	X86	CPU	LLVM	34,199	317	1	[]

[ "<s>", "int", "floating_exact_log2", "(", "rtx", "x", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "REAL_VALUE_TYPE", "r1", ";", "int", "exp", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ";", "if", "(", "real_less", "(", "r", ",", ...

[ "If", "X", "is", "a", "floating-point", "constant", ",", "return", "the", "logarithm", "of", "X", "base", "2", ",", "or", "0", "if", "X", "is", "not", "a", "power", "of", "2", "." ]

[ "m68k", "0", "0" ]

m68k

floating_exact_log2

m68k

MPU

GCC

34,100

72

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "MOV8rm", "...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV16_rm", "X86::MOV32rm", "X86::MOV32_rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "3", "0"...

X86InstrInfo101

isReallyTriviallyReMaterializable

X86

CPU

LLVM

34,101

487

1

[]

[ "<s>", "enum", "reg_class", "mep_secondary_input_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "int", "rv", "=", "NO_REGS", ";", "fprintf", "(", "stderr", ",", "\"secondary input relo...

[ "Copying", "X", "to", "register", "in", "RCLASS", "." ]

[ "mep", "\"secondary input reload copy to %s %s from \"", "\" - requires %s\\n\"" ]

mep

mep_secondary_input_reload_class

mep

CPU

GCC

34,102

105

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering41

LowerFormalArguments

MSP430

MPU

LLVM

34,103

107

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "1", "0", "X86::SUB64ri32", "X86::SUB32ri", "1", "128", "X86::ADD64ri8", "X86::ADD32ri8", "X86::ADD64ri32", "X86::ADD32ri", "3", "1", "128", "X86::SUB64ri8", "X86::SUB32ri8", "X86::SUB64ri32", "X86::SUB32ri", "3" ]

X86RegisterInfo33

eliminateCallFramePseudoInstr

X86

CPU

LLVM

34,104

397

1

[]

[ "<s>", "virtual", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "LCtx", "=", "&", "M", ".", "getContext", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "TGSI" ]

TGSIPreEmitImmPass

doInitialization

TGSI

Virtual ISA

LLVM

34,105

23

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MBlaze", "MBlaze", "ISD::InputArg", "16", "MBlaze", "0", "1", "2", "0" ]

MBlazeISelLowering

LowerCallResult

MBlaze

MPU

LLVM

34,106

170

1

[]

[ "<s>", "StackOffset", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]

HexagonFrameLowering12

getFrameIndexReference

Hexagon

DSP

LLVM

34,107

304

1

[]

[ "<s>", "static", "void", "adjust_concat", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "concat", "=", "XEXP", "(", "set", ",", "1", ")", ";", "rtx", "src0", "=", "XEXP", "(", "concat", ",", "...

[ "Given", "OP", "that", "contains", "a", "VEC_CONCAT", "operation", "of", "two", "doublewords", ",", "reverse", "the", "order", "of", "those", "inputs", "." ]

[ "powerpcspe", "1", "0", "0", "1", "1", "1", "\"Reversing inputs for concat %d\\n\"" ]

powerpcspe

adjust_concat

powerpcspe

CPU

GCC

34,108

90

1

[]

[ "<s>", "const", "MCPhysReg", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Callee saved...

HexagonRegisterInfo41

getCalleeSavedRegs

Hexagon

DSP

LLVM

34,109

110

1

[]

[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...

[ "Emit", "Set", "directives", "." ]

[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]

MipsAsmPrinter11

getCurrentABIString

Mips

CPU

LLVM

34,110

60

1

[]

[ "<s>", "bool", "RV16KPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRV16KISelDag", "(", "getRV16KTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "RV16K", "RV16K", "RV16K", "RV16K" ]

RV16KTargetMachine

addInstSelector

RV16K

Virtual ISA

LLVM

34,111

21

1

[]

[ "<s>", "static", "bool", "sh_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", ")", "{", "if", "(", "TARGET_SH5", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "return", "(", "(", "unsigned", "HOST_WIDE_...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "sh", "8", "8" ]

sh4

sh_return_in_memory

sh

CPU

GCC

34,112

84

1

[]

[ "<s>", "rtx", "avr_return_addr_rtx", "(", "int", "count", ",", "rtx", "tem", ")", "{", "rtx", "r", ";", "if", "(", "count", ")", "return", "NULL", ";", "if", "(", "AVR_3_BYTE_PC", ")", "{", "r", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\".L__stac...

[ "Return", "contents", "of", "MEM", "at", "frame", "pointer", "+", "stack", "size", "+", "1", "(", "+2", "if", "3-byte", "PC", ")", ".", "This", "is", "return", "address", "of", "function", "." ]

[ "avr", "\".L__stack_usage+2\"", "0", "\"%<builtin_return_address%> contains only 2 bytes\"", "\" of address\"", "\".L__stack_usage+1\"", "8" ]

avr4

avr_return_addr_rtx

avr

MPU

GCC

34,113

96

1

[]

[ "<s>", "const", "JVMRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "JVM", "JVM" ]

JVMInstrInfo

getRegisterInfo

JVM

Virtual ISA

LLVM

34,114

12

1

[]

[ "<s>", "static", "int", "round_frame_size", "(", "int", "size", ")", "{", "return", "(", "(", "size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "1", ")", "&", "-", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "}", "</s>" ]

[ "Round", "up", "frame", "size", "SIZE", "." ]

[ "h8300", "1" ]

h83003

round_frame_size

h8300

MPU

GCC

34,115

27

1

[]

[ "<s>", "AliasResult", "AMDGPUAAResult", "::", "alias", "(", "const", "MemoryLocation", "&", "LocA", ",", "const", "MemoryLocation", "&", "LocB", ",", "AAQueryInfo", "&", "AAQI", ")", "{", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis16

alias

AMDGPU

GPU

LLVM

34,116

82

1

[]

[ "<s>", "static", "bool", "ix86_in_large_data_p", "(", "tree", "exp", ")", "{", "if", "(", "ix86_cmodel", "!=", "CM_MEDIUM", "&&", "ix86_cmodel", "!=", "CM_MEDIUM_PIC", ")", "return", "false", ";", "if", "(", "exp", "==", "NULL_TREE", ")", "return", "false", ...

[ "Return", "true", "if", "this", "goes", "in", "small", "data/bss", "." ]

[ "i386", "\".ldata\"", "0", "\".lbss\"", "0", "0" ]

i386

ix86_in_large_data_p

i386

CPU

GCC

34,117

139

1

[]

[ "<s>", "tree", "ix86_valid_target_attribute_tree", "(", "tree", "fndecl", ",", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ",", "bool", "target_clone_attr", ")", "{", "const", "char", "*", "orig_arch_...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "i386", "0", "1", "1" ]

i386-options1

ix86_valid_target_attribute_tree

i386

CPU

GCC

34,118

398

1

[]

[ "<s>", "inline", "bool", "isKMasked", "(", "uint64_t", "TSFlags", ")", "{", "return", "(", "TSFlags", "&", "X86II", "::", "EVEX_K", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "any", "of", "k-masked", "opcodes", "." ]

[ "X86", "X86II::EVEX_K", "0" ]

X86BaseInfo11

isKMasked

X86

CPU

LLVM

34,119

20

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "RI5CY", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]

RISCVISelLowering

isDesirableToCommuteWithShift

RI5CY

CPU

LLVM

34,120

231

1

[]

[ "<s>", "bool", "Z80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Z80", "Z80", "0", "Z80::POP16r" ]

Z80FrameLowering

restoreCalleeSavedRegisters

Z80

MPU

LLVM

34,121

143

1

[]

[ "<s>", "void", "WebAssemblyExceptionInfo", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRe...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyExceptionInfo

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

34,122

43

1

[]

[ "<s>", "bool", "Cpu0AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0AsmBackend3

writeNopData

Cpu0

CPU

LLVM

34,123

25

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "Align", "Alignment", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "Align", "(", "8", ")", ":", "...

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "PowerPC", "PPC", "PPC", "8", "4", "32", "16" ]

PPCISelLowering146

getByValTypeAlignment

PowerPC

CPU

LLVM

34,124

80

1

[]

[ "<s>", "SDNode", "*", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TL...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG103

getGlobalBaseReg

X86

CPU

LLVM

34,125

39

1

[]

[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "write_symbols", "!=", "DWARF2_DEBUG", ")", "||", "format", "==", "2", ")", "ret...

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "rs6000", "0", "2", "63", "108", "109", "1", "64", "86", "101", "1124", "356", "67" ]

rs60007

rs6000_dbx_register_number

rs6000

CPU

GCC

34,126

131

1

[]

[ "<s>", "bool", "compact_sda_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "short_p", ")", "{", "rtx", "addr", ";", "int", "size", ";", "tree", "decl", "=", "NULL_TREE", ";", "int", "align", "=", "0", ";", "int", "mask", "...

[ "volatile", "cache", "option", "still", "to", "be", "handled", "." ]

[ "arc", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "0", "0", "1", "3", "0" ]

arc7

compact_sda_memory_operand

arc

MPU

GCC

34,127

241

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ",", "const", "Instruction", "*", "I", ")", "{", ...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo22

getGatherScatterOpCost

Hexagon

DSP

LLVM

34,128

47

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUResourceUsageAnalysis

getAnalysisUsage

AMDGPU

GPU

LLVM

34,129

26

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "static", "const", "machine_mode", "sve_modes", "[", "]", "=", "{", "VNx16QImode", ",", "VNx8QImode", ",", "VNx4QImode", ",", "VNx...

[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]

[ "aarch64", "1", "2", "0", "0", "0" ]

aarch641

aarch64_autovectorize_vector_modes

aarch64

CPU

GCC

34,130

183

1

[]

[ "<s>", "static", "bool", "m32r_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "m32r_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", "||", "m32r_legitimate_offset_addres_p", "(", "mode", ",", "...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "m32r" ]

m32r

m32r_legitimate_address_p

m32r

MPU

GCC

34,131

66

1

[]

[ "<s>", "static", "rtx", "arc_emit_call_tls_get_addr", "(", "rtx", "sym", ",", "int", "reloc", ",", "rtx", "eqv", ")", "{", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "rtx", "call_fusage", "=", "NULL_RTX", ";", "start_sequence",...

[ "Helper", "to", "be", "used", "by", "TLS", "Global", "dynamic", "model", "." ]

[ "arc", "1" ]

arc6

arc_emit_call_tls_get_addr

arc

MPU

GCC

34,132

125

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LC3 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LC3", "\"LC3 DAG->DAG Pattern Instruction Selection\"" ]

LC3ISelDAGToDAG

getPassName

LC3

CPU

LLVM

34,133

13

1

[]

[ "<s>", "static", "bool", "nios2_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")", ";", "swi...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "nios2", "0", "0", "1", "1", "1", "0", "0", "0", "1", "1", "5", "2", "1", "5", "2", "1", "1", "2", "1", "0", "1", "3", "0", "0", "1", "2", "1" ]

nios25

nios2_rtx_costs

nios2

MPU

GCC

34,134

488

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "IsThumb", ")", "EmitThumbMappingSymbol", "(", ")", ";", "else", "EmitARMMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM" ]

ARMELFStreamer1

EmitInstruction

ARM

CPU

LLVM

34,135

31

1

[]

[ "<s>", "static", "bool", "support_relaxed_compatible_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "if", "(", "fault_first_load_p", "(", "info1", ".", "get_insn", "(", ")", "->", "rtl", "(", ")", ...

[ "Return", "true", "if", "the", "instruction", "support", "relaxed", "compatible", "check", "." ]

[ "riscv" ]

riscv-vsetvl

support_relaxed_compatible_p

riscv

CPU

GCC

34,136

150

1

[]

[ "<s>", "Cpu0Subtarget", "&", "Cpu0Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "initSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Cpu0", "Cpu0", "Cpu0" ]

Cpu0Subtarget3

initializeSubtargetDependencies

Cpu0

CPU

LLVM

34,137

25

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "HEXAGON_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HEXAGON_MC::selectHexagonCPU", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonSubtarget (2)

initializeSubtargetDependencies

Hexagon

DSP

LLVM

34,138

139

1

[]

[ "<s>", "void", "F2003fInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "F2003f", "F2003f" ]

F2003fInstPrinter

printInst

F2003f

CPU

LLVM

34,139

38

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Register", ":", "OS", "<<", "\"<register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "BPF", "\"<register x\"", "\">\"", "\"'\"", "\"'\"" ]

BPFAsmParser

print

BPF

Virtual ISA

LLVM

34,140

61

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "Register", "ExtReg", "=", "extendRe...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "AArch64" ]

AArch64CallLowering17

assignValueToReg

AArch64

CPU

LLVM

34,141

45

1

[]

[ "<s>", "static", "rtx", "rs6000_debug_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "ret", ";", "rtx_insn", "*", "insns", ";", "start_sequence", "(", ")", ";", "ret", "=", "rs6000_legitimize_address", ...

[ "Debug", "version", "of", "rs6000_legitimize_address", "." ]

[ "rs6000", "\"\\nrs6000_legitimize_address: mode %s, old code %s, \"", "\"new code %s, modified\\n\"", "\"Original address:\\n\"", "\"oldx:\\n\"", "\"New address:\\n\"", "\"Insns added:\\n\"", "20", "\"\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n\"" ]

rs6000

rs6000_debug_legitimize_address

rs6000

CPU

GCC

34,142

180

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B3...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64", "AMDGPU::V_MOV_B64_PSEUDO" ]

SIInstrInfo110

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

34,143

64

1

[]

[ "<s>", "static", "void", "print_slot", "(", "rtx", "insn", ")", "{", "final_scan_insn", "(", "XVECEXP", "(", "insn", ",", "0", ",", "1", ")", ",", "asm_out_file", ",", "optimize", ",", "1", ",", "NULL", ")", ";", "INSN_DELETED_P", "(", "XVECEXP", "(", ...

[ "Print", "an", "instruction", "which", "would", "have", "gone", "into", "a", "delay", "slot", "after", "another", "instruction", ",", "but", "could", "n't", "because", "the", "other", "instruction", "expanded", "into", "a", "sequence", "where", "putting", "the...

[ "sh", "0", "1", "1", "0", "1", "1" ]

sh3

print_slot

sh

CPU

GCC

34,144

43

1

[]

[ "<s>", "const", "char", "*", "output_parallel_movb", "(", "rtx", "*", "operands", ",", "int", "length", ")", "{", "if", "(", "length", "==", "4", ")", "return", "\"mov%I1b,tr %1,%0,%2\"", ";", "if", "(", "dbr_sequence_length", "(", ")", "==", "0", ")", "...

[ "Output", "an", "unconditional", "move", "and", "branch", "insn", "." ]

[ "pa", "4", "\"mov%I1b,tr %1,%0,%2\"", "0", "1", "\"b %2\\n\\tldi %1,%0\"", "\"b %2\\n\\tcopy %1,%0\"", "1", "\"ldi %1,%0\\n\\tb %2\"", "\"copy %1,%0\\n\\tb %2\"" ]

pa3

output_parallel_movb

pa

CPU

GCC

34,145

74

1

[]

[ "<s>", "int64_t", "SIRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "0", ";", "assert", "...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "AMDGPU", "SI", "SI", "0", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "\"Should never see frame index on non-address operand\"", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName" ]

SIRegisterInfo106

getFrameIndexInstrOffset

AMDGPU

GPU

LLVM

34,146

86

1

[]

[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget (2)

enableSubRegLiveness

AMDGPU

GPU

LLVM

34,147

11

1

[]

[ "<s>", "static", "MCInstrInfo", "*", "createMCInstrInfo", "(", ")", "{", "auto", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitWebAssemblyMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]

[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyMCTargetDesc10

createMCInstrInfo

WebAssembly

Virtual ISA

LLVM

34,148

25

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", ...

[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]

[ "X86", "X86", "X86", "0", "\"we don't handle this case!\"" ]

X86FrameLowering112

getFrameIndexReferencePreferSP

X86

CPU

LLVM

34,149

162

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Z80", "\"relaxInstruction() unimplemented\"" ]

Z80AsmBackend

relaxInstruction

Z80

MPU

LLVM

34,150

20

1

[]

[ "<s>", "static", "int", "rename_chain", "(", "tag_insn_info", "*", "insn_info", ",", "tag_map_t", "&", "tag_map", ",", "du_head_p", "head", ")", "{", "unsigned", "dest_regno", "=", "head", "->", "regno", ";", "if", "(", "head", "->", "cannot_rename", "||", ...

[ "Find", "a", "suitable", "and", "available", "register", "and", "rename", "the", "chain", "of", "occurrences", "of", "the", "register", "defined", "in", "the", "def/use", "chain", "headed", "by", "HEAD", "in", "which", "INSN", "exists", ".", "CUR_TAG", ",", ...

[ "aarch64", "1", "\"\\tInsn %d: Renamed %d to %d\\n\"", "1" ]

falkor-tag-collision-avoidance

rename_chain

aarch64

CPU

GCC

34,151

124

1

[]

[ "<s>", "SDNode", "*", "mprocDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "mproc", "mproc" ]

mprocISelDAGToDAG

Select

mproc

Virtual ISA

LLVM

34,152

12

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "storeOfVectorConstantIsCheap", "(", "EVT", "MemVT", ",", "unsigned", "NumElem", ",", "unsigned", "AS", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "expected", "to", "be", "cheaper", "to", "do", "a", "store", "of", "vector", "constant", "with", "the", "given", "size", "and", "type", "for", "the", "address", "space", "than", "to", "store", "the", "individual", "sca...

[ "R600" ]

AMDGPUISelLowering98

storeOfVectorConstantIsCheap

R600

GPU

LLVM

34,153

20

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3" ]

SIISelLowering29

AdjustInstrPostInstrSelection

R600

GPU

LLVM

34,154

192

1

[]

[ "<s>", "bool", "SparcAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Sparc", "Sparc", "8", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Sparc", "\"invalid operand for instruction\"", "\"invalid instruction mnemonic\"" ]

SparcAsmParser11

MatchAndEmitInstruction

Sparc

CPU

LLVM

34,155

191

1

[]

[ "<s>", "bool", "MandarinTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Mandarin" ]

MandarinISelLowering

isOffsetFoldingLegal

Mandarin

CPU

LLVM

34,156

16

1

[]

[ "<s>", "MCSymbol", "*", "MipsELFStreamer", "::", "emitCFILabel", "(", ")", "{", "MCSymbol", "*", "Label", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", "\"cfi\"", ",", "true", ")", ";", "MCELFStreamer", "::", "emitLabel", "(", "Label", ")", ";...

[ "When", "emitting", "an", "object", "file", ",", "create", "and", "emit", "a", "real", "label", "." ]

[ "Mips", "Mips", "\"cfi\"" ]

MipsELFStreamer19

emitCFILabel

Mips

CPU

LLVM

34,157

34

1

[]

[ "<s>", "static", "bool", "riscv_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "nregs", "=", "riscv_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";", "if", "(", "GP_REG_P", "(", "regno", ...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "riscv", "1", "1", "1" ]

riscv3

riscv_hard_regno_mode_ok

riscv

CPU

GCC

34,158

157

1

[]

[ "<s>", "const", "uint16_t", "*", "Cpu0RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Cpu0", "Cpu0" ]

Cpu0RegisterInfo2

getCalleeSavedRegs

Cpu0

CPU

LLVM

34,159

18

1

[]

[ "<s>", "bool", "canMergeStoresTo", "(", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "</s>" ]

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "ARM", "32" ]

ARMISelLowering109

canMergeStoresTo

ARM

CPU

LLVM

34,160

21

1

[]

[ "<s>", "void", "push_back", "(", "Value", "*", "V", ")", "{", "if", "(", "!", "S", ".", "count", "(", "V", ")", ")", "{", "Q", ".", "push_back", "(", "V", ")", ";", "S", ".", "insert", "(", "V", ")", ";", "}", "}", "</s>" ]

[ "Insert", "a", "node", "at", "the", "back", ";", "never", "copies", "." ]

[ "Hexagon" ]

HexagonLoopIdiomRecognition

push_back

Hexagon

DSP

LLVM

34,161

35

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement eli...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "\"TODO: implement eliminateCallFramePseudoInstr\"" ]

WebAssemblyFrameLowering23

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

34,162

26

1

[]

[ "<s>", "static", "bool", "can_use_cdx_ldstw", "(", "int", "regno", ",", "int", "basereg", ",", "int", "offset", ")", "{", "if", "(", "CDX_REG_P", "(", "regno", ")", "&&", "CDX_REG_P", "(", "basereg", ")", "&&", "(", "offset", "&", "0x3", ")", "==", "...

[ "Helper", "function", ":", "return", "true", "if", "a", "load/store", "using", "REGNO", "with", "address", "BASEREG", "and", "offset", "OFFSET", "meets", "the", "constraints", "for", "a", "2-byte", "CDX", "ldw.n", ",", "stw.n", ",", "ldwsp.n", ",", "or", "...

[ "nios2", "0x3", "0", "0", "0x40", "0", "0x80", "0x3", "0" ]

nios2

can_use_cdx_ldstw

nios2

MPU

GCC

34,163

75

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "X86", "0", "0" ]

X86CallLowering1

getStackAddress

X86

CPU

LLVM

34,164

93

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getLoadStoreImmIdx", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "2", ";", "case", "AArch64", "::", "LDPXi", ":", "case", "AArch64", "::", "LDPDi", ":", "case", ...

[ "Returns", "the", "index", "for", "the", "immediate", "for", "a", "given", "instruction", "." ]

[ "AArch64", "AArch64", "2", "AArch64::LDPXi", "AArch64::LDPDi", "AArch64::STPXi", "AArch64::STPDi", "AArch64::LDNPXi", "AArch64::LDNPDi", "AArch64::STNPXi", "AArch64::STNPDi", "AArch64::LDPQi", "AArch64::STPQi", "AArch64::LDNPQi", "AArch64::STNPQi", "AArch64::LDPWi", "AArch64::LDPSi",...

AArch64InstrInfo123

getLoadStoreImmIdx

AArch64

CPU

LLVM

34,165

487

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "AMDGPU", "SI", "MVT::i32" ]

SIISelLowering (2)

getScalarShiftAmountTy

AMDGPU

GPU

LLVM

34,166

19

1

[]

[ "<s>", "Instruction", "*", "visitInstruction", "(", "Instruction", "&", "I", ")", "{", "return", "&", "I", ";", "}", "</s>" ]

[ "Specify", "what", "to", "return", "for", "unhandled", "instructions", "." ]

[ "SPIRV" ]

SPIRVEmitIntrinsics

visitInstruction

SPIRV

Virtual ISA

LLVM

34,167

14

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "createAMDGPUAtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI" ]

AMDGPUTargetMachine16

addPreISel

AMDGPU

GPU

LLVM

34,168

99

1

[]

[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]

[ "P2" ]

P2MachineFunctionInfo

getMaxCallFrameSize

P2

MPU

LLVM

34,169

10

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Packetizer\"" ]

R600Packetizer (2)1

getPassName

AMDGPU

GPU

LLVM

34,170

11

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicB...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "ARM", "ARM", "1", "ARMCC::AL", "1", "ARMCC::AL" ]

ARMBaseInstrInfo (2)

isPredicated

ARM

CPU

LLVM

34,171

127

1

[]

[ "<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0",...

[ "On", "HP-PA", ",", "move-double", "insns", "between", "fpu", "and", "cpu", "need", "an", "8-byte", "block", "of", "memory", ".", "If", "any", "fpu", "reg", "is", "used", "in", "the", "function", ",", "we", "allocate", "such", "a", "block", "here", ","...

[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"", "0" ]

pa4

pa_output_function_prologue

pa

CPU

GCC

34,172

136

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "lookup", "(", "const", "Value", "*", "V", ")", "const", "{", "return", "IDs", ".", "lookup", "(", "V", ")", ";", "}", "</s>" ]

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "DirectX" ]

DXILValueEnumerator

lookup

DirectX

Virtual ISA

LLVM

34,173

26

1

[]

[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]

X86AvoidStoreForwardingBlocks10

runOnMachineFunction

X86

CPU

LLVM

34,174

404

1

[]

[ "<s>", "void", "s390_sched_dependencies_evaluation", "(", "rtx_insn", "*", "head", ",", "rtx_insn", "*", "tail", ")", "{", "if", "(", "!", "frame_pointer_needed", "||", "!", "epilogue_completed", ")", "return", ";", "while", "(", "head", "!=", "tail", "&&", ...

[ "Evaluate", "the", "insns", "between", "HEAD", "and", "TAIL", "and", "do", "back-end", "to", "install", "back-end", "specific", "dependencies", ".", "Establish", "an", "ANTI", "dependency", "between", "r11", "and", "r15", "restores", "from", "FPRs", "to", "pre...

[ "s390" ]

s390

s390_sched_dependencies_evaluation

s390

MPU

GCC

34,175

172

1

[]

[ "<s>", "static", "bool", "thumb2_index_mul_operand", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "op", ")", ")", "return", "false", ";", "val", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "val", ...

[ "Return", "true", "if", "OP", "is", "a", "valid", "index", "scaling", "factor", "for", "Thumb-2", "address", "index", "operand", ".", "i.e", ".", "1", ",", "2", ",", "4", "or", "8", "." ]

[ "arm", "1", "2", "4", "8" ]

arm

thumb2_index_mul_operand

arm

CPU

GCC

34,176

49

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTar...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine49

XCoreTargetMachine

XCore

MPU

LLVM

34,177

81

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::SPILLTOVSRRCRegClass", "PPC::GPRCRegClass", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass", "PPC::F4RCRegClass", "PPC::VSSRCRegClass" ]

PPCRegisterInfo60

getLargestLegalSuperClass

PowerPC

CPU

LLVM

34,178

165

1

[]

[ "<s>", "bool", "SIModeRegister", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI" ]

SIModeRegister1

runOnMachineFunction

AMDGPU

GPU

LLVM

34,179

131

1

[]

[ "<s>", "static", "void", "rs6000_define_or_undefine_macro", "(", "bool", "define_p", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", "||", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"#%s %s\\n\"", ",", "(", "defi...

[ "Define", "or", "undefine", "a", "single", "macro", "." ]

[ "rs6000", "\"#%s %s\\n\"", "\"define\"", "\"undef\"" ]

rs6000-c

rs6000_define_or_undefine_macro

rs6000

CPU

GCC

34,180

56

1

[]

[ "<s>", "bool", "hasAndNotCompare", "(", "SDValue", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...

[ "PowerPC" ]

PPCISelLowering (2)2

hasAndNotCompare

PowerPC

CPU

LLVM

34,181

12

1

[]

[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "if", "(", "TARGET_IWMMXT", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "i...

[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]

[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"%<-g%> with %<-mn...

arm

arm_option_check_internal

arm

CPU

GCC

34,182

245

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "Subtarget...

[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86InstrInfo (2)3

isFunctionSafeToOutlineFrom

X86

CPU

LLVM

34,183

86

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Mips", "Mips", "0", "0" ]

MipsISelLowering101

ReplaceNodeResults

Mips

CPU

LLVM

34,184

72

1

[]

[ "<s>", "bool", "isTruncateFree", "(", "Type", "*", "SrcTy", ",", "Type", "*", "DstTy", ")", "const", "override", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "||", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", "...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "NVPTX", "64", "32" ]

NVPTXISelLowering

isTruncateFree

NVPTX

GPU

LLVM

34,185

51

1

[]

[ "<s>", "void", "PPCMachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "LSDASection", "=", "getMachOSe...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "PowerPC", "PPC", "\"__TEXT\"", "\"__gcc_except_tab\"", "0" ]

PPCTargetObjectFile15

Initialize

PowerPC

CPU

LLVM

34,186

42

1

[]

[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status", ".", "value1", "!=...

[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...

[ "mn10300", "0", "0", "0", "0", "0", "0", "1" ]

mn103003

notice_update_cc

mn10300

MPU

GCC

34,187

170

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "TargetInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode2", "12", "ARMI...

ARMBaseRegisterInfo29

isFrameOffsetLegal

ARM

CPU

LLVM

34,188

289

1

[]

[ "<s>", "static", "bool", "extract_base_offset_in_addr", "(", "rtx", "mem", ",", "rtx", "*", "base", ",", "rtx", "*", "offset", ")", "{", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", ...

[ "If", "MEM", "is", "in", "the", "form", "of", "``", "base+offset", "''", ",", "extract", "the", "two", "parts", "of", "address", "and", "set", "to", "BASE", "and", "OFFSET", ",", "otherwise", "return", "false", "after", "clearing", "BASE", "and", "OFFSET...

[ "riscv", "0", "0", "1", "0", "1" ]

thead

extract_base_offset_in_addr

riscv

CPU

GCC

34,189

126

1

[]

[ "<s>", "bool", "DeadCodeElimination", "::", "collect", "(", ")", "{", "LiveNodes", ".", "clear", "(", ")", ";", "SetQueue", "<", "NodeId", ">", "WorkQ", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "DFG", ".", "getFunc", "(", "...

[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]

[ "Hexagon", "\"Live nodes:\\n\"", "\"\\n\"", "\"Dead instr: \"", "\"\\n\"" ]

RDFDeadCode

collect

Hexagon

DSP

LLVM

34,190

414

1

[]

[ "<s>", "inline", "machine_mode", "function_checker", "::", "ret_mode", "(", ")", "const", "{", "return", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "machine_mode", "of", "the", "corresponding", "return", "type", "." ]

[ "riscv" ]

riscv-vector-builtins

ret_mode

riscv

CPU

GCC

34,191

22

1

[]

[ "<s>", "static", "scalar_int_mode", "rs6000_abi_word_mode", "(", "void", ")", "{", "return", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "}", "</s>" ]

[ "The", "mode", "the", "ABI", "uses", "for", "a", "word", ".", "This", "is", "not", "the", "same", "as", "word_mode", "for", "-m32", "-mpowerpc64", ".", "This", "is", "used", "to", "implement", "various", "target", "hooks", "." ]

[ "rs6000" ]

rs6000

rs6000_abi_word_mode

rs6000

CPU

GCC

34,192

15

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "assert", "(", "TheModule", "==", "&", "M", ")", ";", "TheModule", "=", "nullptr", ";", "EHLinkRegistrationTy", "=", "nullptr", ";", "CXXEHRegistrationTy", "=", "null...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "X86" ]

X86WinEHState1

doFinalization

X86

CPU

LLVM

34,193

54

1

[]

[ "<s>", "enum", "reg_class", "aarch64_regno_regclass", "(", "unsigned", "regno", ")", "{", "if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "r...

[ "Implement", "REGNO_REG_CLASS", "." ]

[ "aarch64" ]

aarch64

aarch64_regno_regclass

aarch64

CPU

GCC

34,194

100

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pairdi",...

[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]

[ "aarch64" ]

aarch645

aarch64_gen_store_pair

aarch64

CPU

GCC

34,195

63

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"", "ARM::hGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVr", "ARMCC::AL", "ARM::tPUSH", "ARMCC::AL", "ARM::tPOP", "ARMCC::AL" ]

Thumb1InstrInfo19

copyPhysReg

ARM

CPU

LLVM

34,196

212

1

[]

[ "<s>", "static", "void", "*", "cygwin_gt_pch_get_address", "(", "size_t", "sz", ",", "int", "fd", ")", "{", "void", "*", "base", ";", "off_t", "p", "=", "lseek", "(", "fd", ",", "0", ",", "SEEK_CUR", ")", ";", "if", "(", "p", "==", "(", "off_t", ...

[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...

[ "i386", "0", "1", "\"cannot get position in PCH file: %m\"", "1", "\"cannot extend PCH file: %m\"", "0", "1", "\"cannot set position in PCH file: %m\"" ]

host-cygwin

cygwin_gt_pch_get_address

i386

CPU

GCC

34,197

140

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonPeephole11

getAnalysisUsage

Hexagon

DSP

LLVM

34,198

17

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment17

runOnMachineFunction

X86

CPU

LLVM

34,199

317

1

[]