docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "MetadataStreamerV4", "::", "begin", "(", "const", "Module", "&", "Mod", ",", "const", "IsaInfo", "::", "AMDGPUTargetID", "&", "TargetID", ")", "{", "emitVersion", "(", ")", ";", "emitTargetID", "(", "TargetID", ")", ";", "emitPrintf", "(", ...	[ "Recipe", "iterator", "methods", "." ]	[ "AMDGPU", "AMDGPU", "\"amdhsa.kernels\"" ]	AMDGPUHSAMetadataStreamer	begin	AMDGPU	GPU	LLVM	34,200	44	1	[]
[ "<s>", "static", "int", "arm_sched_reorder", "(", "FILE", "", "file", ",", "int", "verbose", ",", "rtx_insn", "", "", "ready", ",", "int", "", "n_readyp", ",", "int", "clock", ")", "{", "switch", "(", "arm_tune", ")", "{", "case", "cortexa7", ":", ...	[ "Implement", "TARGET_SCHED_REORDER", "." ]	[ "arm" ]	arm4	arm_sched_reorder	arm	CPU	GCC	34,201	58	1	[]
[ "<s>", "char", "", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", ...	[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...	[ "rs6000", "64", "0", "8", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"un\"", "\"nu\"", "\"nl\"", "\"ng\"", "\"\"", "0", "2", "100", "48", "20", "0", "\"+\"", "\"-\"", "\"b%slr%s \"", "\"b%s%s \"", "0", "\"%s\"", "\",$+8\\n\\tb %s\"", "\",%s\...	rs60004	output_cbranch	rs6000	CPU	GCC	34,202	508	1	[]
[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::TTMP_32RegClassID", "2", "AMDGPU::TTMP...	AMDGPUAsmParser10	getRegClass	AMDGPU	GPU	LLVM	34,203	190	1	[]
[ "<s>", "std", "::", "string", "BTFTypeStruct", "::", "getName", "(", ")", "{", "return", "std", "::", "string", "(", "STy", "->", "getName", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "BPF" ]	BTFDebug1	getName	BPF	Virtual ISA	LLVM	34,204	22	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...	[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]	[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "0.0", "ISD::SETEQ", "ISD::FMUL", "ISD::VSELECT", "ISD::SELECT", "0" ]	AArch64ISelLowering (2)3	getSqrtEstimate	AArch64	CPU	LLVM	34,205	304	1	[]
[ "<s>", "bool", "DLXInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	reverseBranchCondition	DLX	CPU	LLVM	34,206	18	1	[]
[ "<s>", "static", "rtx", "gen_compare_reg_1", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_C...	[ "Emit", "the", "compare", "insn", "and", "return", "the", "CC", "reg", "for", "a", "CODE", "comparison", "with", "operands", "X", "and", "Y", "." ]	[ "sparc", "0", "4", "2", "0", "4", "0", "1", "4", "0", "1", "1", "3" ]	sparc	gen_compare_reg_1	sparc	CPU	GCC	34,207	232	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "ARM64" ]	ARM64AsmParser1	isImm	ARM64	CPU	LLVM	34,208	13	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "c...	[ "Special", "case", "of", "eliminateFrameIndex", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S512_RESTORE", "AMDGPU::SI_SPILL_S256_RESTORE", "AMDG...	SIRegisterInfo110	eliminateSGPRToVGPRSpillFrameIndex	AMDGPU	GPU	LLVM	34,209	131	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "static", "const", "uint32_t", "Nopcode", "=", "0x7f000000", ",", "ParseIn", "=", "0x00004000", ",", "ParseEnd", "=", "0x0000c000", ";", "w...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Hexagon", "0x7f000000", "0x00004000", "0x0000c000", "\"Alignment not a multiple of the instruction size:\"", "\"/\"", "\"\\n\"", "support::endian" ]	HexagonAsmBackend15	writeNopData	Hexagon	DSP	LLVM	34,210	111	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "!", "Subtarget", ".", "isCortexA53", "(", ")", ")", "return", "MI", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::BICWrr", "AA...	AArch64InstrInfo100	isAsCheapAsAMove	AArch64	CPU	LLVM	34,211	188	1	[]
[ "<s>", "rtx", "arc_regno_use_in", "(", "unsigned", "int", "regno", ",", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "rtx", "tem", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "refers_to_regno_p", "(", "regno"...	[ "Searches", "X", "for", "any", "reference", "to", "REGNO", ",", "returning", "the", "rtx", "of", "the", "reference", "found", "if", "any", ".", "Otherwise", ",", "returns", "NULL_RTX", "." ]	[ "arc", "1", "0", "1", "0" ]	arc	arc_regno_use_in	arc	MPU	GCC	34,212	163	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Hazard Schedule\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Hazard Schedule\"" ]	MipsHazardSchedule	getPassName	Mips	CPU	LLVM	34,213	11	1	[]
[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...	[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...	[ "nios2", "0" ]	nios22	nios2_expand_builtin	nios2	MPU	GCC	34,214	184	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM Assembly Printer\"" ]	ARMAsmPrinter100	getPassName	ARM	CPU	LLVM	34,215	13	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Partial Reduction\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Partial Reduction\"" ]	X86PartialReduction	getPassName	X86	CPU	LLVM	34,216	11	1	[]
[ "<s>", "void", "SystemZAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSzOS", "(", ")", ")", "{", "MCSymbol", "*", "FnEndSym", "=", "createTempSymbol", "(", "\"func_end\"", ")", ";", "Out...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "SystemZ", "SystemZ", "\"func_end\"" ]	SystemZAsmPrinter12	emitFunctionBodyEnd	SystemZ	CPU	LLVM	34,217	76	1	[]
[ "<s>", "bool", "AMDGPURewriteOutArguments", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "DL", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPURewriteOutArguments (2)	doInitialization	AMDGPU	GPU	LLVM	34,218	23	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "PowerPC" ]	PPCAsmParser (2)1	isMem	PowerPC	CPU	LLVM	34,219	11	1	[]
[ "<s>", "bool", "PatmosFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos::MOV", "Patmos::RSP", "Patmos::RFP", "0", "1", "Patmos::PRegsRegClass", "Patmos::S0", "Patmos::SRegsRegClass", "Patmos::R9", "1" ]	PatmosFrameLowering	restoreCalleeSavedRegisters	Patmos	VLIW	LLVM	34,220	352	1	[]
[ "<s>", "int", "lm32_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "if", "(", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "&&", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", "<=", "32", ")", ")", ...	[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...	[ "lm32", "2", "2", "32", "0", "1", "2", "3", "1", "0" ]	lm32	lm32_expand_block_move	lm32	MPU	GCC	34,221	72	1	[]
[ "<s>", "Optional", "<", "Value", "*", ">", "X86TTIImpl", "::", "simplifyDemandedUseBitsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "DemandedMask", ",", "KnownBits", "&", "Known", ",", "bool", "&", "KnownBitsComputed...	[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]	[ "X86", "X86", "Intrinsic::x86_mmx_pmovmskb", "Intrinsic::x86_sse_movmsk_ps", "Intrinsic::x86_sse2_movmsk_pd", "Intrinsic::x86_sse2_pmovmskb_128", "Intrinsic::x86_avx_movmsk_ps_256", "Intrinsic::x86_avx_movmsk_pd_256", "Intrinsic::x86_avx2_pmovmskb", "Intrinsic::x86_mmx_pmovmskb", "8", "0" ]	X86InstCombineIntrinsic1	simplifyDemandedUseBitsIntrinsic	X86	CPU	LLVM	34,222	195	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]	AVRFrameLowering1	spillCalleeSavedRegisters	AVR	MPU	LLVM	34,223	236	1	[]
[ "<s>", "char", "*", "aarch64_output_sve_ptrues", "(", "rtx", "const_unspec", ")", "{", "static", "char", "templ", "[", "40", "]", ";", "struct", "simd_immediate_info", "info", ";", "bool", "is_valid", "=", "aarch64_simd_valid_immediate", "(", "const_unspec", ",", ...	[ "Return", "the", "asm", "template", "for", "a", "PTRUES", ".", "CONST_UNSPEC", "is", "the", "aarch64_sve_ptrue_svpattern_immediate", "that", "describes", "the", "predicate", "pattern", "." ]	[ "aarch64", "40", "\"ptrues\\t%%0.%c, %s\"" ]	aarch64	aarch64_output_sve_ptrues	aarch64	CPU	GCC	34,224	83	1	[]
[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "mips_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.dtprelword\\t\"", ",", "file", ")", ...	[ "Implement", "TARGET_ASM_OUTPUT_DWARF_DTPREL", "." ]	[ "mips", "4", "\"\\t.dtprelword\\t\"", "8", "\"\\t.dtpreldword\\t\"", "\"+0x8000\"" ]	mips	mips_output_dwarf_dtprel	mips	CPU	GCC	34,225	67	1	[]
[ "<s>", "TargetIRAnalysis", "ARCTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", ...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "ARC", "ARC", "ARC" ]	ARCTargetMachine7	getTargetIRAnalysis	ARC	MPU	LLVM	34,226	35	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")"...	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1" ]	X86ISelLowering79	decomposeMulByConstant	X86	CPU	LLVM	34,227	71	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", "\|\|", "Size", "==", "4", "\|\|", "Size", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32" ]	ARMCallLowering1	getStackAddress	ARM	CPU	LLVM	34,228	115	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "GCNPassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", ...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "AMDGPU", "SI", "SI" ]	AMDGPUTargetMachine (2)1	createMachineScheduler	AMDGPU	GPU	LLVM	34,229	49	1	[]
[ "<s>", "Optional", "<", "Value", "*", ">", "ARMTTIImpl", "::", "simplifyDemandedVectorEltsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "OrigDemandedElts", ",", "APInt", "&", "UndefElts", ",", "APInt", "&", "UndefElts...	[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]	[ "ARM", "ARM", "2", "1", "2", "1", "0", "2", "1", "2", "1", "Intrinsic::arm_mve_vcvt_narrow", "2", "Intrinsic::arm_mve_vqmovn", "4", "Intrinsic::arm_mve_vshrn", "7" ]	ARMTargetTransformInfo14	simplifyDemandedVectorEltsIntrinsic	ARM	CPU	LLVM	34,230	236	1	[]
[ "<s>", "unsigned", "MipsAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "return", "Match_Success", ";", "}", "</s>" ]	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "Mips", "Mips" ]	MipsAsmParser38	checkTargetMatchPredicate	Mips	CPU	LLVM	34,231	14	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t",...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize", "2", "12", "8", "8", "8", "8" ]	SystemZFrameLowering (2)	processFunctionBeforeFrameFinalized	SystemZ	CPU	LLVM	34,232	89	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...	[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]	[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]	X86ISelLowering (2)6	SimplifyMultipleUseDemandedBitsForTargetNode	X86	CPU	LLVM	34,233	450	1	[]
[ "<s>", "rtl_opt_pass", "", "make_pass_fma_steering", "(", "gcc", "::", "context", "", "ctxt", ")", "{", "return", "new", "pass_fma_steering", "(", "ctxt", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "fma", "steering", "pass", "instance", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	make_pass_fma_steering	aarch64	CPU	GCC	34,234	19	1	[]
[ "<s>", "rtx", "mips_gen_const_int_vector", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "return", "gen_const_vec_duplicate", "(", "mode", ","...	[ "Return", "a", "const_int", "vector", "of", "VAL", "with", "mode", "MODE", "." ]	[ "mips" ]	mips	mips_gen_const_int_vector	mips	CPU	GCC	34,235	32	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName" ]	SIInstrInfo102	findCommutedOpIndices	AMDGPU	GPU	LLVM	34,236	178	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Da...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "\"E-p:32:32-f128:128:128\"", "8", "0" ]	SparcTargetMachine22	SparcTargetMachine	Sparc	CPU	LLVM	34,237	66	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]	GCNRegPressure11	print	AMDGPU	GPU	LLVM	34,238	104	1	[]
[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "TLCS900", "TLCS900", "ISD::InputArg", "16", "TLCS900", "0", "1", "2", "0" ]	TLCS900ISelLowering	LowerCallResult	TLCS900	MPU	LLVM	34,239	170	1	[]
[ "<s>", "static", "bool", "s390_handle_arch_option", "(", "const", "char", "", "arg", ",", "enum", "processor_type", "", "type", ",", "enum", "processor_flags", "", "flags", ")", "{", "static", "struct", "pta", "{", "const", "char", "", "const", "name", ...	[ "Return", "true", "if", "ARG", "is", "the", "name", "of", "a", "processor", ".", "Set", "", "TYPE", "and", "", "FLAGS", "to", "the", "associated", "processor_type", "and", "processor_flags", "if", "so", "." ]	[ "s390", "\"g5\"", "\"g6\"", "\"z900\"", "\"z990\"", "\"z9-109\"", "0", "0" ]	s3903	s390_handle_arch_option	s390	MPU	GCC	34,240	165	1	[]
[ "<s>", "bool", "rs6000_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "rs6000", "\"\\n==================== rs6000_pragma_target_parse\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"pop_target:\\n\"", "\"pop_target: <NULL>\\n\"", "\"--------------------\\n\"", "1", "\"invalid pragma\\n\"", "0", "0" ]	rs60004	rs6000_pragma_target_parse	rs6000	CPU	GCC	34,241	307	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0" ]	HexagonDisassembler35	getInstruction	Hexagon	DSP	LLVM	34,242	169	1	[]
[ "<s>", "const_iterator", "end", "(", ")", "const", "{", "return", "m_SectToExData", ".", "end", "(", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "ARM" ]	ARMException	end	ARM	CPU	LLVM	34,243	14	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering (2)	shouldExpandAtomicRMWInIR	AArch64	CPU	LLVM	34,244	40	1	[]
[ "<s>", "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "4", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "1", ...	[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]	[ "visium", "4", "1" ]	visium	visium_eh_return_handler_rtx	visium	Virtual ISA	GCC	34,245	34	1	[]
[ "<s>", "static", "void", "ignore_all_aliases", "(", "HARD_REG_SET", "*", "unavailable", ",", "machine_mode", "mode", ",", "unsigned", "reg", ")", "{", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "reg", ")", ";", "add_to_hard_reg_set", "(", "unav...	[ "Add", "all", "aliases", "of", "the", "register", "to", "the", "unavailable", "register", "set", ".", "REG", "is", "the", "smallest", "register", "number", "that", "can", "then", "be", "used", "to", "reference", "its", "aliases", ".", "UNAVAILABLE", "is", ...	[ "aarch64", "16", "32", "48" ]	falkor-tag-collision-avoidance	ignore_all_aliases	aarch64	CPU	GCC	34,246	58	1	[]
[ "<s>", "bool", "VETargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*"...	[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]	[ "VE", "VE" ]	VEISelLowering	hasAndNot	VE	CPU	LLVM	34,247	51	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "0", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]	X86InstrInfo134	reMaterialize	X86	CPU	LLVM	34,248	284	1	[]
[ "<s>", "void", "Tile64RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Tile64" ]	Tile64RegisterInfo	eliminateCallFramePseudoInstr	Tile64	VLIW	LLVM	34,249	28	1	[]
[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitSPOffset", "(", "int64_t", "Offset", ")", "{", "if", "(", "Offset", ">", "0x200", ")", "{", "uint8_t", "Buff", "[", "16", "]", ";", "Buff", "[", "0", "]", "=", "ARM", "::", "EHABI", "::", "UNWIND_OPCOD...	[ "Emit", "unwind", "opcodes", "to", "add", "$", "sp", "with", "an", "offset", "." ]	[ "ARM", "0x200", "16", "0", "ARM::EHABI", "0x204", "2", "1", "1", "0", "0x100", "ARM::EHABI", "0x3fu", "0x100", "ARM::EHABI", "4", "2", "0", "0x100", "ARM::EHABI", "0x3fu", "0x100", "ARM::EHABI", "4", "2" ]	ARMUnwindOpAsm (2)	EmitSPOffset	ARM	CPU	LLVM	34,250	176	1	[]
[ "<s>", "static", "bool", "s390_is_longrunning", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "insn", "==", "NULL_RTX", ")", "return", "false", ";", "return", "s390_is_fxd", "(", "insn", ")", "\|\|", "s390_is_fpd", "(", "insn", ")", ";", "}", "</s>" ]	[ "Returns", "TRUE", "if", "INSN", "is", "a", "long-running", "instruction", "." ]	[ "s390" ]	s390	s390_is_longrunning	s390	MPU	GCC	34,251	30	1	[]
[ "<s>", "static", "enum", "riscv_privilege_levels", "riscv_get_interrupt_type", "(", "tree", "decl", ")", "{", "gcc_assert", "(", "decl", "!=", "NULL_TREE", ")", ";", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "\|\|", "(", "!", ...	[ "Get", "the", "interrupt", "type", ",", "return", "UNKNOWN_MODE", "if", "it", "'s", "not", "interrupt", "function", "." ]	[ "riscv", "\"interrupt\"", "\"user\"", "\"supervisor\"" ]	riscv	riscv_get_interrupt_type	riscv	CPU	GCC	34,252	125	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseO...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]	SIInstrInfo110	shouldClusterMemOps	AMDGPU	GPU	LLVM	34,253	365	1	[]
[ "<s>", "bool", "AlphaAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Alpha", "Alpha" ]	AlphaAsmPrinter3	doFinalization	Alpha	MPU	LLVM	34,254	52	1	[]
[ "<s>", "bool", "XtensaRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Xtensa", "Xtensa" ]	XtensaRegisterInfo	requiresRegisterScavenging	Xtensa	MPU	LLVM	34,255	16	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]	HexagonHazardRecognizer	EmitInstruction	Hexagon	DSP	LLVM	34,256	384	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "VRegMapping", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXAsmPrinter15	emitFunctionBodyEnd	NVPTX	GPU	LLVM	34,257	14	1	[]
[ "<s>", "MachineBasicBlock", "", "Tile64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Tile64", "0", "\"Unexpected instr type to insert!\"", "T64::SELECT", "T64::STORE_FP" ]	Tile64ISelLowering	EmitInstrWithCustomInserter	Tile64	VLIW	LLVM	34,258	62	1	[]
[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_...	[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]	[ "sh" ]	sh4	fp_zero_operand	sh	CPU	GCC	34,259	44	1	[]
[ "<s>", "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "SPIRV", "SPIRV", "1", "SPIRV::OpReturnValue", "0", "SPIRV::OpReturn" ]	SPIRVCallLowering	lowerReturn	SPIRV	Virtual ISA	LLVM	34,260	100	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SPIRV" ]	SPIRVAsmBackend	writeNopData	SPIRV	Virtual ISA	LLVM	34,261	22	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "0", ")", ";", "if", "(", "N...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "0", "\"_e64\"", "64", "\"_e32\"", "32", "AMDGPU", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser9	ParseInstruction	AMDGPU	GPU	LLVM	34,262	164	1	[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "\|\|", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", "&&", "...	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...	[ "arm", "0", "0", "0", "0", "1" ]	arm	legitimate_pic_operand_p	arm	CPU	GCC	34,263	59	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "!", "isInt"...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "X86", "X86", "8" ]	X86AsmBackend (2)1	fixupNeedsRelaxation	X86	CPU	LLVM	34,264	36	1	[]
[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]	HexagonRegisterInfo33	eliminateFrameIndex	Hexagon	DSP	LLVM	34,265	352	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "Src0Idx", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "R600", "SI", "3", "1", "\"Should always have src0 operand\"", "1", "1" ]	SIInstrInfo49	commuteInstruction	R600	GPU	LLVM	34,266	414	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...	HexagonMachineScheduler8	schedule	Hexagon	DSP	LLVM	34,267	381	1	[]
[ "<s>", "static", "unsigned", "int", "pdp11_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "<=", "PC_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "pdp11", "1" ]	pdp11	pdp11_hard_regno_nregs	pdp11	MPU	GCC	34,268	34	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZPostRewritePass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "addPas...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine28	addPreSched2	SystemZ	CPU	LLVM	34,269	54	1	[]
[ "<s>", "bool", "RISCVELFTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "RISCV", "RISCV", "\".sdata\"", "\".sbss\"" ]	RISCVTargetObjectFile2	isGlobalInSmallSection	RISCV	CPU	LLVM	34,270	142	1	[]
[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", "\|\|", "Size", "==", "4", "\|\|", "Size", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32" ]	ARMCallLowering (2)	getStackAddress	ARM	CPU	LLVM	34,271	115	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "StackProtector", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXAllocaHoisting11	getAnalysisUsage	NVPTX	GPU	LLVM	34,272	20	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo106	storeRegToStackSlot	X86	CPU	LLVM	34,273	162	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "ARM", "ARM", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ARMISD::VMOVRRD", "2", "ISD::CopyToReg", "2", "0", "1", "MVT::Glue", "ISD::BITCAST", "ISD::CopyToReg", "1", "0", "1", "MVT::Glue", "0", "ARMISD::RET_FLAG", "ARMISD::INTRET_FLAG" ]	ARMISelLowering12	isUsedByReturnOnly	ARM	CPU	LLVM	34,274	428	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]	R600ISelLowering24	LowerFormalArguments	R600	GPU	LLVM	34,275	452	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::VTMP", "Hexagon::GELR", "Hexagon::GSR", "Hexagon::GOSP", "Hexagon::G3", "Hexagon::SA0", "Hexagon::LC0", "Hexagon::SA1", "Hexagon::LC1", "Hexagon::P3_0", "Hexagon::USR", "Hexagon::PC", "Hexagon::UGP", ...	HexagonRegisterInfo18	getReservedRegs	Hexagon	DSP	LLVM	34,276	340	1	[]
[ "<s>", "static", "rtx", "visium_function_value_1", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU", "&&", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", ")"...	[ "Define", "how", "scalar", "values", "are", "returned", "." ]	[ "visium", "2" ]	visium	visium_function_value_1	visium	Virtual ISA	GCC	34,277	65	1	[]
[ "<s>", "const", "char", "", "output_shift", "(", "rtx", "", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", ...	[ "FIXME", ":", "This", "probably", "can", "be", "done", "using", "a", "define_split", "in", "arc.md", ".", "Alternately", ",", "generate", "rtx", "rather", "than", "output", "instructions", "." ]	[ "arc", "3", "\"add %0,%1,%1\"", "\"asr %0,%1\"", "\"lsr %0,%1\"", "2", "\"and.f lp_count,%2, 0x1f\"", "2", "0x1f", "9", "2", "4", "\"mov %4,0\\n\\tadd3 %0,%4,%1\"", "3", "3", "3", "\"add3 %0,%4,%0\"", "2", "\"add2 %0,%4,%0\"", "\"add %0,%0,%0\"", "4", "0", "1", "0", "...	arc	output_shift	arc	MPU	GCC	34,278	466	1	[]
[ "<s>", "int", "frv_emit_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "enum", "rtx_code", "test", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", ...	[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]	[ "frv", "1", "2", "3", "0", "2" ]	frv3	frv_emit_scc	frv	VLIW	GCC	34,279	141	1	[]
[ "<s>", "void", "emitDwarfLocDirective", "(", "unsigned", "FileNo", ",", "unsigned", "Line", ",", "unsigned", "Column", ",", "unsigned", "Flags", ",", "unsigned", "Isa", ",", "unsigned", "Discriminator", ",", "StringRef", "FileName", ")", "override", "{", "}", ...	[ "This", "implements", "the", "DWARF2", "'.loc", "fileno", "lineno", "...", "'", "assembler", "directive", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitDwarfLocDirective	Patmos	VLIW	LLVM	34,280	27	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]	MipsSEFrameLowering13	spillCalleeSavedRegisters	Mips	CPU	LLVM	34,281	188	1	[]
[ "<s>", "int", "m68k_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "m68k_interrupt_function_p", "(", "current_function_decl", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]"...	[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]	[ "m68k", "0", "1" ]	m68k3	m68k_hard_regno_rename_ok	m68k	MPU	GCC	34,282	33	1	[]
[ "<s>", "bool", "aarch64_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "unsigned", "int", "n", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "base", ";", "bool", "speed_p", ...	[ "Expand", "movmem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]	[ "aarch64", "0", "1", "15", "2", "2", "2", "16", "16", "2", "0", "0", "0", "0", "0", "4", "2", "2", "1", "8", "4", "0", "4", "8", "16", "16", "8", "0", "1", "2", "4", "3", "1", "1", "8" ]	aarch642	aarch64_expand_movmem	aarch64	CPU	GCC	34,283	475	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...	[ "tilepro", "0", "4", "0", "4" ]	tilepro	split_di	tilepro	VLIW	GCC	34,284	134	1	[]
[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Hexagon", "Hexagon" ]	HexagonSubtarget (2)1	getRegisterInfo	Hexagon	DSP	LLVM	34,285	14	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering1	SplitVectorLoad	AMDGPU	GPU	LLVM	34,286	384	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "ARM_PREALLOC_LOAD_STORE_OPT_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "ARM" ]	ARMLoadStoreOptimizer (2)	getPassName	ARM	CPU	LLVM	34,287	13	1	[]
[ "<s>", "void", "c6x_function_end", "(", "FILE", "", "file", ",", "const", "char", "", "fname", ")", "{", "c6x_output_fn_unwind", "(", "file", ")", ";", "insn_info", ".", "release", "(", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "ASM_O...	[ "Called", "when", "a", "function", "has", "been", "assembled", ".", "It", "should", "perform", "all", "the", "tasks", "of", "ASM_DECLARE_FUNCTION_SIZE", "in", "elfos.h", ",", "plus", "target-specific", "tasks", ".", "We", "free", "the", "reservation", "(", "an...	[ "c6x" ]	c6x	c6x_function_end	c6x	VLIW	GCC	34,288	37	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "AVRTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AVR", "AVR", "1", "0", "0U", "AVR::LD8loRegClass", "0U", "AVR::PTRDISPREGSRegClass", "0U", "AVR::LD8RegClass", "0U", "AVR::GPR8loRegClass", "0U", "AVR::PTRREGSRegClass", "0U", "AVR::GPRSPRegClass", "MVT::i8", "0U", "AVR::GPR8RegClass", "0U", "AVR::DREGSRegClass", "AVR::R0"...	AVRISelLowering13	getRegForInlineAsmConstraint	AVR	MPU	LLVM	34,289	311	1	[]
[ "<s>", "bool", "riscv_hard_regno_rename_ok", "(", "unsigned", "from_regno", "ATTRIBUTE_UNUSED", ",", "unsigned", "to_regno", ")", "{", "return", "!", "cfun", "->", "machine", "->", "interrupt_handler_p", "\|\|", "df_regs_ever_live_p", "(", "to_regno", ")", ";", "}", ...	[ "Return", "nonzero", "if", "register", "FROM_REGNO", "can", "be", "renamed", "to", "register", "TO_REGNO", "." ]	[ "riscv" ]	riscv	riscv_hard_regno_rename_ok	riscv	CPU	GCC	34,290	25	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "{", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86" ]	X86IntelInstPrinter46	printInst	X86	CPU	LLVM	34,291	49	1	[]
[ "<s>", "static", "void", "expand_interrupt_handler_prologue", "(", "rtx", "spreg", ",", "e_funkind", "fkind", ",", "bool", "all", ")", "{", "HOST_WIDE_INT", "frame_size", "=", "get_frame_size", "(", ")", ";", "rtx", "predec1", "=", "gen_rtx_PRE_DEC", "(", "SImod...	[ "Generate", "a", "prologue", "suitable", "for", "a", "function", "of", "kind", "FKIND", ".", "This", "is", "called", "for", "interrupt", "and", "exception", "handler", "prologues", ".", "SPREG", "contains", "(", "reg", ":", "SI", "REG_SP", ")", "." ]	[ "bfin", "\"kspisusp\"", "1", "12", "1", "0xFFC00014", "\"nesting\"", "1", "26", "26", "8" ]	bfin	expand_interrupt_handler_prologue	bfin	DSP	GCC	34,292	383	1	[]
[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_c...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...	[ "epiphany", "1", "1", "0" ]	epiphany2	epiphany_setup_incoming_varargs	epiphany	MPU	GCC	34,293	126	1	[]
[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "1", "0" ]	AArch64ISelLowering	getConstraintType	AArch64	CPU	LLVM	34,294	73	1	[]
[ "<s>", "MachineInstr", "", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "PowerPC", "PPC", "PPC::RLWIMI", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]	PPCInstrInfo107	commuteInstruction	PowerPC	CPU	LLVM	34,295	425	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Texture Intrinsics Replacer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Texture Intrinsics Replacer\"" ]	R600TextureIntrinsicsReplacer1	getPassName	AMDGPU	GPU	LLVM	34,296	13	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	AArch64ISelLowering116	getRegisterByName	AArch64	CPU	LLVM	34,297	63	1	[]
[ "<s>", "static", "void", "nds32_interrupt_attribute_parse_string", "(", "const", "char", "", "original_str", ",", "const", "char", "", "func_name", ",", "unsigned", "int", "s_level", ")", "{", "char", "target_str", "[", "100", "]", ";", "enum", "nds32_isr_save...	[ "FIXME", ":", "FOR", "BACKWARD", "COMPATIBILITY", ",", "we", "need", "to", "support", "following", "patterns", ":", "__attribute__", "(", "(", "interrupt", "(", "``", "XXX", ";", "YYY", ";", "id=ZZZ", "''", ")", ")", ")", "__attribute__", "(", "(", "exce...	[ "nds32", "100", "\"save_all_regs\"", "\"save_caller_regs\"", "\"nested\"", "\"not_nested\"", "\"ready_nested\"", "\"critical\"", "\"id=\"", "\"require id argument in the string\"", "\"=\"", "\";\"", "\",\"", "9", "9", "72", "\"invalid id value for interrupt attribute\"", "\",\"" ]	nds32-isr	nds32_interrupt_attribute_parse_string	nds32	CPU	GCC	34,298	329	1	[]
[ "<s>", "M680x0Subtarget", "&", "M680x0Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "Triple", "TT", ",", "StringRef", "FS", ",", "const", "M680x0TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "sel...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "8" ]	M680x0Subtarget	initializeSubtargetDependencies	M680x0	MPU	LLVM	34,299	53	1	[]

[ "<s>", "void", "MetadataStreamerV4", "::", "begin", "(", "const", "Module", "&", "Mod", ",", "const", "IsaInfo", "::", "AMDGPUTargetID", "&", "TargetID", ")", "{", "emitVersion", "(", ")", ";", "emitTargetID", "(", "TargetID", ")", ";", "emitPrintf", "(", ...

[ "Recipe", "iterator", "methods", "." ]

[ "AMDGPU", "AMDGPU", "\"amdhsa.kernels\"" ]

AMDGPUHSAMetadataStreamer

begin

AMDGPU

GPU

LLVM

34,200

44

1

[]

[ "<s>", "static", "int", "arm_sched_reorder", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "n_readyp", ",", "int", "clock", ")", "{", "switch", "(", "arm_tune", ")", "{", "case", "cortexa7", ":", ...

[ "Implement", "TARGET_SCHED_REORDER", "." ]

[ "arm" ]

arm4

arm_sched_reorder

arm

CPU

GCC

34,201

58

1

[]

[ "<s>", "char", "*", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", ...

[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...

[ "rs6000", "64", "0", "8", "\"ne\"", "\"eq\"", "\"ge\"", "\"gt\"", "\"le\"", "\"lt\"", "\"un\"", "\"nu\"", "\"nl\"", "\"ng\"", "\"\"", "0", "2", "100", "48", "20", "0", "\"+\"", "\"-\"", "\"b%slr%s \"", "\"b%s%s \"", "0", "\"%s\"", "\",$+8\\n\\tb %s\"", "\",%s\...

rs60004

output_cbranch

rs6000

CPU

GCC

34,202

508

1

[]

[ "<s>", "static", "int", "getRegClass", "(", "RegisterKind", "Is", ",", "unsigned", "RegWidth", ")", "{", "if", "(", "Is", "==", "IS_VGPR", ")", "{", "switch", "(", "RegWidth", ")", "{", "default", ":", "return", "-", "1", ";", "case", "1", ":", "retu...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "AMDGPU", "1", "1", "AMDGPU::VGPR_32RegClassID", "2", "AMDGPU::VReg_64RegClassID", "3", "AMDGPU::VReg_96RegClassID", "4", "AMDGPU::VReg_128RegClassID", "8", "AMDGPU::VReg_256RegClassID", "16", "AMDGPU::VReg_512RegClassID", "1", "1", "AMDGPU::TTMP_32RegClassID", "2", "AMDGPU::TTMP...

AMDGPUAsmParser10

getRegClass

AMDGPU

GPU

LLVM

34,203

190

1

[]

[ "<s>", "std", "::", "string", "BTFTypeStruct", "::", "getName", "(", ")", "{", "return", "std", "::", "string", "(", "STy", "->", "getName", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "BPF" ]

BTFDebug1

getName

BPF

Virtual ISA

LLVM

34,204

22

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...

[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]

[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "0.0", "ISD::SETEQ", "ISD::FMUL", "ISD::VSELECT", "ISD::SELECT", "0" ]

AArch64ISelLowering (2)3

getSqrtEstimate

AArch64

CPU

LLVM

34,205

304

1

[]

[ "<s>", "bool", "DLXInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

reverseBranchCondition

DLX

CPU

LLVM

34,206

18

1

[]

[ "<s>", "static", "rtx", "gen_compare_reg_1", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_C...

[ "Emit", "the", "compare", "insn", "and", "return", "the", "CC", "reg", "for", "a", "CODE", "comparison", "with", "operands", "X", "and", "Y", "." ]

[ "sparc", "0", "4", "2", "0", "4", "0", "1", "4", "0", "1", "1", "3" ]

sparc

gen_compare_reg_1

sparc

CPU

GCC

34,207

232

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "ARM64" ]

ARM64AsmParser1

isImm

ARM64

CPU

LLVM

34,208

13

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "c...

[ "Special", "case", "of", "eliminateFrameIndex", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S512_RESTORE", "AMDGPU::SI_SPILL_S256_RESTORE", "AMDG...

SIRegisterInfo110

eliminateSGPRToVGPRSpillFrameIndex

AMDGPU

GPU

LLVM

34,209

131

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "static", "const", "uint32_t", "Nopcode", "=", "0x7f000000", ",", "ParseIn", "=", "0x00004000", ",", "ParseEnd", "=", "0x0000c000", ";", "w...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Hexagon", "0x7f000000", "0x00004000", "0x0000c000", "\"Alignment not a multiple of the instruction size:\"", "\"/\"", "\"\\n\"", "support::endian" ]

HexagonAsmBackend15

writeNopData

Hexagon

DSP

LLVM

34,210

111

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "!", "Subtarget", ".", "isCortexA53", "(", ")", ")", "return", "MI", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::BICWrr", "AA...

AArch64InstrInfo100

isAsCheapAsAMove

AArch64

CPU

LLVM

34,211

188

1

[]

[ "<s>", "rtx", "arc_regno_use_in", "(", "unsigned", "int", "regno", ",", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "j", ";", "rtx", "tem", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "refers_to_regno_p", "(", "regno"...

[ "Searches", "X", "for", "any", "reference", "to", "REGNO", ",", "returning", "the", "rtx", "of", "the", "reference", "found", "if", "any", ".", "Otherwise", ",", "returns", "NULL_RTX", "." ]

[ "arc", "1", "0", "1", "0" ]

arc

arc_regno_use_in

arc

MPU

GCC

34,212

163

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Hazard Schedule\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Hazard Schedule\"" ]

MipsHazardSchedule

getPassName

Mips

CPU

LLVM

34,213

11

1

[]

[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...

[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...

[ "nios2", "0" ]

nios22

nios2_expand_builtin

nios2

MPU

GCC

34,214

184

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM Assembly Printer\"" ]

ARMAsmPrinter100

getPassName

ARM

CPU

LLVM

34,215

13

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Partial Reduction\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Partial Reduction\"" ]

X86PartialReduction

getPassName

X86

CPU

LLVM

34,216

11

1

[]

[ "<s>", "void", "SystemZAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSzOS", "(", ")", ")", "{", "MCSymbol", "*", "FnEndSym", "=", "createTempSymbol", "(", "\"func_end\"", ")", ";", "Out...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "SystemZ", "SystemZ", "\"func_end\"" ]

SystemZAsmPrinter12

emitFunctionBodyEnd

SystemZ

CPU

LLVM

34,217

76

1

[]

[ "<s>", "bool", "AMDGPURewriteOutArguments", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "DL", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPURewriteOutArguments (2)

doInitialization

AMDGPU

GPU

LLVM

34,218

23

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "PowerPC" ]

PPCAsmParser (2)1

isMem

PowerPC

CPU

LLVM

34,219

11

1

[]

[ "<s>", "bool", "PatmosFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos::MOV", "Patmos::RSP", "Patmos::RFP", "0", "1", "Patmos::PRegsRegClass", "Patmos::S0", "Patmos::SRegsRegClass", "Patmos::R9", "1" ]

PatmosFrameLowering

restoreCalleeSavedRegisters

Patmos

VLIW

LLVM

34,220

352

1

[]

[ "<s>", "int", "lm32_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "if", "(", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "&&", "(", "INTVAL", "(", "operands", "[", "2", "]", ")", "<=", "32", ")", ")", ...

[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...

[ "lm32", "2", "2", "32", "0", "1", "2", "3", "1", "0" ]

lm32

lm32_expand_block_move

lm32

MPU

GCC

34,221

72

1

[]

[ "<s>", "Optional", "<", "Value", "*", ">", "X86TTIImpl", "::", "simplifyDemandedUseBitsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "DemandedMask", ",", "KnownBits", "&", "Known", ",", "bool", "&", "KnownBitsComputed...

[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]

[ "X86", "X86", "Intrinsic::x86_mmx_pmovmskb", "Intrinsic::x86_sse_movmsk_ps", "Intrinsic::x86_sse2_movmsk_pd", "Intrinsic::x86_sse2_pmovmskb_128", "Intrinsic::x86_avx_movmsk_ps_256", "Intrinsic::x86_avx_movmsk_pd_256", "Intrinsic::x86_avx2_pmovmskb", "Intrinsic::x86_mmx_pmovmskb", "8", "0" ]

X86InstCombineIntrinsic1

simplifyDemandedUseBitsIntrinsic

X86

CPU

LLVM

34,222

195

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AVR", "AVR", "0", "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "8", "\"Invalid register size\"", "AVR::PUSHRr", "AVR" ]

AVRFrameLowering1

spillCalleeSavedRegisters

AVR

MPU

LLVM

34,223

236

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_ptrues", "(", "rtx", "const_unspec", ")", "{", "static", "char", "templ", "[", "40", "]", ";", "struct", "simd_immediate_info", "info", ";", "bool", "is_valid", "=", "aarch64_simd_valid_immediate", "(", "const_unspec", ",", ...

[ "Return", "the", "asm", "template", "for", "a", "PTRUES", ".", "CONST_UNSPEC", "is", "the", "aarch64_sve_ptrue_svpattern_immediate", "that", "describes", "the", "predicate", "pattern", "." ]

[ "aarch64", "40", "\"ptrues\\t%%0.%c, %s\"" ]

aarch64

aarch64_output_sve_ptrues

aarch64

CPU

GCC

34,224

83

1

[]

[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "mips_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.dtprelword\\t\"", ",", "file", ")", ...

[ "Implement", "TARGET_ASM_OUTPUT_DWARF_DTPREL", "." ]

[ "mips", "4", "\"\\t.dtprelword\\t\"", "8", "\"\\t.dtpreldword\\t\"", "\"+0x8000\"" ]

mips

mips_output_dwarf_dtprel

mips

CPU

GCC

34,225

67

1

[]

[ "<s>", "TargetIRAnalysis", "ARCTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", ...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "ARC", "ARC", "ARC" ]

ARCTargetMachine7

getTargetIRAnalysis

ARC

MPU

LLVM

34,226

35

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")"...

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1" ]

X86ISelLowering79

decomposeMulByConstant

X86

CPU

LLVM

34,227

71

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", "||", "Size", "==", "4", "||", "Size", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32" ]

ARMCallLowering1

getStackAddress

ARM

CPU

LLVM

34,228

115

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "GCNPassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", ...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "AMDGPU", "SI", "SI" ]

AMDGPUTargetMachine (2)1

createMachineScheduler

AMDGPU

GPU

LLVM

34,229

49

1

[]

[ "<s>", "Optional", "<", "Value", "*", ">", "ARMTTIImpl", "::", "simplifyDemandedVectorEltsIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ",", "APInt", "OrigDemandedElts", ",", "APInt", "&", "UndefElts", ",", "APInt", "&", "UndefElts...

[ "Can", "be", "used", "to", "implement", "target-specific", "instruction", "combining", "." ]

[ "ARM", "ARM", "2", "1", "2", "1", "0", "2", "1", "2", "1", "Intrinsic::arm_mve_vcvt_narrow", "2", "Intrinsic::arm_mve_vqmovn", "4", "Intrinsic::arm_mve_vshrn", "7" ]

ARMTargetTransformInfo14

simplifyDemandedVectorEltsIntrinsic

ARM

CPU

LLVM

34,230

236

1

[]

[ "<s>", "unsigned", "MipsAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "return", "Match_Success", ";", "}", "</s>" ]

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "Mips", "Mips" ]

MipsAsmParser38

checkTargetMatchPredicate

Mips

CPU

LLVM

34,231

14

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t",...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "SystemZ", "SystemZ", "SystemZMC::CallFrameSize", "2", "12", "8", "8", "8", "8" ]

SystemZFrameLowering (2)

processFunctionBeforeFrameFinalized

SystemZ

CPU

LLVM

34,232

89

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...

[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]

[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]

X86ISelLowering (2)6

SimplifyMultipleUseDemandedBitsForTargetNode

X86

CPU

LLVM

34,233

450

1

[]

[ "<s>", "rtl_opt_pass", "*", "make_pass_fma_steering", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_fma_steering", "(", "ctxt", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "fma", "steering", "pass", "instance", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

make_pass_fma_steering

aarch64

CPU

GCC

34,234

19

1

[]

[ "<s>", "rtx", "mips_gen_const_int_vector", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "return", "gen_const_vec_duplicate", "(", "mode", ","...

[ "Return", "a", "const_int", "vector", "of", "VAL", "with", "mode", "MODE", "." ]

[ "mips" ]

mips

mips_gen_const_int_vector

mips

CPU

GCC

34,235

32

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "AMDGPU", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::OpName", "AMDGPU::OpName" ]

SIInstrInfo102

findCommutedOpIndices

AMDGPU

GPU

LLVM

34,236

178

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Da...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "\"E-p:32:32-f128:128:128\"", "8", "0" ]

SparcTargetMachine22

SparcTargetMachine

Sparc

CPU

LLVM

34,237

66

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "GCNSubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]

GCNRegPressure11

print

AMDGPU

GPU

LLVM

34,238

104

1

[]

[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "TLCS900", "TLCS900", "ISD::InputArg", "16", "TLCS900", "0", "1", "2", "0" ]

TLCS900ISelLowering

LowerCallResult

TLCS900

MPU

LLVM

34,239

170

1

[]

[ "<s>", "static", "bool", "s390_handle_arch_option", "(", "const", "char", "*", "arg", ",", "enum", "processor_type", "*", "type", ",", "enum", "processor_flags", "*", "flags", ")", "{", "static", "struct", "pta", "{", "const", "char", "*", "const", "name", ...

[ "Return", "true", "if", "ARG", "is", "the", "name", "of", "a", "processor", ".", "Set", "*", "TYPE", "and", "*", "FLAGS", "to", "the", "associated", "processor_type", "and", "processor_flags", "if", "so", "." ]

[ "s390", "\"g5\"", "\"g6\"", "\"z900\"", "\"z990\"", "\"z9-109\"", "0", "0" ]

s3903

s390_handle_arch_option

s390

MPU

GCC

34,240

165

1

[]

[ "<s>", "bool", "rs6000_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "rs6000", "\"\\n==================== rs6000_pragma_target_parse\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"pop_target:\\n\"", "\"pop_target: <NULL>\\n\"", "\"--------------------\\n\"", "1", "\"invalid pragma\\n\"", "0", "0" ]

rs60004

rs6000_pragma_target_parse

rs6000

CPU

GCC

34,241

307

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0" ]

HexagonDisassembler35

getInstruction

Hexagon

DSP

LLVM

34,242

169

1

[]

[ "<s>", "const_iterator", "end", "(", ")", "const", "{", "return", "m_SectToExData", ".", "end", "(", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "ARM" ]

ARMException

end

ARM

CPU

LLVM

34,243

14

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering (2)

shouldExpandAtomicRMWInIR

AArch64

CPU

LLVM

34,244

40

1

[]

[ "<s>", "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "4", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "1", ...

[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]

[ "visium", "4", "1" ]

visium

visium_eh_return_handler_rtx

visium

Virtual ISA

GCC

34,245

34

1

[]

[ "<s>", "static", "void", "ignore_all_aliases", "(", "HARD_REG_SET", "*", "unavailable", ",", "machine_mode", "mode", ",", "unsigned", "reg", ")", "{", "add_to_hard_reg_set", "(", "unavailable", ",", "mode", ",", "reg", ")", ";", "add_to_hard_reg_set", "(", "unav...

[ "Add", "all", "aliases", "of", "the", "register", "to", "the", "unavailable", "register", "set", ".", "REG", "is", "the", "smallest", "register", "number", "that", "can", "then", "be", "used", "to", "reference", "its", "aliases", ".", "UNAVAILABLE", "is", ...

[ "aarch64", "16", "32", "48" ]

falkor-tag-collision-avoidance

ignore_all_aliases

aarch64

CPU

GCC

34,246

58

1

[]

[ "<s>", "bool", "VETargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*"...

[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]

[ "VE", "VE" ]

VEISelLowering

hasAndNot

VE

CPU

LLVM

34,247

51

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "0", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV64r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "X86::MOV64r0", "X86::MOV64ri64i32", "0", "0", "0" ]

X86InstrInfo134

reMaterialize

X86

CPU

LLVM

34,248

284

1

[]

[ "<s>", "void", "Tile64RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Tile64" ]

Tile64RegisterInfo

eliminateCallFramePseudoInstr

Tile64

VLIW

LLVM

34,249

28

1

[]

[ "<s>", "void", "UnwindOpcodeAssembler", "::", "EmitSPOffset", "(", "int64_t", "Offset", ")", "{", "if", "(", "Offset", ">", "0x200", ")", "{", "uint8_t", "Buff", "[", "16", "]", ";", "Buff", "[", "0", "]", "=", "ARM", "::", "EHABI", "::", "UNWIND_OPCOD...

[ "Emit", "unwind", "opcodes", "to", "add", "$", "sp", "with", "an", "offset", "." ]

[ "ARM", "0x200", "16", "0", "ARM::EHABI", "0x204", "2", "1", "1", "0", "0x100", "ARM::EHABI", "0x3fu", "0x100", "ARM::EHABI", "4", "2", "0", "0x100", "ARM::EHABI", "0x3fu", "0x100", "ARM::EHABI", "4", "2" ]

ARMUnwindOpAsm (2)

EmitSPOffset

ARM

CPU

LLVM

34,250

176

1

[]

[ "<s>", "static", "bool", "s390_is_longrunning", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "insn", "==", "NULL_RTX", ")", "return", "false", ";", "return", "s390_is_fxd", "(", "insn", ")", "||", "s390_is_fpd", "(", "insn", ")", ";", "}", "</s>" ]

[ "Returns", "TRUE", "if", "INSN", "is", "a", "long-running", "instruction", "." ]

[ "s390" ]

s390

s390_is_longrunning

s390

MPU

GCC

34,251

30

1

[]

[ "<s>", "static", "enum", "riscv_privilege_levels", "riscv_get_interrupt_type", "(", "tree", "decl", ")", "{", "gcc_assert", "(", "decl", "!=", "NULL_TREE", ")", ";", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "||", "(", "!", ...

[ "Get", "the", "interrupt", "type", ",", "return", "UNKNOWN_MODE", "if", "it", "'s", "not", "interrupt", "function", "." ]

[ "riscv", "\"interrupt\"", "\"user\"", "\"supervisor\"" ]

riscv

riscv_get_interrupt_type

riscv

CPU

GCC

34,252

125

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "BaseO...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AMDGPU", "SI", "6", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "16", "8" ]

SIInstrInfo110

shouldClusterMemOps

AMDGPU

GPU

LLVM

34,253

365

1

[]

[ "<s>", "bool", "AlphaAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Alpha", "Alpha" ]

AlphaAsmPrinter3

doFinalization

Alpha

MPU

LLVM

34,254

52

1

[]

[ "<s>", "bool", "XtensaRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Xtensa", "Xtensa" ]

XtensaRegisterInfo

requiresRegisterScavenging

Xtensa

MPU

LLVM

34,255

16

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]

HexagonHazardRecognizer

EmitInstruction

Hexagon

DSP

LLVM

34,256

384

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "VRegMapping", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXAsmPrinter15

emitFunctionBodyEnd

NVPTX

GPU

LLVM

34,257

14

1

[]

[ "<s>", "MachineBasicBlock", "*", "Tile64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Tile64", "0", "\"Unexpected instr type to insert!\"", "T64::SELECT", "T64::STORE_FP" ]

Tile64ISelLowering

EmitInstrWithCustomInserter

Tile64

VLIW

LLVM

34,258

62

1

[]

[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "return", "REAL_...

[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]

[ "sh" ]

sh4

fp_zero_operand

sh

CPU

GCC

34,259

44

1

[]

[ "<s>", "bool", "SPIRVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ",", "Register", "SwiftErrorVReg", ")...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "SPIRV", "SPIRV", "1", "SPIRV::OpReturnValue", "0", "SPIRV::OpReturn" ]

SPIRVCallLowering

lowerReturn

SPIRV

Virtual ISA

LLVM

34,260

100

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SPIRV" ]

SPIRVAsmBackend

writeNopData

SPIRV

Virtual ISA

LLVM

34,261

22

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "0", ")", ";", "if", "(", "N...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "0", "\"_e64\"", "64", "\"_e32\"", "32", "AMDGPU", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser9

ParseInstruction

AMDGPU

GPU

LLVM

34,262

164

1

[]

[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", "&&", "...

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...

[ "arm", "0", "0", "0", "0", "1" ]

arm

legitimate_pic_operand_p

arm

CPU

GCC

34,263

59

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "!", "isInt"...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "X86", "X86", "8" ]

X86AsmBackend (2)1

fixupNeedsRelaxation

X86

CPU

LLVM

34,264

36

1

[]

[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]

HexagonRegisterInfo33

eliminateFrameIndex

Hexagon

DSP

LLVM

34,265

352

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "Src0Idx", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "R600", "SI", "3", "1", "\"Should always have src0 operand\"", "1", "1" ]

SIInstrInfo49

commuteInstruction

R600

GPU

LLVM

34,266

414

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...

HexagonMachineScheduler8

schedule

Hexagon

DSP

LLVM

34,267

381

1

[]

[ "<s>", "static", "unsigned", "int", "pdp11_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "<=", "PC_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "pdp11", "1" ]

pdp11

pdp11_hard_regno_nregs

pdp11

MPU

GCC

34,268

34

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZPostRewritePass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "addPas...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine28

addPreSched2

SystemZ

CPU

LLVM

34,269

54

1

[]

[ "<s>", "bool", "RISCVELFTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "RISCV", "RISCV", "\".sdata\"", "\".sbss\"" ]

RISCVTargetObjectFile2

isGlobalInSmallSection

RISCV

CPU

LLVM

34,270

142

1

[]

[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", "||", "Size", "==", "4", "||", "Size", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "32" ]

ARMCallLowering (2)

getStackAddress

ARM

CPU

LLVM

34,271

115

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "StackProtector", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXAllocaHoisting11

getAnalysisUsage

NVPTX

GPU

LLVM

34,272

20

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo106

storeRegToStackSlot

X86

CPU

LLVM

34,273

162

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "ARM", "ARM", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ARMISD::VMOVRRD", "2", "ISD::CopyToReg", "2", "0", "1", "MVT::Glue", "ISD::BITCAST", "ISD::CopyToReg", "1", "0", "1", "MVT::Glue", "0", "ARMISD::RET_FLAG", "ARMISD::INTRET_FLAG" ]

ARMISelLowering12

isUsedByReturnOnly

ARM

CPU

LLVM

34,274

428

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]

R600ISelLowering24

LowerFormalArguments

R600

GPU

LLVM

34,275

452

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Hexagon", "::", "R29", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::VTMP", "Hexagon::GELR", "Hexagon::GSR", "Hexagon::GOSP", "Hexagon::G3", "Hexagon::SA0", "Hexagon::LC0", "Hexagon::SA1", "Hexagon::LC1", "Hexagon::P3_0", "Hexagon::USR", "Hexagon::PC", "Hexagon::UGP", ...

HexagonRegisterInfo18

getReservedRegs

Hexagon

DSP

LLVM

34,276

340

1

[]

[ "<s>", "static", "rtx", "visium_function_value_1", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU", "&&", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_HWFPVALUE", ")"...

[ "Define", "how", "scalar", "values", "are", "returned", "." ]

[ "visium", "2" ]

visium

visium_function_value_1

visium

Virtual ISA

GCC

34,277

65

1

[]

[ "<s>", "const", "char", "*", "output_shift", "(", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", ...

[ "FIXME", ":", "This", "probably", "can", "be", "done", "using", "a", "define_split", "in", "arc.md", ".", "Alternately", ",", "generate", "rtx", "rather", "than", "output", "instructions", "." ]

[ "arc", "3", "\"add %0,%1,%1\"", "\"asr %0,%1\"", "\"lsr %0,%1\"", "2", "\"and.f lp_count,%2, 0x1f\"", "2", "0x1f", "9", "2", "4", "\"mov %4,0\\n\\tadd3 %0,%4,%1\"", "3", "3", "3", "\"add3 %0,%4,%0\"", "2", "\"add2 %0,%4,%0\"", "\"add %0,%0,%0\"", "4", "0", "1", "0", "...

arc

output_shift

arc

MPU

GCC

34,278

466

1

[]

[ "<s>", "int", "frv_emit_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ";", "rtx", "test_rtx", ";", "rtx", "clobber", ";", "rtx", "cr_reg", ";", "enum", "rtx_code", "test", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", ...

[ "Emit", "code", "to", "set", "a", "gpr", "to", "1/0", "based", "on", "a", "comparison", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", "." ]

[ "frv", "1", "2", "3", "0", "2" ]

frv3

frv_emit_scc

frv

VLIW

GCC

34,279

141

1

[]

[ "<s>", "void", "emitDwarfLocDirective", "(", "unsigned", "FileNo", ",", "unsigned", "Line", ",", "unsigned", "Column", ",", "unsigned", "Flags", ",", "unsigned", "Isa", ",", "unsigned", "Discriminator", ",", "StringRef", "FileName", ")", "override", "{", "}", ...

[ "This", "implements", "the", "DWARF2", "'.loc", "fileno", "lineno", "...", "'", "assembler", "directive", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitDwarfLocDirective

Patmos

VLIW

LLVM

34,280

27

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]

MipsSEFrameLowering13

spillCalleeSavedRegisters

Mips

CPU

LLVM

34,281

188

1

[]

[ "<s>", "int", "m68k_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "m68k_interrupt_function_p", "(", "current_function_decl", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]"...

[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]

[ "m68k", "0", "1" ]

m68k3

m68k_hard_regno_rename_ok

m68k

MPU

GCC

34,282

33

1

[]

[ "<s>", "bool", "aarch64_expand_movmem", "(", "rtx", "*", "operands", ")", "{", "unsigned", "int", "n", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "base", ";", "bool", "speed_p", ...

[ "Expand", "movmem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]

[ "aarch64", "0", "1", "15", "2", "2", "2", "16", "16", "2", "0", "0", "0", "0", "0", "4", "2", "2", "1", "8", "4", "0", "4", "8", "16", "16", "8", "0", "1", "2", "4", "3", "1", "1", "8" ]

aarch642

aarch64_expand_movmem

aarch64

CPU

GCC

34,283

475

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...

[ "tilepro", "0", "4", "0", "4" ]

tilepro

split_di

tilepro

VLIW

GCC

34,284

134

1

[]

[ "<s>", "const", "HexagonRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "RegInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Hexagon", "Hexagon" ]

HexagonSubtarget (2)1

getRegisterInfo

Hexagon

DSP

LLVM

34,285

14

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering1

SplitVectorLoad

AMDGPU

GPU

LLVM

34,286

384

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "ARM_PREALLOC_LOAD_STORE_OPT_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "ARM" ]

ARMLoadStoreOptimizer (2)

getPassName

ARM

CPU

LLVM

34,287

13

1

[]

[ "<s>", "void", "c6x_function_end", "(", "FILE", "*", "file", ",", "const", "char", "*", "fname", ")", "{", "c6x_output_fn_unwind", "(", "file", ")", ";", "insn_info", ".", "release", "(", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "ASM_O...

[ "Called", "when", "a", "function", "has", "been", "assembled", ".", "It", "should", "perform", "all", "the", "tasks", "of", "ASM_DECLARE_FUNCTION_SIZE", "in", "elfos.h", ",", "plus", "target-specific", "tasks", ".", "We", "free", "the", "reservation", "(", "an...

[ "c6x" ]

c6x

c6x_function_end

c6x

VLIW

GCC

34,288

37

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AVRTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AVR", "AVR", "1", "0", "0U", "AVR::LD8loRegClass", "0U", "AVR::PTRDISPREGSRegClass", "0U", "AVR::LD8RegClass", "0U", "AVR::GPR8loRegClass", "0U", "AVR::PTRREGSRegClass", "0U", "AVR::GPRSPRegClass", "MVT::i8", "0U", "AVR::GPR8RegClass", "0U", "AVR::DREGSRegClass", "AVR::R0"...

AVRISelLowering13

getRegForInlineAsmConstraint

AVR

MPU

LLVM

34,289

311

1

[]

[ "<s>", "bool", "riscv_hard_regno_rename_ok", "(", "unsigned", "from_regno", "ATTRIBUTE_UNUSED", ",", "unsigned", "to_regno", ")", "{", "return", "!", "cfun", "->", "machine", "->", "interrupt_handler_p", "||", "df_regs_ever_live_p", "(", "to_regno", ")", ";", "}", ...

[ "Return", "nonzero", "if", "register", "FROM_REGNO", "can", "be", "renamed", "to", "register", "TO_REGNO", "." ]

[ "riscv" ]

riscv

riscv_hard_regno_rename_ok

riscv

CPU

GCC

34,290

25

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "{", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86" ]

X86IntelInstPrinter46

printInst

X86

CPU

LLVM

34,291

49

1

[]

[ "<s>", "static", "void", "expand_interrupt_handler_prologue", "(", "rtx", "spreg", ",", "e_funkind", "fkind", ",", "bool", "all", ")", "{", "HOST_WIDE_INT", "frame_size", "=", "get_frame_size", "(", ")", ";", "rtx", "predec1", "=", "gen_rtx_PRE_DEC", "(", "SImod...

[ "Generate", "a", "prologue", "suitable", "for", "a", "function", "of", "kind", "FKIND", ".", "This", "is", "called", "for", "interrupt", "and", "exception", "handler", "prologues", ".", "SPREG", "contains", "(", "reg", ":", "SI", "REG_SP", ")", "." ]

[ "bfin", "\"kspisusp\"", "1", "12", "1", "0xFFC00014", "\"nesting\"", "1", "26", "26", "8" ]

bfin

expand_interrupt_handler_prologue

bfin

DSP

GCC

34,292

383

1

[]

[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_c...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...

[ "epiphany", "1", "1", "0" ]

epiphany2

epiphany_setup_incoming_varargs

epiphany

MPU

GCC

34,293

126

1

[]

[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "1", "0" ]

AArch64ISelLowering

getConstraintType

AArch64

CPU

LLVM

34,294

73

1

[]

[ "<s>", "MachineInstr", "*", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "PowerPC", "PPC", "PPC::RLWIMI", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]

PPCInstrInfo107

commuteInstruction

PowerPC

CPU

LLVM

34,295

425

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Texture Intrinsics Replacer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Texture Intrinsics Replacer\"" ]

R600TextureIntrinsicsReplacer1

getPassName

AMDGPU

GPU

LLVM

34,296

13

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

AArch64ISelLowering116

getRegisterByName

AArch64

CPU

LLVM

34,297

63

1

[]

[ "<s>", "static", "void", "nds32_interrupt_attribute_parse_string", "(", "const", "char", "*", "original_str", ",", "const", "char", "*", "func_name", ",", "unsigned", "int", "s_level", ")", "{", "char", "target_str", "[", "100", "]", ";", "enum", "nds32_isr_save...

[ "FIXME", ":", "FOR", "BACKWARD", "COMPATIBILITY", ",", "we", "need", "to", "support", "following", "patterns", ":", "__attribute__", "(", "(", "interrupt", "(", "``", "XXX", ";", "YYY", ";", "id=ZZZ", "''", ")", ")", ")", "__attribute__", "(", "(", "exce...

[ "nds32", "100", "\"save_all_regs\"", "\"save_caller_regs\"", "\"nested\"", "\"not_nested\"", "\"ready_nested\"", "\"critical\"", "\"id=\"", "\"require id argument in the string\"", "\"=\"", "\";\"", "\",\"", "9", "9", "72", "\"invalid id value for interrupt attribute\"", "\",\"" ]

nds32-isr

nds32_interrupt_attribute_parse_string

nds32

CPU

GCC

34,298

329

1

[]

[ "<s>", "M680x0Subtarget", "&", "M680x0Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "Triple", "TT", ",", "StringRef", "FS", ",", "const", "M680x0TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "sel...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "8" ]

M680x0Subtarget

initializeSubtargetDependencies

M680x0

MPU

LLVM

34,299

53

1

[]