docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "M68kPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "M68k", "M68k" ]	M68kTargetMachine	addIRTranslator	M68k	MPU	LLVM	34,300	19	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addISelPrepare", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";",...	[ "Add", "common", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "in", "preparation", "for", "instruction", "selection", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine21	addISelPrepare	WebAssembly	Virtual ISA	LLVM	34,301	33	1	[]
[ "<s>", "static", "bool", "nios2_symbol_ref_in_small_data_p", "(", "rtx", "sym", ")", "{", "tree", "decl", ";", "gcc_assert", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", ...	[ "Return", "true", "if", "symbol", "is", "in", "small", "data", "section", "." ]	[ "nios2", "0" ]	nios2	nios2_symbol_ref_in_small_data_p	nios2	MPU	GCC	34,302	172	1	[]
[ "<s>", "static", "rtx", "strip_offset_and_salt", "(", "rtx", "addr", ",", "poly_int64", "*", "offset", ")", "{", "return", "strip_salt", "(", "strip_offset", "(", "addr", ",", "offset", ")", ")", ";", "}", "</s>" ]	[ "Like", "strip_offset", ",", "but", "also", "strip", "any", "UNSPEC_SALT_ADDR", "from", "the", "expression", "." ]	[ "aarch64" ]	aarch641	strip_offset_and_salt	aarch64	CPU	GCC	34,303	24	1	[]
[ "<s>", "const", "char", "*", "arithmetic_instr", "(", "rtx", "op", ",", "int", "shift_first_arg", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "PLUS", ":", "return", "\"add\"", ";", "case", "MINUS", ":", "return", "shift_first_a...	[ "Return", "the", "appropriate", "ARM", "instruction", "for", "the", "operation", "code", ".", "The", "returned", "result", "should", "not", "be", "overwritten", ".", "OP", "is", "the", "rtx", "of", "the", "operation", ".", "SHIFT_FIRST_ARG", "is", "TRUE", "i...	[ "arm", "\"add\"", "\"rsb\"", "\"sub\"", "\"orr\"", "\"eor\"", "\"and\"" ]	arm	arithmetic_instr	arm	CPU	GCC	34,304	83	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine11	addPreRegAlloc	X86	CPU	LLVM	34,305	68	1	[]
[ "<s>", "SDNode", "", "GBZ80DAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "GBZ80", "GB" ]	GBZ80ISelDAGToDAG (2)	Select	GBZ80	MPU	LLVM	34,306	47	1	[]
[ "<s>", "static", "int", "m68k_sched_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "m68k_sched_issue_rate", "(", ")", "-", "1", ";", "}", "</s>" ]	[ "Return", "how", "many", "instructions", "should", "scheduler", "lookahead", "to", "choose", "the", "best", "one", "." ]	[ "m68k", "1" ]	m68k	m68k_sched_first_cycle_multipass_dfa_lookahead	m68k	MPU	GCC	34,307	15	1	[]
[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LoopInfo", "*", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG16	runOnMachineFunction	AMDGPU	GPU	LLVM	34,308	86	1	[]
[ "<s>", "static", "bool", "nds32_reg_base_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "P...	[ "Return", "true", "if", "is", "load/store", "with", "REG", "addressing", "mode", "and", "memory", "mode", "is", "SImode", "." ]	[ "nds32", "0", "0" ]	nds32-relax-opt	nds32_reg_base_load_store_p	nds32	CPU	GCC	34,309	115	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine16	addPreEmitPass2	X86	CPU	LLVM	34,310	119	1	[]
[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_arch", "(", "const", "char", "", "to_parse", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ",", "std", "::", "string", "*", "invalid_extension...	[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "architecture", "struct", "that", "it", "selects", "into", "RES", "and", "the", "architectural", "features", "into", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "pars...	[ "aarch64", "0", "0" ]	aarch646	aarch64_parse_arch	aarch64	CPU	GCC	34,311	180	1	[]
[ "<s>", "bool", "nds32_n9_last_load_to_ex_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "last_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "1", ")", ";", "if", "(", "nds32_register_ports_config", "...	[ "Check", "dependencies", "from", "LMW", "(", "N", ",", "N", ")", "to", "EX", "." ]	[ "nds32", "1", "0", "1" ]	nds32-pipelines-auxiliary	nds32_n9_last_load_to_ex_p	nds32	CPU	GCC	34,312	134	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering36	getTargetNodeName	SystemZ	CPU	LLVM	34,313	247	1	[]
[ "<s>", "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "0", ";", ...	[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can"...	[ "rs6000", "0", "1", "0", "1", "0" ]	rs60004	insn_is_swappable_p	rs6000	CPU	GCC	34,314	133	1	[]
[ "<s>", "static", "struct", "machine_function", "", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...	[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "arm" ]	arm4	arm_init_machine_status	arm	CPU	GCC	34,315	33	1	[]
[ "<s>", "static", "bool", "indirectable_constant_address_p", "(", "rtx", "x", ",", "bool", "indirect", "ATTRIBUTE_UNUSED", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "x", ")", ";", "}", "</s>" ]	[ "Re-definition", "of", "CONSTANT_ADDRESS_P", ",", "which", "is", "true", "only", "when", "there", "are", "no", "SYMBOL_REFs", "for", "external", "symbols", "present", "." ]	[ "vax" ]	vax	indirectable_constant_address_p	vax	CPU	GCC	34,316	19	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_sel", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "int", "unit_size", "=", "GET_MODE_UNIT_SIZE", "(", "vmode", ")", ";", "if", "(", "d", "->", "vec_fl...	[ "Try", "to", "implement", "D", "using", "SVE", "SEL", "instruction", "." ]	[ "aarch64", "8", "0", "2", "2", "0", "2" ]	aarch64	aarch64_evpc_sel	aarch64	CPU	GCC	34,317	292	1	[]
[ "<s>", "void", "mips_expand_atomic_qihi", "(", "union", "mips_gen_fn_ptrs", "generator", ",", "rtx", "result", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ")", "{", "rtx", "orig_addr", ",", "memsi_addr", ",", "memsi", ",", "shift", ",", ...	[ "Expand", "a", "QI", "or", "HI", "mode", "atomic", "memory", "operation", ".", "GENERATOR", "contains", "a", "pointer", "to", "the", "gen_", "*", "function", "that", "generates", "the", "SI", "mode", "underlying", "atomic", "operation", "using", "masks", "th...	[ "mips", "0", "4", "3", "3", "2", "3" ]	mips4	mips_expand_atomic_qihi	mips	CPU	GCC	34,318	452	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo4	getInstrMapping	Mips	CPU	LLVM	34,319	176	1	[]
[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "NVPTX", "NVPTX", "0", "MVT::i32" ]	NVPTXISelDAGToDAG1	SelectInlineAsmMemoryOperand	NVPTX	GPU	LLVM	34,320	121	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]	LanaiInstrInfo10	areMemAccessesTriviallyDisjoint	Lanai	CPU	LLVM	34,321	206	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getGOT", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getGOT\\n\"", ")", ";", "SDLoc", "DL", "(", "N", ")", ";...	[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]	[ "AArch64", "AArch64", "\"AArch64TargetLowering::getGOT\\n\"", "AArch64II::MO_GOT", "AArch64ISD::LOADgot" ]	AArch64ISelLowering105	getGOT	AArch64	CPU	LLVM	34,322	75	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVM...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "Hexagon", "Hexagon" ]	HexagonISelLowering1	CanLowerReturn	Hexagon	DSP	LLVM	34,323	91	1	[]
[ "<s>", "bool", "arm_rtx_shift_left_p", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", "&&", "exact_log2", ...	[ "Return", "TRUE", "if", "X", "is", "either", "an", "arithmetic", "shift", "left", ",", "or", "is", "a", "multiplication", "by", "a", "power", "of", "two", "." ]	[ "arm", "1", "1", "0" ]	aarch-common	arm_rtx_shift_left_p	arm	CPU	GCC	34,324	63	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", ...	[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]	[ "AMDGPU", "AMDGPU", "ISD::FMA", "ISD::FMAD" ]	AMDGPUISelLowering (2)1	getNegatedExpression	AMDGPU	GPU	LLVM	34,325	91	1	[]
[ "<s>", "void", "visium_expand_epilogue", "(", "void", ")", "{", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "const", "int", "reg_size1", "=", "current_frame_info", ".", "reg_size1", ";", "const", "int", "max_reg1", "=",...	[ "This", "function", "generates", "the", "code", "for", "function", "exit", "." ]	[ "visium", "1", "0", "1", "65535", "0", "1", "0", "0" ]	visium2	visium_expand_epilogue	visium	Virtual ISA	GCC	34,326	463	1	[]
[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...	[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]	[ "Mips", "Mips", "0", "0", "0" ]	MipsFrameLowering11	estimateStackSize	Mips	CPU	LLVM	34,327	231	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "%", "8", "==", "0", ")", "return", ...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "SystemZ", "8", "0" ]	SystemZISelLowering (2)	getPreferredVectorAction	SystemZ	CPU	LLVM	34,328	39	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "OutStreamer", ".", "EmitRawText", "(", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PIC16", "PIC16", "\"\\tEND\"" ]	PIC16AsmPrinter	doFinalization	PIC16	MPU	LLVM	34,329	45	1	[]
[ "<s>", "bool", "aarch64_sve_dup_immediate_p", "(", "rtx", "x", ")", "{", "x", "=", "aarch64_bit_representation", "(", "unwrap_const_vec_duplicate", "(", "x", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "false", ";", "HOST_WIDE...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "DUP", "and", "CPY", "instructions", "." ]	[ "aarch64", "0xff", "0x80", "0x7f", "0x8000", "0x7f00" ]	aarch64	aarch64_sve_dup_immediate_p	aarch64	CPU	GCC	34,330	65	1	[]
[ "<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_hard_regno_mode_ok	powerpcspe	CPU	GCC	34,331	22	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "CJG" ]	CJGAsmBackend	fixupNeedsRelaxation	CJG	CPU	LLVM	34,332	28	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", ";", "}",...	[ "Return", "true", "if", "an", "fabs", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "R600", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering100	isFAbsFree	R600	GPU	LLVM	34,333	33	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "RI5CY", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]	RISCVRegisterInfo	eliminateFrameIndex	RI5CY	CPU	LLVM	34,334	308	1	[]
[ "<s>", "static", "bool", "mips_matching_cpu_name_p", "(", "const", "char", "", "canonical", ",", "const", "char", "", "given", ")", "{", "if", "(", "mips_strict_matching_cpu_name_p", "(", "canonical", ",", "given", ")", ")", "return", "true", ";", "if", "(...	[ "Return", "true", "if", "GIVEN", "matches", "CANONICAL", ",", "where", "GIVEN", "is", "a", "user-supplied", "CPU", "name", ".", "We", "'ve", "traditionally", "allowed", "a", "lot", "of", "variation", "here", ".", "Note", ":", "this", "function", "is", "sha...	[ "mips", "0", "1", "2", "0", "1", "2", "0", "1" ]	mips3	mips_matching_cpu_name_p	mips	CPU	GCC	34,335	131	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "RC", "==", "&", "PPC",...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]	PPCRegisterInfo	getLargestLegalSuperClass	PowerPC	CPU	LLVM	34,336	64	1	[]
[ "<s>", "bool", "mips_pad_arg_upward", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "type", "!=", "0", "?", "INTEGRAL_TYPE_P", "(", "type", ")", "\|\|", "POINT...	[ "Return", "true", "if", "FUNCTION_ARG_PADDING", "(", "MODE", ",", "TYPE", ")", "should", "return", "upward", "rather", "than", "downward", ".", "In", "other", "words", ",", "return", "true", "if", "the", "first", "byte", "of", "the", "stack", "slot", "has"...	[ "mips", "0", "0" ]	mips3	mips_pad_arg_upward	mips	CPU	GCC	34,337	113	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "mproc" ]	mprocTargetMachine	getRegisterInfo	mproc	Virtual ISA	LLVM	34,338	18	1	[]
[ "<s>", "Optional", "<", "ParamLoadedValue", ">", "ARMBaseInstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "auto", "DstSrcPair", "=", "isCopyInstrImpl", "(", "MI", ")", ")", ...	[ "Produce", "the", "expression", "describing", "the", "MI", "loading", "a", "value", "into", "the", "physical", "register", "Reg", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo110	describeLoadedValue	ARM	CPU	LLVM	34,339	61	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "VE" ]	VEAsmParser (2)	isToken	VE	CPU	LLVM	34,340	13	1	[]
[ "<s>", "static", "bool", "cortex_a9_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep", ",", "int", "*", "cost", ")", "{", "switch", "(", "REG_NOTE_KIND", "(", "link", ")", ")", "{", "case", "REG_DEP_ANTI", ...	[ "Adjust", "cost", "hook", "for", "Cortex", "A9", "." ]	[ "arm", "0", "0", "0", "3", "1" ]	arm5	cortex_a9_sched_adjust_cost	arm	CPU	GCC	34,341	261	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86" ]	X86FrameLowering109	getFrameIndexReference	X86	CPU	LLVM	34,342	91	1	[]
[ "<s>", "void", "TLCS900AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "TLCS900MCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TLCS900", "TLCS900", "TLCS900" ]	TLCS900AsmPrinter	EmitInstruction	TLCS900	MPU	LLVM	34,343	43	1	[]
[ "<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "SNES" ]	SNESELFStreamer	getStreamer	SNES	DSP	LLVM	34,344	17	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo11	storeRegToStackSlot	XCore	MPU	LLVM	34,345	93	1	[]
[ "<s>", "int", "rs6000_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "TARGET_PREFIXED", "&&", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(",...	[ "Adjust", "the", "length", "of", "an", "INSN", ".", "LENGTH", "is", "the", "currently-computed", "length", "and", "should", "be", "adjusted", "to", "reflect", "any", "required", "changes", ".", "This", "macro", "is", "used", "when", "there", "is", "some", ...	[ "rs6000", "4", "1" ]	rs6000	rs6000_adjust_insn_length	rs6000	CPU	GCC	34,346	77	1	[]
[ "<s>", "const", "XtensaInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Xtensa", "Xtensa" ]	XtensaSubtarget	getInstrInfo	Xtensa	MPU	LLVM	34,347	14	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "return", "0", ";", "}", "return", "12", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "XCore", "0", "12" ]	XCoreTargetTransformInfo (2)	getNumberOfRegisters	XCore	MPU	LLVM	34,348	20	1	[]
[ "<s>", "BitVector", "PatmosRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSu...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Patmos", "Patmos", "Patmos::R0", "Patmos::P0", "Patmos::S0", "Patmos::S1", "Patmos::SL", "Patmos::SH", "Patmos::S4", "Patmos::SS", "Patmos::ST", "Patmos::SRB", "Patmos::SRO", "Patmos::SXB", "Patmos::SXO", "Patmos::S11", "Patmos::S12", "Patmos::S13", "Patmos::S14", "Patmos::S15...	PatmosRegisterInfo1	getReservedRegs	Patmos	VLIW	LLVM	34,349	284	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "addPass", "(", "&", "PHIEliminationID", ")", ";", "addPass", "(", "&", "TwoAddressInstructionPassID", ")", ";", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine (2)1	addFastRegAlloc	NVPTX	GPU	LLVM	34,350	20	1	[]
[ "<s>", "void", "CSKYAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "!", "InConstantPool", ")", "return", ";", "InConstantPool", "=", "false", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "CSKY", "CSKY" ]	CSKYAsmPrinter1	emitFunctionBodyEnd	CSKY	CPU	LLVM	34,351	19	1	[]
[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]	WebAssemblyInstrInfo10	insertBranch	WebAssembly	Virtual ISA	LLVM	34,352	200	1	[]
[ "<s>", "void", "unicosmk_output_align", "(", "FILE", "*", "file", ",", "int", "align", ")", "{", "if", "(", "inside_function", ")", "fprintf", "(", "file", ",", "\"\\tgcc@code@align\\t%d\\n\"", ",", "align", ")", ";", "else", "fprintf", "(", "file", ",", "...	[ "Output", "an", "alignment", "directive", ".", "We", "have", "to", "use", "the", "macro", "'gcc", "@", "code", "@", "align", "'", "in", "code", "sections", "because", ".align", "fill", "unused", "space", "with", "zeroes", "." ]	[ "alpha", "\"\\tgcc@code@align\\t%d\\n\"", "\"\\t.align\\t%d\\n\"" ]	alpha3	unicosmk_output_align	alpha	MPU	GCC	34,353	35	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "Sparc", "MVT::i32" ]	SparcISelLowering	getScalarShiftAmountTy	Sparc	CPU	LLVM	34,354	15	1	[]
[ "<s>", "void", "ARMConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "if", "(", "GV", ")", "O", "<<", "GV", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", "\"(...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "ARM", "ARM", "\"(\"", "\")\"", "0", "\"-(LPC\"", "\"+\"", "\"-.\"", "\")\"" ]	ARMConstantPoolValue7	print	ARM	CPU	LLVM	34,355	74	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isS...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "MVT::v16i8", "MVT::v...	ARMISelLowering13	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	34,356	351	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RI5CY", "RISCV" ]	RISCVAsmPrinter	runOnMachineFunction	RI5CY	CPU	LLVM	34,357	63	1	[]
[ "<s>", "int", "sh_loop_align", "(", "rtx_insn", "", "label", ")", "{", "rtx_insn", "", "next", "=", "label", ";", "if", "(", "!", "optimize", "\|\|", "optimize_size", ")", "return", "0", ";", "do", "next", "=", "next_nonnote_insn", "(", "next", ")", ";...	[ "If", "we", "are", "inside", "a", "phony", "loop", ",", "almost", "any", "kind", "of", "label", "can", "turn", "up", "as", "the", "first", "one", "in", "the", "loop", ".", "Aligning", "a", "braf", "label", "causes", "incorrect", "switch", "destination", ...	[ "sh", "0", "0" ]	sh4	sh_loop_align	sh	CPU	GCC	34,358	67	1	[]
[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AArch64", "AArch64", "\"expected switch to return\"" ]	AArch64LegalizerInfo11	legalizeCustom	AArch64	CPU	LLVM	34,359	144	1	[]
[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "enum", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "...	[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...	[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]	i3863	ix86_expand_vector_init_one_var	i386	CPU	GCC	34,360	334	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]	X86FrameLowering (2)4	eliminateCallFramePseudoInstr	X86	CPU	LLVM	34,361	450	1	[]
[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "uint64_t", "ArgOffset", "=", "MFI", "->", "ABIArgOffset", ";", "switch", ...	[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]	AMDGPUISelLowering (2)	getImplicitParameterOffset	AMDGPU	GPU	LLVM	34,362	49	1	[]
[ "<s>", "static", "bool", "cdxreg", "(", "rtx", "op", ")", "{", "return", "REG_P", "(", "op", ")", "&&", "(", "!", "reload_completed", "\|\|", "CDX_REG_P", "(", "REGNO", "(", "op", ")", ")", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "OP", "is", "a", "REG", "and", "assigned", "a", "CDX", "reg", "." ]	[ "nios2" ]	nios2	cdxreg	nios2	MPU	GCC	34,363	28	1	[]
[ "<s>", "void", "rvexAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"MI:\"", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "rvex", "rvex", "128", "\"MI:\"", "\"\\n\"", "\"MI bundle:\"", "\"\\n\"", "0", "\"Corrupt Bundle!\"", "0", "\"inst:\"", "\"\\n\"", "\";;\\n\\n\"", "\";;\\n\\n\"" ]	rvexAsmPrinter	EmitInstruction	rvex	VLIW	LLVM	34,364	288	1	[]
[ "<s>", "static", "void", "riscv_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx", "label", ",", "src_reg", ",", "dest_reg", ",", "final_src", ...	[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "BYTES_PER_ITER", "bytes", "at", "a", "time", ".", "LENGTH", "must", "be", "at", "least", "BYTES_PER_ITER", ".", "Assume", "that", "the", "memory", "regions", "d...	[ "riscv", "0", "0" ]	riscv1	riscv_block_move_loop	riscv	CPU	GCC	34,365	208	1	[]
[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM::HasMVEIntegerOps", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]	ARMMCCodeEmitter16	getMachineOpValue	ARM	CPU	LLVM	34,366	244	1	[]
[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_VFP_...	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "8", "4", "4", "1", "0" ]	arm1	arm_hard_regno_mode_ok	arm	CPU	GCC	34,367	394	1	[]
[ "<s>", "const", "MCPhysReg", "", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsRegisterInfo1	getCalleeSavedRegs	Mips	CPU	LLVM	34,368	87	1	[]
[ "<s>", "int", "mips_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "length", "==", "MAX_PIC_BRANCH_LENGTH", "&&", "JUMP_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", ">=", "0", "&&", "get_attr_typ...	[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]	[ "mips", "0", "0", "8", "2", "4", "2", "4", "0", "2" ]	mips4	mips_adjust_insn_length	mips	CPU	GCC	34,369	153	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "!", "MIa", ".", "hasOneMemOperand", ...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo10	areMemAccessesTriviallyDisjoint	SystemZ	CPU	LLVM	34,370	234	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering66	getTargetNodeName	AMDGPU	GPU	LLVM	34,371	415	1	[]
[ "<s>", "inline", "iterator_range", "<", "block_iterator", ">", "blocks", "(", ")", "const", "{", "return", "make_range", "(", "block_begin", "(", ")", ",", "block_end", "(", ")", ")", ";", "}", "</s>" ]	[ "Returns", "a", "range", "view", "of", "the", "basic", "blocks", "in", "the", "region", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	blocks	WebAssembly	Virtual ISA	LLVM	34,372	23	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::ATOMIC_FENCE", "ISD::ATOMIC_SWAP", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::LOAD", "ISD::BUILD_VECTOR", "VE", "ISD...	VEISelLowering12	LowerOperation	VE	CPU	LLVM	34,373	227	1	[]
[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "switch", "(", "OpSize", ")", ...	[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]	[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "AArch64::ADDWrr", "AArch64::SUBWrr", "AArch64::LSLVWr", "AArch64::LSRVWr", "AArch64::ASRVWr", "AArch64::SDIVWr", "AArch64::UDIVWr", "64", "AArch64::ORRXrr", "AArch64::EORXrr", "AArch64...	AArch64InstructionSelector61	selectBinaryOp	AArch64	CPU	LLVM	34,374	383	1	[]
[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "if", "(", "MI"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Lanai", "Lanai", "Lanai::LDW_RI", "1", "2", "2", "0", "1", "0", "0" ]	LanaiInstrInfo18	isLoadFromStackSlot	Lanai	CPU	LLVM	34,375	96	1	[]
[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "enum", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx...	[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...	[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]	xtensa3	xtensa_expand_block_move	xtensa	MPU	GCC	34,376	472	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "AU"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUAnnotateUniformValues17	getAnalysisUsage	AMDGPU	GPU	LLVM	34,377	44	1	[]
[ "<s>", "void", "mips_expand_before_return", "(", "void", ")", "{", "if", "(", "TARGET_CALL_CLOBBERED_GP", ")", "emit_clobber", "(", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]	[ "Emit", "any", "instructions", "needed", "before", "a", "return", "." ]	[ "mips" ]	mips	mips_expand_before_return	mips	CPU	GCC	34,378	16	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "createRI...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine1	addPreRegAlloc	RISCV	CPU	LLVM	34,379	34	1	[]
[ "<s>", "void", "ARMELFStreamer", "::", "finishImpl", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "ARMTargetStreamer", "&", "ATS", "=", "static_cast", "<", "ARMTargetStreamer", "&", ">", "(", "TS", ")", ";", "...	[ "Streamer", "specific", "finalization", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMELFStreamer22	finishImpl	ARM	CPU	LLVM	34,380	42	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Thumb IT blocks insertion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"Thumb IT blocks insertion pass\"" ]	Thumb2ITBlockPass	getPassName	ARM	CPU	LLVM	34,381	13	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createX86MacroFusion...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "X86", "X86" ]	X86TargetMachine101	createMachineScheduler	X86	CPU	LLVM	34,382	33	1	[]
[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "reg", ",", "i", ";", "INIT_CUMULATIVE_ARGS", ...	[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	s390	s390_call_saved_register_used	s390	MPU	GCC	34,383	268	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Reloc", "::", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \"" ]	ARMBaseInstrInfo106	expandPostRAPseudo	ARM	CPU	LLVM	34,384	439	1	[]
[ "<s>", "static", "void", "nvptx_end_call_args", "(", "void", ")", "{", "cfun", "->", "machine", "->", "start_call", "=", "NULL_RTX", ";", "free_EXPR_LIST_list", "(", "&", "cfun", "->", "machine", "->", "call_args", ")", ";", "}", "</s>" ]	[ "Implement", "the", "corresponding", "END_CALL_ARGS", "hook", ".", "Clear", "and", "free", "the", "information", "we", "recorded", "." ]	[ "nvptx" ]	nvptx2	nvptx_end_call_args	nvptx	GPU	GCC	34,385	26	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine2	addPreEmitPass	X86	CPU	LLVM	34,386	119	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...	WebAssemblyReplacePhysRegs6	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	34,387	269	1	[]
[ "<s>", "virtual", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine10	getSubtargetImpl	Hexagon	DSP	LLVM	34,388	14	1	[]
[ "<s>", "static", "bool", "isReassociationCandidate", "(", "const", "MachineInstr", "&", "Inst", ",", "bool", "&", "Commuted", ")", "{", "if", "(", "isAssociativeAndCommutative", "(", "Inst", ")", "&&", "hasReassociableOperands", "(", "Inst", ",", "Inst", ".", ...	[ "Return", "true", "if", "the", "input", "\\P", "Inst", "is", "part", "of", "a", "chain", "of", "dependent", "ops", "that", "are", "suitable", "for", "reassociation", ",", "otherwise", "return", "false", "." ]	[ "X86" ]	X86InstrInfo123	isReassociationCandidate	X86	CPU	LLVM	34,389	46	1	[]
[ "<s>", "static", "unsigned", "long", "thumb_compute_save_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "12", ";", "reg", "++", ")", "if"...	[ "Compute", "a", "bit", "mask", "of", "which", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]	[ "arm", "0", "0", "12", "1", "1", "0", "1", "0xff", "1", "0xff", "0", "0x0f00", "1", "1" ]	arm3	thumb_compute_save_reg_mask	arm	CPU	GCC	34,390	148	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA64_32r", "X86::LEA32r", "X86::LEA64r" ]	X86FastISel104	fastMaterializeAlloca	X86	CPU	LLVM	34,391	144	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPFCoreSharedInfo::AmaAttr", "1", "0", "0", "0", "2" ]	BTFDebug16	InstLower	BPF	Virtual ISA	LLVM	34,392	373	1	[]
[ "<s>", "unsigned", "VEAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "VEOperand", "&", "Op", "=", "(", "VEOperand", "&", ")", "GOp", ";", "switch", "(", "Kind", ")", "{", "default", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "VE", "VE", "VE", "VE", "VEOperand::MorphToF32Reg", "VEOperand::MorphToI32Reg", "VEOperand::MorphToF128Reg", "VEOperand::MorphToVM512Reg", "VEOperand::MorphToMISCReg" ]	VEAsmParser (2)	validateTargetOperandClass	VE	CPU	LLVM	34,393	162	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]	PPCISelLowering113	LowerReturn	PowerPC	CPU	LLVM	34,394	269	1	[]
[ "<s>", "void", "function_builder", "::", "add_unique_function", "(", "const", "function_instance", "&", "instance", ",", "const", "function_shape", "*", "shape", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "...	[ "Add", "a", "built-in", "function", "for", "INSTANCE", ",", "with", "the", "argument", "types", "given", "by", "ARGUMENT_TYPES", "and", "the", "return", "type", "given", "by", "RETURN_TYPE", ".", "NAME", "is", "the", "``", "full", "''", "name", "for", "C",...	[ "riscv" ]	riscv-vector-builtins	add_unique_function	riscv	CPU	GCC	34,395	193	1	[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "ARM", "\".ARM.attributes\"", "ARM", "0", "ARM", "\".text\"", "0", "\"\"", "0U" ]	ARMTargetObjectFile1	Initialize	ARM	CPU	LLVM	34,396	144	1	[]
[ "<s>", "static", "bool", "decl_has_samegp", "(", "const_tree", "decl", ")", "{", "if", "(", "!", "(", "*", "targetm", ".", "binds_local_p", ")", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "TARGET_SMALL_DATA", ...	[ "Return", "true", "if", "the", "function", "DECL", "will", "share", "the", "same", "GP", "as", "any", "function", "in", "the", "current", "unit", "of", "translation", "." ]	[ "alpha" ]	alpha	decl_has_samegp	alpha	MPU	GCC	34,397	47	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV gather/scatter lowering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "\"RISCV gather/scatter lowering\"" ]	RISCVGatherScatterLowering	getPassName	RISCV	CPU	LLVM	34,398	11	1	[]
[ "<s>", "static", "void", "parse_mtune_ctrl_str", "(", "bool", "dump", ")", "{", "if", "(", "!", "ix86_tune_ctrl_string", ")", "return", ";", "char", "", "next_feature_string", "=", "NULL", ";", "char", "", "curr_feature_string", "=", "xstrdup", "(", "ix86_tu...	[ "parse", "-mtune-ctrl=", "option", ".", "When", "DUMP", "is", "true", ",", "print", "the", "features", "that", "are", "explicitly", "set", "." ]	[ "i386", "0", "\"Explicitly %s feature %s\\n\"", "\"clear\"", "\"set\"", "\"unknown parameter to option %<-mtune-ctrl%>: %s\"", "1" ]	i3868	parse_mtune_ctrl_str	i386	CPU	GCC	34,399	178	1	[]

[ "<s>", "bool", "M68kPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "M68k", "M68k" ]

M68kTargetMachine

addIRTranslator

M68k

MPU

LLVM

34,300

19

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addISelPrepare", "(", ")", "{", "addPass", "(", "new", "CoalesceFeaturesAndStripAtomics", "(", "&", "getWebAssemblyTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";",...

[ "Add", "common", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "in", "preparation", "for", "instruction", "selection", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine21

addISelPrepare

WebAssembly

Virtual ISA

LLVM

34,301

33

1

[]

[ "<s>", "static", "bool", "nios2_symbol_ref_in_small_data_p", "(", "rtx", "sym", ")", "{", "tree", "decl", ";", "gcc_assert", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", ...

[ "Return", "true", "if", "symbol", "is", "in", "small", "data", "section", "." ]

[ "nios2", "0" ]

nios2

nios2_symbol_ref_in_small_data_p

nios2

MPU

GCC

34,302

172

1

[]

[ "<s>", "static", "rtx", "strip_offset_and_salt", "(", "rtx", "addr", ",", "poly_int64", "*", "offset", ")", "{", "return", "strip_salt", "(", "strip_offset", "(", "addr", ",", "offset", ")", ")", ";", "}", "</s>" ]

[ "Like", "strip_offset", ",", "but", "also", "strip", "any", "UNSPEC_SALT_ADDR", "from", "the", "expression", "." ]

[ "aarch64" ]

aarch641

strip_offset_and_salt

aarch64

CPU

GCC

34,303

24

1

[]

[ "<s>", "const", "char", "*", "arithmetic_instr", "(", "rtx", "op", ",", "int", "shift_first_arg", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "PLUS", ":", "return", "\"add\"", ";", "case", "MINUS", ":", "return", "shift_first_a...

[ "Return", "the", "appropriate", "ARM", "instruction", "for", "the", "operation", "code", ".", "The", "returned", "result", "should", "not", "be", "overwritten", ".", "OP", "is", "the", "rtx", "of", "the", "operation", ".", "SHIFT_FIRST_ARG", "is", "TRUE", "i...

[ "arm", "\"add\"", "\"rsb\"", "\"sub\"", "\"orr\"", "\"eor\"", "\"and\"" ]

arm

arithmetic_instr

arm

CPU

GCC

34,304

83

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine11

addPreRegAlloc

X86

CPU

LLVM

34,305

68

1

[]

[ "<s>", "SDNode", "*", "GBZ80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "GBZ80", "GB" ]

GBZ80ISelDAGToDAG (2)

Select

GBZ80

MPU

LLVM

34,306

47

1

[]

[ "<s>", "static", "int", "m68k_sched_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "return", "m68k_sched_issue_rate", "(", ")", "-", "1", ";", "}", "</s>" ]

[ "Return", "how", "many", "instructions", "should", "scheduler", "lookahead", "to", "choose", "the", "best", "one", "." ]

[ "m68k", "1" ]

m68k

m68k_sched_first_cycle_multipass_dfa_lookahead

m68k

MPU

GCC

34,307

15

1

[]

[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DominatorTree", "&", "DT", "=", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LoopInfo", "*", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG16

runOnMachineFunction

AMDGPU

GPU

LLVM

34,308

86

1

[]

[ "<s>", "static", "bool", "nds32_reg_base_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "P...

[ "Return", "true", "if", "is", "load/store", "with", "REG", "addressing", "mode", "and", "memory", "mode", "is", "SImode", "." ]

[ "nds32", "0", "0" ]

nds32-relax-opt

nds32_reg_base_load_store_p

nds32

CPU

GCC

34,309

115

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine16

addPreEmitPass2

X86

CPU

LLVM

34,310

119

1

[]

[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_arch", "(", "const", "char", "*", "to_parse", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ",", "std", "::", "string", "*", "invalid_extension...

[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "architecture", "struct", "that", "it", "selects", "into", "RES", "and", "the", "architectural", "features", "into", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "pars...

[ "aarch64", "0", "0" ]

aarch646

aarch64_parse_arch

aarch64

CPU

GCC

34,311

180

1

[]

[ "<s>", "bool", "nds32_n9_last_load_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "last_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "1", ")", ";", "if", "(", "nds32_register_ports_config", "...

[ "Check", "dependencies", "from", "LMW", "(", "N", ",", "N", ")", "to", "EX", "." ]

[ "nds32", "1", "0", "1" ]

nds32-pipelines-auxiliary

nds32_n9_last_load_to_ex_p

nds32

CPU

GCC

34,312

134

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering36

getTargetNodeName

SystemZ

CPU

LLVM

34,313

247

1

[]

[ "<s>", "static", "unsigned", "int", "insn_is_swappable_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "unsigned", "int", "*", "special", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "0", ";", ...

[ "Return", "1", "iff", "INSN", "is", "an", "operand", "that", "will", "not", "be", "affected", "by", "having", "vector", "doublewords", "swapped", "in", "memory", "(", "in", "which", "case", "*", "SPECIAL", "is", "unchanged", ")", ",", "or", "that", "can"...

[ "rs6000", "0", "1", "0", "1", "0" ]

rs60004

insn_is_swappable_p

rs6000

CPU

GCC

34,314

133

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...

[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "arm" ]

arm4

arm_init_machine_status

arm

CPU

GCC

34,315

33

1

[]

[ "<s>", "static", "bool", "indirectable_constant_address_p", "(", "rtx", "x", ",", "bool", "indirect", "ATTRIBUTE_UNUSED", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "x", ")", ";", "}", "</s>" ]

[ "Re-definition", "of", "CONSTANT_ADDRESS_P", ",", "which", "is", "true", "only", "when", "there", "are", "no", "SYMBOL_REFs", "for", "external", "symbols", "present", "." ]

[ "vax" ]

vax

indirectable_constant_address_p

vax

CPU

GCC

34,316

19

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_sel", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "int", "unit_size", "=", "GET_MODE_UNIT_SIZE", "(", "vmode", ")", ";", "if", "(", "d", "->", "vec_fl...

[ "Try", "to", "implement", "D", "using", "SVE", "SEL", "instruction", "." ]

[ "aarch64", "8", "0", "2", "2", "0", "2" ]

aarch64

aarch64_evpc_sel

aarch64

CPU

GCC

34,317

292

1

[]

[ "<s>", "void", "mips_expand_atomic_qihi", "(", "union", "mips_gen_fn_ptrs", "generator", ",", "rtx", "result", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ")", "{", "rtx", "orig_addr", ",", "memsi_addr", ",", "memsi", ",", "shift", ",", ...

[ "Expand", "a", "QI", "or", "HI", "mode", "atomic", "memory", "operation", ".", "GENERATOR", "contains", "a", "pointer", "to", "the", "gen_", "*", "function", "that", "generates", "the", "SI", "mode", "underlying", "atomic", "operation", "using", "masks", "th...

[ "mips", "0", "4", "3", "3", "2", "3" ]

mips4

mips_expand_atomic_qihi

mips

CPU

GCC

34,318

452

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo4

getInstrMapping

Mips

CPU

LLVM

34,319

176

1

[]

[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch"...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "NVPTX", "NVPTX", "0", "MVT::i32" ]

NVPTXISelDAGToDAG1

SelectInlineAsmMemoryOperand

NVPTX

GPU

LLVM

34,320

121

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]

LanaiInstrInfo10

areMemAccessesTriviallyDisjoint

Lanai

CPU

LLVM

34,321

206

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getGOT", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getGOT\\n\"", ")", ";", "SDLoc", "DL", "(", "N", ")", ";...

[ "Return", "a", "pseudo", "source", "value", "referencing", "the", "global", "offset", "table", "(", "or", "something", "the", "like", ")", "." ]

[ "AArch64", "AArch64", "\"AArch64TargetLowering::getGOT\\n\"", "AArch64II::MO_GOT", "AArch64ISD::LOADgot" ]

AArch64ISelLowering105

getGOT

AArch64

CPU

LLVM

34,322

75

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVM...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "Hexagon", "Hexagon" ]

HexagonISelLowering1

CanLowerReturn

Hexagon

DSP

LLVM

34,323

91

1

[]

[ "<s>", "bool", "arm_rtx_shift_left_p", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "MULT", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", "&&", "exact_log2", ...

[ "Return", "TRUE", "if", "X", "is", "either", "an", "arithmetic", "shift", "left", ",", "or", "is", "a", "multiplication", "by", "a", "power", "of", "two", "." ]

[ "arm", "1", "1", "0" ]

aarch-common

arm_rtx_shift_left_p

arm

CPU

GCC

34,324

63

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", ...

[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]

[ "AMDGPU", "AMDGPU", "ISD::FMA", "ISD::FMAD" ]

AMDGPUISelLowering (2)1

getNegatedExpression

AMDGPU

GPU

LLVM

34,325

91

1

[]

[ "<s>", "void", "visium_expand_epilogue", "(", "void", ")", "{", "const", "int", "save_area_size", "=", "current_frame_info", ".", "save_area_size", ";", "const", "int", "reg_size1", "=", "current_frame_info", ".", "reg_size1", ";", "const", "int", "max_reg1", "=",...

[ "This", "function", "generates", "the", "code", "for", "function", "exit", "." ]

[ "visium", "1", "0", "1", "65535", "0", "1", "0", "0" ]

visium2

visium_expand_epilogue

visium

Virtual ISA

GCC

34,326

463

1

[]

[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...

[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]

[ "Mips", "Mips", "0", "0", "0" ]

MipsFrameLowering11

estimateStackSize

Mips

CPU

LLVM

34,327

231

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "%", "8", "==", "0", ")", "return", ...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "SystemZ", "8", "0" ]

SystemZISelLowering (2)

getPreferredVectorAction

SystemZ

CPU

LLVM

34,328

39

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "OutStreamer", ".", "EmitRawText", "(", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PIC16", "PIC16", "\"\\tEND\"" ]

PIC16AsmPrinter

doFinalization

PIC16

MPU

LLVM

34,329

45

1

[]

[ "<s>", "bool", "aarch64_sve_dup_immediate_p", "(", "rtx", "x", ")", "{", "x", "=", "aarch64_bit_representation", "(", "unwrap_const_vec_duplicate", "(", "x", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "false", ";", "HOST_WIDE...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "DUP", "and", "CPY", "instructions", "." ]

[ "aarch64", "0xff", "0x80", "0x7f", "0x8000", "0x7f00" ]

aarch64

aarch64_sve_dup_immediate_p

aarch64

CPU

GCC

34,330

65

1

[]

[ "<s>", "static", "bool", "rs6000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "rs6000_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_hard_regno_mode_ok

powerpcspe

CPU

GCC

34,331

22

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "CJG" ]

CJGAsmBackend

fixupNeedsRelaxation

CJG

CPU

LLVM

34,332

28

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ";", "}",...

[ "Return", "true", "if", "an", "fabs", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "R600", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering100

isFAbsFree

R600

GPU

LLVM

34,333

33

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "RI5CY", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]

RISCVRegisterInfo

eliminateFrameIndex

RI5CY

CPU

LLVM

34,334

308

1

[]

[ "<s>", "static", "bool", "mips_matching_cpu_name_p", "(", "const", "char", "*", "canonical", ",", "const", "char", "*", "given", ")", "{", "if", "(", "mips_strict_matching_cpu_name_p", "(", "canonical", ",", "given", ")", ")", "return", "true", ";", "if", "(...

[ "Return", "true", "if", "GIVEN", "matches", "CANONICAL", ",", "where", "GIVEN", "is", "a", "user-supplied", "CPU", "name", ".", "We", "'ve", "traditionally", "allowed", "a", "lot", "of", "variation", "here", ".", "Note", ":", "this", "function", "is", "sha...

[ "mips", "0", "1", "2", "0", "1", "2", "0", "1" ]

mips3

mips_matching_cpu_name_p

mips

CPU

GCC

34,335

131

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "RC", "==", "&", "PPC",...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSFRCRegClass", "PPC::VRRCRegClass", "PPC::VSRCRegClass" ]

PPCRegisterInfo

getLargestLegalSuperClass

PowerPC

CPU

LLVM

34,336

64

1

[]

[ "<s>", "bool", "mips_pad_arg_upward", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "type", "!=", "0", "?", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "POINT...

[ "Return", "true", "if", "FUNCTION_ARG_PADDING", "(", "MODE", ",", "TYPE", ")", "should", "return", "upward", "rather", "than", "downward", ".", "In", "other", "words", ",", "return", "true", "if", "the", "first", "byte", "of", "the", "stack", "slot", "has"...

[ "mips", "0", "0" ]

mips3

mips_pad_arg_upward

mips

CPU

GCC

34,337

113

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "mproc" ]

mprocTargetMachine

getRegisterInfo

mproc

Virtual ISA

LLVM

34,338

18

1

[]

[ "<s>", "Optional", "<", "ParamLoadedValue", ">", "ARMBaseInstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "auto", "DstSrcPair", "=", "isCopyInstrImpl", "(", "MI", ")", ")", ...

[ "Produce", "the", "expression", "describing", "the", "MI", "loading", "a", "value", "into", "the", "physical", "register", "Reg", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo110

describeLoadedValue

ARM

CPU

LLVM

34,339

61

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "VE" ]

VEAsmParser (2)

isToken

VE

CPU

LLVM

34,340

13

1

[]

[ "<s>", "static", "bool", "cortex_a9_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep", ",", "int", "*", "cost", ")", "{", "switch", "(", "REG_NOTE_KIND", "(", "link", ")", ")", "{", "case", "REG_DEP_ANTI", ...

[ "Adjust", "cost", "hook", "for", "Cortex", "A9", "." ]

[ "arm", "0", "0", "0", "3", "1" ]

arm5

cortex_a9_sched_adjust_cost

arm

CPU

GCC

34,341

261

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "X86RegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86" ]

X86FrameLowering109

getFrameIndexReference

X86

CPU

LLVM

34,342

91

1

[]

[ "<s>", "void", "TLCS900AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "TLCS900MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TLCS900", "TLCS900", "TLCS900" ]

TLCS900AsmPrinter

EmitInstruction

TLCS900

MPU

LLVM

34,343

43

1

[]

[ "<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "SNES" ]

SNESELFStreamer

getStreamer

SNES

DSP

LLVM

34,344

17

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo11

storeRegToStackSlot

XCore

MPU

LLVM

34,345

93

1

[]

[ "<s>", "int", "rs6000_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "TARGET_PREFIXED", "&&", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(",...

[ "Adjust", "the", "length", "of", "an", "INSN", ".", "LENGTH", "is", "the", "currently-computed", "length", "and", "should", "be", "adjusted", "to", "reflect", "any", "required", "changes", ".", "This", "macro", "is", "used", "when", "there", "is", "some", ...

[ "rs6000", "4", "1" ]

rs6000

rs6000_adjust_insn_length

rs6000

CPU

GCC

34,346

77

1

[]

[ "<s>", "const", "XtensaInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Xtensa", "Xtensa" ]

XtensaSubtarget

getInstrInfo

Xtensa

MPU

LLVM

34,347

14

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "return", "0", ";", "}", "return", "12", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "XCore", "0", "12" ]

XCoreTargetTransformInfo (2)

getNumberOfRegisters

XCore

MPU

LLVM

34,348

20

1

[]

[ "<s>", "BitVector", "PatmosRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSu...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Patmos", "Patmos", "Patmos::R0", "Patmos::P0", "Patmos::S0", "Patmos::S1", "Patmos::SL", "Patmos::SH", "Patmos::S4", "Patmos::SS", "Patmos::ST", "Patmos::SRB", "Patmos::SRO", "Patmos::SXB", "Patmos::SXO", "Patmos::S11", "Patmos::S12", "Patmos::S13", "Patmos::S14", "Patmos::S15...

PatmosRegisterInfo1

getReservedRegs

Patmos

VLIW

LLVM

34,349

284

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addFastRegAlloc", "(", ")", "{", "addPass", "(", "&", "PHIEliminationID", ")", ";", "addPass", "(", "&", "TwoAddressInstructionPassID", ")", ";", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine (2)1

addFastRegAlloc

NVPTX

GPU

LLVM

34,350

20

1

[]

[ "<s>", "void", "CSKYAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "if", "(", "!", "InConstantPool", ")", "return", ";", "InConstantPool", "=", "false", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "CSKY", "CSKY" ]

CSKYAsmPrinter1

emitFunctionBodyEnd

CSKY

CPU

LLVM

34,351

19

1

[]

[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0", "WebAssembly::BR", "1", "2", "\"Expected a flag and a successor block\"", "0", "WebAssembly::BR_IF", "1", "WebAssembly::BR_UNLESS", "1", "1", "WebAssembly::BR", "2" ]

WebAssemblyInstrInfo10

insertBranch

WebAssembly

Virtual ISA

LLVM

34,352

200

1

[]

[ "<s>", "void", "unicosmk_output_align", "(", "FILE", "*", "file", ",", "int", "align", ")", "{", "if", "(", "inside_function", ")", "fprintf", "(", "file", ",", "\"\\tgcc@code@align\\t%d\\n\"", ",", "align", ")", ";", "else", "fprintf", "(", "file", ",", "...

[ "Output", "an", "alignment", "directive", ".", "We", "have", "to", "use", "the", "macro", "'gcc", "@", "code", "@", "align", "'", "in", "code", "sections", "because", ".align", "fill", "unused", "space", "with", "zeroes", "." ]

[ "alpha", "\"\\tgcc@code@align\\t%d\\n\"", "\"\\t.align\\t%d\\n\"" ]

alpha3

unicosmk_output_align

alpha

MPU

GCC

34,353

35

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "Sparc", "MVT::i32" ]

SparcISelLowering

getScalarShiftAmountTy

Sparc

CPU

LLVM

34,354

15

1

[]

[ "<s>", "void", "ARMConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "if", "(", "GV", ")", "O", "<<", "GV", "->", "getName", "(", ")", ";", "else", "O", "<<", "S", ";", "if", "(", "Modifier", ")", "O", "<<", "\"(...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "ARM", "ARM", "\"(\"", "\")\"", "0", "\"-(LPC\"", "\"+\"", "\"-.\"", "\")\"" ]

ARMConstantPoolValue7

print

ARM

CPU

LLVM

34,355

74

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isS...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64", "MVT::v16i1", "MVT::v8i1", "MVT::v4i1", "MVT::v16i8", "MVT::v8i16", "MVT::v8f16", "MVT::v4i32", "MVT::v4f32", "MVT::v2i64", "MVT::v2f64", "MVT::v4i8", "MVT::v8i8", "MVT::v4i16", "MVT::v16i8", "MVT::v...

ARMISelLowering13

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

34,356

351

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCSubtargetInfo", "&", "NewSTI", "=", "OutStreamer", "->", "getContext", "(", ")", ".", "getSubtargetCopy", "(", "*", "TM", ".", "getMCSubtargetInfo", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RI5CY", "RISCV" ]

RISCVAsmPrinter

runOnMachineFunction

RI5CY

CPU

LLVM

34,357

63

1

[]

[ "<s>", "int", "sh_loop_align", "(", "rtx_insn", "*", "label", ")", "{", "rtx_insn", "*", "next", "=", "label", ";", "if", "(", "!", "optimize", "||", "optimize_size", ")", "return", "0", ";", "do", "next", "=", "next_nonnote_insn", "(", "next", ")", ";...

[ "If", "we", "are", "inside", "a", "phony", "loop", ",", "almost", "any", "kind", "of", "label", "can", "turn", "up", "as", "the", "first", "one", "in", "the", "loop", ".", "Aligning", "a", "braf", "label", "causes", "incorrect", "switch", "destination", ...

[ "sh", "0", "0" ]

sh4

sh_loop_align

sh

CPU

GCC

34,358

67

1

[]

[ "<s>", "bool", "AArch64LegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "MIRBuilder", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI"...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AArch64", "AArch64", "\"expected switch to return\"" ]

AArch64LegalizerInfo11

legalizeCustom

AArch64

CPU

LLVM

34,359

144

1

[]

[ "<s>", "static", "bool", "ix86_expand_vector_init_one_var", "(", "bool", "mmx_ok", ",", "enum", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "vals", ",", "int", "one_var", ")", "{", "rtx", "var", "=", "XVECEXP", "(", "vals", ",", "0", ",", "...

[ "A", "subroutine", "of", "ix86_expand_vector_init", ".", "Store", "into", "TARGET", "a", "vector", "consisting", "of", "the", "values", "in", "VALS", ".", "It", "is", "known", "that", "all", "elements", "except", "ONE_VAR", "are", "constants", ".", "Return", ...

[ "i386", "0", "0", "0", "0", "1", "1", "8", "1", "0xff", "8", "1", "1" ]

i3863

ix86_expand_vector_init_one_var

i386

CPU

GCC

34,360

334

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]

X86FrameLowering (2)4

eliminateCallFramePseudoInstr

X86

CPU

LLVM

34,361

450

1

[]

[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "uint64_t", "ArgOffset", "=", "MFI", "->", "ABIArgOffset", ";", "switch", ...

[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]

AMDGPUISelLowering (2)

getImplicitParameterOffset

AMDGPU

GPU

LLVM

34,362

49

1

[]

[ "<s>", "static", "bool", "cdxreg", "(", "rtx", "op", ")", "{", "return", "REG_P", "(", "op", ")", "&&", "(", "!", "reload_completed", "||", "CDX_REG_P", "(", "REGNO", "(", "op", ")", ")", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "OP", "is", "a", "REG", "and", "assigned", "a", "CDX", "reg", "." ]

[ "nios2" ]

nios2

cdxreg

nios2

MPU

GCC

34,363

28

1

[]

[ "<s>", "void", "rvexAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"MI:\"", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "rvex", "rvex", "128", "\"MI:\"", "\"\\n\"", "\"MI bundle:\"", "\"\\n\"", "0", "\"Corrupt Bundle!\"", "0", "\"inst:\"", "\"\\n\"", "\";;\\n\\n\"", "\";;\\n\\n\"" ]

rvexAsmPrinter

EmitInstruction

rvex

VLIW

LLVM

34,364

288

1

[]

[ "<s>", "static", "void", "riscv_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx", "label", ",", "src_reg", ",", "dest_reg", ",", "final_src", ...

[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "BYTES_PER_ITER", "bytes", "at", "a", "time", ".", "LENGTH", "must", "be", "at", "least", "BYTES_PER_ITER", ".", "Assume", "that", "the", "memory", "regions", "d...

[ "riscv", "0", "0" ]

riscv1

riscv_block_move_loop

riscv

CPU

GCC

34,365

208

1

[]

[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM::HasMVEIntegerOps", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]

ARMMCCodeEmitter16

getMachineOpValue

ARM

CPU

LLVM

34,366

244

1

[]

[ "<s>", "static", "bool", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_VFP_...

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "8", "4", "4", "1", "0" ]

arm1

arm_hard_regno_mode_ok

arm

CPU

GCC

34,367

394

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsRegisterInfo1

getCalleeSavedRegs

Mips

CPU

LLVM

34,368

87

1

[]

[ "<s>", "int", "mips_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "length", "==", "MAX_PIC_BRANCH_LENGTH", "&&", "JUMP_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", ">=", "0", "&&", "get_attr_typ...

[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]

[ "mips", "0", "0", "8", "2", "4", "2", "4", "0", "2" ]

mips4

mips_adjust_insn_length

mips

CPU

GCC

34,369

153

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "!", "MIa", ".", "hasOneMemOperand", ...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo10

areMemAccessesTriviallyDisjoint

SystemZ

CPU

LLVM

34,370

234

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "R600", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering66

getTargetNodeName

AMDGPU

GPU

LLVM

34,371

415

1

[]

[ "<s>", "inline", "iterator_range", "<", "block_iterator", ">", "blocks", "(", ")", "const", "{", "return", "make_range", "(", "block_begin", "(", ")", ",", "block_end", "(", ")", ")", ";", "}", "</s>" ]

[ "Returns", "a", "range", "view", "of", "the", "basic", "blocks", "in", "the", "region", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

blocks

WebAssembly

Virtual ISA

LLVM

34,372

23

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::ATOMIC_FENCE", "ISD::ATOMIC_SWAP", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FRAMEADDR", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::LOAD", "ISD::BUILD_VECTOR", "VE", "ISD...

VEISelLowering12

LowerOperation

VE

CPU

LLVM

34,373

227

1

[]

[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "switch", "(", "OpSize", ")", ...

[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]

[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::ORRWrr", "AArch64::EORWrr", "AArch64::ANDWrr", "AArch64::ADDWrr", "AArch64::SUBWrr", "AArch64::LSLVWr", "AArch64::LSRVWr", "AArch64::ASRVWr", "AArch64::SDIVWr", "AArch64::UDIVWr", "64", "AArch64::ORRXrr", "AArch64::EORXrr", "AArch64...

AArch64InstructionSelector61

selectBinaryOp

AArch64

CPU

LLVM

34,374

383

1

[]

[ "<s>", "unsigned", "LanaiInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Lanai", "::", "LDW_RI", ")", "if", "(", "MI"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Lanai", "Lanai", "Lanai::LDW_RI", "1", "2", "2", "0", "1", "0", "0" ]

LanaiInstrInfo18

isLoadFromStackSlot

Lanai

CPU

LLVM

34,375

96

1

[]

[ "<s>", "int", "xtensa_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "static", "const", "enum", "machine_mode", "mode_from_align", "[", "]", "=", "{", "VOIDmode", ",", "QImode", ",", "HImode", ",", "VOIDmode", ",", "SImode", ",", "}", ";", "rtx...

[ "Try", "to", "expand", "a", "block", "move", "operation", "to", "an", "RTL", "block", "move", "instruction", ".", "If", "not", "optimizing", "or", "if", "the", "block", "size", "is", "not", "a", "constant", "or", "if", "the", "block", "is", "small", ",...

[ "xtensa", "0", "1", "2", "2", "2", "2", "0", "0", "0", "2", "0", "2", "3", "0", "0", "4", "2", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1", "1" ]

xtensa3

xtensa_expand_block_move

xtensa

MPU

GCC

34,376

472

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";", "AU"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUAnnotateUniformValues17

getAnalysisUsage

AMDGPU

GPU

LLVM

34,377

44

1

[]

[ "<s>", "void", "mips_expand_before_return", "(", "void", ")", "{", "if", "(", "TARGET_CALL_CLOBBERED_GP", ")", "emit_clobber", "(", "pic_offset_table_rtx", ")", ";", "}", "</s>" ]

[ "Emit", "any", "instructions", "needed", "before", "a", "return", "." ]

[ "mips" ]

mips

mips_expand_before_return

mips

CPU

GCC

34,378

16

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "createRI...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine1

addPreRegAlloc

RISCV

CPU

LLVM

34,379

34

1

[]

[ "<s>", "void", "ARMELFStreamer", "::", "finishImpl", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "ARMTargetStreamer", "&", "ATS", "=", "static_cast", "<", "ARMTargetStreamer", "&", ">", "(", "TS", ")", ";", "...

[ "Streamer", "specific", "finalization", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMELFStreamer22

finishImpl

ARM

CPU

LLVM

34,380

42

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Thumb IT blocks insertion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"Thumb IT blocks insertion pass\"" ]

Thumb2ITBlockPass

getPassName

ARM

CPU

LLVM

34,381

13

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createX86MacroFusion...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "X86", "X86" ]

X86TargetMachine101

createMachineScheduler

X86

CPU

LLVM

34,382

33

1

[]

[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "reg", ",", "i", ";", "INIT_CUMULATIVE_ARGS", ...

[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

s390

s390_call_saved_register_used

s390

MPU

GCC

34,383

268

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Reloc", "::", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \"" ]

ARMBaseInstrInfo106

expandPostRAPseudo

ARM

CPU

LLVM

34,384

439

1

[]

[ "<s>", "static", "void", "nvptx_end_call_args", "(", "void", ")", "{", "cfun", "->", "machine", "->", "start_call", "=", "NULL_RTX", ";", "free_EXPR_LIST_list", "(", "&", "cfun", "->", "machine", "->", "call_args", ")", ";", "}", "</s>" ]

[ "Implement", "the", "corresponding", "END_CALL_ARGS", "hook", ".", "Clear", "and", "free", "the", "information", "we", "recorded", "." ]

[ "nvptx" ]

nvptx2

nvptx_end_call_args

nvptx

GPU

GCC

34,385

26

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine2

addPreEmitPass

X86

CPU

LLVM

34,386

119

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...

WebAssemblyReplacePhysRegs6

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

34,387

269

1

[]

[ "<s>", "virtual", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine10

getSubtargetImpl

Hexagon

DSP

LLVM

34,388

14

1

[]

[ "<s>", "static", "bool", "isReassociationCandidate", "(", "const", "MachineInstr", "&", "Inst", ",", "bool", "&", "Commuted", ")", "{", "if", "(", "isAssociativeAndCommutative", "(", "Inst", ")", "&&", "hasReassociableOperands", "(", "Inst", ",", "Inst", ".", ...

[ "Return", "true", "if", "the", "input", "\\P", "Inst", "is", "part", "of", "a", "chain", "of", "dependent", "ops", "that", "are", "suitable", "for", "reassociation", ",", "otherwise", "return", "false", "." ]

[ "X86" ]

X86InstrInfo123

isReassociationCandidate

X86

CPU

LLVM

34,389

46

1

[]

[ "<s>", "static", "unsigned", "long", "thumb_compute_save_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "12", ";", "reg", "++", ")", "if"...

[ "Compute", "a", "bit", "mask", "of", "which", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]

[ "arm", "0", "0", "12", "1", "1", "0", "1", "0xff", "1", "0xff", "0", "0x0f00", "1", "1" ]

arm3

thumb_compute_save_reg_mask

arm

CPU

GCC

34,390

148

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA64_32r", "X86::LEA32r", "X86::LEA64r" ]

X86FastISel104

fastMaterializeAlloca

X86

CPU

LLVM

34,391

144

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPFCoreSharedInfo::AmaAttr", "1", "0", "0", "0", "2" ]

BTFDebug16

InstLower

BPF

Virtual ISA

LLVM

34,392

373

1

[]

[ "<s>", "unsigned", "VEAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "VEOperand", "&", "Op", "=", "(", "VEOperand", "&", ")", "GOp", ";", "switch", "(", "Kind", ")", "{", "default", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "VE", "VE", "VE", "VE", "VEOperand::MorphToF32Reg", "VEOperand::MorphToI32Reg", "VEOperand::MorphToF128Reg", "VEOperand::MorphToVM512Reg", "VEOperand::MorphToMISCReg" ]

VEAsmParser (2)

validateTargetOperandClass

VE

CPU

LLVM

34,393

162

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]

PPCISelLowering113

LowerReturn

PowerPC

CPU

LLVM

34,394

269

1

[]

[ "<s>", "void", "function_builder", "::", "add_unique_function", "(", "const", "function_instance", "&", "instance", ",", "const", "function_shape", "*", "shape", ",", "tree", "return_type", ",", "vec", "<", "tree", ">", "&", "argument_types", ")", "{", "if", "...

[ "Add", "a", "built-in", "function", "for", "INSTANCE", ",", "with", "the", "argument", "types", "given", "by", "ARGUMENT_TYPES", "and", "the", "return", "type", "given", "by", "RETURN_TYPE", ".", "NAME", "is", "the", "``", "full", "''", "name", "for", "C",...

[ "riscv" ]

riscv-vector-builtins

add_unique_function

riscv

CPU

GCC

34,395

193

1

[]

[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "ARM", "\".ARM.attributes\"", "ARM", "0", "ARM", "\".text\"", "0", "\"\"", "0U" ]

ARMTargetObjectFile1

Initialize

ARM

CPU

LLVM

34,396

144

1

[]

[ "<s>", "static", "bool", "decl_has_samegp", "(", "const_tree", "decl", ")", "{", "if", "(", "!", "(", "*", "targetm", ".", "binds_local_p", ")", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "TARGET_SMALL_DATA", ...

[ "Return", "true", "if", "the", "function", "DECL", "will", "share", "the", "same", "GP", "as", "any", "function", "in", "the", "current", "unit", "of", "translation", "." ]

[ "alpha" ]

alpha

decl_has_samegp

alpha

MPU

GCC

34,397

47

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"RISCV gather/scatter lowering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "\"RISCV gather/scatter lowering\"" ]

RISCVGatherScatterLowering

getPassName

RISCV

CPU

LLVM

34,398

11

1

[]

[ "<s>", "static", "void", "parse_mtune_ctrl_str", "(", "bool", "dump", ")", "{", "if", "(", "!", "ix86_tune_ctrl_string", ")", "return", ";", "char", "*", "next_feature_string", "=", "NULL", ";", "char", "*", "curr_feature_string", "=", "xstrdup", "(", "ix86_tu...

[ "parse", "-mtune-ctrl=", "option", ".", "When", "DUMP", "is", "true", ",", "print", "the", "features", "that", "are", "explicitly", "set", "." ]

[ "i386", "0", "\"Explicitly %s feature %s\\n\"", "\"clear\"", "\"set\"", "\"unknown parameter to option %<-mtune-ctrl%>: %s\"", "1" ]

i3868

parse_mtune_ctrl_str

i386

CPU

GCC

34,399

178

1

[]