docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "1" ]	ARMBaseRegisterInfo27	getRegAllocationHints	ARM	CPU	LLVM	34,400	264	1	[]
[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "\"%s\\n\"", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "switch_to_section", "(", "data_...	[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]	[ "sh", "\"%s\\n\"", "\"\\t.little\\n\"" ]	sh	sh_file_start	sh	CPU	GCC	34,401	42	1	[]
[ "<s>", "void", "TVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TVM", "TVM", "TVM::TO_TUPLE_COPY_S", "TVM::TO_SLICE_COPY_S", "TVM::TO_BUILDER_COPY_S", "TVM::TO_CELL_COPY_S", "TVM::FROM_TUPLE_COPY_S", "TVM::FROM_SLICE_COPY_S", "TVM::FROM_BUILDER_COPY_S", "TVM::FROM_CELL_COPY_S", "TVM::REG_TO_REG_COPY_S", "TVM::PUSH_GLOBAL_ADDRESS_S", "TVM::FALLTHROUGH_RE...	TVMInstPrinter	printInst	TVM	Virtual ISA	LLVM	34,402	162	1	[]
[ "<s>", "int", "mips_idiv_insns", "(", "void", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "if", "(", "GENERATE_DIVIDE_TRAPS", ")", "count", "++", ";", "else", "count", "+=", "2", ";", "}", "if", ...	[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]	[ "mips", "1", "2" ]	mips4	mips_idiv_insns	mips	CPU	GCC	34,403	44	1	[]
[ "<s>", "static", "bool", "frv_for_each_packet", "(", "void", "(", "", "handle_packet", ")", "(", "void", ")", ")", "{", "rtx_insn", "", "insn", ",", "*", "next_insn", ";", "frv_packet", ".", "issue_rate", "=", "frv_issue_rate", "(", ")", ";", "if", "("...	[ "If", "packing", "is", "enabled", ",", "divide", "the", "instructions", "into", "packets", "and", "return", "true", ".", "Call", "HANDLE_PACKET", "for", "each", "complete", "packet", "." ]	[ "frv", "1", "0", "0" ]	frv	frv_for_each_packet	frv	VLIW	GCC	34,404	268	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SRA" ]	AArch64ISelLowering123	PerformDAGCombine	AArch64	CPU	LLVM	34,405	76	1	[]
[ "<s>", "bool", "AArch64SIMDInstrOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "8" ]	AArch64SIMDInstrOpt2	runOnMachineFunction	AArch64	CPU	LLVM	34,406	259	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]	BTFDebug29	InstLower	BPF	Virtual ISA	LLVM	34,407	307	1	[]
[ "<s>", "static", "void", "c6x_clear_sched_context", "(", "void", "*", "_sc", ")", "{", "c6x_sched_context_t", "sc", "=", "(", "c6x_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "sc", "->", "prev_cycle_state...	[ "Clear", "data", "in", "_SC", "." ]	[ "c6x" ]	c6x	c6x_clear_sched_context	c6x	VLIW	GCC	34,408	32	1	[]
[ "<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "AArch64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";", "}", "</s>" ]	[ "The", "instruction", "is", "unsupported", "." ]	[ "AArch64", "AArch64" ]	AArch64Relocator	unsupported	AArch64	CPU	LLVM	34,409	20	1	[]
[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]	ARMISelLowering152	getSchedulingPreference	ARM	CPU	LLVM	34,410	186	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "PowerPC", "PPC" ]	PPCTargetMachine5	addGlobalInstructionSelect	PowerPC	CPU	LLVM	34,411	19	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableStPairSuppress", ...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine3	addILPOpts	AArch64	CPU	LLVM	34,412	39	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo1	isProfitableToDupForIfCvt	AMDGPU	GPU	LLVM	34,413	23	1	[]
[ "<s>", "void", "dimode_scalar_chain", "::", "replace_with_subreg_in_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "new_reg", ")", "{", "replace_with_subreg", "(", "single_set", "(", "insn", ")", ",", "reg", ",", "new_reg", ")", ";", "}"...	[ "Replace", "REG", "in", "INSN", "with", "a", "V2DI", "subreg", "of", "NEW_REG", "." ]	[ "i386" ]	i3866	replace_with_subreg_in_insn	i386	CPU	GCC	34,414	29	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI",...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "PowerPC", "PPC", "PPC", "0", "PPC::F8RCRegClass", "PPC::VFRCRegClass", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]	PPCFrameLowering3	assignCalleeSavedSpillSlots	PowerPC	CPU	LLVM	34,415	309	1	[]
[ "<s>", "void", "i386_pe_assemble_visibility", "(", "tree", "decl", ",", "int", ")", "{", "if", "(", "!", "decl", "\|\|", "!", "lookup_attribute", "(", "\"visibility\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "return", ";", "if", "(", "!", "DEC...	[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "for", "DECL", "visibility", "to", "the", "visibility", "type", "VIS", ",", "which", "must", "not", "be", "VISIBILITY_DEFAULT", ".", "As", "for", "PE", "there", "is", "no", "hidden", "support", ...	[ "i386", "\"visibility\"", "\"visibility attribute not supported \"", "\"in this configuration; ignored\"" ]	winnt	i386_pe_assemble_visibility	i386	CPU	GCC	34,416	44	1	[]
[ "<s>", "static", "void", "union_uses", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "def", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...	[ "Union", "INSN", "with", "all", "insns", "containing", "uses", "reached", "from", "DEF", ".", "Detect", "whether", "DEF", "is", "live-out", "from", "the", "current", "function", "." ]	[ "powerpcspe", "1", "1" ]	powerpcspe	union_uses	powerpcspe	CPU	GCC	34,417	117	1	[]
[ "<s>", "int", "mips_const_insns", "(", "rtx", "x", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{"...	[ "Likewise", "for", "constant", "X", "." ]	[ "mips", "0", "0", "4", "1", "0", "255", "1", "2", "0", "255", "2", "3", "0", "1", "0", "1", "0", "0", "1", "1", "0", "0" ]	mips4	mips_const_insns	mips	CPU	GCC	34,418	303	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "Mips", "Mips", "Mips::RetRA" ]	MipsCallLowering32	lowerReturn	Mips	CPU	LLVM	34,419	53	1	[]
[ "<s>", "void", "SNESInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "SNES", "SNES", "SNES::LDRdPtr", "SNES::LDRdPtrPi", "SNES::LDRdPtrPd", "\"\\tld\\t\"", "0", "\", \"", "SNES::LDRdPtrPd", "1", "SNES::LDRdPtrPi", "SNES::STPtrRr", "\"\\tst\\t\"", "0", "\", \"", "1", "SNES::STPtrPiRr", "SNES::STPtrPdRr", "\"\\tst\\t\"", "SNES::STPtrPdRr", "1", ...	SNESInstPrinter	printInst	SNES	DSP	LLVM	34,420	229	1	[]
[ "<s>", "void", "Mips16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::SwRxSpImmX16", "\"Register class not handled!\"", "0" ]	Mips16InstrInfo11	storeRegToStackSlot	Mips	CPU	LLVM	34,421	140	1	[]
[ "<s>", "static", "void", "pdp11_option_override", "(", "void", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "targetm", ".", "asm_out", ".", "open_paren", "=", "\"<\"", ";", "targetm", ".", "asm_out", ".", "close_paren", "=", "\">\"", ";", "}", "}", "...	[ "This", "overrides", "some", "target", "hooks", "that", "are", "initializer", "elements", "so", "they", "ca", "n't", "be", "variables", "in", "the", "#", "define", "." ]	[ "pdp11", "\"<\"", "\">\"" ]	pdp11	pdp11_option_override	pdp11	MPU	GCC	34,422	30	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDat...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "RI5CY", "RISCV", "0", "RISCV::PseudoLLA", "0", "RISCV::PseudoLA", "0", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::ADDI", "0", "0", "RISCV::PseudoLLA", "0" ]	RISCVISelLowering	getAddr	RI5CY	CPU	LLVM	34,423	259	1	[]
[ "<s>", "const", "MCPhysReg", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MSP430FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "", "MF", ")", ";", "const", "Function",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430:...	MSP430RegisterInfo26	getCalleeSavedRegs	MSP430	MPU	LLVM	34,424	270	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Tile64 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Tile64", "\"Tile64 DAG->DAG Pattern Instruction Selection\"" ]	Tile64ISelDAGToDAG	getPassName	Tile64	VLIW	LLVM	34,425	13	1	[]
[ "<s>", "bool", "P2AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"=== Parse Instruct...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "P2", "P2", "\"=== Parse Instruction ===\\n\"", "0", "\"inst: \"", "\"\\n\"", "P2Operand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"haven't found the end of the statement\\n\"", "\"unexpected token in argument list\"", "\"=== End Parse I...	P2AsmParser	ParseInstruction	P2	MPU	LLVM	34,426	306	1	[]
[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "X86::EDI", "\"Invalid thunk name on x86-32!\"" ]	X86RetpolineThunks8	runOnMachineFunction	X86	CPU	LLVM	34,427	299	1	[]
[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "return", "CONSTANT_P", "(", "x", ")", "&&", "ix86_legitimate_address_p", "(", "Pmode", ",", "x", ",", "1", ")", ";", "}", "</s>" ]	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]	[ "i386", "1" ]	i386	constant_address_p	i386	CPU	GCC	34,428	23	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "!", "MI", "->", "hasPostISelHook", "(", ")", ")", "{", "assert", "(", "!", "convertAddSubFla...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent...	ARMISelLowering149	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	34,429	383	1	[]
[ "<s>", "void", "NyuziRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Nyuzi", "Nyuzi", "0", "\"Unexpected\"", "1", "0", "1", "0", "1", "Nyuzi::SP_REG", "14", "1", "25", "Nyuzi", "Nyuzi", "Nyuzi::GPR32RegClass", "Nyuzi::MOVEHI", "13", "0x7ffff", "Nyuzi::ADDISSS", "1", "0x1fff", "\"frame index out of bounds: frame too large\"" ]	NyuziRegisterInfo	eliminateFrameIndex	Nyuzi	GPU	LLVM	34,430	472	1	[]
[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "char", "", "buffer", "=", "(", "char", "", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...	[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"\\n\"", "\",3\\n\"", "\"\\t.long .\"", "\"\\t.llong .\"", ...	rs6000	rs6000_xcoff_declare_function_name	rs6000	CPU	GCC	34,431	414	1	[]
[ "<s>", "static", "void", "restore_saved_cr", "(", "rtx", "reg", ",", "int", "using_mfcr_multiple", ",", "bool", "exit_func", ")", "{", "int", "count", "=", "0", ";", "int", "i", ";", "if", "(", "using_mfcr_multiple", ")", "{", "for", "(", "i", "=", "0"...	[ "Reload", "CR", "from", "REG", "." ]	[ "rs6000", "0", "0", "8", "1", "0", "0", "8", "2", "0", "1", "1", "7", "0", "8", "1", "0", "8", "1", "1" ]	rs60005	restore_saved_cr	rs6000	CPU	GCC	34,432	391	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "4", "4", "\"allocate SGPR spill should have worked\"", "\"Spilling FP to \"", "4", "4", "\"allocate SGPR spill should have worked\"", "\"FP requires fallback spill to \"", "\"Saving FP with copy to \"" ]	SIFrameLowering20	determineCalleeSaves	AMDGPU	GPU	LLVM	34,433	398	1	[]
[ "<s>", "void", "add_vundef_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "RVV_VUNDEF", "(", "mode", ")", ",", "mode", ")", ";", "}", "</s>" ]	[ "Since", "we", "may", "normalize", "vop/vop_tu/vop_m/vop_tumu", "..", "into", "a", "single", "patter", ".", "We", "add", "a", "undef", "for", "the", "intrinsics", "that", "do", "n't", "need", "a", "real", "merge", "." ]	[ "riscv" ]	riscv-v	add_vundef_operand	riscv	CPU	GCC	34,434	18	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::POPRd" ]	AVRFrameLowering1	restoreCalleeSavedRegisters	AVR	MPU	LLVM	34,435	155	1	[]
[ "<s>", "bool", "MipsNaClRewritePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsNaClRewritePass1	runOnMachineFunction	Mips	CPU	LLVM	34,436	121	1	[]
[ "<s>", "HOST_WIDE_INT", "mips_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "offs...	[ "The", "MIPS", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ",", ...	[ "mips", "0" ]	mips	mips_debugger_offset	mips	CPU	GCC	34,437	85	1	[]
[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "=="...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]	X86FastISel (2)4	isTypeLegal	X86	CPU	LLVM	34,438	115	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::SP", "ARM::GPRRegClassID" ]	ARMAsmParser (2)2	validateTargetOperandClass	ARM	CPU	LLVM	34,439	225	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "32", "64", "32", "32", "MVT::v4f64", "16", "16", "16", "MVT::v4i32", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering (2)7	getOptimalMemOpType	PowerPC	CPU	LLVM	34,440	190	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasMips32", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelLowering (2)4	isCheapToSpeculateCtlz	Mips	CPU	LLVM	34,441	16	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "std", "::", "string", "ExpectedTarget", ";", "raw_string_ostream", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "AMDGPU", "AMDGPU", "2", "1", "\"AMD\"", "\"AMDGPU\"" ]	AMDGPUAsmPrinter17	emitStartOfAsmFile	AMDGPU	GPU	LLVM	34,442	216	1	[]
[ "<s>", "static", "bool", "reg_used_in_mem_p", "(", "int", "regno", ",", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "code", "==", "...	[ "Returns", "true", "if", "register", "REGNO", "is", "used", "for", "forming", "a", "memory", "address", "in", "expression", "X", "." ]	[ "s390", "0", "1", "0", "0" ]	s390	reg_used_in_mem_p	s390	MPU	GCC	34,443	191	1	[]
[ "<s>", "bool", "mips_dangerous_for_la25_p", "(", "rtx", "x", ")", "{", "HOST_WIDE_INT", "offset", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "return", "false", ";", "mips_split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "g...	[ "Return", "true", "if", "X", "should", "not", "be", "moved", "directly", "into", "register", "$", "25", ".", "We", "need", "this", "because", "many", "versions", "of", "GAS", "will", "treat", "``", "la", "$", "25", ",", "foo", "''", "as", "part", "of...	[ "mips" ]	mips3	mips_dangerous_for_la25_p	mips	CPU	GCC	34,444	37	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AVR", "AVR", "AVR::GPR8RegClass", "AVR::MOVRdRr", "AVR::DREGSRegClass", "AVR::MOVWRdRr", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPREAD", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPWRITE", "\"Impossible reg-to-reg copy\"" ]	AVRInstrInfo1	copyPhysReg	AVR	MPU	LLVM	34,445	163	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "unsigned", "Opc", ";", "uint64_t", "Chun...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "SystemZ", "0", "1LL", "15", "1", "SystemZ::ADD64ri32", "1LL", "31", "1", "SystemZ::ADD64ri16", "1LL", "15", "1", "SystemZ::R15D", "SystemZ::R15D", "3" ]	SystemZRegisterInfo29	emitSPUpdate	SystemZ	CPU	LLVM	34,446	201	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "bool", "HasCall", "=", "fa...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo1	getUnrollingPreferences	SystemZ	CPU	LLVM	34,447	288	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "LanaiFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Lanai", "Lanai" ]	LanaiFrameLowering11	eliminateCallFramePseudoInstr	Lanai	CPU	LLVM	34,448	31	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLib...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86LowerAMXType	getAnalysisUsage	X86	CPU	LLVM	34,449	35	1	[]
[ "<s>", "bool", "sparc_can_use_return_insn_p", "(", "void", ")", "{", "return", "sparc_prologue_data_valid_p", "&&", "sparc_n_global_fp_regs", "==", "0", "&&", "TARGET_FLAT", "?", "(", "sparc_frame_size", "==", "0", "&&", "!", "sparc_save_local_in_regs_p", ")", ":", ...	[ "Return", "true", "if", "it", "is", "appropriate", "to", "emit", "`", "return", "'", "instructions", "in", "the", "body", "of", "a", "function", "." ]	[ "sparc", "0", "0", "0" ]	sparc	sparc_can_use_return_insn_p	sparc	CPU	GCC	34,450	34	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", ...	[ "buildDefaultInstruction", "-", "This", "function", "returns", "a", "MachineInstr", "with", "all", "the", "instruction", "modifiers", "initialized", "to", "their", "default", "values", "." ]	[ "R600", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "1", "0", "0" ]	R600InstrInfo11	buildDefaultInstruction	R600	GPU	LLVM	34,451	180	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "auto", "*", "TII", "=", "MF", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]	WebAssemblyFrameLowering22	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	34,452	110	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "(", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "\|\|", "(", "TARGET_VSX", "&&", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "return", "altivec_builtin_mask_for_load",...	[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_builtin_mask_for_load	rs6000	CPU	GCC	34,453	31	1	[]
[ "<s>", "static", "Value", "", "getNumElements", "(", "BasicBlock", "", "Preheader", ",", "Value", "", "BTC", ")", "{", "for", "(", "auto", "&", "I", ":", "", "Preheader", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", ...	[ "Random", "access", "to", "the", "elements", "." ]	[ "ARM", "1", "1", "\"ARM TP: Found num elems: \"", "\"\\n\"", "0", "1", "\"num.elements\"", "\"ARM TP: Created num elems: \"", "\"\\n\"" ]	MVETailPredication	getNumElements	ARM	CPU	LLVM	34,454	162	1	[]
[ "<s>", "IndexType", "start", "(", ")", "const", "{", "return", "first", ";", "}", "</s>" ]	[ "start", "-", "Beginning", "of", "the", "overlapping", "interval", "." ]	[ "Hexagon" ]	HexagonBlockRanges	start	Hexagon	DSP	LLVM	34,455	10	1	[]
[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v",...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386" ]	i3864	ix86_setup_incoming_varargs	i386	CPU	GCC	34,456	104	1	[]
[ "<s>", "bool", "arc_is_uncached_mem_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "tree", "addr", ";", "if", "(", "!", "MEM_P", "(", "pat", ")", ")", "return", "false", ";", "addr", "=", "MEM_EXPR", "(", "pat", ")", ";", ...	[ "Return", "TRUE", "if", "PAT", "is", "a", "memory", "addressing", "an", "uncached", "data", "." ]	[ "arc", "\"uncached\"", "0", "\"uncached\"", "1", "\"uncached\"", "\"uncached\"", "0", "\"uncached\"", "1", "\"uncached\"", "0" ]	arc	arc_is_uncached_mem_p	arc	MPU	GCC	34,457	255	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", ...	ARMISelLowering131	PerformDAGCombine	ARM	CPU	LLVM	34,458	436	1	[]
[ "<s>", "static", "bool", "allocate_stack_space", "(", "rtx", "size", ",", "HOST_WIDE_INT", "last_probe_offset", ",", "rtx", "temp_reg", ")", "{", "bool", "temp_reg_clobbered_p", "=", "false", ";", "HOST_WIDE_INT", "probe_interval", "=", "1", "<<", "PARAM_VALUE", "...	[ "Allocate", "SIZE", "bytes", "of", "stack", "space", ",", "using", "TEMP_REG", "as", "a", "temporary", "if", "necessary", ".", "LAST_PROBE_OFFSET", "contains", "the", "offset", "of", "the", "closest", "probe", "relative", "to", "the", "stack", "pointer", ".", ...	[ "s390", "1", "1", "0", "0", "1", "1", "0" ]	s3907	allocate_stack_space	s390	MPU	GCC	34,459	343	1	[]
[ "<s>", "int", "Cpu0AsmParser", "::", "tryParseRegister", "(", "StringRef", "Mnemonic", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNum", "=", "-", "1", ";", "if", "(", "Tok", ".", "is", "(", "Asm...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "Cpu0", "Cpu0", "1" ]	Cpu0AsmParser	tryParseRegister	Cpu0	CPU	LLVM	34,460	108	1	[]
[ "<s>", "unsigned", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "override", "{", "return", "MinPrefetchStride", ";", "}", "</s>" ]	[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]	[ "AArch64" ]	AArch64Subtarget (2)1	getMinPrefetchStride	AArch64	CPU	LLVM	34,461	22	1	[]
[ "<s>", "static", "inline", "bool", "inline_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ",", "int", "strict", ")", "{", "if", "(", "lra_in_progress", "&&", "(", "class1", "==", "NO_REGS", "\|\|"...	[ "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", ".", "The", "same", "is", "true", "for", "SSE", "and", "MMX", "registers", ".", "To", "optimize", "register_move_cost", "performance",...	[ "i386" ]	i3867	inline_secondary_memory_needed	i386	CPU	GCC	34,462	249	1	[]
[ "<s>", "bool", "MBlazeAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "MBlaze", "MBlaze", "0" ]	MBlazeAsmPrinter14	PrintAsmOperand	MBlaze	MPU	LLVM	34,463	45	1	[]
[ "<s>", "int", "compute_convert_gain", "(", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Compute", "a", "gain", "for", "chain", "conversion", "." ]	[ "i386", "1" ]	i386-features	compute_convert_gain	i386	CPU	GCC	34,464	9	1	[]
[ "<s>", "bool", "MipsBranchExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "IsPIC", "=", "TM", ".", "isPositionIndependent", "(", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsBranchExpansion8	runOnMachineFunction	Mips	CPU	LLVM	34,465	203	1	[]
[ "<s>", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "next_cum", "=", "",...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ".", "We", "generate", "the", "actual", "sp...	[ "ia64" ]	ia641	ia64_setup_incoming_varargs	ia64	CPU	GCC	34,466	87	1	[]
[ "<s>", "static", "bool", "any_sibcall_could_use_r3", "(", "void", ")", "{", "edge_iterator", "ei", ";", "edge", "e", ";", "if", "(", "!", "crtl", "->", "tail_call_emit", ")", "return", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PT...	[ "Return", "true", "if", "r3", "is", "used", "by", "any", "of", "the", "tail", "call", "insns", "in", "the", "current", "function", "." ]	[ "arm", "3" ]	arm4	any_sibcall_could_use_r3	arm	CPU	GCC	34,467	107	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "PowerPC", "0", "support::little", "1", "8", "0xff" ]	PPCAsmBackend (2)1	applyFixup	PowerPC	CPU	LLVM	34,468	137	1	[]
[ "<s>", "bool", "PPCTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPPCISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine17	addInstSelector	PowerPC	CPU	LLVM	34,469	30	1	[]
[ "<s>", "unsigned", "AGCAsmParser", "::", "checkEarlyTargetMatchPredicate", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "A...	[ "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "before", "rendering", "any", "operands", "to", "it", "." ]	[ "AGC", "AGC", "AGC::EXTEND", "AGCII::IsExtracode" ]	AGCAsmParser	checkEarlyTargetMatchPredicate	AGC	MPU	LLVM	34,470	80	1	[]
[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "support::endian", "support::little" ]	AArch64MCCodeEmitter29	encodeInstruction	AArch64	CPU	LLVM	34,471	148	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vext", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", "...	[ "Recognize", "patterns", "for", "the", "VEXT", "insns", "." ]	[ "arm", "0", "1", "1", "2", "2", "0", "0" ]	arm7	arm_evpc_neon_vext	arm	CPU	GCC	34,472	308	1	[]
[ "<s>", "bool", "isZero", "(", ")", "const", "{", "return", "K", "==", "ConstZero", "\|\|", "K", "==", "VariableKnownToBeZero", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "PowerPC" ]	PPCISelDAGToDAG1	isZero	PowerPC	CPU	LLVM	34,473	16	1	[]
[ "<s>", "SPUTargetLowering", "::", "ConstraintType", "SPUTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "ConstraintLetter", ")", "const", "{", "if", "(", "ConstraintLetter", ".", "size", "(", ")", "==", "1", ")", "{", "swi...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "CellSPU", "SPU", "SPU", "1", "0" ]	SPUISelLowering1	getConstraintType	CellSPU	MPU	LLVM	34,474	68	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", ...	MipsTargetMachine35	getSubtargetImpl	Mips	CPU	LLVM	34,475	280	1	[]
[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "auto", "getNodes", "=", "[", "this", "]", "(", ")", "->", "std", "::", "vector", "<", "SDNode", "", ">", "{", "std", "::", "vector", "<", "SDNode", "", ">", "T", ";", ...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "Hexagon", "Hexagon", "\"isel\"", "\"Preprocessed (Hexagon) selection DAG:\"", "\"isel\"", "\"Address tree balanced selection DAG:\"" ]	HexagonISelDAGToDAG1	PreprocessISelDAG	Hexagon	DSP	LLVM	34,476	148	1	[]
[ "<s>", "static", "bool", "arm_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "TARGET_THUMB1", "&&", "rclass", "==", "LO_REGS", ")", "\|\|", "rclass", "==", "CC_REG", ")", "return", "true", ";", "return", "default_class_likely_spil...	[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", ".", "We", "need", "to", "define", "this", "for", "LO_REGS", "on", "Thumb-1", ".", "Otherwise", "we", "can", "end", "up", "using", "r0-r4", "for", "function", "arguments", ",", "r7", "for", "the", "stack", "frame",...	[ "arm" ]	arm	arm_class_likely_spilled_p	arm	CPU	GCC	34,477	32	1	[]
[ "<s>", "static", "void", "bfin_reorg_loops", "(", "void", ")", "{", "reorg_loops", "(", "true", ",", "&", "bfin_doloop_hooks", ")", ";", "}", "</s>" ]	[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Blackfin", "hardware", "loops", "are", "generated", "." ]	[ "bfin" ]	bfin	bfin_reorg_loops	bfin	DSP	GCC	34,478	16	1	[]
[ "<s>", "bool", "s390_contiguous_bitmask_vector_p", "(", "rtx", "op", ",", "int", "", "start", ",", "int", "", "end", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ";", "int", "length", ",", "size", ";", "rtx", "elt", ";", "if", "(", "!", "const_vec_du...	[ "Return", "true", "if", "OP", "contains", "the", "same", "contiguous", "bitfield", "in", "", "all", "", "its", "elements", ".", "START", "and", "END", "can", "be", "used", "to", "obtain", "the", "start", "and", "end", "position", "of", "the", "bitfield...	[ "s390", "64", "1", "1" ]	s3905	s390_contiguous_bitmask_vector_p	s390	MPU	GCC	34,479	172	1	[]
[ "<s>", "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "0", ")", ")", "->", "getZExtValue",...	[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]	[ "AArch64", "0", "Intrinsic::arm_neon_vqshifts", "Intrinsic::arm_neon_vqshiftu", "1", "2", "Intrinsic::arm_neon_vqshifts", "AArch64ISD::NEON_QSHLs", "AArch64ISD::NEON_QSHLu", "0", "1", "MVT::i32" ]	AArch64ISelLowering109	PerformIntrinsicCombine	AArch64	CPU	LLVM	34,480	152	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine66	addPreEmitPass	ARM	CPU	LLVM	34,481	77	1	[]
[ "<s>", "int", "paired_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "enum", "rtx_code", "rcode", "=", "GET_CODE", "(", "cond", ")", ";", "if",...	[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...	[ "powerpcspe", "0", "1" ]	powerpcspe	paired_emit_vector_cond_expr	powerpcspe	CPU	GCC	34,482	58	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createX86MacroFusi...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "X86", "X86" ]	X86TargetMachine105	createPostMachineScheduler	X86	CPU	LLVM	34,483	33	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "StackAlignment", "(", "16", ")", ",", "DarwinDirective", "(", "PPC", "::", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "0", "\"generic\"", "7", "\"-darwin\"", "7", "7", "8" ]	PPCSubtarget19	PPCSubtarget	PowerPC	CPU	LLVM	34,484	208	1	[]
[ "<s>", "void", "ARCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Determine Callee Saves: \"", "<<",...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "ARC", "ARC", "\"Determine Callee Saves: \"", "\"\\n\"", "ARC::BLINK" ]	ARCFrameLowering1	determineCalleeSaves	ARC	MPU	LLVM	34,485	61	1	[]
[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case", ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Sparc::fixu...	SparcMCExpr21	getFixupKind	Sparc	CPU	LLVM	34,486	291	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo19	EmitTargetCodeForMemset	ARM	CPU	LLVM	34,487	366	1	[]
[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]	ARCFrameLowering13	processFunctionBeforeFrameFinalized	ARC	MPU	LLVM	34,488	141	1	[]
[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "X86", "0", "0" ]	X86CallLowering	getStackAddress	X86	CPU	LLVM	34,489	93	1	[]
[ "<s>", "bool", "HexagonSplitDoubleRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Splitting double registers in function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"Splitting double registers in function: \"", "Hexagon", "\"Register partitioning: (partition #0 is fixed)\\n\"", "\" -> \"", "0", "0", "\"Calculating profit for partition #\"" ]	HexagonSplitDouble	runOnMachineFunction	Hexagon	DSP	LLVM	34,490	291	1	[]
[ "<s>", "void", "m32c_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "target_memregs", ">=", "0", "&&", "target_memregs", "<=", "16", ")", "{", "for", "(", "i", "=", "(", "target_memregs", "+", "1", ")", "/", "2", ";", ...	[ "Implements", "CONDITIONAL_REGISTER_USAGE", ".", "We", "adjust", "the", "number", "of", "available", "memregs", ",", "and", "select", "which", "registers", "need", "to", "be", "preserved", "across", "calls", "based", "on", "the", "chip", "family", "." ]	[ "m32c", "0", "16", "1", "2", "8", "1", "0", "0", "0", "0", "0" ]	m32c	m32c_conditional_register_usage	m32c	MPU	GCC	34,491	105	1	[]
[ "<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "1", "]", ";", "rtx", ...	[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]	[ "rs6000", "1", "0", "2", "1", "1", "27", "0", "0" ]	rs60003	generate_set_vrsave	rs6000	CPU	GCC	34,492	209	1	[]
[ "<s>", "enum", "reg_class", "m68k_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "int", "regno", ";", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "m...	[ "Implement", "SECONDARY_RELOAD_CLASS", "." ]	[ "m68k", "1" ]	m68k	m68k_secondary_reload_class	m68k	MPU	GCC	34,493	83	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonCommonGEP	getAnalysisUsage	Hexagon	DSP	LLVM	34,494	72	1	[]
[ "<s>", "static", "bool", "sparc_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "GET_MODE_SIZE", "(", "from", ")", "==", "4", "&&", "GET_MODE_SIZE", "(", ...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "Borrowed", "from", "the", "PA", "port", ".", "SImode", "loads", "to", "floating-point", "registers", "are", "not", "zero-extended", ".", "The", "definition", "for", "LOAD_EXTEND_OP", "specifies", "that", "integer", ...	[ "sparc", "4", "4" ]	sparc	sparc_can_change_mode_class	sparc	CPU	GCC	34,495	45	1	[]
[ "<s>", "const", "uint32_t", "*", "getNoPreservedMask", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "WebAssembly" ]	WebAssemblyRegisterInfo2	getNoPreservedMask	WebAssembly	Virtual ISA	LLVM	34,496	13	1	[]
[ "<s>", "tree", "ix86_veclibabi_acml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", "=", "\"__vr.._\"", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ...	[ "Handler", "for", "an", "ACML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "i386", "20", "\"__vr.._\"", "2", "4", "5", "4", "4", "5", "7", "\"%s\"", "10", "0", "1", "1", "1", "1", "1" ]	i386	ix86_veclibabi_acml	i386	CPU	GCC	34,497	329	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "{", "assert", "("...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR" ]	NVPTXFrameLowering10	emitPrologue	NVPTX	GPU	LLVM	34,498	242	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "X86" ]	X86AsmParser (2)2	addExpr	X86	CPU	LLVM	34,499	59	1	[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "1" ]

ARMBaseRegisterInfo27

getRegAllocationHints

ARM

CPU

LLVM

34,400

264

1

[]

[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "\"%s\\n\"", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "switch_to_section", "(", "data_...

[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]

[ "sh", "\"%s\\n\"", "\"\\t.little\\n\"" ]

sh

sh_file_start

sh

CPU

GCC

34,401

42

1

[]

[ "<s>", "void", "TVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TVM", "TVM", "TVM::TO_TUPLE_COPY_S", "TVM::TO_SLICE_COPY_S", "TVM::TO_BUILDER_COPY_S", "TVM::TO_CELL_COPY_S", "TVM::FROM_TUPLE_COPY_S", "TVM::FROM_SLICE_COPY_S", "TVM::FROM_BUILDER_COPY_S", "TVM::FROM_CELL_COPY_S", "TVM::REG_TO_REG_COPY_S", "TVM::PUSH_GLOBAL_ADDRESS_S", "TVM::FALLTHROUGH_RE...

TVMInstPrinter

printInst

TVM

Virtual ISA

LLVM

34,402

162

1

[]

[ "<s>", "int", "mips_idiv_insns", "(", "void", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "if", "(", "GENERATE_DIVIDE_TRAPS", ")", "count", "++", ";", "else", "count", "+=", "2", ";", "}", "if", ...

[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]

[ "mips", "1", "2" ]

mips4

mips_idiv_insns

mips

CPU

GCC

34,403

44

1

[]

[ "<s>", "static", "bool", "frv_for_each_packet", "(", "void", "(", "*", "handle_packet", ")", "(", "void", ")", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next_insn", ";", "frv_packet", ".", "issue_rate", "=", "frv_issue_rate", "(", ")", ";", "if", "("...

[ "If", "packing", "is", "enabled", ",", "divide", "the", "instructions", "into", "packets", "and", "return", "true", ".", "Call", "HANDLE_PACKET", "for", "each", "complete", "packet", "." ]

[ "frv", "1", "0", "0" ]

frv

frv_for_each_packet

frv

VLIW

GCC

34,404

268

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AArch64", "AArch64", "ISD::AND", "ISD::OR", "ISD::SRA" ]

AArch64ISelLowering123

PerformDAGCombine

AArch64

CPU

LLVM

34,405

76

1

[]

[ "<s>", "bool", "AArch64SIMDInstrOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "8" ]

AArch64SIMDInstrOpt2

runOnMachineFunction

AArch64

CPU

LLVM

34,406

259

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPF::MOV_ri", "0", "BPFCoreSharedInfo::PatchableExtSecName", "64", "BPF::LD_imm64", "BPF::MOV_ri", "0", "0" ]

BTFDebug29

InstLower

BPF

Virtual ISA

LLVM

34,407

307

1

[]

[ "<s>", "static", "void", "c6x_clear_sched_context", "(", "void", "*", "_sc", ")", "{", "c6x_sched_context_t", "sc", "=", "(", "c6x_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "_sc", "!=", "NULL", ")", ";", "free", "(", "sc", "->", "prev_cycle_state...

[ "Clear", "data", "in", "_SC", "." ]

[ "c6x" ]

c6x

c6x_clear_sched_context

c6x

VLIW

GCC

34,408

32

1

[]

[ "<s>", "Relocator", "::", "Result", "unsupported", "(", "Relocation", "&", "pReloc", ",", "AArch64Relocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "Unsupported", ";", "}", "</s>" ]

[ "The", "instruction", "is", "unsupported", "." ]

[ "AArch64", "AArch64" ]

AArch64Relocator

unsupported

AArch64

CPU

LLVM

34,409

20

1

[]

[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]

ARMISelLowering152

getSchedulingPreference

ARM

CPU

LLVM

34,410

186

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "PowerPC", "PPC" ]

PPCTargetMachine5

addGlobalInstructionSelect

PowerPC

CPU

LLVM

34,411

19

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableStPairSuppress", ...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine3

addILPOpts

AArch64

CPU

LLVM

34,412

39

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo1

isProfitableToDupForIfCvt

AMDGPU

GPU

LLVM

34,413

23

1

[]

[ "<s>", "void", "dimode_scalar_chain", "::", "replace_with_subreg_in_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "reg", ",", "rtx", "new_reg", ")", "{", "replace_with_subreg", "(", "single_set", "(", "insn", ")", ",", "reg", ",", "new_reg", ")", ";", "}"...

[ "Replace", "REG", "in", "INSN", "with", "a", "V2DI", "subreg", "of", "NEW_REG", "." ]

[ "i386" ]

i3866

replace_with_subreg_in_insn

i386

CPU

GCC

34,414

29

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI",...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "PowerPC", "PPC", "PPC", "0", "PPC::F8RCRegClass", "PPC::VFRCRegClass", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]

PPCFrameLowering3

assignCalleeSavedSpillSlots

PowerPC

CPU

LLVM

34,415

309

1

[]

[ "<s>", "void", "i386_pe_assemble_visibility", "(", "tree", "decl", ",", "int", ")", "{", "if", "(", "!", "decl", "||", "!", "lookup_attribute", "(", "\"visibility\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "return", ";", "if", "(", "!", "DEC...

[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "for", "DECL", "visibility", "to", "the", "visibility", "type", "VIS", ",", "which", "must", "not", "be", "VISIBILITY_DEFAULT", ".", "As", "for", "PE", "there", "is", "no", "hidden", "support", ...

[ "i386", "\"visibility\"", "\"visibility attribute not supported \"", "\"in this configuration; ignored\"" ]

winnt

i386_pe_assemble_visibility

i386

CPU

GCC

34,416

44

1

[]

[ "<s>", "static", "void", "union_uses", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "def", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...

[ "Union", "INSN", "with", "all", "insns", "containing", "uses", "reached", "from", "DEF", ".", "Detect", "whether", "DEF", "is", "live-out", "from", "the", "current", "function", "." ]

[ "powerpcspe", "1", "1" ]

powerpcspe

union_uses

powerpcspe

CPU

GCC

34,417

117

1

[]

[ "<s>", "int", "mips_const_insns", "(", "rtx", "x", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{"...

[ "Likewise", "for", "constant", "X", "." ]

[ "mips", "0", "0", "4", "1", "0", "255", "1", "2", "0", "255", "2", "3", "0", "1", "0", "1", "0", "0", "1", "1", "0", "0" ]

mips4

mips_const_insns

mips

CPU

GCC

34,418

303

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "Mips", "Mips", "Mips::RetRA" ]

MipsCallLowering32

lowerReturn

Mips

CPU

LLVM

34,419

53

1

[]

[ "<s>", "void", "SNESInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "SNES", "SNES", "SNES::LDRdPtr", "SNES::LDRdPtrPi", "SNES::LDRdPtrPd", "\"\\tld\\t\"", "0", "\", \"", "SNES::LDRdPtrPd", "1", "SNES::LDRdPtrPi", "SNES::STPtrRr", "\"\\tst\\t\"", "0", "\", \"", "1", "SNES::STPtrPiRr", "SNES::STPtrPdRr", "\"\\tst\\t\"", "SNES::STPtrPdRr", "1", ...

SNESInstPrinter

printInst

SNES

DSP

LLVM

34,420

229

1

[]

[ "<s>", "void", "Mips16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPU16RegsRegClass", "Mips::SwRxSpImmX16", "\"Register class not handled!\"", "0" ]

Mips16InstrInfo11

storeRegToStackSlot

Mips

CPU

LLVM

34,421

140

1

[]

[ "<s>", "static", "void", "pdp11_option_override", "(", "void", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "{", "targetm", ".", "asm_out", ".", "open_paren", "=", "\"<\"", ";", "targetm", ".", "asm_out", ".", "close_paren", "=", "\">\"", ";", "}", "}", "...

[ "This", "overrides", "some", "target", "hooks", "that", "are", "initializer", "elements", "so", "they", "ca", "n't", "be", "variables", "in", "the", "#", "define", "." ]

[ "pdp11", "\"<\"", "\">\"" ]

pdp11

pdp11_option_override

pdp11

MPU

GCC

34,422

30

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDat...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "RI5CY", "RISCV", "0", "RISCV::PseudoLLA", "0", "RISCV::PseudoLA", "0", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::ADDI", "0", "0", "RISCV::PseudoLLA", "0" ]

RISCVISelLowering

getAddr

RI5CY

CPU

LLVM

34,423

259

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";", "const", "Function",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "0", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430:...

MSP430RegisterInfo26

getCalleeSavedRegs

MSP430

MPU

LLVM

34,424

270

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Tile64 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Tile64", "\"Tile64 DAG->DAG Pattern Instruction Selection\"" ]

Tile64ISelDAGToDAG

getPassName

Tile64

VLIW

LLVM

34,425

13

1

[]

[ "<s>", "bool", "P2AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"=== Parse Instruct...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "P2", "P2", "\"=== Parse Instruction ===\\n\"", "0", "\"inst: \"", "\"\\n\"", "P2Operand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"haven't found the end of the statement\\n\"", "\"unexpected token in argument list\"", "\"=== End Parse I...

P2AsmParser

ParseInstruction

P2

MPU

LLVM

34,426

306

1

[]

[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "X86::EDI", "\"Invalid thunk name on x86-32!\"" ]

X86RetpolineThunks8

runOnMachineFunction

X86

CPU

LLVM

34,427

299

1

[]

[ "<s>", "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "return", "CONSTANT_P", "(", "x", ")", "&&", "ix86_legitimate_address_p", "(", "Pmode", ",", "x", ",", "1", ")", ";", "}", "</s>" ]

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]

[ "i386", "1" ]

i386

constant_address_p

i386

CPU

GCC

34,428

23

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "!", "MI", "->", "hasPostISelHook", "(", ")", ")", "{", "assert", "(", "!", "convertAddSubFla...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "\"Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'\"", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent...

ARMISelLowering149

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

34,429

383

1

[]

[ "<s>", "void", "NyuziRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Nyuzi", "Nyuzi", "0", "\"Unexpected\"", "1", "0", "1", "0", "1", "Nyuzi::SP_REG", "14", "1", "25", "Nyuzi", "Nyuzi", "Nyuzi::GPR32RegClass", "Nyuzi::MOVEHI", "13", "0x7ffff", "Nyuzi::ADDISSS", "1", "0x1fff", "\"frame index out of bounds: frame too large\"" ]

NyuziRegisterInfo

eliminateFrameIndex

Nyuzi

GPU

LLVM

34,430

472

1

[]

[ "<s>", "void", "rs6000_xcoff_declare_function_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "char", "*", "buffer", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "name", ")", "+", "1", "...

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "function", "name", ".", "On", "the", "RS/6000", ",", "we", "need", "to", "place", "an", "extra", "'", ".", "'", "in", "the", "function", "name", "and", "output", "the", "function", ...

[ "rs6000", "1", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.csect \"", "\"\\n\"", "\",3\\n\"", "\"\\t.long .\"", "\"\\t.llong .\"", ...

rs6000

rs6000_xcoff_declare_function_name

rs6000

CPU

GCC

34,431

414

1

[]

[ "<s>", "static", "void", "restore_saved_cr", "(", "rtx", "reg", ",", "int", "using_mfcr_multiple", ",", "bool", "exit_func", ")", "{", "int", "count", "=", "0", ";", "int", "i", ";", "if", "(", "using_mfcr_multiple", ")", "{", "for", "(", "i", "=", "0"...

[ "Reload", "CR", "from", "REG", "." ]

[ "rs6000", "0", "0", "8", "1", "0", "0", "8", "2", "0", "1", "1", "7", "0", "8", "1", "0", "8", "1", "1" ]

rs60005

restore_saved_cr

rs6000

CPU

GCC

34,432

391

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "4", "4", "\"allocate SGPR spill should have worked\"", "\"Spilling FP to \"", "4", "4", "\"allocate SGPR spill should have worked\"", "\"FP requires fallback spill to \"", "\"Saving FP with copy to \"" ]

SIFrameLowering20

determineCalleeSaves

AMDGPU

GPU

LLVM

34,433

398

1

[]

[ "<s>", "void", "add_vundef_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "RVV_VUNDEF", "(", "mode", ")", ",", "mode", ")", ";", "}", "</s>" ]

[ "Since", "we", "may", "normalize", "vop/vop_tu/vop_m/vop_tumu", "..", "into", "a", "single", "patter", ".", "We", "add", "a", "undef", "for", "the", "intrinsics", "that", "do", "n't", "need", "a", "real", "merge", "." ]

[ "riscv" ]

riscv-v

add_vundef_operand

riscv

CPU

GCC

34,434

18

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AVR", "AVR", "AVR", "AVR", "8", "\"Invalid register size\"", "AVR::POPRd" ]

AVRFrameLowering1

restoreCalleeSavedRegisters

AVR

MPU

LLVM

34,435

155

1

[]

[ "<s>", "bool", "MipsNaClRewritePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsNaClRewritePass1

runOnMachineFunction

Mips

CPU

LLVM

34,436

121

1

[]

[ "<s>", "HOST_WIDE_INT", "mips_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "offs...

[ "The", "MIPS", "debug", "format", "wants", "all", "automatic", "variables", "and", "arguments", "to", "be", "in", "terms", "of", "the", "virtual", "frame", "pointer", "(", "stack", "pointer", "before", "any", "adjustment", "in", "the", "function", ")", ",", ...

[ "mips", "0" ]

mips

mips_debugger_offset

mips

CPU

GCC

34,437

85

1

[]

[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "=="...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]

X86FastISel (2)4

isTypeLegal

X86

CPU

LLVM

34,438

115

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::SP", "ARM::GPRRegClassID" ]

ARMAsmParser (2)2

validateTargetOperandClass

ARM

CPU

LLVM

34,439

225

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "32", "64", "32", "32", "MVT::v4f64", "16", "16", "16", "MVT::v4i32", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering (2)7

getOptimalMemOpType

PowerPC

CPU

LLVM

34,440

190

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasMips32", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelLowering (2)4

isCheapToSpeculateCtlz

Mips

CPU

LLVM

34,441

16

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "IsaInfo", "::", "hasCodeObjectV3", "(", "getGlobalSTI", "(", ")", ")", ")", "{", "std", "::", "string", "ExpectedTarget", ";", "raw_string_ostream", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "AMDGPU", "AMDGPU", "2", "1", "\"AMD\"", "\"AMDGPU\"" ]

AMDGPUAsmPrinter17

emitStartOfAsmFile

AMDGPU

GPU

LLVM

34,442

216

1

[]

[ "<s>", "static", "bool", "reg_used_in_mem_p", "(", "int", "regno", ",", "rtx", "x", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "code", "==", "...

[ "Returns", "true", "if", "register", "REGNO", "is", "used", "for", "forming", "a", "memory", "address", "in", "expression", "X", "." ]

[ "s390", "0", "1", "0", "0" ]

s390

reg_used_in_mem_p

s390

MPU

GCC

34,443

191

1

[]

[ "<s>", "bool", "mips_dangerous_for_la25_p", "(", "rtx", "x", ")", "{", "HOST_WIDE_INT", "offset", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "return", "false", ";", "mips_split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "return", "g...

[ "Return", "true", "if", "X", "should", "not", "be", "moved", "directly", "into", "register", "$", "25", ".", "We", "need", "this", "because", "many", "versions", "of", "GAS", "will", "treat", "``", "la", "$", "25", ",", "foo", "''", "as", "part", "of...

[ "mips" ]

mips3

mips_dangerous_for_la25_p

mips

CPU

GCC

34,444

37

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AVR", "AVR", "AVR::GPR8RegClass", "AVR::MOVRdRr", "AVR::DREGSRegClass", "AVR::MOVWRdRr", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPREAD", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPWRITE", "\"Impossible reg-to-reg copy\"" ]

AVRInstrInfo1

copyPhysReg

AVR

MPU

LLVM

34,445

163

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "unsigned", "Opc", ";", "uint64_t", "Chun...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "SystemZ", "0", "1LL", "15", "1", "SystemZ::ADD64ri32", "1LL", "31", "1", "SystemZ::ADD64ri16", "1LL", "15", "1", "SystemZ::R15D", "SystemZ::R15D", "3" ]

SystemZRegisterInfo29

emitSPUpdate

SystemZ

CPU

LLVM

34,446

201

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "bool", "HasCall", "=", "fa...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "0", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo1

getUnrollingPreferences

SystemZ

CPU

LLVM

34,447

288

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "LanaiFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Lanai", "Lanai" ]

LanaiFrameLowering11

eliminateCallFramePseudoInstr

Lanai

CPU

LLVM

34,448

31

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLib...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86LowerAMXType

getAnalysisUsage

X86

CPU

LLVM

34,449

35

1

[]

[ "<s>", "bool", "sparc_can_use_return_insn_p", "(", "void", ")", "{", "return", "sparc_prologue_data_valid_p", "&&", "sparc_n_global_fp_regs", "==", "0", "&&", "TARGET_FLAT", "?", "(", "sparc_frame_size", "==", "0", "&&", "!", "sparc_save_local_in_regs_p", ")", ":", ...

[ "Return", "true", "if", "it", "is", "appropriate", "to", "emit", "`", "return", "'", "instructions", "in", "the", "body", "of", "a", "function", "." ]

[ "sparc", "0", "0", "0" ]

sparc

sparc_can_use_return_insn_p

sparc

CPU

GCC

34,450

34

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildDefaultInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "Src0Reg", ",", "unsigned", ...

[ "buildDefaultInstruction", "-", "This", "function", "returns", "a", "MachineInstr", "with", "all", "the", "instruction", "modifiers", "initialized", "to", "their", "default", "values", "." ]

[ "R600", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "1", "0", "0" ]

R600InstrInfo11

buildDefaultInstruction

R600

GPU

LLVM

34,451

180

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "auto", "*", "TII", "=", "MF", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]

WebAssemblyFrameLowering22

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

34,452

110

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "(", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "||", "(", "TARGET_VSX", "&&", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "return", "altivec_builtin_mask_for_load",...

[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_builtin_mask_for_load

rs6000

CPU

GCC

34,453

31

1

[]

[ "<s>", "static", "Value", "*", "getNumElements", "(", "BasicBlock", "*", "Preheader", ",", "Value", "*", "BTC", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "Preheader", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", ...

[ "Random", "access", "to", "the", "elements", "." ]

[ "ARM", "1", "1", "\"ARM TP: Found num elems: \"", "\"\\n\"", "0", "1", "\"num.elements\"", "\"ARM TP: Created num elems: \"", "\"\\n\"" ]

MVETailPredication

getNumElements

ARM

CPU

LLVM

34,454

162

1

[]

[ "<s>", "IndexType", "start", "(", ")", "const", "{", "return", "first", ";", "}", "</s>" ]

[ "start", "-", "Beginning", "of", "the", "overlapping", "interval", "." ]

[ "Hexagon" ]

HexagonBlockRanges

start

Hexagon

DSP

LLVM

34,455

10

1

[]

[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v",...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386" ]

i3864

ix86_setup_incoming_varargs

i386

CPU

GCC

34,456

104

1

[]

[ "<s>", "bool", "arc_is_uncached_mem_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "tree", "addr", ";", "if", "(", "!", "MEM_P", "(", "pat", ")", ")", "return", "false", ";", "addr", "=", "MEM_EXPR", "(", "pat", ")", ";", ...

[ "Return", "TRUE", "if", "PAT", "is", "a", "memory", "addressing", "an", "uncached", "data", "." ]

[ "arc", "\"uncached\"", "0", "\"uncached\"", "1", "\"uncached\"", "\"uncached\"", "0", "\"uncached\"", "1", "\"uncached\"", "0" ]

arc

arc_is_uncached_mem_p

arc

MPU

GCC

34,457

255

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", ...

ARMISelLowering131

PerformDAGCombine

ARM

CPU

LLVM

34,458

436

1

[]

[ "<s>", "static", "bool", "allocate_stack_space", "(", "rtx", "size", ",", "HOST_WIDE_INT", "last_probe_offset", ",", "rtx", "temp_reg", ")", "{", "bool", "temp_reg_clobbered_p", "=", "false", ";", "HOST_WIDE_INT", "probe_interval", "=", "1", "<<", "PARAM_VALUE", "...

[ "Allocate", "SIZE", "bytes", "of", "stack", "space", ",", "using", "TEMP_REG", "as", "a", "temporary", "if", "necessary", ".", "LAST_PROBE_OFFSET", "contains", "the", "offset", "of", "the", "closest", "probe", "relative", "to", "the", "stack", "pointer", ".", ...

[ "s390", "1", "1", "0", "0", "1", "1", "0" ]

s3907

allocate_stack_space

s390

MPU

GCC

34,459

343

1

[]

[ "<s>", "int", "Cpu0AsmParser", "::", "tryParseRegister", "(", "StringRef", "Mnemonic", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int", "RegNum", "=", "-", "1", ";", "if", "(", "Tok", ".", "is", "(", "Asm...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "Cpu0", "Cpu0", "1" ]

Cpu0AsmParser

tryParseRegister

Cpu0

CPU

LLVM

34,460

108

1

[]

[ "<s>", "unsigned", "getMinPrefetchStride", "(", "unsigned", "NumMemAccesses", ",", "unsigned", "NumStridedMemAccesses", ",", "unsigned", "NumPrefetches", ",", "bool", "HasCall", ")", "const", "override", "{", "return", "MinPrefetchStride", ";", "}", "</s>" ]

[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]

[ "AArch64" ]

AArch64Subtarget (2)1

getMinPrefetchStride

AArch64

CPU

LLVM

34,461

22

1

[]

[ "<s>", "static", "inline", "bool", "inline_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ",", "int", "strict", ")", "{", "if", "(", "lra_in_progress", "&&", "(", "class1", "==", "NO_REGS", "||"...

[ "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", ".", "The", "same", "is", "true", "for", "SSE", "and", "MMX", "registers", ".", "To", "optimize", "register_move_cost", "performance",...

[ "i386" ]

i3867

inline_secondary_memory_needed

i386

CPU

GCC

34,462

249

1

[]

[ "<s>", "bool", "MBlazeAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "MBlaze", "MBlaze", "0" ]

MBlazeAsmPrinter14

PrintAsmOperand

MBlaze

MPU

LLVM

34,463

45

1

[]

[ "<s>", "int", "compute_convert_gain", "(", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Compute", "a", "gain", "for", "chain", "conversion", "." ]

[ "i386", "1" ]

i386-features

compute_convert_gain

i386

CPU

GCC

34,464

9

1

[]

[ "<s>", "bool", "MipsBranchExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "IsPIC", "=", "TM", ".", "isPositionIndependent", "(", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsBranchExpansion8

runOnMachineFunction

Mips

CPU

LLVM

34,465

203

1

[]

[ "<s>", "static", "void", "ia64_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "next_cum", "=", "*",...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ".", "We", "generate", "the", "actual", "sp...

[ "ia64" ]

ia641

ia64_setup_incoming_varargs

ia64

CPU

GCC

34,466

87

1

[]

[ "<s>", "static", "bool", "any_sibcall_could_use_r3", "(", "void", ")", "{", "edge_iterator", "ei", ";", "edge", "e", ";", "if", "(", "!", "crtl", "->", "tail_call_emit", ")", "return", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PT...

[ "Return", "true", "if", "r3", "is", "used", "by", "any", "of", "the", "tail", "call", "insns", "in", "the", "current", "function", "." ]

[ "arm", "3" ]

arm4

any_sibcall_could_use_r3

arm

CPU

GCC

34,467

107

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "PowerPC", "0", "support::little", "1", "8", "0xff" ]

PPCAsmBackend (2)1

applyFixup

PowerPC

CPU

LLVM

34,468

137

1

[]

[ "<s>", "bool", "PPCTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPPCISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine17

addInstSelector

PowerPC

CPU

LLVM

34,469

30

1

[]

[ "<s>", "unsigned", "AGCAsmParser", "::", "checkEarlyTargetMatchPredicate", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "A...

[ "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "before", "rendering", "any", "operands", "to", "it", "." ]

[ "AGC", "AGC", "AGC::EXTEND", "AGCII::IsExtracode" ]

AGCAsmParser

checkEarlyTargetMatchPredicate

AGC

MPU

LLVM

34,470

80

1

[]

[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "support::endian", "support::little" ]

AArch64MCCodeEmitter29

encodeInstruction

AArch64

CPU

LLVM

34,471

148

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vext", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", "...

[ "Recognize", "patterns", "for", "the", "VEXT", "insns", "." ]

[ "arm", "0", "1", "1", "2", "2", "0", "0" ]

arm7

arm_evpc_neon_vext

arm

CPU

GCC

34,472

308

1

[]

[ "<s>", "bool", "isZero", "(", ")", "const", "{", "return", "K", "==", "ConstZero", "||", "K", "==", "VariableKnownToBeZero", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "PowerPC" ]

PPCISelDAGToDAG1

isZero

PowerPC

CPU

LLVM

34,473

16

1

[]

[ "<s>", "SPUTargetLowering", "::", "ConstraintType", "SPUTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "ConstraintLetter", ")", "const", "{", "if", "(", "ConstraintLetter", ".", "size", "(", ")", "==", "1", ")", "{", "swi...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "CellSPU", "SPU", "SPU", "1", "0" ]

SPUISelLowering1

getConstraintType

CellSPU

MPU

LLVM

34,474

68

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16\"", "\",-mips16\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", ...

MipsTargetMachine35

getSubtargetImpl

Mips

CPU

LLVM

34,475

280

1

[]

[ "<s>", "void", "HexagonDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "auto", "getNodes", "=", "[", "this", "]", "(", ")", "->", "std", "::", "vector", "<", "SDNode", "*", ">", "{", "std", "::", "vector", "<", "SDNode", "*", ">", "T", ";", ...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "Hexagon", "Hexagon", "\"isel\"", "\"Preprocessed (Hexagon) selection DAG:\"", "\"isel\"", "\"Address tree balanced selection DAG:\"" ]

HexagonISelDAGToDAG1

PreprocessISelDAG

Hexagon

DSP

LLVM

34,476

148

1

[]

[ "<s>", "static", "bool", "arm_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "TARGET_THUMB1", "&&", "rclass", "==", "LO_REGS", ")", "||", "rclass", "==", "CC_REG", ")", "return", "true", ";", "return", "default_class_likely_spil...

[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", ".", "We", "need", "to", "define", "this", "for", "LO_REGS", "on", "Thumb-1", ".", "Otherwise", "we", "can", "end", "up", "using", "r0-r4", "for", "function", "arguments", ",", "r7", "for", "the", "stack", "frame",...

[ "arm" ]

arm

arm_class_likely_spilled_p

arm

CPU

GCC

34,477

32

1

[]

[ "<s>", "static", "void", "bfin_reorg_loops", "(", "void", ")", "{", "reorg_loops", "(", "true", ",", "&", "bfin_doloop_hooks", ")", ";", "}", "</s>" ]

[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Blackfin", "hardware", "loops", "are", "generated", "." ]

[ "bfin" ]

bfin

bfin_reorg_loops

bfin

DSP

GCC

34,478

16

1

[]

[ "<s>", "bool", "s390_contiguous_bitmask_vector_p", "(", "rtx", "op", ",", "int", "*", "start", ",", "int", "*", "end", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ";", "int", "length", ",", "size", ";", "rtx", "elt", ";", "if", "(", "!", "const_vec_du...

[ "Return", "true", "if", "OP", "contains", "the", "same", "contiguous", "bitfield", "in", "*", "all", "*", "its", "elements", ".", "START", "and", "END", "can", "be", "used", "to", "obtain", "the", "start", "and", "end", "position", "of", "the", "bitfield...

[ "s390", "64", "1", "1" ]

s3905

s390_contiguous_bitmask_vector_p

s390

MPU

GCC

34,479

172

1

[]

[ "<s>", "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "0", ")", ")", "->", "getZExtValue",...

[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]

[ "AArch64", "0", "Intrinsic::arm_neon_vqshifts", "Intrinsic::arm_neon_vqshiftu", "1", "2", "Intrinsic::arm_neon_vqshifts", "AArch64ISD::NEON_QSHLs", "AArch64ISD::NEON_QSHLu", "0", "1", "MVT::i32" ]

AArch64ISelLowering109

PerformIntrinsicCombine

AArch64

CPU

LLVM

34,480

152

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine66

addPreEmitPass

ARM

CPU

LLVM

34,481

77

1

[]

[ "<s>", "int", "paired_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "enum", "rtx_code", "rcode", "=", "GET_CODE", "(", "cond", ")", ";", "if",...

[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...

[ "powerpcspe", "0", "1" ]

powerpcspe

paired_emit_vector_cond_expr

powerpcspe

CPU

GCC

34,482

58

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createX86MacroFusi...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "X86", "X86" ]

X86TargetMachine105

createPostMachineScheduler

X86

CPU

LLVM

34,483

33

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "StackAlignment", "(", "16", ")", ",", "DarwinDirective", "(", "PPC", "::", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "0", "\"generic\"", "7", "\"-darwin\"", "7", "7", "8" ]

PPCSubtarget19

PPCSubtarget

PowerPC

CPU

LLVM

34,484

208

1

[]

[ "<s>", "void", "ARCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Determine Callee Saves: \"", "<<",...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "ARC", "ARC", "\"Determine Callee Saves: \"", "\"\\n\"", "ARC::BLINK" ]

ARCFrameLowering1

determineCalleeSaves

ARC

MPU

LLVM

34,485

61

1

[]

[ "<s>", "Sparc", "::", "Fixups", "SparcMCExpr", "::", "getFixupKind", "(", "SparcMCExpr", "::", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unhandled SparcMCExpr::VariantKind\"", ")", ";", "case", ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "Sparc", "Sparc::Fixups", "Sparc", "Sparc", "\"Unhandled SparcMCExpr::VariantKind\"", "Sparc", "Sparc::fixup_sparc_lo10", "Sparc", "Sparc::fixup_sparc_hi22", "Sparc", "Sparc::fixup_sparc_h44", "Sparc", "Sparc::fixup_sparc_m44", "Sparc", "Sparc::fixup_sparc_l44", "Sparc", "Sparc::fixu...

SparcMCExpr21

getFixupKind

Sparc

CPU

LLVM

34,486

291

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo19

EmitTargetCodeForMemset

ARM

CPU

LLVM

34,487

366

1

[]

[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]

ARCFrameLowering13

processFunctionBeforeFrameFinalized

ARC

MPU

LLVM

34,488

141

1

[]

[ "<s>", "unsigned", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "X86", "0", "0" ]

X86CallLowering

getStackAddress

X86

CPU

LLVM

34,489

93

1

[]

[ "<s>", "bool", "HexagonSplitDoubleRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Splitting double registers in function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"Splitting double registers in function: \"", "Hexagon", "\"Register partitioning: (partition #0 is fixed)\\n\"", "\" -> \"", "0", "0", "\"Calculating profit for partition #\"" ]

HexagonSplitDouble

runOnMachineFunction

Hexagon

DSP

LLVM

34,490

291

1

[]

[ "<s>", "void", "m32c_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "target_memregs", ">=", "0", "&&", "target_memregs", "<=", "16", ")", "{", "for", "(", "i", "=", "(", "target_memregs", "+", "1", ")", "/", "2", ";", ...

[ "Implements", "CONDITIONAL_REGISTER_USAGE", ".", "We", "adjust", "the", "number", "of", "available", "memregs", ",", "and", "select", "which", "registers", "need", "to", "be", "preserved", "across", "calls", "based", "on", "the", "chip", "family", "." ]

[ "m32c", "0", "16", "1", "2", "8", "1", "0", "0", "0", "0", "0" ]

m32c

m32c_conditional_register_usage

m32c

MPU

GCC

34,491

105

1

[]

[ "<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "1", "]", ";", "rtx", ...

[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]

[ "rs6000", "1", "0", "2", "1", "1", "27", "0", "0" ]

rs60003

generate_set_vrsave

rs6000

CPU

GCC

34,492

209

1

[]

[ "<s>", "enum", "reg_class", "m68k_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "int", "regno", ";", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "m...

[ "Implement", "SECONDARY_RELOAD_CLASS", "." ]

[ "m68k", "1" ]

m68k

m68k_secondary_reload_class

m68k

MPU

GCC

34,493

83

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonCommonGEP

getAnalysisUsage

Hexagon

DSP

LLVM

34,494

72

1

[]

[ "<s>", "static", "bool", "sparc_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "GET_MODE_SIZE", "(", "from", ")", "==", "4", "&&", "GET_MODE_SIZE", "(", ...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "Borrowed", "from", "the", "PA", "port", ".", "SImode", "loads", "to", "floating-point", "registers", "are", "not", "zero-extended", ".", "The", "definition", "for", "LOAD_EXTEND_OP", "specifies", "that", "integer", ...

[ "sparc", "4", "4" ]

sparc

sparc_can_change_mode_class

sparc

CPU

GCC

34,495

45

1

[]

[ "<s>", "const", "uint32_t", "*", "getNoPreservedMask", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "WebAssembly" ]

WebAssemblyRegisterInfo2

getNoPreservedMask

WebAssembly

Virtual ISA

LLVM

34,496

13

1

[]

[ "<s>", "tree", "ix86_veclibabi_acml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", "=", "\"__vr.._\"", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned", "arity", ...

[ "Handler", "for", "an", "ACML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "i386", "20", "\"__vr.._\"", "2", "4", "5", "4", "4", "5", "7", "\"%s\"", "10", "0", "1", "1", "1", "1", "1" ]

i386

ix86_veclibabi_acml

i386

CPU

GCC

34,497

329

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ")", "{", "assert", "("...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::cvta_local_yes", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::MOV_DEPOT_ADDR" ]

NVPTXFrameLowering10

emitPrologue

NVPTX

GPU

LLVM

34,498

242

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand"...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "X86" ]

X86AsmParser (2)2

addExpr

X86

CPU

LLVM

34,499

59

1

[]