docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "avr_popcount_each_byte", "(", "rtx", "xval", ",", "int", "n_bytes", ",", "int", "pop_mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "xval", ")", ";", "if", "(", "VOIDmode", "==", "mode", ")", "mode", "=", "SImode", ";", ...	[ "Constraint", "helper", "function", ".", "XVAL", "is", "a", "CONST_INT", "or", "a", "CONST_DOUBLE", ".", "Return", "true", "if", "the", "least", "significant", "N_BYTES", "bytes", "of", "XVAL", "all", "have", "a", "popcount", "in", "POP_MASK", "and", "false"...	[ "avr", "0", "1", "0" ]	avr	avr_popcount_each_byte	avr	MPU	GCC	35,200	99	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting BB#\"", "\": \"", "0", "1", "2", "3", "1", "1" ]	HexagonExpandCondsets10	split	Hexagon	DSP	LLVM	35,201	392	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFreeAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "const", "GCNTargetMachine", "&", "T...	[ "Returns", "true", "if", "a", "cast", "from", "SrcAS", "to", "DestAS", "is", "``", "cheap", "''", ",", "such", "that", "e.g", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIISelLowering10	isFreeAddrSpaceCast	AMDGPU	GPU	LLVM	35,202	52	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".cpu\"", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"" ]	AArch64AsmParser59	ParseDirective	AArch64	CPU	LLVM	35,203	188	1	[]
[ "<s>", "static", "void", "cris_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "fixed_regs", "[", "CRIS_MOF_REGNUM", "]", "=", "0", ";", "if", "(", "cris_cpu_version", "<", "8", ")", "reg_names", "[", "CRIS_CC0_REGNUM"...	[ "The", "CONDITIONAL_REGISTER_USAGE", "worker", "." ]	[ "cris", "0", "8", "\"ccr\"" ]	cris	cris_conditional_register_usage	cris	MPU	GCC	35,204	32	1	[]
[ "<s>", "bool", "GBZ80PreEmit", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "GBZ80Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "GBZ80Subtarget", ">", "(", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "GBZ80", "GB", "GB", "GB" ]	GBZ80PreEmit	runOnMachineFunction	GBZ80	MPU	LLVM	35,205	49	1	[]
[ "<s>", "static", "int", "shiftr_zero", "(", "HOST_WIDE_INT", "", "v", ")", "{", "unsigned", "HOST_WIDE_INT", "tmp", "=", "", "v", ";", "unsigned", "HOST_WIDE_INT", "sgn", ";", "int", "n", "=", "0", ";", "if", "(", "tmp", "==", "0", ")", "return", "...	[ "Returns", "the", "number", "of", "consecutive", "least", "significant", "zeros", "in", "the", "binary", "representation", "of", "", "V.", "We", "modify", "", "V", "to", "contain", "the", "original", "value", "arithmetically", "shifted", "right", "by", "the"...	[ "bfin", "0", "0", "0", "1", "1", "0x1", "0", "32", "1" ]	bfin	shiftr_zero	bfin	DSP	GCC	35,206	90	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc" ]	SparcFrameLowering18	emitPrologue	Sparc	CPU	LLVM	35,207	12	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule", "(", ")...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine10	addPreEmitPass	Mips	CPU	LLVM	35,208	43	1	[]
[ "<s>", "static", "unsigned", "int", "h8300_length_from_table", "(", "rtx", "op1", ",", "rtx", "op2", ",", "const", "h8300_length_table", "*", "table", ")", "{", "enum", "h8300_operand_class", "op1_class", ",", "op2_class", ";", "unsigned", "int", "size", ",", ...	[ "Return", "the", "length", "of", "the", "instruction", "described", "by", "TABLE", "given", "that", "its", "operands", "are", "OP1", "and", "OP2", ".", "OP1", "must", "be", "an", "h8300_dst_operand", "and", "OP2", "must", "be", "an", "h8300_src_operand", "."...	[ "h8300", "1" ]	h8300	h8300_length_from_table	h8300	MPU	GCC	35,209	80	1	[]
[ "<s>", "const", "MCExpr", "", "M680x0TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "create", "(", "M...	[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]	[ "M680x0", "M680x0" ]	M680x0ISelLowering	getPICJumpTableRelocBaseExpr	M680x0	MPU	LLVM	35,210	39	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "AMDGPU", "AMDGPU::SIModeRegisterDefaults", "AMDGPU::SIModeRegisterDefaults" ]	AMDGPUTargetTransformInfo10	areInlineCompatible	AMDGPU	GPU	LLVM	35,211	156	1	[]
[ "<s>", "unsigned", "char", "ARM64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", ...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "ARM64", "ARM64", "ARM64II::MO_GOT", "ARM64II::MO_GOT", "ARM64II::MO_GOT", "ARM64II::MO_NO_FLAG", "ARM64II::MO_NO_FLAG", "ARM64II::MO_GOT", "ARM64II::MO_NO_FLAG" ]	ARM64Subtarget	ClassifyGlobalReference	ARM64	CPU	LLVM	35,212	159	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "R600" ]	AMDGPUSubtarget102	getDataLayout	R600	GPU	LLVM	35,213	14	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_uzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "rt...	[ "Recognize", "patterns", "suitable", "for", "the", "UZP", "instructions", "." ]	[ "aarch64", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]	aarch644	aarch64_evpc_uzp	aarch64	CPU	GCC	35,214	473	1	[]
[ "<s>", "static", "void", "ia64_emit_insn_before", "(", "rtx", "insn", ",", "rtx_insn", "*", "before", ")", "{", "emit_insn_before", "(", "insn", ",", "before", ")", ";", "}", "</s>" ]	[ "Like", "emit_insn_before", ",", "but", "skip", "cycle_display", "insns", ".", "This", "makes", "the", "assembly", "output", "a", "bit", "prettier", "." ]	[ "ia64" ]	ia64	ia64_emit_insn_before	ia64	CPU	GCC	35,215	20	1	[]
[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")...	[ "Recede", "across", "the", "previous", "instruction", "." ]	[ "AMDGPU", "\"call reset first\"" ]	GCNRegPressure	recede	AMDGPU	GPU	LLVM	35,216	293	1	[]
[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "\|\|", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")"...	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "nvptx" ]	nvptx	nvptx_libcall_value	nvptx	GPU	GCC	35,217	37	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_PCS_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64" ]	AArch64RegisterInfo42	getCalleeSavedRegs	AArch64	CPU	LLVM	35,218	18	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmBackend37	createObjectWriter	AArch64	CPU	LLVM	35,219	22	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]	SIFrameLowering43	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	35,220	327	1	[]
[ "<s>", "SDValue", "AGCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AGC", "AGC", "ISD::InputArg", "\"unsupported calling convention\"", "\"vararg not yet supported\"", "16", "AGC", "\"stack arguments not yet supported\"", "MVT::i32", "MVT::i16", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "MVT::i32", "...	AGCISelLowering	LowerFormalArguments	AGC	MPU	LLVM	35,221	264	1	[]
[ "<s>", "static", "void", "mmix_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "fprintf", "(", "stream", ",", "\"%s,0\"", ",", "reg_names", "[", "MMIX_OUTPUT_REGNO", "(", "REGNO"...	[ "PRINT_OPERAND_ADDRESS", "." ]	[ "mmix", "\"%s,0\"", "0", "1", "\"%s,\"", "\"%s\"", "\"MMIX Internal: This is not a recognized address\"" ]	mmix4	mmix_print_operand_address	mmix	CPU	GCC	35,222	178	1	[]
[ "<s>", "static", "X86Operand", "CreateMem", "(", "unsigned", "SegReg", ",", "MCValue", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ")", "{", "assert", "(", "(", "SegReg", "\|\|", "BaseReg", "\|\|", "IndexReg", ")", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]	X86AsmParser80	CreateMem	X86	CPU	LLVM	35,223	111	1	[]
[ "<s>", "rtx", "mt_function_value", "(", "tree", "valtype", ",", "enum", "machine_mode", "mode", ",", "tree", "func_decl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "mode", ")", "==", "DImode", "\|\|", "(", "mode", ")", "==", "DFmode", ")", "return", "g...	[ "Handle", "FUNCTION_VALUE", ",", "FUNCTION_OUTGOING_VALUE", ",", "and", "LIBCALL_VALUE", "macros", "." ]	[ "mt" ]	mt	mt_function_value	mt	CPU	GCC	35,224	62	1	[]
[ "<s>", "M68kSubtarget", "::", "M68kSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "M68kTargetMachine", "&", "TM", ")", ":", "M68kGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "M68k", "M68k", "M68k", "M68k", "M68k", "M68k::NUM_TARGET_REGS" ]	M68kSubtarget1	M68kSubtarget	M68k	MPU	LLVM	35,225	88	1	[]
[ "<s>", "void", "MSP430AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "MSP430", "MSP430", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	MSP430AsmBackend	applyFixup	MSP430	MPU	LLVM	35,226	160	1	[]
[ "<s>", "static", "rtx", "ix86_erase_embedded_rounding", "(", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "INSN", ")", "pat", "=", "PATTERN", "(", "pat", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ...	[ "Transform", "pattern", "of", "following", "layout", ":", "(", "parallel", "[", "set", "(", "A", "B", ")", "(", "unspec", "[", "C", "]", "UNSPEC_EMBEDDED_ROUNDING", ")", "]", ")", "]", ")", "into", ":", "(", "set", "(", "A", "B", ")", ")", "Or", ...	[ "i386", "0", "2", "0", "0", "1" ]	i386-expand	ix86_erase_embedded_rounding	i386	CPU	GCC	35,227	102	1	[]
[ "<s>", "void", "func_fma_steering", "::", "analyze", "(", ")", "{", "int", "i", ",", "n_blocks", ",", "", "bb_dfs_preorder", ";", "basic_block", "bb", ";", "rtx_insn", "", "insn", ";", "bb_dfs_preorder", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_f...	[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]	[ "aarch64", "0", "0" ]	cortex-a57-fma-steering	analyze	aarch64	CPU	GCC	35,228	357	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "TRC", ";",...	[ "HexagonInstrInfo", "specifics", "." ]	[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegClass", "MVT::i32", "MVT::f32", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "Hexagon::DoubleRegsRegClass", "\"Cannot handle this register class\"" ]	HexagonInstrInfo (2)2	createVR	Hexagon	DSP	LLVM	35,229	116	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_MOV_B64_term", "AMDGPU::S_XOR_B64_term", "AMDGPU::S_ANDN2_B64_term", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "...	SIInstrInfo118	analyzeBranch	AMDGPU	GPU	LLVM	35,230	304	1	[]
[ "<s>", "static", "int", "frv_check_constant_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "opval", ")", "{", "if", "(", "GET_CODE", "(", "opval", ")", "!=", "CONST_INT", ")", "{", "error", "(", "\"%qs expects a constant argumen...	[ "Return", "true", "if", "OPVAL", "can", "be", "used", "for", "operand", "OPNUM", "of", "instruction", "ICODE", ".", "The", "instruction", "should", "require", "a", "constant", "operand", "of", "some", "sort", ".", "The", "function", "prints", "an", "error", ...	[ "frv", "\"%qs expects a constant argument\"", "\"constant argument out of range for %qs\"" ]	frv	frv_check_constant_argument	frv	VLIW	GCC	35,231	85	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Intel-Style Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Intel-Style Assembly Printer\"" ]	X86IntelAsmPrinter	getPassName	X86	CPU	LLVM	35,232	13	1	[]
[ "<s>", "rtx", "gen_df_reg", "(", "rtx", "reg", ",", "int", "low", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "(", "WORDS_BIG_ENDIAN", "==", "0", ")", "^", "(", "low", "!=", "0", ")", ")", "regno", "+=", "(", "TARGE...	[ "Generate", "a", "DFmode", "part", "of", "a", "hard", "TFmode", "register", ".", "REG", "is", "the", "TFmode", "hard", "register", ",", "LOW", "is", "1", "for", "the", "low", "64bit", "of", "the", "register", "and", "0", "otherwise", "." ]	[ "sparc", "0", "0", "32", "1", "2" ]	sparc3	gen_df_reg	sparc	CPU	GCC	35,233	55	1	[]
[ "<s>", "bool", "AMDGPUSimplifyLibCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "auto", "AA", "=", "&", "getAnalysis", "<", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDIC: process function \"", "0", "\"AMDIC: try folding \"", "\"\\n\"" ]	AMDGPULibCalls11	runOnFunction	AMDGPU	GPU	LLVM	35,234	206	1	[]
[ "<s>", "static", "rtx", "sched_get_operand", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "int", "i", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "gcc_unreachable", "(", ")", ";", "extract_constrain_insn_cached", "("...	[ "Return", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", "." ]	[ "m68k", "0" ]	m68k	sched_get_operand	m68k	MPU	GCC	35,235	72	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "", ">", "&", ",", "vec", "<", "rtx", ">",...	[ "Implement", "TARGET_MD_ASM_ADJUST", ".", "All", "asm", "statements", "are", "considered", "to", "clobber", "the", "XER", "[", "CA", "]", "bit", "because", "clobbering", "that", "bit", "without", "telling", "the", "compiler", "worked", "just", "fine", "with", ...	[ "rs6000" ]	rs60001	rs6000_md_asm_adjust	rs6000	CPU	GCC	35,236	66	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Assembly Printer\"" ]	AArch64AsmPrinter (2)	getPassName	AArch64	CPU	LLVM	35,237	13	1	[]
[ "<s>", "char", "*", "construct_save_jarl", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned"...	[ "Construct", "a", "JARL", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "as", "a", "parameter", ".", "This", "RTL", "is", "a", "function", "prologue", "that", "saves", "some", "of", "the"...	[ "v850", "0", "100", "3", "2", "\"bogus JARL construction: %d\"", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "3", "2", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "1", "2", "1", "0", "1", "0", "32", "1", "32", "...	v8504	construct_save_jarl	v850	MPU	GCC	35,238	490	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", ">=", "-", "512", "&&", "Imm", "<=", "511", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "Hexagon", "Hexagon", "512", "511" ]	HexagonISelLowering (2)	isLegalICmpImmediate	Hexagon	DSP	LLVM	35,239	21	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "\"Cannot change domain\"", "1" ]	X86InstrInfo139	setExecutionDomain	X86	CPU	LLVM	35,240	92	1	[]
[ "<s>", "virtual", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "R600" ]	AMDGPUAsmBackend16	fixupNeedsRelaxation	R600	GPU	LLVM	35,241	28	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "4", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]	HexagonSelectionDAGInfo11	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	35,242	322	1	[]
[ "<s>", "void", "M680x0InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "M680x0", "M680x0", "0", "M680x0::XR32RegClass", "M680x0::MOV32rr", "M680x0::XR16RegClass", "M680x0::MOV16rr", "M680x0::DR8RegClass", "M680x0::MOV8dd", "M680x0::DR8RegClass", "M680x0::XR16RegClass", "M680x0::MOVXd16d8", "M680x0::XR32RegClass", "M680x0::MOVXd32d8", "M680x0::XR16RegClass",...	M680x0InstrInfo	copyPhysReg	M680x0	MPU	LLVM	35,243	432	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "hasStackGuardSlotTLS", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".",...	[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]	[ "X86", "X86", "0x10", "1", "0x28", "0x14", "\"fs\"", "X86AS::FS", "\"gs\"", "X86AS::GS" ]	X86ISelLowering101	getIRStackGuard	X86	CPU	LLVM	35,244	151	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerDynamicAlloc", "(", "MachineBasicBlock", "::", "iterator", "II", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", "...	[ "lowerDynamicAlloc", "-", "Generate", "the", "code", "for", "allocating", "an", "object", "in", "the", "current", "frame", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"Maximum call-frame size not sufficiently aligned\"", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "1", "1", "PPC::STDUX", "PPC::X1", "PPC::X1", "PPC::ADDI8", "0", "PPC::X1", "PPC::STWUX", "PPC::R1", "PPC::R1", "PPC::ADDI", "0", "PPC::R...	PPCRegisterInfo (2)3	lowerDynamicAlloc	PowerPC	CPU	LLVM	35,245	402	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "PowerPC", "MVT::i32" ]	PPCISelLowering (2)1	getScalarShiftAmountTy	PowerPC	CPU	LLVM	35,246	18	1	[]
[ "<s>", "bool", "TVMLowerIntrinsics", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "cont...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "TVM", "TVM", "Intrinsic::memcpy", "Intrinsic::memmove", "Intrinsic::memset" ]	TVMLowerIntrinsics	runOnModule	TVM	Virtual ISA	LLVM	35,247	82	1	[]
[ "<s>", "DFAPacketizer", "", "R600InstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "stati...	[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]	[ "AMDGPU", "R600", "R600" ]	R600InstrInfo (2)1	CreateTargetScheduleState	AMDGPU	GPU	LLVM	35,248	41	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"arm64e\"" ]	AArch64TargetMachine90	AArch64TargetMachine	AArch64	CPU	LLVM	35,249	238	1	[]
[ "<s>", "static", "int", "out_adj_frame_ptr", "(", "FILE", "*", "file", ",", "int", "adj", ")", "{", "int", "size", "=", "0", ";", "if", "(", "adj", ")", "{", "if", "(", "TARGET_TINY_STACK", ")", "{", "if", "(", "adj", "<", "-", "63", "\|\|", "adj",...	[ "Output", "to", "FILE", "the", "asm", "instructions", "to", "adjust", "the", "frame", "pointer", "by", "ADJ", "(", "r29", ":", "r28", "-=", "ADJ", ";", ")", "which", "can", "be", "positive", "(", "prologue", ")", "or", "negative", "(", "epilogue", ")",...	[ "avr", "0", "63", "63", "0", "\"large frame pointer change (%d) with -mtiny-stack\"", "63", "63", "2", "0" ]	avr3	out_adj_frame_ptr	avr	MPU	GCC	35,250	191	1	[]
[ "<s>", "static", "void", "frv_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", ...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "frv", "\"setup_vararg: words = %2d, mode = %4s, pretend_size = %d, second_time = %d\\n\"" ]	frv1	frv_setup_incoming_varargs	frv	VLIW	GCC	35,251	65	1	[]
[ "<s>", "const", "TVMImmStringMCExpr", "*", "TVMImmStringMCExpr", "::", "create", "(", "const", "StringRef", "&", "Data", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "TVMImmStringMCExpr", "(", "Data", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "TVM", "TVM", "TVM", "TVM" ]	TVMMCExpr	create	TVM	Virtual ISA	LLVM	35,252	28	1	[]
[ "<s>", "MVT", "getFenceOperandTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "for", "operands", "of", "fence", "." ]	[ "AMDGPU", "MVT::i32" ]	AMDGPUISelLowering	getFenceOperandTy	AMDGPU	GPU	LLVM	35,253	17	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVExpandSDMAPass", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandSSRPass", "(", ")", ")", ";", "addPass", "(", "createSNITCHFrepLoopsPass", "(", ")", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine	addPreRegAlloc	RI5CY	CPU	LLVM	35,254	64	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFuncti...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	ARMISelDAGToDAG108	runOnMachineFunction	ARM	CPU	LLVM	35,255	36	1	[]
[ "<s>", "static", "int", "mingw32_gt_pch_use_address", "(", "void", "", "&", "addr", ",", "size_t", "size", ",", "int", "fd", ",", "size_t", "offset", ")", "{", "void", "", "mmap_addr", ";", "HANDLE", "mmap_handle", ";", "char", "*", "object_name", "=", ...	[ "ADDR", "is", "an", "address", "returned", "by", "gt_pch_get_address", ".", "Attempt", "to", "allocate", "SIZE", "bytes", "at", "the", "same", "address", "and", "load", "it", "with", "the", "data", "from", "FD", "at", "OFFSET", ".", "Return", "-1", "if", ...	[ "i386", "0", "0", "1", "0", "1", "2", "4", "\"%lx\"", "0", "0", "\"CreateFileMapping\"", "1", "0", "5", "0", "4", "500", "\"MapViewOfFileEx\"", "1", "1" ]	host-mingw32	mingw32_gt_pch_use_address	i386	CPU	GCC	35,256	262	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "ARMRI::RegLR", "ARM::LR", "ARM::LR", "1" ]	ARMBaseRegisterInfo	getRegAllocationHints	ARM	CPU	LLVM	35,257	311	1	[]
[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "ZERO_EXTEND", ";", "}", "</s>" ]	[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]	[ "SystemZ", "ISD::NodeType", "ISD::ZERO_EXTEND" ]	SystemZISelLowering18	getExtendForAtomicCmpSwapArg	SystemZ	CPU	LLVM	35,258	15	1	[]
[ "<s>", "void", "mmix_asm_output_align", "(", "FILE", "*", "stream", ",", "int", "power", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.p2align %d\\n\"", ",", "power", ")", ";", "fprintf", "(", "stream", ",", "\"\\tLOC @+(%d-@)&%d\\n\"", ",", "1", "<<", "po...	[ "ASM_OUTPUT_ALIGN", "." ]	[ "mmix", "\"\\t.p2align %d\\n\"", "\"\\tLOC @+(%d-@)&%d\\n\"", "1", "1", "1" ]	mmix	mmix_asm_output_align	mmix	CPU	GCC	35,259	40	1	[]
[ "<s>", "static", "rtx", "microblaze_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "LIBCALL_VALUE", "(", "TYPE_MODE", "(", "valtype", ")", ")", ";", "}"...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "microblaze" ]	microblaze	microblaze_function_value	microblaze	MPU	GCC	35,260	26	1	[]
[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "1" ]	BPFRegisterInfo2	eliminateFrameIndex	BPF	Virtual ISA	LLVM	35,261	311	1	[]
[ "<s>", "void", "LanaiInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Lanai", "Lanai", "Lanai::GPRRegClass", "\"Impossible reg-to-reg copy\"", "Lanai::OR_I_LO", "0" ]	LanaiInstrInfo (2)	copyPhysReg	Lanai	CPU	LLVM	35,262	85	1	[]
[ "<s>", "const", "char", "", "output_cbranch", "(", "rtx", "label", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "cc_mode", ",", "int", "reversed", ",", "rtx_insn", "", "insn", ")", "{", "const", "char", "*", "cond", ";", "if", "(", "...	[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...	[ "visium", "\"cs\"", "\"os\"", "\"ne\"", "\"cc\"", "\"oc\"", "\"eq\"", "\"nc\"", "\"ge\"", "\"gt\"", "\"ls\"", "\"le\"", "\"cs\"", "\"ns\"", "\"lt\"", "\"cc\"", "\"hi\"", "\"ls\"", "\"cs\"", "\"os\"", "\"oc\"", "\"cc\"", "\"hi\"", "\"le\"", "\"lt\"" ]	visium4	output_cbranch	visium	Virtual ISA	GCC	35,263	329	1	[]
[ "<s>", "static", "void", "ix86_pad_returns", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "{", "basic_block", "bb", "=", "e"...	[ "AMD", "Athlon", "works", "faster", "when", "RET", "is", "not", "destination", "of", "conditional", "jump", "or", "directly", "preceded", "by", "other", "jump", "instruction", ".", "We", "avoid", "the", "penalty", "by", "inserting", "NOP", "just", "before", ...	[ "i386", "0" ]	i386	ix86_pad_returns	i386	CPU	GCC	35,264	245	1	[]
[ "<s>", "void", "frv_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "frv_insn_packing_flag", ">=", "0", ")", "...	[ "Set", "up", "the", "packing", "bit", "for", "the", "current", "output", "insn", ".", "Note", "that", "this", "function", "is", "not", "called", "for", "asm", "insns", "." ]	[ "frv", "0", "0", "\"\\tmnop.p\\n\"" ]	frv	frv_final_prescan_insn	frv	VLIW	GCC	35,265	69	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDagPass", "(", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine (2)1	addInstSelector	Mips	CPU	LLVM	35,266	46	1	[]
[ "<s>", "static", "rtx", "aarch64_bit_representation", "(", "rtx", "x", ")", "{", "if", "(", "CONST_DOUBLE_P", "(", "x", ")", ")", "x", "=", "gen_lowpart", "(", "int_mode_for_mode", "(", "GET_MODE", "(", "x", ")", ")", ".", "require", "(", ")", ",", "x"...	[ "If", "X", "is", "a", "CONST_DOUBLE", ",", "return", "its", "bit", "representation", "as", "a", "constant", "integer", ",", "otherwise", "return", "X", "unmodified", "." ]	[ "aarch64" ]	aarch64	aarch64_bit_representation	aarch64	CPU	GCC	35,267	38	1	[]
[ "<s>", "const", "unsigned", "", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "SystemZ", "::", "R6D", ",", "SystemZ", "::...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SystemZ", "SystemZ", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R8D", "SystemZ::R9D", "SystemZ::R10D", "SystemZ::R11D", "SystemZ::R12D", "SystemZ::R13D", "SystemZ::R14D", "SystemZ::R15D", "SystemZ::F8L", "SystemZ::F9L", "SystemZ::F10L", "SystemZ::F11L", "SystemZ::F12L", "SystemZ::F...	SystemZRegisterInfo13	getCalleeSavedRegs	SystemZ	CPU	LLVM	35,268	101	1	[]
[ "<s>", "static", "bool", "shadow_or_blockage_p", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";...	[ "Return", "true", "iff", "INSN", "is", "a", "shadow", "or", "blockage", "pattern", "." ]	[ "c6x", "0" ]	c6x	shadow_or_blockage_p	c6x	VLIW	GCC	35,269	49	1	[]
[ "<s>", "static", "inline", "bool", "is_naked_func", "(", "void", ")", "{", "return", "is_attr_func", "(", "\"naked\"", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "naked", "''", "attribute", "." ]	[ "msp430", "\"naked\"" ]	msp4302	is_naked_func	msp430	MPU	GCC	35,270	15	1	[]
[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";", "UP", ".", "Partial"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]	AMDGPUTargetTransformInfo37	getUnrollingPreferences	R600	GPU	LLVM	35,271	132	1	[]
[ "<s>", "static", "bool", "pdp11_modes_tieable_p", "(", "machine_mode", ",", "machine_mode", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "pdp11" ]	pdp117	pdp11_modes_tieable_p	pdp11	MPU	GCC	35,272	13	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "T...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering (2)1	isLegalAddressingMode	XCore	MPU	LLVM	35,273	214	1	[]
[ "<s>", "static", "struct", "machine_function", "", "csky_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type"...	[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "csky" ]	csky	csky_init_machine_status	csky	CPU	GCC	35,274	33	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "ARM64", "ARM64" ]	ARM64ISelLowering	isOffsetFoldingLegal	ARM64	CPU	LLVM	35,275	16	1	[]
[ "<s>", "std", "::", "string", "AMDGPUSubtarget", "::", "getDataLayout", "(", ")", "const", "{", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "\"e\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v...	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "R600", "\"e\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v48:64:64-v64:64:64-v96:128:128-v128:128:128\"", "\"-v192:256:256-v256:256:256-v512:512:512-v1024:1024:1024-v2048:2048:2048\"", "\"-n32:64\"", "\"-f64:64:64\"", "\"-p:64:64:64\"", "\"-p:3...	AMDGPUSubtarget16	getDataLayout	R600	GPU	LLVM	35,276	70	1	[]
[ "<s>", "int", "attr_length_call", "(", "rtx", "insn", ",", "int", "sibcall", ")", "{", "int", "local_call", ";", "rtx", "call_dest", ";", "tree", "call_decl", ";", "int", "length", "=", "0", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "...	[ "Return", "the", "attribute", "length", "of", "the", "call", "instruction", "INSN", ".", "The", "SIBCALL", "flag", "indicates", "whether", "INSN", "is", "a", "regular", "call", "or", "a", "sibling", "call", ".", "The", "length", "returned", "must", "be", "...	[ "pa", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "7600000", "240000", "8", "28", "24", "12", "20", "8", "32", "4", "8", "8" ]	pa3	attr_length_call	pa	CPU	GCC	35,277	328	1	[]
[ "<s>", "static", "bool", "pru_can_use_doloop_p", "(", "const", "widest_int", "&", ",", "const", "widest_int", "&", "iterations_max", ",", "unsigned", "int", "loop_depth", ",", "bool", ")", "{", "if", "(", "loop_depth", ">", "1", ")", "return", "false", ";", ...	[ "Implement", "TARGET_CAN_USE_DOLOOP_P", "." ]	[ "pru", "1", "0", "0xffff" ]	pru	pru_can_use_doloop_p	pru	CPU	GCC	35,278	51	1	[]
[ "<s>", "int", "sh_media_register_for_return", "(", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "-", "1", ";", "tr0_used", "=", "flag_pic", "&&", "regs_ever_live", "[", "PIC_OFFSET_TABLE_REGNUM...	[ "Choose", "a", "call-clobbered", "target-branch", "register", "that", "remains", "unchanged", "along", "the", "whole", "function", ".", "We", "set", "it", "up", "as", "the", "return", "value", "in", "the", "prologue", "." ]	[ "sh", "1", "1" ]	sh2	sh_media_register_for_return	sh	CPU	GCC	35,279	65	1	[]
[ "<s>", "virtual", "const", "Z80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Z80", "Z80" ]	Z80InstrInfo (2)	getRegisterInfo	Z80	MPU	LLVM	35,280	13	1	[]
[ "<s>", "bool", "WebAssemblyTargetMachine", "::", "parseMachineFunctionInfo", "(", "const", "yaml", "::", "MachineFunctionInfo", "&", "MFI", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "SMDiagnostic", "&", "Error", ",", "SMRange", "&", "SourceRange", ")", "con...	[ "Parse", "out", "the", "target", "'s", "MachineFunctionInfo", "from", "the", "YAML", "reprsentation", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine13	parseMachineFunctionInfo	WebAssembly	Virtual ISA	LLVM	35,281	69	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL",...	SystemZISelLowering33	PerformDAGCombine	SystemZ	CPU	LLVM	35,282	224	1	[]
[ "<s>", "void", "TPCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "TPC", "TPC", "0", "0", "TPC::SRFRegClass", "TPC::SPILL_SRF_RESTORE", "TPCStackID::SLM_SPILL", "TPC::SPRFRegClass", "TPC::SPILL_SPRF_RESTORE", "TPCStackID::SLM_SPILL", "TPC::VRFRegClass", "TPC::SPILL_VRF_RESTORE", "TPCStackID::VLM_SPILL", "TPC::VPRFRegClass", "TPC::SPILL_VPRF_RESTORE", ...	TPCInstrInfo	loadRegFromStackSlot	TPC	Virtual ISA	LLVM	35,283	339	1	[]
[ "<s>", "static", "rtx", "arc_expand_builtin_aligned", "(", "tree", "exp", ")", "{", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "fold", "(", "arg1", ")", ...	[ "Helper", "to", "expand", "__builtin_arc_aligned", "(", "void", "*", "val", ",", "int", "alignval", ")", "." ]	[ "arc", "0", "1", "0", "\"%<__builtin_arc_aligned%> with non-constant alignment\"", "0", "\"invalid alignment value for %<__builtin_arc_aligned%>\"", "1", "0" ]	arc	arc_expand_builtin_aligned	arc	MPU	GCC	35,284	211	1	[]
[ "<s>", "static", "void", "single_move_for_strmov", "(", "rtx", "dst", ",", "rtx", "src", ",", "enum", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "srcmem", ",", "dstm...	[ "Adjust", "DST", "and", "SRC", "by", "OFFSET", "bytes", ",", "and", "generate", "one", "move", "in", "mode", "MODE", "." ]	[ "bfin" ]	bfin2	single_move_for_strmov	bfin	DSP	GCC	35,285	68	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ")", "const", "{", "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "0", ";", "for", "(", ";", "...	[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]	[ "Mips", "Mips", "0", "0", "\".space\"", "6", "0", "6", "10", "\"parsed .space \"", "0" ]	Mips16InstrInfo (2)	getInlineAsmLength	Mips	CPU	LLVM	35,286	211	1	[]
[ "<s>", "void", "X86LowerTileCopy", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86", "X86" ]	X86LowerTileCopy	getAnalysisUsage	X86	CPU	LLVM	35,287	25	1	[]
[ "<s>", "static", "bool", "ia64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "ch...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "ia64", "0", "2", "1", "1", "2", "3", "0", "1", "2", "0", "1", "2", "3", "3" ]	ia64	ia64_vectorize_vec_perm_const	ia64	CPU	GCC	35,288	500	1	[]
[ "<s>", "bool", "TeakRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "Teak", "Teak" ]	TeakRegisterInfo	trackLivenessAfterRegAlloc	Teak	DSP	LLVM	35,289	16	1	[]
[ "<s>", "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndex...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "SystemZ", "SystemZ", "SystemZMC::ELFCallFrameSize" ]	SystemZFrameLowering32	getFrameIndexReference	SystemZ	CPU	LLVM	35,290	46	1	[]
[ "<s>", "const", "char", "", "iq2000_fill_delay_slot", "(", "const", "char", "", "ret", ",", "enum", "delay_type", "type", ",", "rtx", "operands", "[", "]", ",", "rtx", "cur_insn", ")", "{", "rtx", "set_reg", ";", "enum", "machine_mode", "mode", ";", "r...	[ "Returns", "an", "operand", "string", "for", "the", "given", "instruction", "'s", "delay", "slot", ",", "after", "updating", "filled", "delay", "slot", "statistics", ".", "We", "assume", "that", "operands", "[", "0", "]", "is", "the", "target", "register", ...	[ "iq2000", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	iq20002	iq2000_fill_delay_slot	iq2000	CPU	GCC	35,291	251	1	[]
[ "<s>", "MCExpr", "const", "*", "HexagonMCExpr", "::", "getExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]	[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCExpr10	getExpr	Hexagon	DSP	LLVM	35,292	14	1	[]
[ "<s>", "SIAtomicScope", "getScope", "(", ")", "const", "{", "return", "Scope", ";", "}", "</s>" ]	[ "Get", "the", "local", "scope", "for", "this", "variable", "." ]	[ "AMDGPU", "SI" ]	SIMemoryLegalizer	getScope	AMDGPU	GPU	LLVM	35,293	10	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine108	addPreEmitPass	AMDGPU	GPU	LLVM	35,294	60	1	[]
[ "<s>", "static", "const", "char", "*", "pru_asm_regname", "(", "rtx", "op", ")", "{", "static", "char", "canon_reg_names", "[", "3", "]", "[", "LAST_GP_REGNUM", "]", "[", "8", "]", ";", "int", "speci", ",", "regi", ";", "gcc_assert", "(", "REG_P", "(",...	[ "Translate", "between", "the", "MachineDescription", "notion", "of", "8-bit", "consecutive", "registers", ",", "to", "the", "PRU", "assembler", "syntax", "of", "REGWORD", "[", ".SUBREG", "]", "." ]	[ "pru", "3", "8", "0", "0", "0", "0", "0", "3", "0", "1", "1", "2", "4", "32", "4", "\"\"", "8", "4", "1", "8", "0", "\".b0\"", "1", "8", "1", "\".b1\"", "1", "8", "2", "\".b2\"", "1", "8", "3", "\".b3\"", "2", "8", "0", "\".w0\"", "2", ...	pru	pru_asm_regname	pru	CPU	GCC	35,295	386	1	[]
[ "<s>", "bool", "hasSMRDReadVALUDefHazard", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "==", "SOUTHERN_ISLANDS", ";", "}", "</s>" ]	[ "A", "read", "of", "an", "SGPR", "by", "SMRD", "instruction", "requires", "4", "wait", "states", "when", "the", "SGPR", "was", "written", "by", "a", "VALU", "instruction", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	hasSMRDReadVALUDefHazard	AMDGPU	GPU	LLVM	35,296	14	1	[]
[ "<s>", "void", "Z80FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "hasFP", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Z80RegisterInfo", "*", "RI", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "Z80", "Z80", "Z80", "8", "\"[Z80FrameLowering::determineFrameLayout] MF: '\"", "\"' has frame pointer, incrementing stack frame size by ptr_size.\\n\"" ]	Z80FrameLowering (2)	determineFrameLayout	Z80	MPU	LLVM	35,297	175	1	[]
[ "<s>", "void", "SystemZHazardRecognizer", "::", "emitInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "TakenBranch", ")", "{", "SUnit", "SU", "(", "MI", ",", "0", ")", ";", "SU", ".", "isCall", "=", "MI", "->", "isCall", "(", ")", ";", "const...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SystemZ", "SystemZ", "0", "0", "1", "1", "0", "\"Scheduler: unhandled terminator!\"" ]	SystemZHazardRecognizer	EmitInstruction	SystemZ	CPU	LLVM	35,298	175	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "if", "(", "!", "NumCycles", ")", "r...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "ARM::t2Bcc", "ARM::tCMPi8", "ARM::t2CMPri", "0", "0", "ARMCC::CondCodes", "ARMCC::AL", "1", "0", "ARM", "1024", "10" ]	ARMBaseInstrInfo (2)3	isProfitableToIfCvt	ARM	CPU	LLVM	35,299	246	1	[]

[ "<s>", "bool", "avr_popcount_each_byte", "(", "rtx", "xval", ",", "int", "n_bytes", ",", "int", "pop_mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "xval", ")", ";", "if", "(", "VOIDmode", "==", "mode", ")", "mode", "=", "SImode", ";", ...

[ "Constraint", "helper", "function", ".", "XVAL", "is", "a", "CONST_INT", "or", "a", "CONST_DOUBLE", ".", "Return", "true", "if", "the", "least", "significant", "N_BYTES", "bytes", "of", "XVAL", "all", "have", "a", "popcount", "in", "POP_MASK", "and", "false"...

[ "avr", "0", "1", "0" ]

avr

avr_popcount_each_byte

avr

MPU

GCC

35,200

99

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting BB#\"", "\": \"", "0", "1", "2", "3", "1", "1" ]

HexagonExpandCondsets10

split

Hexagon

DSP

LLVM

35,201

392

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFreeAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "if", "(", "SrcAS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "const", "GCNTargetMachine", "&", "T...

[ "Returns", "true", "if", "a", "cast", "from", "SrcAS", "to", "DestAS", "is", "``", "cheap", "''", ",", "such", "that", "e.g", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIISelLowering10

isFreeAddrSpaceCast

AMDGPU

GPU

LLVM

35,202

52

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".cpu\"", "\".hword\"", "2", "\".word\"", "4", "\".xword\"", "8", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"" ]

AArch64AsmParser59

ParseDirective

AArch64

CPU

LLVM

35,203

188

1

[]

[ "<s>", "static", "void", "cris_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_HAS_MUL_INSNS", ")", "fixed_regs", "[", "CRIS_MOF_REGNUM", "]", "=", "0", ";", "if", "(", "cris_cpu_version", "<", "8", ")", "reg_names", "[", "CRIS_CC0_REGNUM"...

[ "The", "CONDITIONAL_REGISTER_USAGE", "worker", "." ]

[ "cris", "0", "8", "\"ccr\"" ]

cris

cris_conditional_register_usage

cris

MPU

GCC

35,204

32

1

[]

[ "<s>", "bool", "GBZ80PreEmit", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "GBZ80Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "GBZ80Subtarget", ">", "(", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "GBZ80", "GB", "GB", "GB" ]

GBZ80PreEmit

runOnMachineFunction

GBZ80

MPU

LLVM

35,205

49

1

[]

[ "<s>", "static", "int", "shiftr_zero", "(", "HOST_WIDE_INT", "*", "v", ")", "{", "unsigned", "HOST_WIDE_INT", "tmp", "=", "*", "v", ";", "unsigned", "HOST_WIDE_INT", "sgn", ";", "int", "n", "=", "0", ";", "if", "(", "tmp", "==", "0", ")", "return", "...

[ "Returns", "the", "number", "of", "consecutive", "least", "significant", "zeros", "in", "the", "binary", "representation", "of", "*", "V.", "We", "modify", "*", "V", "to", "contain", "the", "original", "value", "arithmetically", "shifted", "right", "by", "the"...

[ "bfin", "0", "0", "0", "1", "1", "0x1", "0", "32", "1" ]

bfin

shiftr_zero

bfin

DSP

GCC

35,206

90

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc" ]

SparcFrameLowering18

emitPrologue

Sparc

CPU

LLVM

35,207

12

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule", "(", ")...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine10

addPreEmitPass

Mips

CPU

LLVM

35,208

43

1

[]

[ "<s>", "static", "unsigned", "int", "h8300_length_from_table", "(", "rtx", "op1", ",", "rtx", "op2", ",", "const", "h8300_length_table", "*", "table", ")", "{", "enum", "h8300_operand_class", "op1_class", ",", "op2_class", ";", "unsigned", "int", "size", ",", ...

[ "Return", "the", "length", "of", "the", "instruction", "described", "by", "TABLE", "given", "that", "its", "operands", "are", "OP1", "and", "OP2", ".", "OP1", "must", "be", "an", "h8300_dst_operand", "and", "OP2", "must", "be", "an", "h8300_src_operand", "."...

[ "h8300", "1" ]

h8300

h8300_length_from_table

h8300

MPU

GCC

35,209

80

1

[]

[ "<s>", "const", "MCExpr", "*", "M680x0TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "create", "(", "M...

[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]

[ "M680x0", "M680x0" ]

M680x0ISelLowering

getPICJumpTableRelocBaseExpr

M680x0

MPU

LLVM

35,210

39

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "AMDGPU", "AMDGPU::SIModeRegisterDefaults", "AMDGPU::SIModeRegisterDefaults" ]

AMDGPUTargetTransformInfo10

areInlineCompatible

AMDGPU

GPU

LLVM

35,211

156

1

[]

[ "<s>", "unsigned", "char", "ARM64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDecl", "=", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", ...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "ARM64", "ARM64", "ARM64II::MO_GOT", "ARM64II::MO_GOT", "ARM64II::MO_GOT", "ARM64II::MO_NO_FLAG", "ARM64II::MO_NO_FLAG", "ARM64II::MO_GOT", "ARM64II::MO_NO_FLAG" ]

ARM64Subtarget

ClassifyGlobalReference

ARM64

CPU

LLVM

35,212

159

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "R600" ]

AMDGPUSubtarget102

getDataLayout

R600

GPU

LLVM

35,213

14

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_uzp", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "rt...

[ "Recognize", "patterns", "suitable", "for", "the", "UZP", "instructions", "." ]

[ "aarch64", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2" ]

aarch644

aarch64_evpc_uzp

aarch64

CPU

GCC

35,214

473

1

[]

[ "<s>", "static", "void", "ia64_emit_insn_before", "(", "rtx", "insn", ",", "rtx_insn", "*", "before", ")", "{", "emit_insn_before", "(", "insn", ",", "before", ")", ";", "}", "</s>" ]

[ "Like", "emit_insn_before", ",", "but", "skip", "cycle_display", "insns", ".", "This", "makes", "the", "assembly", "output", "a", "bit", "prettier", "." ]

[ "ia64" ]

ia64

ia64_emit_insn_before

ia64

CPU

GCC

35,215

20

1

[]

[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")...

[ "Recede", "across", "the", "previous", "instruction", "." ]

[ "AMDGPU", "\"call reset first\"" ]

GCNRegPressure

recede

AMDGPU

GPU

LLVM

35,216

293

1

[]

[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "!", "cfun", "||", "!", "cfun", "->", "machine", "->", "doing_call", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")"...

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "nvptx" ]

nvptx

nvptx_libcall_value

nvptx

GPU

GCC

35,217

37

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_PCS_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64" ]

AArch64RegisterInfo42

getCalleeSavedRegs

AArch64

CPU

LLVM

35,218

18

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmBackend37

createObjectWriter

AArch64

CPU

LLVM

35,219

22

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "SIStackID::SGPR_SPILL", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0" ]

SIFrameLowering43

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

35,220

327

1

[]

[ "<s>", "SDValue", "AGCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AGC", "AGC", "ISD::InputArg", "\"unsupported calling convention\"", "\"vararg not yet supported\"", "16", "AGC", "\"stack arguments not yet supported\"", "MVT::i32", "MVT::i16", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "MVT::i32", "...

AGCISelLowering

LowerFormalArguments

AGC

MPU

LLVM

35,221

264

1

[]

[ "<s>", "static", "void", "mmix_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "fprintf", "(", "stream", ",", "\"%s,0\"", ",", "reg_names", "[", "MMIX_OUTPUT_REGNO", "(", "REGNO"...

[ "PRINT_OPERAND_ADDRESS", "." ]

[ "mmix", "\"%s,0\"", "0", "1", "\"%s,\"", "\"%s\"", "\"MMIX Internal: This is not a recognized address\"" ]

mmix4

mmix_print_operand_address

mmix

CPU

GCC

35,222

178

1

[]

[ "<s>", "static", "X86Operand", "CreateMem", "(", "unsigned", "SegReg", ",", "MCValue", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ")", "{", "assert", "(", "(", "SegReg", "||", "BaseReg", "||", "IndexReg", ")", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]

X86AsmParser80

CreateMem

X86

CPU

LLVM

35,223

111

1

[]

[ "<s>", "rtx", "mt_function_value", "(", "tree", "valtype", ",", "enum", "machine_mode", "mode", ",", "tree", "func_decl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "mode", ")", "==", "DImode", "||", "(", "mode", ")", "==", "DFmode", ")", "return", "g...

[ "Handle", "FUNCTION_VALUE", ",", "FUNCTION_OUTGOING_VALUE", ",", "and", "LIBCALL_VALUE", "macros", "." ]

[ "mt" ]

mt

mt_function_value

mt

CPU

GCC

35,224

62

1

[]

[ "<s>", "M68kSubtarget", "::", "M68kSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "M68kTargetMachine", "&", "TM", ")", ":", "M68kGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "M68k", "M68k", "M68k", "M68k", "M68k", "M68k::NUM_TARGET_REGS" ]

M68kSubtarget1

M68kSubtarget

M68k

MPU

LLVM

35,225

88

1

[]

[ "<s>", "void", "MSP430AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "MSP430", "MSP430", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

MSP430AsmBackend

applyFixup

MSP430

MPU

LLVM

35,226

160

1

[]

[ "<s>", "static", "rtx", "ix86_erase_embedded_rounding", "(", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "INSN", ")", "pat", "=", "PATTERN", "(", "pat", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ...

[ "Transform", "pattern", "of", "following", "layout", ":", "(", "parallel", "[", "set", "(", "A", "B", ")", "(", "unspec", "[", "C", "]", "UNSPEC_EMBEDDED_ROUNDING", ")", "]", ")", "]", ")", "into", ":", "(", "set", "(", "A", "B", ")", ")", "Or", ...

[ "i386", "0", "2", "0", "0", "1" ]

i386-expand

ix86_erase_embedded_rounding

i386

CPU

GCC

35,227

102

1

[]

[ "<s>", "void", "func_fma_steering", "::", "analyze", "(", ")", "{", "int", "i", ",", "n_blocks", ",", "*", "bb_dfs_preorder", ";", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "bb_dfs_preorder", "=", "XNEWVEC", "(", "int", ",", "last_basic_block_f...

[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]

[ "aarch64", "0", "0" ]

cortex-a57-fma-steering

analyze

aarch64

CPU

GCC

35,228

357

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "*", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", ";",...

[ "HexagonInstrInfo", "specifics", "." ]

[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegClass", "MVT::i32", "MVT::f32", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "Hexagon::DoubleRegsRegClass", "\"Cannot handle this register class\"" ]

HexagonInstrInfo (2)2

createVR

Hexagon

DSP

LLVM

35,229

116

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_MOV_B64_term", "AMDGPU::S_XOR_B64_term", "AMDGPU::S_ANDN2_B64_term", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "...

SIInstrInfo118

analyzeBranch

AMDGPU

GPU

LLVM

35,230

304

1

[]

[ "<s>", "static", "int", "frv_check_constant_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "opval", ")", "{", "if", "(", "GET_CODE", "(", "opval", ")", "!=", "CONST_INT", ")", "{", "error", "(", "\"%qs expects a constant argumen...

[ "Return", "true", "if", "OPVAL", "can", "be", "used", "for", "operand", "OPNUM", "of", "instruction", "ICODE", ".", "The", "instruction", "should", "require", "a", "constant", "operand", "of", "some", "sort", ".", "The", "function", "prints", "an", "error", ...

[ "frv", "\"%qs expects a constant argument\"", "\"constant argument out of range for %qs\"" ]

frv

frv_check_constant_argument

frv

VLIW

GCC

35,231

85

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Intel-Style Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Intel-Style Assembly Printer\"" ]

X86IntelAsmPrinter

getPassName

X86

CPU

LLVM

35,232

13

1

[]

[ "<s>", "rtx", "gen_df_reg", "(", "rtx", "reg", ",", "int", "low", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "(", "WORDS_BIG_ENDIAN", "==", "0", ")", "^", "(", "low", "!=", "0", ")", ")", "regno", "+=", "(", "TARGE...

[ "Generate", "a", "DFmode", "part", "of", "a", "hard", "TFmode", "register", ".", "REG", "is", "the", "TFmode", "hard", "register", ",", "LOW", "is", "1", "for", "the", "low", "64bit", "of", "the", "register", "and", "0", "otherwise", "." ]

[ "sparc", "0", "0", "32", "1", "2" ]

sparc3

gen_df_reg

sparc

CPU

GCC

35,233

55

1

[]

[ "<s>", "bool", "AMDGPUSimplifyLibCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "auto", "AA", "=", "&", "getAnalysis", "<", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDIC: process function \"", "0", "\"AMDIC: try folding \"", "\"\\n\"" ]

AMDGPULibCalls11

runOnFunction

AMDGPU

GPU

LLVM

35,234

206

1

[]

[ "<s>", "static", "rtx", "sched_get_operand", "(", "rtx_insn", "*", "insn", ",", "bool", "opx_p", ")", "{", "int", "i", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "gcc_unreachable", "(", ")", ";", "extract_constrain_insn_cached", "("...

[ "Return", "X", "or", "Y", "(", "depending", "on", "OPX_P", ")", "operand", "of", "INSN", "." ]

[ "m68k", "0" ]

m68k

sched_get_operand

m68k

MPU

GCC

35,235

72

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">",...

[ "Implement", "TARGET_MD_ASM_ADJUST", ".", "All", "asm", "statements", "are", "considered", "to", "clobber", "the", "XER", "[", "CA", "]", "bit", "because", "clobbering", "that", "bit", "without", "telling", "the", "compiler", "worked", "just", "fine", "with", ...

[ "rs6000" ]

rs60001

rs6000_md_asm_adjust

rs6000

CPU

GCC

35,236

66

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Assembly Printer\"" ]

AArch64AsmPrinter (2)

getPassName

AArch64

CPU

LLVM

35,237

13

1

[]

[ "<s>", "char", "*", "construct_save_jarl", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned"...

[ "Construct", "a", "JARL", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "as", "a", "parameter", ".", "This", "RTL", "is", "a", "function", "prologue", "that", "saves", "some", "of", "the"...

[ "v850", "0", "100", "3", "2", "\"bogus JARL construction: %d\"", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "3", "2", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "1", "2", "1", "0", "1", "0", "32", "1", "32", "...

v8504

construct_save_jarl

v850

MPU

GCC

35,238

490

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", ">=", "-", "512", "&&", "Imm", "<=", "511", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "Hexagon", "Hexagon", "512", "511" ]

HexagonISelLowering (2)

isLegalICmpImmediate

Hexagon

DSP

LLVM

35,239

21

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "\"Cannot change domain\"", "1" ]

X86InstrInfo139

setExecutionDomain

X86

CPU

LLVM

35,240

92

1

[]

[ "<s>", "virtual", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "R600" ]

AMDGPUAsmBackend16

fixupNeedsRelaxation

R600

GPU

LLVM

35,241

28

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "4", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]

HexagonSelectionDAGInfo11

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

35,242

322

1

[]

[ "<s>", "void", "M680x0InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "M680x0", "M680x0", "0", "M680x0::XR32RegClass", "M680x0::MOV32rr", "M680x0::XR16RegClass", "M680x0::MOV16rr", "M680x0::DR8RegClass", "M680x0::MOV8dd", "M680x0::DR8RegClass", "M680x0::XR16RegClass", "M680x0::MOVXd16d8", "M680x0::XR32RegClass", "M680x0::MOVXd32d8", "M680x0::XR16RegClass",...

M680x0InstrInfo

copyPhysReg

M680x0

MPU

LLVM

35,243

432

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "hasStackGuardSlotTLS", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".",...

[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]

[ "X86", "X86", "0x10", "1", "0x28", "0x14", "\"fs\"", "X86AS::FS", "\"gs\"", "X86AS::GS" ]

X86ISelLowering101

getIRStackGuard

X86

CPU

LLVM

35,244

151

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerDynamicAlloc", "(", "MachineBasicBlock", "::", "iterator", "II", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", "...

[ "lowerDynamicAlloc", "-", "Generate", "the", "code", "for", "allocating", "an", "object", "in", "the", "current", "frame", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"Maximum call-frame size not sufficiently aligned\"", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "1", "1", "PPC::STDUX", "PPC::X1", "PPC::X1", "PPC::ADDI8", "0", "PPC::X1", "PPC::STWUX", "PPC::R1", "PPC::R1", "PPC::ADDI", "0", "PPC::R...

PPCRegisterInfo (2)3

lowerDynamicAlloc

PowerPC

CPU

LLVM

35,245

402

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "PowerPC", "MVT::i32" ]

PPCISelLowering (2)1

getScalarShiftAmountTy

PowerPC

CPU

LLVM

35,246

18

1

[]

[ "<s>", "bool", "TVMLowerIntrinsics", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "cont...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "TVM", "TVM", "Intrinsic::memcpy", "Intrinsic::memmove", "Intrinsic::memset" ]

TVMLowerIntrinsics

runOnModule

TVM

Virtual ISA

LLVM

35,247

82

1

[]

[ "<s>", "DFAPacketizer", "*", "R600InstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "stati...

[ "Create", "machine", "specific", "model", "for", "scheduling", "." ]

[ "AMDGPU", "R600", "R600" ]

R600InstrInfo (2)1

CreateTargetScheduleState

AMDGPU

GPU

LLVM

35,248

41

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"arm64e\"" ]

AArch64TargetMachine90

AArch64TargetMachine

AArch64

CPU

LLVM

35,249

238

1

[]

[ "<s>", "static", "int", "out_adj_frame_ptr", "(", "FILE", "*", "file", ",", "int", "adj", ")", "{", "int", "size", "=", "0", ";", "if", "(", "adj", ")", "{", "if", "(", "TARGET_TINY_STACK", ")", "{", "if", "(", "adj", "<", "-", "63", "||", "adj",...

[ "Output", "to", "FILE", "the", "asm", "instructions", "to", "adjust", "the", "frame", "pointer", "by", "ADJ", "(", "r29", ":", "r28", "-=", "ADJ", ";", ")", "which", "can", "be", "positive", "(", "prologue", ")", "or", "negative", "(", "epilogue", ")",...

[ "avr", "0", "63", "63", "0", "\"large frame pointer change (%d) with -mtiny-stack\"", "63", "63", "2", "0" ]

avr3

out_adj_frame_ptr

avr

MPU

GCC

35,250

191

1

[]

[ "<s>", "static", "void", "frv_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "frv", "\"setup_vararg: words = %2d, mode = %4s, pretend_size = %d, second_time = %d\\n\"" ]

frv1

frv_setup_incoming_varargs

frv

VLIW

GCC

35,251

65

1

[]

[ "<s>", "const", "TVMImmStringMCExpr", "*", "TVMImmStringMCExpr", "::", "create", "(", "const", "StringRef", "&", "Data", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "TVMImmStringMCExpr", "(", "Data", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "TVM", "TVM", "TVM", "TVM" ]

TVMMCExpr

create

TVM

Virtual ISA

LLVM

35,252

28

1

[]

[ "<s>", "MVT", "getFenceOperandTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "for", "operands", "of", "fence", "." ]

[ "AMDGPU", "MVT::i32" ]

AMDGPUISelLowering

getFenceOperandTy

AMDGPU

GPU

LLVM

35,253

17

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVExpandSDMAPass", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandSSRPass", "(", ")", ")", ";", "addPass", "(", "createSNITCHFrepLoopsPass", "(", ")", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine

addPreRegAlloc

RI5CY

CPU

LLVM

35,254

64

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFuncti...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

ARMISelDAGToDAG108

runOnMachineFunction

ARM

CPU

LLVM

35,255

36

1

[]

[ "<s>", "static", "int", "mingw32_gt_pch_use_address", "(", "void", "*", "&", "addr", ",", "size_t", "size", ",", "int", "fd", ",", "size_t", "offset", ")", "{", "void", "*", "mmap_addr", ";", "HANDLE", "mmap_handle", ";", "char", "*", "object_name", "=", ...

[ "ADDR", "is", "an", "address", "returned", "by", "gt_pch_get_address", ".", "Attempt", "to", "allocate", "SIZE", "bytes", "at", "the", "same", "address", "and", "load", "it", "with", "the", "data", "from", "FD", "at", "OFFSET", ".", "Return", "-1", "if", ...

[ "i386", "0", "0", "1", "0", "1", "2", "4", "\"%lx\"", "0", "0", "\"CreateFileMapping\"", "1", "0", "5", "0", "4", "500", "\"MapViewOfFileEx\"", "1", "1" ]

host-mingw32

mingw32_gt_pch_use_address

i386

CPU

GCC

35,256

262

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "ARMRI::RegLR", "ARM::LR", "ARM::LR", "1" ]

ARMBaseRegisterInfo

getRegAllocationHints

ARM

CPU

LLVM

35,257

311

1

[]

[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "ZERO_EXTEND", ";", "}", "</s>" ]

[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]

[ "SystemZ", "ISD::NodeType", "ISD::ZERO_EXTEND" ]

SystemZISelLowering18

getExtendForAtomicCmpSwapArg

SystemZ

CPU

LLVM

35,258

15

1

[]

[ "<s>", "void", "mmix_asm_output_align", "(", "FILE", "*", "stream", ",", "int", "power", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.p2align %d\\n\"", ",", "power", ")", ";", "fprintf", "(", "stream", ",", "\"\\tLOC @+(%d-@)&%d\\n\"", ",", "1", "<<", "po...

[ "ASM_OUTPUT_ALIGN", "." ]

[ "mmix", "\"\\t.p2align %d\\n\"", "\"\\tLOC @+(%d-@)&%d\\n\"", "1", "1", "1" ]

mmix

mmix_asm_output_align

mmix

CPU

GCC

35,259

40

1

[]

[ "<s>", "static", "rtx", "microblaze_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "LIBCALL_VALUE", "(", "TYPE_MODE", "(", "valtype", ")", ")", ";", "}"...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "microblaze" ]

microblaze

microblaze_function_value

microblaze

MPU

GCC

35,260

26

1

[]

[ "<s>", "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "BPF", "BPF", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "BPF::MOV_rr", "1", "BPF::ADD_ri", "1", "32", "\"bug in frame offset\"", "1" ]

BPFRegisterInfo2

eliminateFrameIndex

BPF

Virtual ISA

LLVM

35,261

311

1

[]

[ "<s>", "void", "LanaiInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Lanai", "Lanai", "Lanai::GPRRegClass", "\"Impossible reg-to-reg copy\"", "Lanai::OR_I_LO", "0" ]

LanaiInstrInfo (2)

copyPhysReg

Lanai

CPU

LLVM

35,262

85

1

[]

[ "<s>", "const", "char", "*", "output_cbranch", "(", "rtx", "label", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "cc_mode", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "const", "char", "*", "cond", ";", "if", "(", "...

[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...

[ "visium", "\"cs\"", "\"os\"", "\"ne\"", "\"cc\"", "\"oc\"", "\"eq\"", "\"nc\"", "\"ge\"", "\"gt\"", "\"ls\"", "\"le\"", "\"cs\"", "\"ns\"", "\"lt\"", "\"cc\"", "\"hi\"", "\"ls\"", "\"cs\"", "\"os\"", "\"oc\"", "\"cc\"", "\"hi\"", "\"le\"", "\"lt\"" ]

visium4

output_cbranch

visium

Virtual ISA

GCC

35,263

329

1

[]

[ "<s>", "static", "void", "ix86_pad_returns", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "{", "basic_block", "bb", "=", "e"...

[ "AMD", "Athlon", "works", "faster", "when", "RET", "is", "not", "destination", "of", "conditional", "jump", "or", "directly", "preceded", "by", "other", "jump", "instruction", ".", "We", "avoid", "the", "penalty", "by", "inserting", "NOP", "just", "before", ...

[ "i386", "0" ]

i386

ix86_pad_returns

i386

CPU

GCC

35,264

245

1

[]

[ "<s>", "void", "frv_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "frv_insn_packing_flag", ">=", "0", ")", "...

[ "Set", "up", "the", "packing", "bit", "for", "the", "current", "output", "insn", ".", "Note", "that", "this", "function", "is", "not", "called", "for", "asm", "insns", "." ]

[ "frv", "0", "0", "\"\\tmnop.p\\n\"" ]

frv

frv_final_prescan_insn

frv

VLIW

GCC

35,265

69

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDagPass", "(", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine (2)1

addInstSelector

Mips

CPU

LLVM

35,266

46

1

[]

[ "<s>", "static", "rtx", "aarch64_bit_representation", "(", "rtx", "x", ")", "{", "if", "(", "CONST_DOUBLE_P", "(", "x", ")", ")", "x", "=", "gen_lowpart", "(", "int_mode_for_mode", "(", "GET_MODE", "(", "x", ")", ")", ".", "require", "(", ")", ",", "x"...

[ "If", "X", "is", "a", "CONST_DOUBLE", ",", "return", "its", "bit", "representation", "as", "a", "constant", "integer", ",", "otherwise", "return", "X", "unmodified", "." ]

[ "aarch64" ]

aarch64

aarch64_bit_representation

aarch64

CPU

GCC

35,267

38

1

[]

[ "<s>", "const", "unsigned", "*", "SystemZRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "SystemZ", "::", "R6D", ",", "SystemZ", "::...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SystemZ", "SystemZ", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R8D", "SystemZ::R9D", "SystemZ::R10D", "SystemZ::R11D", "SystemZ::R12D", "SystemZ::R13D", "SystemZ::R14D", "SystemZ::R15D", "SystemZ::F8L", "SystemZ::F9L", "SystemZ::F10L", "SystemZ::F11L", "SystemZ::F12L", "SystemZ::F...

SystemZRegisterInfo13

getCalleeSavedRegs

SystemZ

CPU

LLVM

35,268

101

1

[]

[ "<s>", "static", "bool", "shadow_or_blockage_p", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";...

[ "Return", "true", "iff", "INSN", "is", "a", "shadow", "or", "blockage", "pattern", "." ]

[ "c6x", "0" ]

c6x

shadow_or_blockage_p

c6x

VLIW

GCC

35,269

49

1

[]

[ "<s>", "static", "inline", "bool", "is_naked_func", "(", "void", ")", "{", "return", "is_attr_func", "(", "\"naked\"", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "naked", "''", "attribute", "." ]

[ "msp430", "\"naked\"" ]

msp4302

is_naked_func

msp430

MPU

GCC

35,270

15

1

[]

[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "Count", "=", "UINT_MAX", ";", "UP", ".", "Partial"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]

AMDGPUTargetTransformInfo37

getUnrollingPreferences

R600

GPU

LLVM

35,271

132

1

[]

[ "<s>", "static", "bool", "pdp11_modes_tieable_p", "(", "machine_mode", ",", "machine_mode", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "pdp11" ]

pdp117

pdp11_modes_tieable_p

pdp11

MPU

GCC

35,272

13

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "T...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering (2)1

isLegalAddressingMode

XCore

MPU

LLVM

35,273

214

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "csky_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type"...

[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "csky" ]

csky

csky_init_machine_status

csky

CPU

GCC

35,274

33

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "ARM64", "ARM64" ]

ARM64ISelLowering

isOffsetFoldingLegal

ARM64

CPU

LLVM

35,275

16

1

[]

[ "<s>", "std", "::", "string", "AMDGPUSubtarget", "::", "getDataLayout", "(", ")", "const", "{", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "\"e\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v...

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "R600", "\"e\"", "\"-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32\"", "\"-v16:16:16-v24:32:32-v32:32:32-v48:64:64-v64:64:64-v96:128:128-v128:128:128\"", "\"-v192:256:256-v256:256:256-v512:512:512-v1024:1024:1024-v2048:2048:2048\"", "\"-n32:64\"", "\"-f64:64:64\"", "\"-p:64:64:64\"", "\"-p:3...

AMDGPUSubtarget16

getDataLayout

R600

GPU

LLVM

35,276

70

1

[]

[ "<s>", "int", "attr_length_call", "(", "rtx", "insn", ",", "int", "sibcall", ")", "{", "int", "local_call", ";", "rtx", "call_dest", ";", "tree", "call_decl", ";", "int", "length", "=", "0", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "...

[ "Return", "the", "attribute", "length", "of", "the", "call", "instruction", "INSN", ".", "The", "SIBCALL", "flag", "indicates", "whether", "INSN", "is", "a", "regular", "call", "or", "a", "sibling", "call", ".", "The", "length", "returned", "must", "be", "...

[ "pa", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "7600000", "240000", "8", "28", "24", "12", "20", "8", "32", "4", "8", "8" ]

pa3

attr_length_call

pa

CPU

GCC

35,277

328

1

[]

[ "<s>", "static", "bool", "pru_can_use_doloop_p", "(", "const", "widest_int", "&", ",", "const", "widest_int", "&", "iterations_max", ",", "unsigned", "int", "loop_depth", ",", "bool", ")", "{", "if", "(", "loop_depth", ">", "1", ")", "return", "false", ";", ...

[ "Implement", "TARGET_CAN_USE_DOLOOP_P", "." ]

[ "pru", "1", "0", "0xffff" ]

pru

pru_can_use_doloop_p

pru

CPU

GCC

35,278

51

1

[]

[ "<s>", "int", "sh_media_register_for_return", "(", ")", "{", "int", "regno", ";", "int", "tr0_used", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "-", "1", ";", "tr0_used", "=", "flag_pic", "&&", "regs_ever_live", "[", "PIC_OFFSET_TABLE_REGNUM...

[ "Choose", "a", "call-clobbered", "target-branch", "register", "that", "remains", "unchanged", "along", "the", "whole", "function", ".", "We", "set", "it", "up", "as", "the", "return", "value", "in", "the", "prologue", "." ]

[ "sh", "1", "1" ]

sh2

sh_media_register_for_return

sh

CPU

GCC

35,279

65

1

[]

[ "<s>", "virtual", "const", "Z80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Z80", "Z80" ]

Z80InstrInfo (2)

getRegisterInfo

Z80

MPU

LLVM

35,280

13

1

[]

[ "<s>", "bool", "WebAssemblyTargetMachine", "::", "parseMachineFunctionInfo", "(", "const", "yaml", "::", "MachineFunctionInfo", "&", "MFI", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "SMDiagnostic", "&", "Error", ",", "SMRange", "&", "SourceRange", ")", "con...

[ "Parse", "out", "the", "target", "'s", "MachineFunctionInfo", "from", "the", "YAML", "reprsentation", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine13

parseMachineFunctionInfo

WebAssembly

Virtual ISA

LLVM

35,281

69

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::BSWAP", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL",...

SystemZISelLowering33

PerformDAGCombine

SystemZ

CPU

LLVM

35,282

224

1

[]

[ "<s>", "void", "TPCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "TPC", "TPC", "0", "0", "TPC::SRFRegClass", "TPC::SPILL_SRF_RESTORE", "TPCStackID::SLM_SPILL", "TPC::SPRFRegClass", "TPC::SPILL_SPRF_RESTORE", "TPCStackID::SLM_SPILL", "TPC::VRFRegClass", "TPC::SPILL_VRF_RESTORE", "TPCStackID::VLM_SPILL", "TPC::VPRFRegClass", "TPC::SPILL_VPRF_RESTORE", ...

TPCInstrInfo

loadRegFromStackSlot

TPC

Virtual ISA

LLVM

35,283

339

1

[]

[ "<s>", "static", "rtx", "arc_expand_builtin_aligned", "(", "tree", "exp", ")", "{", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "1", ")", ";", "fold", "(", "arg1", ")", ...

[ "Helper", "to", "expand", "__builtin_arc_aligned", "(", "void", "*", "val", ",", "int", "alignval", ")", "." ]

[ "arc", "0", "1", "0", "\"%<__builtin_arc_aligned%> with non-constant alignment\"", "0", "\"invalid alignment value for %<__builtin_arc_aligned%>\"", "1", "0" ]

arc

arc_expand_builtin_aligned

arc

MPU

GCC

35,284

211

1

[]

[ "<s>", "static", "void", "single_move_for_strmov", "(", "rtx", "dst", ",", "rtx", "src", ",", "enum", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "srcmem", ",", "dstm...

[ "Adjust", "DST", "and", "SRC", "by", "OFFSET", "bytes", ",", "and", "generate", "one", "move", "in", "mode", "MODE", "." ]

[ "bfin" ]

bfin2

single_move_for_strmov

bfin

DSP

GCC

35,285

68

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ")", "const", "{", "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "0", ";", "for", "(", ";", "...

[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]

[ "Mips", "Mips", "0", "0", "\".space\"", "6", "0", "6", "10", "\"parsed .space \"", "0" ]

Mips16InstrInfo (2)

getInlineAsmLength

Mips

CPU

LLVM

35,286

211

1

[]

[ "<s>", "void", "X86LowerTileCopy", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86", "X86" ]

X86LowerTileCopy

getAnalysisUsage

X86

CPU

LLVM

35,287

25

1

[]

[ "<s>", "static", "bool", "ia64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "ch...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "ia64", "0", "2", "1", "1", "2", "3", "0", "1", "2", "0", "1", "2", "3", "3" ]

ia64

ia64_vectorize_vec_perm_const

ia64

CPU

GCC

35,288

500

1

[]

[ "<s>", "bool", "TeakRegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "Teak", "Teak" ]

TeakRegisterInfo

trackLivenessAfterRegAlloc

Teak

DSP

LLVM

35,289

16

1

[]

[ "<s>", "StackOffset", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "StackOffset", "Offset", "=", "TargetFrameLowering", "::", "getFrameIndex...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "SystemZ", "SystemZ", "SystemZMC::ELFCallFrameSize" ]

SystemZFrameLowering32

getFrameIndexReference

SystemZ

CPU

LLVM

35,290

46

1

[]

[ "<s>", "const", "char", "*", "iq2000_fill_delay_slot", "(", "const", "char", "*", "ret", ",", "enum", "delay_type", "type", ",", "rtx", "operands", "[", "]", ",", "rtx", "cur_insn", ")", "{", "rtx", "set_reg", ";", "enum", "machine_mode", "mode", ";", "r...

[ "Returns", "an", "operand", "string", "for", "the", "given", "instruction", "'s", "delay", "slot", ",", "after", "updating", "filled", "delay", "slot", "statistics", ".", "We", "assume", "that", "operands", "[", "0", "]", "is", "the", "target", "register", ...

[ "iq2000", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

iq20002

iq2000_fill_delay_slot

iq2000

CPU

GCC

35,291

251

1

[]

[ "<s>", "MCExpr", "const", "*", "HexagonMCExpr", "::", "getExpr", "(", ")", "const", "{", "return", "Expr", ";", "}", "</s>" ]

[ "Implementation", "of", "the", "SCEVPredicate", "interface", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCExpr10

getExpr

Hexagon

DSP

LLVM

35,292

14

1

[]

[ "<s>", "SIAtomicScope", "getScope", "(", ")", "const", "{", "return", "Scope", ";", "}", "</s>" ]

[ "Get", "the", "local", "scope", "for", "this", "variable", "." ]

[ "AMDGPU", "SI" ]

SIMemoryLegalizer

getScope

AMDGPU

GPU

LLVM

35,293

10

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIMemoryLegalizerPass", "(", ")", ")", ";", "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine108

addPreEmitPass

AMDGPU

GPU

LLVM

35,294

60

1

[]

[ "<s>", "static", "const", "char", "*", "pru_asm_regname", "(", "rtx", "op", ")", "{", "static", "char", "canon_reg_names", "[", "3", "]", "[", "LAST_GP_REGNUM", "]", "[", "8", "]", ";", "int", "speci", ",", "regi", ";", "gcc_assert", "(", "REG_P", "(",...

[ "Translate", "between", "the", "MachineDescription", "notion", "of", "8-bit", "consecutive", "registers", ",", "to", "the", "PRU", "assembler", "syntax", "of", "REGWORD", "[", ".SUBREG", "]", "." ]

[ "pru", "3", "8", "0", "0", "0", "0", "0", "3", "0", "1", "1", "2", "4", "32", "4", "\"\"", "8", "4", "1", "8", "0", "\".b0\"", "1", "8", "1", "\".b1\"", "1", "8", "2", "\".b2\"", "1", "8", "3", "\".b3\"", "2", "8", "0", "\".w0\"", "2", ...

pru

pru_asm_regname

pru

CPU

GCC

35,295

386

1

[]

[ "<s>", "bool", "hasSMRDReadVALUDefHazard", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "==", "SOUTHERN_ISLANDS", ";", "}", "</s>" ]

[ "A", "read", "of", "an", "SGPR", "by", "SMRD", "instruction", "requires", "4", "wait", "states", "when", "the", "SGPR", "was", "written", "by", "a", "VALU", "instruction", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

hasSMRDReadVALUDefHazard

AMDGPU

GPU

LLVM

35,296

14

1

[]

[ "<s>", "void", "Z80FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "hasFP", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Z80RegisterInfo", "*", "RI", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "Z80", "Z80", "Z80", "8", "\"[Z80FrameLowering::determineFrameLayout] MF: '\"", "\"' has frame pointer, incrementing stack frame size by ptr_size.\\n\"" ]

Z80FrameLowering (2)

determineFrameLayout

Z80

MPU

LLVM

35,297

175

1

[]

[ "<s>", "void", "SystemZHazardRecognizer", "::", "emitInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "TakenBranch", ")", "{", "SUnit", "SU", "(", "MI", ",", "0", ")", ";", "SU", ".", "isCall", "=", "MI", "->", "isCall", "(", ")", ";", "const...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SystemZ", "SystemZ", "0", "0", "1", "1", "0", "\"Scheduler: unhandled terminator!\"" ]

SystemZHazardRecognizer

EmitInstruction

SystemZ

CPU

LLVM

35,298

175

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "BranchProbability", "Probability", ")", "const", "{", "if", "(", "!", "NumCycles", ")", "r...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "ARM::t2Bcc", "ARM::tCMPi8", "ARM::t2CMPri", "0", "0", "ARMCC::CondCodes", "ARMCC::AL", "1", "0", "ARM", "1024", "10" ]

ARMBaseInstrInfo (2)3

isProfitableToIfCvt

ARM

CPU

LLVM

35,299

246

1

[]