docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "TVMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTVMContinuationsHoist", "(", ")", ")", ";", "TargetPassConfig", "::", "addPreRegAlloc", "(", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "TVM", "TVM", "TVM" ]	TVMTargetMachine	addPreRegAlloc	TVM	Virtual ISA	LLVM	35,100	21	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86" ]	X86CallLowering	lowerReturn	X86	CPU	LLVM	35,101	329	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SVE vecto...	AArch64TargetMachine1	getSubtargetImpl	AArch64	CPU	LLVM	35,102	369	1	[]
[ "<s>", "void", "toc_section", "(", ")", "{", "}", "</s>" ]	[ "This", "is", "just", "a", "placeholder", "to", "make", "linking", "work", "without", "having", "to", "add", "this", "to", "the", "generic", "Darwin", "EXTRA_SECTIONS", ".", "If", "-mcall-aix", "is", "ever", "needed", "for", "Darwin", "(", "not", "too", "l...	[ "rs6000" ]	rs60002	toc_section	rs6000	CPU	GCC	35,103	6	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")...	[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]	[ "R600", "SI" ]	SIInstrInfo101	usesConstantBus	R600	GPU	LLVM	35,104	195	1	[]
[ "<s>", "bool", "isStack", "(", ")", "const", "{", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Stack", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "is", "a", "stack", "slot", "." ]	[ "Patmos" ]	RAInfo1	isStack	Patmos	VLIW	LLVM	35,105	16	1	[]
[ "<s>", "void", "arm_output_multireg_pop", "(", "rtx", "*", "operands", ",", "bool", "return_pc", ",", "rtx", "cond", ",", "bool", "reverse", ",", "bool", "update", ")", "{", "int", "i", ";", "char", "pattern", "[", "100", "]", ";", "int", "offset", ";"...	[ "OPERANDS", "[", "0", "]", "is", "the", "entire", "list", "of", "insns", "that", "constitute", "pop", ",", "OPERANDS", "[", "1", "]", "is", "the", "base", "register", ",", "RETURN_PC", "is", "true", "iff", "return", "insn", "is", "in", "the", "list", ...	[ "arm", "100", "0", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "\"%?%D0\"", "\"%?%d0\"", "\"pop%s\\t{\"", "\"ldmfd%s\"", "\"ldmia%s\\t\"", "\"ldm%s\\t\"", "\"!, {\"", "\", {\"", "0", "0", "0", "1", "\", \"", "0", "0", "0", "\"}\"", "\"^\"" ]	arm5	arm_output_multireg_pop	arm	CPU	GCC	35,106	363	1	[]
[ "<s>", "static", "void", "arm_add_cfa_adjust_cfa_note", "(", "rtx", "insn", ",", "int", "size", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "dwarf", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "dwarf", "=", "gen_rtx_SET", "("...	[ "Add", "a", "REG_CFA_ADJUST_CFA", "REG", "note", "to", "INSN", ".", "SIZE", "is", "the", "offset", "to", "be", "adjusted", ".", "DEST", "and", "SRC", "might", "be", "stack_pointer_rtx", "or", "hard_frame_pointer_rtx", "." ]	[ "arm", "1" ]	arm4	arm_add_cfa_adjust_cfa_note	arm	CPU	GCC	35,107	55	1	[]
[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "O...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "BPF", "ISD::ADD", "1" ]	BPFTargetTransformInfo2	getArithmeticInstrCost	BPF	Virtual ISA	LLVM	35,108	134	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "Hexagon_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonSubtarget15	initializeSubtargetDependencies	Hexagon	DSP	LLVM	35,109	155	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "\|\|", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "g...	[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]	[ "AArch64", "AArch64", "3", "2", "32" ]	AArch64ISelLowering (2)2	getVaListSizeInBits	AArch64	CPU	LLVM	35,110	53	1	[]
[ "<s>", "unsigned", "SNESRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...	[ "Debug", "information", "queries", "." ]	[ "SNES", "SNES", "SNES::Y", "SNES::SP" ]	SNESRegisterInfo	getFrameRegister	SNES	DSP	LLVM	35,111	49	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops *******\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon", "Hexagon", "Hexagon" ]	HexagonHardwareLoops	runOnMachineFunction	Hexagon	DSP	LLVM	35,112	159	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]	AMDGPUTargetMachine50	addPreISel	AMDGPU	GPU	LLVM	35,113	71	1	[]
[ "<s>", "static", "void", "rs6000_emit_prologue_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "...	[ "Emit", "prologue", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", ".", "This", "function", "should", "only", "be", "called", "when", "moving", "the", "non-volatile", "CRs", "to", "REG", ",", "it", "is", "not",...	[ "rs6000", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]	rs6000-logue	rs6000_emit_prologue_move_from_cr	rs6000	CPU	GCC	35,114	166	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...	R600InstrInfo (2)	copyPhysReg	AMDGPU	GPU	LLVM	35,115	251	1	[]
[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "emit_insn", "(", "gen_load_locked_si", "(", "reg", ",", "mem", ")", ")", ";", ...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]	[ "or1k" ]	or1k	emit_load_locked	or1k	CPU	GCC	35,116	32	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", "\|\|", "MF", ".", "getFunction", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyISelDAGToDAG (2)	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	35,117	58	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64Pseudo", "1", "0", "0", "1", "0", "ARM::VLDMQIA",...	ARMBaseInstrInfo108	isLoadFromStackSlot	ARM	CPU	LLVM	35,118	345	1	[]
[ "<s>", "static", "bool", "arm_slowmul_rtx_costs", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "enum", "rtx_code", "outer_code", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "...	[ "RTX", "costs", "for", "cores", "with", "a", "slow", "MUL", "implementation", ".", "Thumb-2", "is", "not", "supported", "on", "any", "``", "slowmul", "''", "cores", ",", "so", "it", "can", "be", "ignored", "." ]	[ "arm", "20", "1", "1", "0xffffffff", "4", "8", "2", "0", "32", "0", "0", "20" ]	arm4	arm_slowmul_rtx_costs	arm	CPU	GCC	35,119	232	1	[]
[ "<s>", "static", "void", "replace_insns", "(", "rtx_insn", "", "old_insn", ",", "rtx_insn", "", "new_insns", ")", "{", "if", "(", "new_insns", ")", "emit_insn_before", "(", "new_insns", ",", "old_insn", ")", ";", "delete_insn", "(", "old_insn", ")", ";", ...	[ "Replace", "OLD_INSN", "with", "NEW_INSN", "." ]	[ "tilegx" ]	tilegx	replace_insns	tilegx	VLIW	GCC	35,120	30	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetInstrInfo", "::", "isSchedulingBound...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32", "AMDGPU::S_DENORM_MODE" ]	SIInstrInfo130	isSchedulingBoundary	AMDGPU	GPU	LLVM	35,121	82	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget54	AArch64Subtarget	AArch64	CPU	LLVM	35,122	140	1	[]
[ "<s>", "static", "void", "alpha_canonicalize_comparison", "(", "int", "", "code", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ",", "bool", "op0_preserve_value", ")", "{", "if", "(", "!", "op0_preserve_value", "&&", "(", "", "code", "==", "GE", "\|\|"...	[ "Canonicalize", "a", "comparison", "from", "one", "we", "do", "n't", "have", "to", "one", "we", "do", "have", "." ]	[ "alpha", "256", "255" ]	alpha	alpha_canonicalize_comparison	alpha	MPU	GCC	35,123	140	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction	runOnMachineFunction	X86	CPU	LLVM	35,124	259	1	[]
[ "<s>", "enum", "nds32_16bit_address_type", "nds32_mem_format", "(", "rtx", "op", ")", "{", "machine_mode", "mode_test", ";", "int", "val", ";", "int", "regno", ";", "if", "(", "!", "TARGET_16_BIT", ")", "return", "ADDRESS_NOT_16BIT_FORMAT", ";", "mode_test", "="...	[ "A", "helper", "function", "to", "return", "memory", "format", "." ]	[ "nds32", "0", "0", "8", "1", "0", "1", "1", "1", "0", "1", "1", "8", "32", "0", "1", "1", "0", "7", "0", "8", "8", "0", "16", "2", "0", "8", "0", "512", "4", "0", "0", "512", "4", "0", "0", "32", "4", "0", "8" ]	nds32-md-auxiliary2	nds32_mem_format	nds32	CPU	GCC	35,125	464	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "11" ]	RISCVFrameLowering20	processFunctionBeforeFrameFinalized	RISCV	CPU	LLVM	35,126	170	1	[]
[ "<s>", "void", "aarch64_expand_subvti", "(", "rtx", "op0", ",", "rtx", "low_dest", ",", "rtx", "low_in1", ",", "rtx", "low_in2", ",", "rtx", "high_dest", ",", "rtx", "high_in1", ",", "rtx", "high_in2", ",", "bool", "unsigned_p", ")", "{", "if", "(", "low...	[ "Generate", "RTL", "for", "128-bit", "(", "TImode", ")", "subtraction", "with", "overflow", ".", "OP0", "represents", "the", "TImode", "destination", "operand", "0", "LOW_DEST", "represents", "the", "low", "half", "(", "DImode", ")", "of", "TImode", "operand",...	[ "aarch64" ]	aarch646	aarch64_expand_subvti	aarch64	CPU	GCC	35,127	187	1	[]
[ "<s>", "void", "mips_order_regs_for_local_alloc", "(", ")", "{", "register", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "i", ";", "if", "(", "TARGET_MI...	[ "On", "the", "mips16", ",", "we", "want", "to", "allocate", "$", "24", "(", "T_REG", ")", "before", "other", "registers", "for", "instructions", "for", "which", "it", "is", "possible", ".", "This", "helps", "avoid", "shuffling", "registers", "around", "in"...	[ "mips", "0", "0", "24", "24", "0" ]	mips2	mips_order_regs_for_local_alloc	mips	CPU	GCC	35,128	50	1	[]
[ "<s>", "static", "const", "char", "*", "csky_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", "&&", "DECL_NAME", "(", "TYPE_NAME", ...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "csky", "\"__fp16\"", "\"__fp16\"" ]	csky	csky_mangle_type	csky	CPU	GCC	35,129	59	1	[]
[ "<s>", "void", "rs6000_call_darwin_1", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "tlsarg", ",", "rtx", "cookie", ",", "bool", "sibcall", ")", "{", "rtx", "func", "=", "func_desc", ";", "rtx", "func_addr", ";", "rtx", "call", "[", "3", "...	[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "Darwin", "ABI", ".", "Modulo", "handling", "of", "mlongcall", ",", "this", "is", "much", "the", "same", "as", "sysv", ".", "if/when", "the", "longcall", "optimisation", "is", "removed", ",", ...	[ "rs6000", "3", "0", "0", "0", "0", "1", "2", "2", "3", "0", "256", "\"L\"", "0", "1" ]	rs6000	rs6000_call_darwin_1	rs6000	CPU	GCC	35,130	333	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]	ARMBaseRegisterInfo16	getCalleeSavedRegs	ARM	CPU	LLVM	35,131	247	1	[]
[ "<s>", "bool", "TMS320C64XScheduler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "AliasAnalysis", "", "AA", "=", "&", "getAnalysis", "<", "AliasAnalysis", ">", "(", ")", ";", "TMS320C64XMachineFunctionInfo", "", "MFI", "=", "Fn"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "0", "0", "TMS320C64X::BR_OCCURS", "1", "0", "\"Instruction count mismatch!\"", "0", "\"Instruction count mismatch!\"", "TMS320C64X::BUNDLE_END", "TMS320C64X::BR_OCCURS", "\"scheduler moved pseudo-terminator instruct...	TMS320C64XScheduler	runOnMachineFunction	TMS320C64X	VLIW	LLVM	35,132	448	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...	WebAssemblyISelLowering35	LowerOperation	WebAssembly	Virtual ISA	LLVM	35,133	293	1	[]
[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo13	getArithmeticInstrCost	WebAssembly	Virtual ISA	LLVM	35,134	142	1	[]
[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED",...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...	[ "arm", "1" ]	arm3	arm_setup_incoming_varargs	arm	CPU	GCC	35,135	56	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "LDrii", "\|\|", "MI", ".", "getOpcode"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "VE", "VE", "VE::LDrii", "VE::LDLSXrii", "VE::LDUrii", "VE::LDQrii", "1", "2", "2", "0", "3", "3", "0", "1", "0", "0" ]	VEInstrInfo	isLoadFromStackSlot	VE	CPU	LLVM	35,136	152	1	[]
[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "Reset", "(", ")", "{", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "PowerPC", "PPC" ]	PPCHazardRecognizers26	Reset	PowerPC	CPU	LLVM	35,137	14	1	[]
[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...	[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]	rs6000	rs6000_function_value	rs6000	CPU	GCC	35,138	376	1	[]
[ "<s>", "bool", "microblaze_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ",", "rtx", "align_rtx", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "="...	[ "Expand", "a", "movmemsi", "instruction", "." ]	[ "microblaze", "2" ]	microblaze	microblaze_expand_block_move	microblaze	MPU	GCC	35,139	151	1	[]
[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", ...	[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]	[ "powerpcspe" ]	powerpcspe	is_load_insn	powerpcspe	CPU	GCC	35,140	48	1	[]
[ "<s>", "static", "void", "compute_zdepdi_operands", "(", "unsigned", "HOST_WIDE_INT", "imm", ",", "unsigned", "*", "op", ")", "{", "int", "lsb", ",", "len", ",", "maxlen", ";", "maxlen", "=", "MIN", "(", "HOST_BITS_PER_WIDE_INT", ",", "64", ")", ";", "for"...	[ "Compute", "position", "(", "in", "OP", "[", "1", "]", ")", "and", "width", "(", "in", "OP", "[", "2", "]", ")", "useful", "for", "copying", "IMM", "to", "a", "register", "using", "the", "depdi", ",", "z", "instructions", ".", "Store", "the", "imme...	[ "pa", "64", "0", "1", "0", "1", "0x10", "0", "4", "4", "5", "1", "0", "32", "32", "0xf", "0x10", "0", "1", "63", "2" ]	pa	compute_zdepdi_operands	pa	CPU	GCC	35,141	176	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuilde...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "0", "16", "ISD::OutputArg", "8", "Mips", "Mips", "Mips" ]	MipsCallLowering (2)	lowerReturn	Mips	CPU	LLVM	35,142	296	1	[]
[ "<s>", "const", "LanaiInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Lanai", "Lanai" ]	LanaiSubtarget	getInstrInfo	Lanai	CPU	LLVM	35,143	14	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "unsigned", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")"...	[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]	[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]	AArch64FastISel22	getRegForGEPIndex	AArch64	CPU	LLVM	35,144	143	1	[]
[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<register \"", "\">\"", "\"<ve...	AArch64AsmParser34	print	AArch64	CPU	LLVM	35,145	370	1	[]
[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "case", "SImode", ":", "return", "true", ";", "case", "QImode", ":", "return", "TARGET_64BIT", "\|\|", "!", ...	[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]	[ "i386" ]	i3864	ix86_tieable_integer_mode_p	i386	CPU	GCC	35,146	44	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::BRANCH", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOV_B32", "0", "AMDGPU::SI_KILL", "AMDGPU" ]	SIISelLowering5	EmitInstrWithCustomInserter	AMDGPU	GPU	LLVM	35,147	229	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "4", "4", "support::endian", "support::little", "support::unaligned", "HexagonII::InstParseBits", "Hexagon" ]	HexagonDisassembler19	getInstruction	Hexagon	DSP	LLVM	35,148	128	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Leaving \"", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "get...	[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]	[ "SystemZ", "SystemZ", "\"** Leaving \"", "\"\\n\"" ]	SystemZMachineScheduler	leaveMBB	SystemZ	CPU	LLVM	35,149	35	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::determineCalleeSaves\"",...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::determineCalleeSaves\"", "\" not implemented\"" ]	XtensaFrameLowering1	determineCalleeSaves	Xtensa	MPU	LLVM	35,150	28	1	[]
[ "<s>", "static", "void", "rs6000_set_sched_context", "(", "void", "*", "_sc", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "sc", "!=", "NULL", ")", ";", "cached_can_issue_more", "=", "sc", "-...	[ "Sets", "the", "global", "scheduling", "context", "to", "the", "one", "pointed", "to", "by", "_SC", "." ]	[ "rs6000" ]	rs60004	rs6000_set_sched_context	rs6000	CPU	GCC	35,151	43	1	[]
[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...	[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]	[ "Mips", "Mips", "0", "0", "0" ]	MipsFrameLowering23	estimateStackSize	Mips	CPU	LLVM	35,152	235	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM Native Client Rewrite Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM Native Client Rewrite Pass\"" ]	ARMNaClRewritePass	getPassName	ARM	CPU	LLVM	35,153	13	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 speculative load hardening\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 speculative load hardening\"" ]	X86SpeculativeLoadHardening	getPassName	X86	CPU	LLVM	35,154	11	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ...	[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]	[ "ARM", "ARM", "ISD::EXTRACT_SUBVECTOR", "0" ]	ARMISelLowering117	isExtractSubvectorCheap	ARM	CPU	LLVM	35,155	44	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "{", "F", ".", "removeAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "A...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TPC" ]	AttributeAdjuster	runOnFunction	TPC	Virtual ISA	LLVM	35,156	42	1	[]
[ "<s>", "static", "rtx", "gen_stack_pointer_inc", "(", "rtx", "increment", ")", "{", "return", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "increment", ")", ")", ";", "}", "</s>" ]	[ "Generate", "an", "increment", "for", "the", "stack", "pointer", "." ]	[ "sparc" ]	sparc	gen_stack_pointer_inc	sparc	CPU	GCC	35,157	24	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Mips", "Mips", "\"code size not handled\"", "0", "2" ]	MipsInstrInfo37	removeBranch	Mips	CPU	LLVM	35,158	109	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"" ]	MSP430ISelLowering13	LowerFormalArguments	MSP430	MPU	LLVM	35,159	81	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "8", "\".AMDGPU.config\"", "0", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "1", "0", "AMDGPU::IsaVersion", "\"AMD\"", "\"AMDGPU\"", "R600", "0", "\".AMDGPU.csdata\"", "0", "AMDGPU", "\" Kernel info:\"", "\" codeLenInByte = ...	AMDGPUAsmPrinter56	runOnMachineFunction	AMDGPU	GPU	LLVM	35,160	489	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]	ARMBaseRegisterInfo13	emitLoadConstPool	ARM	CPU	LLVM	35,161	172	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bo...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]	ARMISelLowering (3)	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	35,162	146	1	[]
[ "<s>", "unsigned", "getSetRegWaitStates", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", "?", "1", ":", "2", ";", "}", "</s>" ]	[ "Number", "of", "hazard", "wait", "states", "for", "s_setreg_b32/s_setreg_imm32_b32", "." ]	[ "AMDGPU", "1", "2" ]	AMDGPUSubtarget107	getSetRegWaitStates	AMDGPU	GPU	LLVM	35,163	18	1	[]
[ "<s>", "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int6...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "1", "12", "16", "2", "24", "3", "32", "4", "48", "6", "64", "8", "\"za\"" ]	AArch64AsmParser47	validateTargetOperandClass	AArch64	CPU	LLVM	35,164	229	1	[]
[ "<s>", "void", "HSAILTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "HSAILSect...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL" ]	HSAILTargetObjectFile	Initialize	HSAIL	Virtual ISA	LLVM	35,165	313	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "CSKY" ]	CSKYAsmParser	isReg	CSKY	CPU	LLVM	35,166	13	1	[]
[ "<s>", "const", "char", "*", "output_set_got", "(", "rtx", "dest", ")", "{", "rtx", "xops", "[", "3", "]", ";", "xops", "[", "0", "]", "=", "dest", ";", "xops", "[", "1", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "GOT_SYMBOL_NAME", ")", ";...	[ "Emit", "code", "for", "the", "SET_GOT", "patterns", "." ]	[ "i386", "3", "0", "1", "2", "\"mov{l}\\t{%2, %0\|%0, %2}\"", "\"call\\t%a2\"", "\"L\"", "2", "0", "\"pop{l}\\t%0\"", "32", "1", "2", "2", "2", "\"call\\t%X2\"", "\"add{l}\\t{%1, %0\|%0, %1}\"", "\"add{l}\\t{%1+[.-%a2], %0\|%0, %1+(.-%a2)}\"", "\"\"" ]	i3863	output_set_got	i386	CPU	GCC	35,167	221	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...	MipsInstrInfo29	genInstrWithNewOpc	Mips	CPU	LLVM	35,168	455	1	[]
[ "<s>", "void", "addLOHDirective", "(", "MCLOHType", "Kind", ",", "const", "MILOHArgs", "&", "Args", ")", "{", "LOHContainerSet", ".", "push_back", "(", "MILOHDirective", "(", "Kind", ",", "Args", ")", ")", ";", "LOHRelated", ".", "insert", "(", "Args", "."...	[ "Add", "a", "LOH", "directive", "of", "this", "Kind", "and", "this", "Args", "." ]	[ "AArch64" ]	AArch64MachineFunctionInfo	addLOHDirective	AArch64	CPU	LLVM	35,169	42	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction",...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "12", "AMDGPU::VGPR_32RegClass", "0", "\"Non-zero offset expected\"", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]	SIRegisterInfo106	resolveFrameIndex	AMDGPU	GPU	LLVM	35,170	311	1	[]
[ "<s>", "bool", "AMDGPUAAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "bool", "OrLocal", ")", "{", "const", "Value", "*", "Base", "=", "GetUnderlyingObject", "(", "Loc", ".", "Ptr", ",", "DL", ")", ";", "if", "("...	[ "A", "convenience", "wrapper", "around", "the", "primary", "pointsToConstantMemory", "interface", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "1", "1", "1" ]	AMDGPUAliasAnalysis17	pointsToConstantMemory	AMDGPU	GPU	LLVM	35,171	240	1	[]
[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "", "Value", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MBlaze", "MBlaze", "0", "\"Instr doesn't have FrameIndex operand!\"", "2", "1", "2", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "\"Offset : \"", "\"\\n\"",...	MBlazeRegisterInfo12	eliminateFrameIndex	MBlaze	MPU	LLVM	35,172	270	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"DXIL Metadata Emit\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "DirectX", "\"DXIL Metadata Emit\"" ]	DXILTranslateMetadata	getPassName	DirectX	Virtual ISA	LLVM	35,173	11	1	[]
[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";", "if", "(", "GET_CODE", ...	[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...	[ "arm", "4" ]	arm5	neon_vdup_constant	arm	CPU	GCC	35,174	78	1	[]
[ "<s>", "bool", "isLiveIn", "(", "int", "FI", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LiveInFI", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "FI", "==", "LiveInFI", "[", "i", "]", ")", ...	[ "Returns", "true", "if", "this", "VPValue", "is", "a", "live-in", ",", "i.e", ".", "defined", "outside", "the", "VPlan", "." ]	[ "MBlaze", "0" ]	MBlazeMachineFunction2	isLiveIn	MBlaze	MPU	LLVM	35,175	45	1	[]
[ "<s>", "bool", "spu_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")",...	[ "We", "accept", ":", "-", "any", "32-bit", "constant", "(", "SImode", ",", "SFmode", ")", "-", "any", "constant", "that", "can", "be", "generated", "with", "fsmbi", "(", "any", "mode", ")", "-", "a", "64-bit", "constant", "where", "the", "high", "and",...	[ "spu", "0", "0", "0", "0", "0", "0", "1" ]	spu1	spu_legitimate_constant_p	spu	MPU	GCC	35,176	129	1	[]
[ "<s>", "static", "bool", "spu_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_BITSIZE", "(", "mode1", ")", "<=", "MAX_FIXED_MODE_SIZE", "&&", "GET_MODE_BITSIZE", "(", "mode2", ")", "<=", "MAX_FIXED_M...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "spu" ]	spu3	spu_modes_tieable_p	spu	MPU	GCC	35,177	29	1	[]
[ "<s>", "static", "const", "char", "", "xtensa_invalid_within_doloop", "(", "const", "rtx_insn", "", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "\"Function call in the loop.\"", ";", "if", "(", "JUMP_P", "(", "insn", ")", "&&", ...	[ "NULL", "if", "INSN", "insn", "is", "valid", "within", "a", "low-overhead", "loop", ".", "Otherwise", "return", "why", "doloop", "can", "not", "be", "applied", "." ]	[ "xtensa", "\"Function call in the loop.\"", "\"Return from a call instruction in the loop.\"" ]	xtensa	xtensa_invalid_within_doloop	xtensa	MPU	GCC	35,178	43	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "2" ]	PPCEarlyReturn11	runOnMachineFunction	PowerPC	CPU	LLVM	35,179	77	1	[]
[ "<s>", "bool", "GBZ80TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "GBZ80", "GB", "ISD::OutputArg", "16" ]	GBZ80ISelLowering	CanLowerReturn	GBZ80	MPU	LLVM	35,180	74	1	[]
[ "<s>", "struct", "rtx_def", "*", "m88k_builtin_saveregs", "(", ")", "{", "rtx", "addr", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", ...	[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdargs", "or", "varargs", "is", "used", "and", "spill", "as", "necessary", ".", "We", "return", "a", "pointer"...	[ "m88k", "0", "0", "1", "1", "0", "8", "1", "1", "0", "1", "8", "2", "8", "8", "0" ]	m88k	m88k_builtin_saveregs	m88k	MPU	GCC	35,181	181	1	[]
[ "<s>", "void", "Nios2AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Nios2", "Nios2", "\"Pseudo opcode found in EmitInstruction()\"", "Nios2" ]	Nios2AsmPrinter	EmitInstruction	Nios2	MPU	LLVM	35,182	95	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "(", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ")", ";", "}", "</s>" ]	[ "Return", "true", "for", "post-incremented", "instructions", "." ]	[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]	HexagonInstrInfo	isPostIncrement	Hexagon	DSP	LLVM	35,183	25	1	[]
[ "<s>", "static", "rtx", "loongarch_got_load_tls_ld", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_ld", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]	[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "LD", "access", "." ]	[ "loongarch" ]	loongarch	loongarch_got_load_tls_ld	loongarch	CPU	GCC	35,184	22	1	[]
[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "X86", "X86" ]	X86Subtarget (2)	getInstrInfo	X86	CPU	LLVM	35,185	14	1	[]
[ "<s>", "bool", "rvexFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Op...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "rvex", "rvex" ]	rvexFrameLowering	hasFP	rvex	VLIW	LLVM	35,186	50	1	[]
[ "<s>", "static", "bool", "shadow_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";", "return", "shadow_type_p", "(", "get_attr_t...	[ "Return", "true", "iff", "INSN", "is", "a", "shadow", "pattern", "." ]	[ "c6x", "0" ]	c6x	shadow_p	c6x	VLIW	GCC	35,187	37	1	[]
[ "<s>", "unsigned", "XtensaMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Xtensa", "Xtensa", "\"Crap\\n\"", "0" ]	XtensaMCCodeEmitter	getMachineOpValue	Xtensa	MPU	LLVM	35,188	115	1	[]
[ "<s>", "virtual", "bool", "check", "(", "MachineBasicBlock", "&", "BB", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getNumOperands", "(", ")", ">=", "1", "&&", "MI", ".", "getOpcode", "(", ")", "==", "Opc1", ";", ...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "X86", "1" ]	EquivSubst	check	X86	CPU	LLVM	35,189	33	1	[]
[ "<s>", "void", "EmitRaw", "(", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcodes", ".", "begin", "(", ")", ",", "Opcodes", ".", "end", "(", ")", ")", "...	[ "Emit", "unwind", "raw", "opcodes", "." ]	[ "ARM" ]	ARMUnwindOpAsm	EmitRaw	ARM	CPU	LLVM	35,190	53	1	[]
[ "<s>", "void", "Cpu0MCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0MCInstLower1	Initialize	Cpu0	CPU	LLVM	35,191	23	1	[]
[ "<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn"...	[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "local-dynamic", "base", "patterns", "." ]	[ "s390", "0" ]	s3903	get_some_local_dynamic_name	s390	MPU	GCC	35,192	76	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::PseudoReturn", "Mips::PseudoIndirectBranch", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter43	EmitInstruction	Mips	CPU	LLVM	35,193	188	1	[]
[ "<s>", "BitVector", "CAHPRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "CAHP", "::", "X0", ")", ";...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "CAHP", "CAHP", "CAHP::X0", "CAHP::X1", "CAHP::X2" ]	CAHPRegisterInfo	getReservedRegs	CAHP	CPU	LLVM	35,194	59	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "\|\|", "HTM", ".", "Options", ".", "DisableTailCalls", ")", "return", "false", ";", "r...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering83	mayBeEmittedAsTailCall	Hexagon	DSP	LLVM	35,195	33	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...	AArch64RegisterBankInfo1	getRegBankFromRegClass	AArch64	CPU	LLVM	35,196	186	1	[]
[ "<s>", "bool", "ARCRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "ARC", "ARC" ]	ARCRegisterInfo	requiresRegisterScavenging	ARC	MPU	LLVM	35,197	16	1	[]
[ "<s>", "static", "int", "mips_symbol_insns", "(", "enum", "mips_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "MAX_MACHINE_MODE", "&&", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "mips_s...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "a", "symbol", "of", "the", "given", "type", "into", "a", "register", ".", "If", "valid", "in", "an", "address", ",", "the", "same", "number", "of", "instructions", "are", "needed", ...	[ "mips", "0", "2", "1" ]	mips	mips_symbol_insns	mips	CPU	GCC	35,198	43	1	[]
[ "<s>", "static", "unsigned", "int", "num_occurences_in_str", "(", "char", "c", ",", "char", "", "str", ")", "{", "unsigned", "int", "res", "=", "0", ";", "while", "(", "", "str", "!=", "'\\0'", ")", "{", "if", "(", "*", "str", "==", "c", ")", "...	[ "Count", "how", "many", "times", "the", "character", "C", "appears", "in", "NULL-terminated", "string", "STR", "." ]	[ "aarch64", "0" ]	aarch64	num_occurences_in_str	aarch64	CPU	GCC	35,199	45	1	[]

[ "<s>", "void", "TVMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createTVMContinuationsHoist", "(", ")", ")", ";", "TargetPassConfig", "::", "addPreRegAlloc", "(", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "TVM", "TVM", "TVM" ]

TVMTargetMachine

addPreRegAlloc

TVM

Virtual ISA

LLVM

35,100

21

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86" ]

X86CallLowering

lowerReturn

X86

CPU

LLVM

35,101

329

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SVE vecto...

AArch64TargetMachine1

getSubtargetImpl

AArch64

CPU

LLVM

35,102

369

1

[]

[ "<s>", "void", "toc_section", "(", ")", "{", "}", "</s>" ]

[ "This", "is", "just", "a", "placeholder", "to", "make", "linking", "work", "without", "having", "to", "add", "this", "to", "the", "generic", "Darwin", "EXTRA_SECTIONS", ".", "If", "-mcall-aix", "is", "ever", "needed", "for", "Darwin", "(", "not", "too", "l...

[ "rs6000" ]

rs60002

toc_section

rs6000

CPU

GCC

35,103

6

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "unsigned", "OpSize", ")", "const", "{", "if", "(", "isLiteralConstant", "(", "MO", ",", "OpSize", ")", ")...

[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]

[ "R600", "SI" ]

SIInstrInfo101

usesConstantBus

R600

GPU

LLVM

35,104

195

1

[]

[ "<s>", "bool", "isStack", "(", ")", "const", "{", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Stack", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "is", "a", "stack", "slot", "." ]

[ "Patmos" ]

RAInfo1

isStack

Patmos

VLIW

LLVM

35,105

16

1

[]

[ "<s>", "void", "arm_output_multireg_pop", "(", "rtx", "*", "operands", ",", "bool", "return_pc", ",", "rtx", "cond", ",", "bool", "reverse", ",", "bool", "update", ")", "{", "int", "i", ";", "char", "pattern", "[", "100", "]", ";", "int", "offset", ";"...

[ "OPERANDS", "[", "0", "]", "is", "the", "entire", "list", "of", "insns", "that", "constitute", "pop", ",", "OPERANDS", "[", "1", "]", "is", "the", "base", "register", ",", "RETURN_PC", "is", "true", "iff", "return", "insn", "is", "in", "the", "list", ...

[ "arm", "100", "0", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "\"%?%D0\"", "\"%?%d0\"", "\"pop%s\\t{\"", "\"ldmfd%s\"", "\"ldmia%s\\t\"", "\"ldm%s\\t\"", "\"!, {\"", "\", {\"", "0", "0", "0", "1", "\", \"", "0", "0", "0", "\"}\"", "\"^\"" ]

arm5

arm_output_multireg_pop

arm

CPU

GCC

35,106

363

1

[]

[ "<s>", "static", "void", "arm_add_cfa_adjust_cfa_note", "(", "rtx", "insn", ",", "int", "size", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "dwarf", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "dwarf", "=", "gen_rtx_SET", "("...

[ "Add", "a", "REG_CFA_ADJUST_CFA", "REG", "note", "to", "INSN", ".", "SIZE", "is", "the", "offset", "to", "be", "adjusted", ".", "DEST", "and", "SRC", "might", "be", "stack_pointer_rtx", "or", "hard_frame_pointer_rtx", "." ]

[ "arm", "1" ]

arm4

arm_add_cfa_adjust_cfa_note

arm

CPU

GCC

35,107

55

1

[]

[ "<s>", "InstructionCost", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ",", "TTI", "::", "OperandValueKind", "Opd1Info", "=", "TTI", "::", "O...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "BPF", "ISD::ADD", "1" ]

BPFTargetTransformInfo2

getArithmeticInstrCost

BPF

Virtual ISA

LLVM

35,108

134

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "Hexagon_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonSubtarget15

initializeSubtargetDependencies

Hexagon

DSP

LLVM

35,109

155

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getVaListSizeInBits", "(", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "return", "g...

[ "Returns", "the", "size", "of", "the", "platform", "'s", "va_list", "object", "." ]

[ "AArch64", "AArch64", "3", "2", "32" ]

AArch64ISelLowering (2)2

getVaListSizeInBits

AArch64

CPU

LLVM

35,110

53

1

[]

[ "<s>", "unsigned", "SNESRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", ...

[ "Debug", "information", "queries", "." ]

[ "SNES", "SNES", "SNES::Y", "SNES::SP" ]

SNESRegisterInfo

getFrameRegister

SNES

DSP

LLVM

35,111

49

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon", "Hexagon", "Hexagon" ]

HexagonHardwareLoops

runOnMachineFunction

Hexagon

DSP

LLVM

35,112

159

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]

AMDGPUTargetMachine50

addPreISel

AMDGPU

GPU

LLVM

35,113

71

1

[]

[ "<s>", "static", "void", "rs6000_emit_prologue_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "...

[ "Emit", "prologue", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", ".", "This", "function", "should", "only", "be", "called", "when", "moving", "the", "non-volatile", "CRs", "to", "REG", ",", "it", "is", "not",...

[ "rs6000", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]

rs6000-logue

rs6000_emit_prologue_move_from_cr

rs6000

CPU

GCC

35,114

166

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...

R600InstrInfo (2)

copyPhysReg

AMDGPU

GPU

LLVM

35,115

251

1

[]

[ "<s>", "static", "void", "emit_load_locked", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "rtx", "mem", ")", "{", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "emit_insn", "(", "gen_load_locked_si", "(", "reg", ",", "mem", ")", ")", ";", ...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "load-locked", "instruction", "in", "MODE", ".", "For", "QI/HImode", ",", "possibly", "use", "a", "pattern", "than", "includes", "the", "zero_extend", "operation", "." ]

[ "or1k" ]

or1k

emit_load_locked

or1k

CPU

GCC

35,116

32

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", "||", "MF", ".", "getFunction", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyISelDAGToDAG (2)

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

35,117

58

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64Pseudo", "1", "0", "0", "1", "0", "ARM::VLDMQIA",...

ARMBaseInstrInfo108

isLoadFromStackSlot

ARM

CPU

LLVM

35,118

345

1

[]

[ "<s>", "static", "bool", "arm_slowmul_rtx_costs", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "enum", "rtx_code", "outer_code", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", "...

[ "RTX", "costs", "for", "cores", "with", "a", "slow", "MUL", "implementation", ".", "Thumb-2", "is", "not", "supported", "on", "any", "``", "slowmul", "''", "cores", ",", "so", "it", "can", "be", "ignored", "." ]

[ "arm", "20", "1", "1", "0xffffffff", "4", "8", "2", "0", "32", "0", "0", "20" ]

arm4

arm_slowmul_rtx_costs

arm

CPU

GCC

35,119

232

1

[]

[ "<s>", "static", "void", "replace_insns", "(", "rtx_insn", "*", "old_insn", ",", "rtx_insn", "*", "new_insns", ")", "{", "if", "(", "new_insns", ")", "emit_insn_before", "(", "new_insns", ",", "old_insn", ")", ";", "delete_insn", "(", "old_insn", ")", ";", ...

[ "Replace", "OLD_INSN", "with", "NEW_INSN", "." ]

[ "tilegx" ]

tilegx

replace_insns

tilegx

VLIW

GCC

35,120

30

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TargetInstrInfo", "::", "isSchedulingBound...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::S_SETREG_IMM32_B32", "AMDGPU::S_SETREG_B32", "AMDGPU::S_DENORM_MODE" ]

SIInstrInfo130

isSchedulingBoundary

AMDGPU

GPU

LLVM

35,121

82

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget54

AArch64Subtarget

AArch64

CPU

LLVM

35,122

140

1

[]

[ "<s>", "static", "void", "alpha_canonicalize_comparison", "(", "int", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "bool", "op0_preserve_value", ")", "{", "if", "(", "!", "op0_preserve_value", "&&", "(", "*", "code", "==", "GE", "||"...

[ "Canonicalize", "a", "comparison", "from", "one", "we", "do", "n't", "have", "to", "one", "we", "do", "have", "." ]

[ "alpha", "256", "255" ]

alpha

alpha_canonicalize_comparison

alpha

MPU

GCC

35,123

140

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "AttributeSet", "&", "FnAttrs", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "FnAttrs", ".", "ha...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction

runOnMachineFunction

X86

CPU

LLVM

35,124

259

1

[]

[ "<s>", "enum", "nds32_16bit_address_type", "nds32_mem_format", "(", "rtx", "op", ")", "{", "machine_mode", "mode_test", ";", "int", "val", ";", "int", "regno", ";", "if", "(", "!", "TARGET_16_BIT", ")", "return", "ADDRESS_NOT_16BIT_FORMAT", ";", "mode_test", "="...

[ "A", "helper", "function", "to", "return", "memory", "format", "." ]

[ "nds32", "0", "0", "8", "1", "0", "1", "1", "1", "0", "1", "1", "8", "32", "0", "1", "1", "0", "7", "0", "8", "8", "0", "16", "2", "0", "8", "0", "512", "4", "0", "0", "512", "4", "0", "0", "32", "4", "0", "8" ]

nds32-md-auxiliary2

nds32_mem_format

nds32

CPU

GCC

35,125

464

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "11" ]

RISCVFrameLowering20

processFunctionBeforeFrameFinalized

RISCV

CPU

LLVM

35,126

170

1

[]

[ "<s>", "void", "aarch64_expand_subvti", "(", "rtx", "op0", ",", "rtx", "low_dest", ",", "rtx", "low_in1", ",", "rtx", "low_in2", ",", "rtx", "high_dest", ",", "rtx", "high_in1", ",", "rtx", "high_in2", ",", "bool", "unsigned_p", ")", "{", "if", "(", "low...

[ "Generate", "RTL", "for", "128-bit", "(", "TImode", ")", "subtraction", "with", "overflow", ".", "OP0", "represents", "the", "TImode", "destination", "operand", "0", "LOW_DEST", "represents", "the", "low", "half", "(", "DImode", ")", "of", "TImode", "operand",...

[ "aarch64" ]

aarch646

aarch64_expand_subvti

aarch64

CPU

GCC

35,127

187

1

[]

[ "<s>", "void", "mips_order_regs_for_local_alloc", "(", ")", "{", "register", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "reg_alloc_order", "[", "i", "]", "=", "i", ";", "if", "(", "TARGET_MI...

[ "On", "the", "mips16", ",", "we", "want", "to", "allocate", "$", "24", "(", "T_REG", ")", "before", "other", "registers", "for", "instructions", "for", "which", "it", "is", "possible", ".", "This", "helps", "avoid", "shuffling", "registers", "around", "in"...

[ "mips", "0", "0", "24", "24", "0" ]

mips2

mips_order_regs_for_local_alloc

mips

CPU

GCC

35,128

50

1

[]

[ "<s>", "static", "const", "char", "*", "csky_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", "&&", "DECL_NAME", "(", "TYPE_NAME", ...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "csky", "\"__fp16\"", "\"__fp16\"" ]

csky

csky_mangle_type

csky

CPU

GCC

35,129

59

1

[]

[ "<s>", "void", "rs6000_call_darwin_1", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "tlsarg", ",", "rtx", "cookie", ",", "bool", "sibcall", ")", "{", "rtx", "func", "=", "func_desc", ";", "rtx", "func_addr", ";", "rtx", "call", "[", "3", "...

[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "Darwin", "ABI", ".", "Modulo", "handling", "of", "mlongcall", ",", "this", "is", "much", "the", "same", "as", "sysv", ".", "if/when", "the", "longcall", "optimisation", "is", "removed", ",", ...

[ "rs6000", "3", "0", "0", "0", "0", "1", "2", "2", "3", "0", "256", "\"L\"", "0", "1" ]

rs6000

rs6000_call_darwin_1

rs6000

CPU

GCC

35,130

333

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]

ARMBaseRegisterInfo16

getCalleeSavedRegs

ARM

CPU

LLVM

35,131

247

1

[]

[ "<s>", "bool", "TMS320C64XScheduler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "AliasAnalysis", "*", "AA", "=", "&", "getAnalysis", "<", "AliasAnalysis", ">", "(", ")", ";", "TMS320C64XMachineFunctionInfo", "*", "MFI", "=", "Fn"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "0", "0", "TMS320C64X::BR_OCCURS", "1", "0", "\"Instruction count mismatch!\"", "0", "\"Instruction count mismatch!\"", "TMS320C64X::BUNDLE_END", "TMS320C64X::BR_OCCURS", "\"scheduler moved pseudo-terminator instruct...

TMS320C64XScheduler

runOnMachineFunction

TMS320C64X

VLIW

LLVM

35,132

448

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"", "ISD::RETURNADDR", "...

WebAssemblyISelLowering35

LowerOperation

WebAssembly

Virtual ISA

LLVM

35,133

293

1

[]

[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo13

getArithmeticInstrCost

WebAssembly

Virtual ISA

LLVM

35,134

142

1

[]

[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED",...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...

[ "arm", "1" ]

arm3

arm_setup_incoming_varargs

arm

CPU

GCC

35,135

56

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "LDrii", "||", "MI", ".", "getOpcode"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "VE", "VE", "VE::LDrii", "VE::LDLSXrii", "VE::LDUrii", "VE::LDQrii", "1", "2", "2", "0", "3", "3", "0", "1", "0", "0" ]

VEInstrInfo

isLoadFromStackSlot

VE

CPU

LLVM

35,136

152

1

[]

[ "<s>", "void", "PPCScoreboardHazardRecognizer", "::", "Reset", "(", ")", "{", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "PowerPC", "PPC" ]

PPCHazardRecognizers26

Reset

PowerPC

CPU

LLVM

35,137

14

1

[]

[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...

[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]

rs6000

rs6000_function_value

rs6000

CPU

GCC

35,138

376

1

[]

[ "<s>", "bool", "microblaze_expand_block_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "length", ",", "rtx", "align_rtx", ")", "{", "if", "(", "GET_CODE", "(", "length", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "="...

[ "Expand", "a", "movmemsi", "instruction", "." ]

[ "microblaze", "2" ]

microblaze

microblaze_expand_block_move

microblaze

MPU

GCC

35,139

151

1

[]

[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", ...

[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]

[ "powerpcspe" ]

powerpcspe

is_load_insn

powerpcspe

CPU

GCC

35,140

48

1

[]

[ "<s>", "static", "void", "compute_zdepdi_operands", "(", "unsigned", "HOST_WIDE_INT", "imm", ",", "unsigned", "*", "op", ")", "{", "int", "lsb", ",", "len", ",", "maxlen", ";", "maxlen", "=", "MIN", "(", "HOST_BITS_PER_WIDE_INT", ",", "64", ")", ";", "for"...

[ "Compute", "position", "(", "in", "OP", "[", "1", "]", ")", "and", "width", "(", "in", "OP", "[", "2", "]", ")", "useful", "for", "copying", "IMM", "to", "a", "register", "using", "the", "depdi", ",", "z", "instructions", ".", "Store", "the", "imme...

[ "pa", "64", "0", "1", "0", "1", "0x10", "0", "4", "4", "5", "1", "0", "32", "32", "0xf", "0x10", "0", "1", "63", "2" ]

pa

compute_zdepdi_operands

pa

CPU

GCC

35,141

176

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuilde...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "0", "16", "ISD::OutputArg", "8", "Mips", "Mips", "Mips" ]

MipsCallLowering (2)

lowerReturn

Mips

CPU

LLVM

35,142

296

1

[]

[ "<s>", "const", "LanaiInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Lanai", "Lanai" ]

LanaiSubtarget

getInstrInfo

Lanai

CPU

LLVM

35,143

14

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "unsigned", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")"...

[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]

[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]

AArch64FastISel22

getRegForGEPIndex

AArch64

CPU

LLVM

35,144

143

1

[]

[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<register \"", "\">\"", "\"<ve...

AArch64AsmParser34

print

AArch64

CPU

LLVM

35,145

370

1

[]

[ "<s>", "static", "bool", "ix86_tieable_integer_mode_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "case", "SImode", ":", "return", "true", ";", "case", "QImode", ":", "return", "TARGET_64BIT", "||", "!", ...

[ "A", "subroutine", "of", "ix86_modes_tieable_p", ".", "Return", "true", "if", "MODE", "is", "a", "tieable", "integer", "mode", "." ]

[ "i386" ]

i3864

ix86_tieable_integer_mode_p

i386

CPU

GCC

35,146

44

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::BRANCH", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOV_B32", "0", "AMDGPU::SI_KILL", "AMDGPU" ]

SIISelLowering5

EmitInstrWithCustomInserter

AMDGPU

GPU

LLVM

35,147

229

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "4", "4", "support::endian", "support::little", "support::unaligned", "HexagonII::InstParseBits", "Hexagon" ]

HexagonDisassembler19

getInstruction

Hexagon

DSP

LLVM

35,148

128

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Leaving \"", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "get...

[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]

[ "SystemZ", "SystemZ", "\"** Leaving \"", "\"\\n\"" ]

SystemZMachineScheduler

leaveMBB

SystemZ

CPU

LLVM

35,149

35

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::determineCalleeSaves\"",...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::determineCalleeSaves\"", "\" not implemented\"" ]

XtensaFrameLowering1

determineCalleeSaves

Xtensa

MPU

LLVM

35,150

28

1

[]

[ "<s>", "static", "void", "rs6000_set_sched_context", "(", "void", "*", "_sc", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "sc", "!=", "NULL", ")", ";", "cached_can_issue_more", "=", "sc", "-...

[ "Sets", "the", "global", "scheduling", "context", "to", "the", "one", "pointed", "to", "by", "_SC", "." ]

[ "rs6000" ]

rs60004

rs6000_set_sched_context

rs6000

CPU

GCC

35,151

43

1

[]

[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...

[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]

[ "Mips", "Mips", "0", "0", "0" ]

MipsFrameLowering23

estimateStackSize

Mips

CPU

LLVM

35,152

235

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM Native Client Rewrite Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM Native Client Rewrite Pass\"" ]

ARMNaClRewritePass

getPassName

ARM

CPU

LLVM

35,153

13

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 speculative load hardening\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 speculative load hardening\"" ]

X86SpeculativeLoadHardening

getPassName

X86

CPU

LLVM

35,154

11

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isExtractSubvectorCheap", "(", "EVT", "ResVT", ",", "unsigned", "Index", ")", "const", "{", "if", "(", "!", "isOperationLegalOrCustom", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "ResVT", ")", ")", "return", "false", ...

[ "Return", "true", "if", "EXTRACT_SUBVECTOR", "is", "cheap", "for", "this", "result", "type", "with", "this", "index", "." ]

[ "ARM", "ARM", "ISD::EXTRACT_SUBVECTOR", "0" ]

ARMISelLowering117

isExtractSubvectorCheap

ARM

CPU

LLVM

35,155

44

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "{", "F", ".", "removeAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "A...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TPC" ]

AttributeAdjuster

runOnFunction

TPC

Virtual ISA

LLVM

35,156

42

1

[]

[ "<s>", "static", "rtx", "gen_stack_pointer_inc", "(", "rtx", "increment", ")", "{", "return", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "increment", ")", ")", ";", "}", "</s>" ]

[ "Generate", "an", "increment", "for", "the", "stack", "pointer", "." ]

[ "sparc" ]

sparc

gen_stack_pointer_inc

sparc

CPU

GCC

35,157

24

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Mips", "Mips", "\"code size not handled\"", "0", "2" ]

MipsInstrInfo37

removeBranch

Mips

CPU

LLVM

35,158

109

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"" ]

MSP430ISelLowering13

LowerFormalArguments

MSP430

MPU

LLVM

35,159

81

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", "getObjFileLowering", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "8", "\".AMDGPU.config\"", "0", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "1", "0", "AMDGPU::IsaVersion", "\"AMD\"", "\"AMDGPU\"", "R600", "0", "\".AMDGPU.csdata\"", "0", "AMDGPU", "\" Kernel info:\"", "\" codeLenInByte = ...

AMDGPUAsmPrinter56

runOnMachineFunction

AMDGPU

GPU

LLVM

35,160

489

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]

ARMBaseRegisterInfo13

emitLoadConstPool

ARM

CPU

LLVM

35,161

172

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "bo...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]

ARMISelLowering (3)

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

35,162

146

1

[]

[ "<s>", "unsigned", "getSetRegWaitStates", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", "?", "1", ":", "2", ";", "}", "</s>" ]

[ "Number", "of", "hazard", "wait", "states", "for", "s_setreg_b32/s_setreg_imm32_b32", "." ]

[ "AMDGPU", "1", "2" ]

AMDGPUSubtarget107

getSetRegWaitStates

AMDGPU

GPU

LLVM

35,163

18

1

[]

[ "<s>", "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int6...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "1", "12", "16", "2", "24", "3", "32", "4", "48", "6", "64", "8", "\"za\"" ]

AArch64AsmParser47

validateTargetOperandClass

AArch64

CPU

LLVM

35,164

229

1

[]

[ "<s>", "void", "HSAILTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "HSAILSect...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL", "HSAIL" ]

HSAILTargetObjectFile

Initialize

HSAIL

Virtual ISA

LLVM

35,165

313

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "CSKY" ]

CSKYAsmParser

isReg

CSKY

CPU

LLVM

35,166

13

1

[]

[ "<s>", "const", "char", "*", "output_set_got", "(", "rtx", "dest", ")", "{", "rtx", "xops", "[", "3", "]", ";", "xops", "[", "0", "]", "=", "dest", ";", "xops", "[", "1", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "GOT_SYMBOL_NAME", ")", ";...

[ "Emit", "code", "for", "the", "SET_GOT", "patterns", "." ]

[ "i386", "3", "0", "1", "2", "\"mov{l}\\t{%2, %0|%0, %2}\"", "\"call\\t%a2\"", "\"L\"", "2", "0", "\"pop{l}\\t%0\"", "32", "1", "2", "2", "2", "\"call\\t%X2\"", "\"add{l}\\t{%1, %0|%0, %1}\"", "\"add{l}\\t{%1+[.-%a2], %0|%0, %1+(.-%a2)}\"", "\"\"" ]

i3863

output_set_got

i386

CPU

GCC

35,167

221

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...

MipsInstrInfo29

genInstrWithNewOpc

Mips

CPU

LLVM

35,168

455

1

[]

[ "<s>", "void", "addLOHDirective", "(", "MCLOHType", "Kind", ",", "const", "MILOHArgs", "&", "Args", ")", "{", "LOHContainerSet", ".", "push_back", "(", "MILOHDirective", "(", "Kind", ",", "Args", ")", ")", ";", "LOHRelated", ".", "insert", "(", "Args", "."...

[ "Add", "a", "LOH", "directive", "of", "this", "Kind", "and", "this", "Args", "." ]

[ "AArch64" ]

AArch64MachineFunctionInfo

addLOHDirective

AArch64

CPU

LLVM

35,169

42

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction",...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "12", "AMDGPU::VGPR_32RegClass", "0", "\"Non-zero offset expected\"", "AMDGPU::SReg_64RegClass", "AMDGPU::V_ADD_I32_e64" ]

SIRegisterInfo106

resolveFrameIndex

AMDGPU

GPU

LLVM

35,170

311

1

[]

[ "<s>", "bool", "AMDGPUAAResult", "::", "pointsToConstantMemory", "(", "const", "MemoryLocation", "&", "Loc", ",", "bool", "OrLocal", ")", "{", "const", "Value", "*", "Base", "=", "GetUnderlyingObject", "(", "Loc", ".", "Ptr", ",", "DL", ")", ";", "if", "("...

[ "A", "convenience", "wrapper", "around", "the", "primary", "pointsToConstantMemory", "interface", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "1", "1", "1" ]

AMDGPUAliasAnalysis17

pointsToConstantMemory

AMDGPU

GPU

LLVM

35,171

240

1

[]

[ "<s>", "unsigned", "MBlazeRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MBlaze", "MBlaze", "0", "\"Instr doesn't have FrameIndex operand!\"", "2", "1", "2", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "\"Offset : \"", "\"\\n\"",...

MBlazeRegisterInfo12

eliminateFrameIndex

MBlaze

MPU

LLVM

35,172

270

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"DXIL Metadata Emit\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "DirectX", "\"DXIL Metadata Emit\"" ]

DXILTranslateMetadata

getPassName

DirectX

Virtual ISA

LLVM

35,173

11

1

[]

[ "<s>", "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";", "if", "(", "GET_CODE", ...

[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...

[ "arm", "4" ]

arm5

neon_vdup_constant

arm

CPU

GCC

35,174

78

1

[]

[ "<s>", "bool", "isLiveIn", "(", "int", "FI", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LiveInFI", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "FI", "==", "LiveInFI", "[", "i", "]", ")", ...

[ "Returns", "true", "if", "this", "VPValue", "is", "a", "live-in", ",", "i.e", ".", "defined", "outside", "the", "VPlan", "." ]

[ "MBlaze", "0" ]

MBlazeMachineFunction2

isLiveIn

MBlaze

MPU

LLVM

35,175

45

1

[]

[ "<s>", "bool", "spu_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "0", ")",...

[ "We", "accept", ":", "-", "any", "32-bit", "constant", "(", "SImode", ",", "SFmode", ")", "-", "any", "constant", "that", "can", "be", "generated", "with", "fsmbi", "(", "any", "mode", ")", "-", "a", "64-bit", "constant", "where", "the", "high", "and",...

[ "spu", "0", "0", "0", "0", "0", "0", "1" ]

spu1

spu_legitimate_constant_p

spu

MPU

GCC

35,176

129

1

[]

[ "<s>", "static", "bool", "spu_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_BITSIZE", "(", "mode1", ")", "<=", "MAX_FIXED_MODE_SIZE", "&&", "GET_MODE_BITSIZE", "(", "mode2", ")", "<=", "MAX_FIXED_M...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "spu" ]

spu3

spu_modes_tieable_p

spu

MPU

GCC

35,177

29

1

[]

[ "<s>", "static", "const", "char", "*", "xtensa_invalid_within_doloop", "(", "const", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "\"Function call in the loop.\"", ";", "if", "(", "JUMP_P", "(", "insn", ")", "&&", ...

[ "NULL", "if", "INSN", "insn", "is", "valid", "within", "a", "low-overhead", "loop", ".", "Otherwise", "return", "why", "doloop", "can", "not", "be", "applied", "." ]

[ "xtensa", "\"Function call in the loop.\"", "\"Return from a call instruction in the loop.\"" ]

xtensa

xtensa_invalid_within_doloop

xtensa

MPU

GCC

35,178

43

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "2" ]

PPCEarlyReturn11

runOnMachineFunction

PowerPC

CPU

LLVM

35,179

77

1

[]

[ "<s>", "bool", "GBZ80TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "GBZ80", "GB", "ISD::OutputArg", "16" ]

GBZ80ISelLowering

CanLowerReturn

GBZ80

MPU

LLVM

35,180

74

1

[]

[ "<s>", "struct", "rtx_def", "*", "m88k_builtin_saveregs", "(", ")", "{", "rtx", "addr", ";", "tree", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "int", "argadj", "=", "(", "(", "!", "(", "TYPE_ARG_TYPES", "(", "fntype", ")", "!=", ...

[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdargs", "or", "varargs", "is", "used", "and", "spill", "as", "necessary", ".", "We", "return", "a", "pointer"...

[ "m88k", "0", "0", "1", "1", "0", "8", "1", "1", "0", "1", "8", "2", "8", "8", "0" ]

m88k

m88k_builtin_saveregs

m88k

MPU

GCC

35,181

181

1

[]

[ "<s>", "void", "Nios2AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Nios2", "Nios2", "\"Pseudo opcode found in EmitInstruction()\"", "Nios2" ]

Nios2AsmPrinter

EmitInstruction

Nios2

MPU

LLVM

35,182

95

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "(", "getAddrMode", "(", "MI", ")", "==", "HexagonII", "::", "PostInc", ")", ";", "}", "</s>" ]

[ "Return", "true", "for", "post-incremented", "instructions", "." ]

[ "Hexagon", "Hexagon", "HexagonII::PostInc" ]

HexagonInstrInfo

isPostIncrement

Hexagon

DSP

LLVM

35,183

25

1

[]

[ "<s>", "static", "rtx", "loongarch_got_load_tls_ld", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_ld", "(", "Pmode", ",", "dest", ",", "sym", ")", ";", "}", "</s>" ]

[ "Load", "an", "entry", "from", "the", "GOT", "for", "a", "TLS", "LD", "access", "." ]

[ "loongarch" ]

loongarch

loongarch_got_load_tls_ld

loongarch

CPU

GCC

35,184

22

1

[]

[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "X86", "X86" ]

X86Subtarget (2)

getInstrInfo

X86

CPU

LLVM

35,185

14

1

[]

[ "<s>", "bool", "rvexFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Op...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "rvex", "rvex" ]

rvexFrameLowering

hasFP

rvex

VLIW

LLVM

35,186

50

1

[]

[ "<s>", "static", "bool", "shadow_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "false", ";", "return", "shadow_type_p", "(", "get_attr_t...

[ "Return", "true", "iff", "INSN", "is", "a", "shadow", "pattern", "." ]

[ "c6x", "0" ]

c6x

shadow_p

c6x

VLIW

GCC

35,187

37

1

[]

[ "<s>", "unsigned", "XtensaMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Xtensa", "Xtensa", "\"Crap\\n\"", "0" ]

XtensaMCCodeEmitter

getMachineOpValue

Xtensa

MPU

LLVM

35,188

115

1

[]

[ "<s>", "virtual", "bool", "check", "(", "MachineBasicBlock", "&", "BB", ",", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getNumOperands", "(", ")", ">=", "1", "&&", "MI", ".", "getOpcode", "(", ")", "==", "Opc1", ";", ...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "X86", "1" ]

EquivSubst

check

X86

CPU

LLVM

35,189

33

1

[]

[ "<s>", "void", "EmitRaw", "(", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcodes", ".", "begin", "(", ")", ",", "Opcodes", ".", "end", "(", ")", ")", "...

[ "Emit", "unwind", "raw", "opcodes", "." ]

[ "ARM" ]

ARMUnwindOpAsm

EmitRaw

ARM

CPU

LLVM

35,190

53

1

[]

[ "<s>", "void", "Cpu0MCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0MCInstLower1

Initialize

Cpu0

CPU

LLVM

35,191

23

1

[]

[ "<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn"...

[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "local-dynamic", "base", "patterns", "." ]

[ "s390", "0" ]

s3903

get_some_local_dynamic_name

s390

MPU

GCC

35,192

76

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::PseudoReturn", "Mips::PseudoIndirectBranch", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter43

EmitInstruction

Mips

CPU

LLVM

35,193

188

1

[]

[ "<s>", "BitVector", "CAHPRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "CAHP", "::", "X0", ")", ";...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "CAHP", "CAHP", "CAHP::X0", "CAHP::X1", "CAHP::X2" ]

CAHPRegisterInfo

getReservedRegs

CAHP

CPU

LLVM

35,194

59

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "HTM", ".", "Options", ".", "DisableTailCalls", ")", "return", "false", ";", "r...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering83

mayBeEmittedAsTailCall

Hexagon

DSP

LLVM

35,195

33

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...

AArch64RegisterBankInfo1

getRegBankFromRegClass

AArch64

CPU

LLVM

35,196

186

1

[]

[ "<s>", "bool", "ARCRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "ARC", "ARC" ]

ARCRegisterInfo

requiresRegisterScavenging

ARC

MPU

LLVM

35,197

16

1

[]

[ "<s>", "static", "int", "mips_symbol_insns", "(", "enum", "mips_symbol_type", "type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "MAX_MACHINE_MODE", "&&", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "mips_s...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "a", "symbol", "of", "the", "given", "type", "into", "a", "register", ".", "If", "valid", "in", "an", "address", ",", "the", "same", "number", "of", "instructions", "are", "needed", ...

[ "mips", "0", "2", "1" ]

mips

mips_symbol_insns

mips

CPU

GCC

35,198

43

1

[]

[ "<s>", "static", "unsigned", "int", "num_occurences_in_str", "(", "char", "c", ",", "char", "*", "str", ")", "{", "unsigned", "int", "res", "=", "0", ";", "while", "(", "*", "str", "!=", "'\\0'", ")", "{", "if", "(", "*", "str", "==", "c", ")", "...

[ "Count", "how", "many", "times", "the", "character", "C", "appears", "in", "NULL-terminated", "string", "STR", "." ]

[ "aarch64", "0" ]

aarch64

num_occurences_in_str

aarch64

CPU

GCC

35,199

45

1

[]