docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "vr4130_true_reg_dependence_p_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "rtx", "", "insn_ptr", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "*", "insn_ptr", "...	[ "A", "note_stores", "callback", "used", "by", "vr4130_true_reg_dependence_p", ".", "DATA", "points", "to", "an", "rtx", "that", "is", "initially", "an", "instruction", ".", "Nullify", "the", "rtx", "if", "the", "instruction", "uses", "the", "value", "of", "reg...	[ "mips", "0", "0" ]	mips3	vr4130_true_reg_dependence_p_1	mips	CPU	GCC	35,300	51	1	[]
[ "<s>", "bool", "ix86_bnd_prefixed_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "call", "=", "get_call_rtx_from", "(", "insn", ")", ";", "if", "(", "call", ")", "return", "CALL_EXPR_WITH_BOUN...	[ "Return", "1", "if", "control", "tansfer", "instruction", "INSN", "should", "be", "encoded", "with", "bnd", "prefix", ".", "If", "insn", "is", "NULL", "then", "return", "1", "when", "control", "transfer", "instructions", "should", "be", "prefixed", "with", "...	[ "i386" ]	i3864	ix86_bnd_prefixed_insn_p	i386	CPU	GCC	35,301	43	1	[]
[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ...	[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[",...	[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]	mips	mips_expand_conditional_move	mips	CPU	GCC	35,302	329	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "PowerPC", "MVT::i32" ]	PPCISelLowering10	getShiftAmountTy	PowerPC	CPU	LLVM	35,303	15	1	[]
[ "<s>", "bool", "hasVectorBlend", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "has", "a", "vector", "blend", "instruction", "." ]	[ "X86" ]	X86ISelLowering	hasVectorBlend	X86	CPU	LLVM	35,304	11	1	[]
[ "<s>", "static", "rtx", "find_next_cycle_insn", "(", "rtx", "insn", ",", "int", "clock", ")", "{", "rtx", "t", "=", "insn", ";", "if", "(", "GET_MODE", "(", "t", ")", "==", "TImode", ")", "t", "=", "next_real_insn", "(", "t", ")", ";", "while", "("...	[ "Scan", "forwards", "from", "INSN", "until", "we", "find", "the", "next", "insn", "that", "has", "mode", "TImode", "(", "indicating", "it", "starts", "a", "new", "cycle", ")", ",", "and", "occurs", "in", "cycle", "CLOCK", ".", "Return", "it", "if", "we...	[ "c6x" ]	c6x2	find_next_cycle_insn	c6x	VLIW	GCC	35,305	68	1	[]
[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", ...	ARMCodeEmitter1	emitInstruction	ARM	CPU	LLVM	35,306	311	1	[]
[ "<s>", "static", "int", "mips_issue_rate", "(", "void", ")", "{", "switch", "(", "mips_tune", ")", "{", "case", "PROCESSOR_74KC", ":", "case", "PROCESSOR_74KF2_1", ":", "case", "PROCESSOR_74KF1_1", ":", "case", "PROCESSOR_74KF3_2", ":", "case", "PROCESSOR_R10000",...	[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "mips", "4", "2", "3", "4", "4", "3", "1" ]	mips	mips_issue_rate	mips	CPU	GCC	35,307	118	1	[]
[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::A2_tfrrcr", "Hexagon::A2_tfrcrr", "Hexagon::M0", "Hexagon::C6", "Hexagon::M1", "Hexagon::C7" ]	HexagonMCCodeEmitter1	getMachineOpValue	Hexagon	DSP	LLVM	35,308	154	1	[]
[ "<s>", "rtx", "sh_find_equiv_gbr_addr", "(", "rtx_insn", "*", "insn", ",", "rtx", "mem", ")", "{", "if", "(", "!", "MEM_P", "(", "mem", ")", "\|\|", "gbr_address_mem", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ")", ")", "return", "NULL_RTX", ";", "...	[ "Given", "an", "insn", "and", "a", "memory", "operand", ",", "try", "to", "find", "an", "equivalent", "GBR", "based", "memory", "address", "and", "return", "the", "corresponding", "new", "memory", "address", ".", "Return", "NULL_RTX", "if", "not", "found", ...	[ "sh", "0", "0" ]	sh4	sh_find_equiv_gbr_addr	sh	CPU	GCC	35,309	189	1	[]
[ "<s>", "bool", "HexagonOptimizeSZextends", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "unsigned", "Idx", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon", "0", "1", "16", "0", "0", "1", "16" ]	HexagonOptimizeSZextends1	runOnFunction	Hexagon	DSP	LLVM	35,310	479	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXAsmPrinter14	PrintAsmMemoryOperand	NVPTX	GPU	LLVM	35,311	59	1	[]
[ "<s>", "const", "char", "*", "R600ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "\"R600 Merge Clause Markers Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "R600", "\"R600 Merge Clause Markers Pass\"" ]	R600ClauseMergePass15	getPassName	AMDGPU	GPU	LLVM	35,312	14	1	[]
[ "<s>", "const", "MCPhysReg", "", "WebAssemblyRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "WebAssembly", "WebAssembly", "0" ]	WebAssemblyRegisterInfo (2)	getCalleeSavedRegs	WebAssembly	Virtual ISA	LLVM	35,313	28	1	[]
[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...	[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]	[ "rs6000", "128", "128" ]	rs6000	rs6000_data_alignment	rs6000	CPU	GCC	35,314	84	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine17	AArch64TargetMachine	AArch64	CPU	LLVM	35,315	102	1	[]
[ "<s>", "rtx", "ix86_build_signbit_mask", "(", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "machine_mode", "vec_mode", ",", "imode", ";", "wide_int", "w", ";", "rtx", "mask", ",", "v", ";", "switch", "(", "mode", ")", "{"...	[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the"...	[ "i386", "1" ]	i3861	ix86_build_signbit_mask	i386	CPU	GCC	35,316	205	1	[]
[ "<s>", "static", "rtx", "mips_unspec_call", "(", "rtx", "reg", ",", "rtx", "symbol", ")", "{", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "3", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";...	[ "Return", "the", "RHS", "of", "a", "load_call", "<", "mode", ">", "insn", "." ]	[ "mips", "3" ]	mips	mips_unspec_call	mips	CPU	GCC	35,317	43	1	[]
[ "<s>", "static", "reg_class_t", "loongarch_spill_class", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "NO_REGS", ";", "}", "</s>" ]	[ "Implement", "TARGET_SPILL_CLASS", "." ]	[ "loongarch" ]	loongarch	loongarch_spill_class	loongarch	CPU	GCC	35,318	17	1	[]
[ "<s>", "bool", "sh_split_movrt_negc_to_movt_xor", "(", "rtx_insn", "*", "curr_insn", ",", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "false", ";", "set_of_reg", "t_before_negc", "=", "sh_find_set_of_reg...	[ "Given", "the", "current", "insn", ",", "which", "is", "assumed", "to", "be", "a", "movrt_negc", "insn", ",", "try", "to", "figure", "out", "whether", "it", "should", "be", "converted", "into", "a", "movt-xor", "sequence", "in", "the", "movrt_negc", "split...	[ "sh", "0" ]	sh5	sh_split_movrt_negc_to_movt_xor	sh	CPU	GCC	35,319	193	1	[]
[ "<s>", "static", "void", "vector_init_bshuffle", "(", "rtx", "target", ",", "rtx", "elt", ",", "machine_mode", "mode", ",", "machine_mode", "inner_mode", ")", "{", "rtx", "t1", ",", "final_insn", ",", "sel", ";", "int", "bmask", ";", "t1", "=", "gen_reg_rt...	[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "by", "means", "of", "VIS2", "BSHUFFLE", "insn", ".", "MODE", "and", "INNER_MODE", "are", "the", "modes", "describing", "TARG...	[ "sparc", "0x45674567", "0x67676767", "0x77777777" ]	sparc6	vector_init_bshuffle	sparc	CPU	GCC	35,320	164	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "\|\|", "MI", "->", "isMetaInstruction", "(", ")", "\|\|", "M...	[ "Process", "beginning", "of", "an", "instruction", "." ]	[ "BPF", "0", "0", "0", "BPF::LD_imm64", "1", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPF::JAL", "0", "0" ]	BTFDebug1	beginInstruction	BPF	Virtual ISA	LLVM	35,321	383	1	[]
[ "<s>", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{", "if", "(", "ST", "->", "isROPI", "(", ")", "\|\|", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsRelocation", "(", ")", ";", "return...	[ "Return", "true", "if", "switches", "should", "be", "turned", "into", "lookup", "tables", "containing", "this", "constant", "value", "for", "the", "target", "." ]	[ "ARM" ]	ARMTargetTransformInfo1	shouldBuildLookupTablesForConstant	ARM	CPU	LLVM	35,322	35	1	[]
[ "<s>", "TargetPassConfig", "*", "TLCS900TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TLCS900PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "TLCS900", "TLCS900", "TLCS900" ]	TLCS900TargetMachine	createPassConfig	TLCS900	MPU	LLVM	35,323	21	1	[]
[ "<s>", "bool", "TLCS900FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "TLCS900", "TLCS900", "TLCS900", "TLCS900", "2", "0", "1", "TLCS900::PUSH16r" ]	TLCS900FrameLowering	spillCalleeSavedRegisters	TLCS900	MPU	LLVM	35,324	188	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering (2)2	shouldExpandAtomicStoreInIR	AArch64	CPU	LLVM	35,325	45	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "MOSTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MOS", "MOS", "1", "0", "MVT::i16", "0U", "MOS::Imag16RegClass", "0U", "MOS::Imag8RegClass", "0U", "MOS::GPRRegClass", "MOS::A", "MOS::GPRRegClass", "MOS::X", "MOS::GPRRegClass", "MOS::Y", "MOS::GPRRegClass", "0U", "MOS::XYRegClass", "\"{cc}\"", "MOS::P", "MOS::PcRegClass" ...	MOSISelLowering	getRegForInlineAsmConstraint	MOS	MPU	LLVM	35,326	209	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "const", "Type", "*", "Ty", ")", "const", "{", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "("...	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "PowerPC", "PPC", "PPC", "4", "4" ]	PPCISelLowering107	getByValTypeAlignment	PowerPC	CPU	LLVM	35,327	42	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"XNCMISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", "("...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "XNCM", "\"XNCMISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	XNCMISelDAGToDAG	dump	XNCM	CPU	LLVM	35,328	173	1	[]
[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Parti...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AMDGPU", "AMDGPU", "300", "AMDGPU", "800" ]	AMDGPUTargetTransformInfo18	getUnrollingPreferences	AMDGPU	GPU	LLVM	35,329	149	1	[]
[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...	[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s3905	s390_expand_atomic	s390	MPU	GCC	35,330	457	1	[]
[ "<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsN32", "(", ")", "\|\|", "IsN64", "(...	[ "The", "registers", "to", "use", "for", "byval", "arguments", "." ]	[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]	MipsABIInfo15	GetByValArgRegs	Mips	CPU	LLVM	35,331	46	1	[]
[ "<s>", "uint32_t", "getArrayIndexTypeId", "(", ")", "{", "assert", "(", "ArrayIndexTypeId", ")", ";", "return", "ArrayIndexTypeId", ";", "}", "</s>" ]	[ "Get", "the", "special", "array", "index", "type", "id", "." ]	[ "BPF" ]	BTFDebug	getArrayIndexTypeId	BPF	Virtual ISA	LLVM	35,332	14	1	[]
[ "<s>", "PreservedAnalyses", "BPFIRPeepholePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "BPFIRPeepholeImpl", "(", "F", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses"...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "BPF", "BPF", "BPF" ]	BPFIRPeephole	run	BPF	Virtual ISA	LLVM	35,333	33	1	[]
[ "<s>", "bool", "GenericToNVVM", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "for", "(", "GlobalVariable", "&", "GV", ":", "llvm", "::", "make_early_inc_range", "(", "M", ".", "globals", "(", ")", ")", ")", "{", "if", "(", "GV", ".", "getT...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "NVPTX", "\"llvm.\"", "\"\"", "0", "\"Expected it to be empty by now\"" ]	NVPTXGenericToNVVM15	runOnModule	NVPTX	GPU	LLVM	35,334	479	1	[]
[ "<s>", "static", "rtx", "tilepro_got_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "got_rtx", ";", "}", "</s>" ]	[ "Return", "the", "register", "storing", "the", "value", "of", "the", "global", "offset", "table", "." ]	[ "tilepro" ]	tilepro	tilepro_got_rtx	tilepro	VLIW	GCC	35,335	15	1	[]
[ "<s>", "BT", "::", "RegisterCell", "BT", "::", "get", "(", "RegisterRef", "RR", ")", "const", "{", "return", "ME", ".", "getCell", "(", "RR", ",", "Map", ")", ";", "}", "</s>" ]	[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]	[ "Hexagon" ]	BitTracker	get	Hexagon	DSP	LLVM	35,336	23	1	[]
[ "<s>", "void", "emitFunctionEntryLabel", "(", ")", "override", "{", "}", "</s>" ]	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "SPIRV" ]	SPIRVAsmPrinter	emitFunctionEntryLabel	SPIRV	Virtual ISA	LLVM	35,337	7	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::BuildPairF64", "Mips::ExtractElementF64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]	MipsSEInstrInfo1	expandPostRAPseudo	Mips	CPU	LLVM	35,338	118	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "return", "DAG", ";", "}", "</s>" ]	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "ARM" ]	ARMTargetMachine14	createPostMachineScheduler	ARM	CPU	LLVM	35,339	24	1	[]
[ "<s>", "PredicateOp", "getPredicate", "(", ")", "const", "{", "assert", "(", "isPredicate", "(", ")", ")", ";", "return", "Pred", ";", "}", "</s>" ]	[ "Returns", "the", "comparison", "predicate", "underlying", "the", "intrinsic", "." ]	[ "TPC" ]	TPCAsmParser	getPredicate	TPC	Virtual ISA	LLVM	35,340	17	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering102	restoreCalleeSavedRegisters	X86	CPU	LLVM	35,341	338	1	[]
[ "<s>", "bool", "aarch_rev16_p", "(", "rtx", "x", ")", "{", "rtx", "left_sub_rtx", ",", "right_sub_rtx", ";", "bool", "is_rev", "=", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "IOR", ")", "return", "false", ";", "left_sub_rtx", "=", "XEXP...	[ "Recognise", "a", "sequence", "of", "bitwise", "operations", "corresponding", "to", "a", "rev16", "operation", ".", "These", "will", "be", "of", "the", "form", ":", "(", "(", "x", ">", ">", "8", ")", "&", "0x00ff00ff", ")", "\|", "(", "(", "x", "<", ...	[ "arm", "0", "1" ]	aarch-common	aarch_rev16_p	arm	CPU	GCC	35,342	84	1	[]
[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "unsigned", "Result", "=", "BaseT", "::", "getNumberOfRegisters", "(", "Vector", ")", ";", "if", "(", "Vector", ")", "Result", "=", "std", "::", "max", "(...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "WebAssembly", "WebAssembly", "16u" ]	WebAssemblyTargetTransformInfo (2)	getNumberOfRegisters	WebAssembly	Virtual ISA	LLVM	35,343	38	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createRISCVRedundantCopyEliminationPass", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine1	addPostRegAlloc	RISCV	CPU	LLVM	35,344	29	1	[]
[ "<s>", "bool", "isRegister", "(", ")", "const", "{", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Register", ";", "}", "</s>" ]	[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]	[ "Patmos" ]	RAInfo1	isRegister	Patmos	VLIW	LLVM	35,345	16	1	[]
[ "<s>", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "BitVector", "(", ")", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "\"Unimplemented\"" ]	AMDGPURegisterInfo (2)	getReservedRegs	AMDGPU	GPU	LLVM	35,346	23	1	[]
[ "<s>", "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "("...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_loop", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_e...	SIAnnotateControlFlow51	initialize	AMDGPU	GPU	LLVM	35,347	209	1	[]
[ "<s>", "static", "rtx", "aarch64_expand_builtin_data_intrinsic", "(", "unsigned", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "expand_operand", "ops", "[", "2", "]", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", ...	[ "Function", "to", "expand", "an", "expression", "EXP", "which", "calls", "one", "of", "the", "ACLE", "Data", "Intrinsic", "builtins", "FCODE", "with", "the", "result", "going", "to", "TARGET", "." ]	[ "aarch64", "2", "0", "1", "0", "2", "0" ]	aarch64-builtins1	aarch64_expand_builtin_data_intrinsic	aarch64	CPU	GCC	35,348	136	1	[]
[ "<s>", "const", "char", "", "tilepro_output_cbranch", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "bool", "reversed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "const", "char", ...	[ "Output", "assembly", "code", "for", "a", "conditional", "branch", "instruction", "." ]	[ "tilepro", "1", "\"bnz\"", "\"bz\"", "\"bz\"", "\"bnz\"", "\"bgez\"", "\"blz\"", "\"bgz\"", "\"blez\"", "\"blez\"", "\"bgz\"", "\"blz\"", "\"bgez\"", "2" ]	tilepro	tilepro_output_cbranch	tilepro	VLIW	GCC	35,349	157	1	[]
[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...	[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]	[ "rs6000", "64", "64", "128", "128", "64", "64" ]	rs60004	rs6000_data_alignment	rs6000	CPU	GCC	35,350	158	1	[]
[ "<s>", "tree", "aarch64_general_builtin_decl", "(", "unsigned", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "aarch64_builtin_decls", "[", "code", "]", ";", "}", "</s>" ]	[ "Implement", "TARGET_BUILTIN_DECL", "for", "the", "AARCH64_BUILTIN_GENERAL", "group", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_general_builtin_decl	aarch64	CPU	GCC	35,351	25	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "FixedVec...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "RISCV", "RISCV", "2", "1" ]	RISCVTargetTransformInfo10	getMinMaxReductionCost	RISCV	CPU	LLVM	35,352	154	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", ...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)	getJumpTableEncoding	X86	CPU	LLVM	35,353	41	1	[]
[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")"...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]	[ "AArch64", "4", "0", "4", "8", "4" ]	AArch64ELFStreamer27	emitInst	AArch64	CPU	LLVM	35,354	60	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", "...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetTransformInfo1	getPeelingPreferences	SystemZ	CPU	LLVM	35,355	32	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressEVXRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "...	[ "SelectAddressEVXRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]	[ "PowerPC", "PPC", "MVT::f64", "0", "1" ]	PPCISelLowering100	SelectAddressEVXRegReg	PowerPC	CPU	LLVM	35,356	108	1	[]
[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "R600", "0", "0" ]	R600MCCodeEmitter20	getMachineOpValue	R600	GPU	LLVM	35,357	114	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineTraceMetrics", ">", "(", ")", ";", "AU", ".", "addPreserved", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64StorePairSuppress	getAnalysisUsage	AArch64	CPU	LLVM	35,358	43	1	[]
[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "Subtarget", "=", "&", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">",...	[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]	[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips" ]	MipsTargetMachine (2)1	resetSubtarget	Mips	CPU	LLVM	35,359	32	1	[]
[ "<s>", "static", "rtx_insn", "", "avr_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "", ">", "&", ",", "vec", "<", "rtx", ">", ...	[ "Prepend", "to", "CLOBBERS", "hard", "registers", "that", "are", "automatically", "clobbered", "for", "an", "asm", ".", "We", "do", "this", "for", "CC_REGNUM", "to", "maintain", "source", "compatibility", "with", "the", "original", "cc0-based", "compiler", "." ]	[ "avr" ]	avr	avr_md_asm_adjust	avr	MPU	GCC	35,360	63	1	[]
[ "<s>", "inline", "machine_mode", "function_checker", "::", "arg_mode", "(", "unsigned", "int", "argno", ")", "const", "{", "return", "TYPE_MODE", "(", "TREE_TYPE", "(", "m_args", "[", "argno", "]", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "machine_mode", "of", "the", "corresponding", "arg", "type", "." ]	[ "riscv" ]	riscv-vector-builtins	arg_mode	riscv	CPU	GCC	35,361	25	1	[]
[ "<s>", "static", "SDValue", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "{", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", "get...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "RISCV" ]	RISCVISelLowering11	getTargetNode	RISCV	CPU	LLVM	35,362	51	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", "(", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "SystemZ", "0" ]	SystemZAsmParser20	addExpr	SystemZ	CPU	LLVM	35,363	76	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "RISCVInstrInfo", "&", "TII", "=", "*"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::sp_64", "RISCV::sp" ]	RISCVFrameLowering (2)1	eliminateCallFramePseudoInstr	RISCV	CPU	LLVM	35,364	137	1	[]
[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF"...	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::X8", "RISCV::X2" ]	RISCVRegisterInfo	getFrameRegister	RISCV	CPU	LLVM	35,365	39	1	[]
[ "<s>", "void", "m32c_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "function", ",", "rtx", "chainval", ")", "{", "if", "(", "TARGET_A16", ")", "{", "emit_move_insn", "(", "A0", "(", "HImode", ",", "0", ")", ",", "GEN_INT", "(", "0xc475", "-", ...	[ "Implements", "INITIALIZE_TRAMPOLINE", "." ]	[ "m32c", "0", "0xc475", "0x10000", "2", "4", "0xfc", "0x100", "5", "7", "0x00", "0", "0xbc", "0x100", "1", "4", "0xcc", "0x100", "5" ]	m32c2	m32c_initialize_trampoline	m32c	MPU	GCC	35,366	154	1	[]
[ "<s>", "bool", "MBlazePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMBlazeISelDag", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine	addInstSelector	MBlaze	MPU	LLVM	35,367	21	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]	Thumb1FrameLowering1	spillCalleeSavedRegisters	ARM	CPU	LLVM	35,368	224	1	[]
[ "<s>", "bool", "arc_legitimate_pc_offset_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ...	[ "Return", "true", "if", "ADDR", "is", "an", "address", "that", "needs", "to", "be", "expressed", "as", "an", "explicit", "sum", "of", "pcl", "+", "offset", "." ]	[ "arc", "0", "1", "0", "0", "1", "1", "0", "0" ]	arc4	arc_legitimate_pc_offset_p	arc	MPU	GCC	35,369	108	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "MatchRegisterName", "(", "RegName", ")", ";", "if", "(...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AArch64", "AArch64", "AArch64::X1", "AArch64::X28", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	AArch64ISelLowering104	getRegisterByName	AArch64	CPU	LLVM	35,370	103	1	[]
[ "<s>", "static", "bool", "arm_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "result", ";", "...	[ "RTX", "costs", "when", "optimizing", "for", "size", "." ]	[ "arm", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]	arm	arm_rtx_costs	arm	CPU	GCC	35,371	112	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ",", "next_param", ";", "", "cum", "=", "zero...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "microblaze", "0", "0", "0", "1" ]	microblaze	init_cumulative_args	microblaze	MPU	GCC	35,372	79	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser	isImm	RISCV	CPU	LLVM	35,373	13	1	[]
[ "<s>", "virtual", "unsigned", "getISAEncoding", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "0", ";", "return", "Subtarget", "->", "isThumb", "(", ")", "?", "ARM", "::", "DW_ISA_ARM_thumb", ":", "ARM", "::...	[ "Get", "the", "value", "for", "DW_AT_APPLE_isa", ".", "Zero", "if", "no", "isa", "encoding", "specified", "." ]	[ "ARM", "0", "ARM::DW_ISA_ARM_thumb", "ARM::DW_ISA_ARM_arm" ]	ARMAsmPrinter13	getISAEncoding	ARM	CPU	LLVM	35,374	34	1	[]
[ "<s>", "static", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "...	[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...	[ "rs6000", "\"no_split_stack\"", "1", "12" ]	rs60007	rs6000_internal_arg_pointer	rs6000	CPU	GCC	35,375	130	1	[]
[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGP...	SILowerControlFlow51	runOnMachineFunction	AMDGPU	GPU	LLVM	35,376	487	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]	SIInstrInfo69	storeRegToStackSlot	AMDGPU	GPU	LLVM	35,377	396	1	[]
[ "<s>", "bool", "M88kPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "M88k", "M88k" ]	M88kTargetMachine	addIRTranslator	M88k	MPU	LLVM	35,378	19	1	[]
[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ...	[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_...	[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5", "1", "0", "1", "1", "0", "10", "0", "10" ]	s3907	s390_sched_score	s390	MPU	GCC	35,379	400	1	[]
[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "const", "struct", "arm_fpu_desc", "", "fpu_desc", "=", "&", "all_fpus", "[", "opts", "->", ...	[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]	[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"-g with -mno-apcs...	arm5	arm_option_check_internal	arm	CPU	GCC	35,380	220	1	[]
[ "<s>", "bool", "AGCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAGCISelDag", "(", "getAGCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AGC", "AGC", "AGC", "AGC" ]	AGCTargetMachine	addInstSelector	AGC	MPU	LLVM	35,381	21	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...	[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "ARM::MVE_VMOV_to_lane_32", "1", "2", "3", "ARM::ssub_0", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo110	getInsertSubregLikeInputs	ARM	CPU	LLVM	35,382	181	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Split basic blocks at barrier\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"Split basic blocks at barrier\"" ]	NVPTXSplitBBatBar	getPassName	NVPTX	GPU	LLVM	35,383	13	1	[]
[ "<s>", "static", "rtx", "rs6000_debug_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "ret", ";", "rtx_insn", "*", "insns", ";", "start_sequence", "(", ")", ";", "ret", "=", "rs6000_legitimize_address", ...	[ "Debug", "version", "of", "rs6000_legitimize_address", "." ]	[ "powerpcspe", "\"\\nrs6000_legitimize_address: mode %s, old code %s, \"", "\"new code %s, modified\\n\"", "\"Original address:\\n\"", "\"oldx:\\n\"", "\"New address:\\n\"", "\"Insns added:\\n\"", "20", "\"\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n\"" ]	powerpcspe	rs6000_debug_legitimize_address	powerpcspe	CPU	GCC	35,384	180	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "AGC" ]	AGCTargetMachine	getObjFileLowering	AGC	MPU	LLVM	35,385	16	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeL...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]	AArch64ISelLowering2	BuildSDIVPow2	AArch64	CPU	LLVM	35,386	353	1	[]
[ "<s>", "static", "void", "mark_swaps_for_removal", "(", "swap_web_entry", "", "insn_entry", ",", "unsigned", "int", "i", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_I...	[ "Mark", "the", "xxswapdi", "instructions", "associated", "with", "permuting", "loads", "and", "stores", "for", "removal", ".", "Note", "that", "we", "only", "flag", "them", "for", "deletion", "here", ",", "as", "there", "is", "a", "possibility", "of", "a", ...	[ "rs6000", "1", "1" ]	rs60004	mark_swaps_for_removal	rs6000	CPU	GCC	35,387	188	1	[]
[ "<s>", "void", "crx_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libfunc", "ATTRIBUTE_UNUSED", ")", "{", "tree", "param", ",", "next_param", ";", "cum", "->", "ints", "=", "0", ";", "for", "(", "param", "="...	[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "crx.h", "." ]	[ "crx", "0", "0", "0", "0", "1" ]	crx	crx_init_cumulative_args	crx	CPU	GCC	35,388	89	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveInterva...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC" ]	PPCTLSDynamicCall7	runOnMachineFunction	PowerPC	CPU	LLVM	35,389	67	1	[]
[ "<s>", "static", "int", "s390_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "2", ";", "}", "</s>" ]	[ "Implement", "TARGET_MEMORY_MOVE_COST", "." ]	[ "s390", "2" ]	s390	s390_memory_move_cost	s390	MPU	GCC	35,390	21	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter (2)	getBranchTargetOpValue	Mips	CPU	LLVM	35,391	120	1	[]
[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "i386", "\"inconsistent size of stack space\"", "\" allocated for arguments which are\"", "\" passed in registers\"", "3", "\"indirect_return\"", "\"indirect_return\"" ]	i3861	ix86_function_ok_for_sibcall	i386	CPU	GCC	35,392	427	1	[]
[ "<s>", "rtx", "rs6000_address_for_altivec", "(", "rtx", "x", ")", "{", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "if", "(", "!", "altivec_indexed_or_indirect_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ")", ")", "{", "rtx", "addr", "...	[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "in", "the", "form", "for", "altivec", "memory", "reference", "instructions", "(", "i.e", ".", "reg", "or", "reg+reg", "addressing", "with", "AND", "of", "-16", ")", ",", "convert", "to",...	[ "powerpcspe", "0", "16" ]	powerpcspe	rs6000_address_for_altivec	powerpcspe	CPU	GCC	35,393	109	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "emitExplicitComments", "(", ")", "{", "StringRef", "Comments", "=", "ExplicitCommentToEmit", ";", "if", "(", "!", "Comments", ".", "empty", "(", ")", ")", "OS", "<<", "Comments", ";", "ExplicitCommentToEmit", ".", "...	[ "Emit", "added", "explicit", "comments", "." ]	[ "F2003f", "F2003f" ]	F2003fMCAsmStreamer	emitExplicitComments	F2003f	CPU	LLVM	35,394	32	1	[]
[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n! at %04x\\n\"", ...	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...	[ "sh", "\"\\n! at %04x\\n\"", "0", "0", "\"L\"", "0", "\"\\t.uses %LL%d\\n\"", "0" ]	sh4	final_prescan_insn	sh	CPU	GCC	35,395	177	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(...	[ "If", "SNaN", "is", "false", ",", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "AMDGPUISD::FMUL_LEGACY", "AMDGPUISD::CVT_PKRTZ_F16_F32", "0", "1", "1", "1", "AMDGPUISD::FMED3", "AMDGPUISD::FMIN3", "AMDGPUISD::FMAX3", "AMDGPUISD::FMAD_FTZ", "0", "1", "1", "1", "2", "1", "AMDGPUISD::C...	AMDGPUISelLowering (2)2	isKnownNeverNaNForTargetNode	AMDGPU	GPU	LLVM	35,396	478	1	[]
[ "<s>", "unsigned", "assignCustomValue", "(", "const", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", "VA", ".", "n...	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]	[ "ARM", "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", ...	ARMCallLowering18	assignCustomValue	ARM	CPU	LLVM	35,397	249	1	[]
[ "<s>", "TargetPassConfig", "*", "mprocTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "mprocPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "mproc", "mproc", "mproc" ]	mprocTargetMachine	createPassConfig	mproc	Virtual ISA	LLVM	35,398	21	1	[]
[ "<s>", "bool", "TeakRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "Teak", "Teak" ]	TeakRegisterInfo	needsFrameBaseReg	Teak	DSP	LLVM	35,399	18	1	[]

[ "<s>", "static", "void", "vr4130_true_reg_dependence_p_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "rtx", "*", "insn_ptr", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "*", "insn_ptr", "...

[ "A", "note_stores", "callback", "used", "by", "vr4130_true_reg_dependence_p", ".", "DATA", "points", "to", "an", "rtx", "that", "is", "initially", "an", "instruction", ".", "Nullify", "the", "rtx", "if", "the", "instruction", "uses", "the", "value", "of", "reg...

[ "mips", "0", "0" ]

mips3

vr4130_true_reg_dependence_p_1

mips

CPU

GCC

35,300

51

1

[]

[ "<s>", "bool", "ix86_bnd_prefixed_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "call", "=", "get_call_rtx_from", "(", "insn", ")", ";", "if", "(", "call", ")", "return", "CALL_EXPR_WITH_BOUN...

[ "Return", "1", "if", "control", "tansfer", "instruction", "INSN", "should", "be", "encoded", "with", "bnd", "prefix", ".", "If", "insn", "is", "NULL", "then", "return", "1", "when", "control", "transfer", "instructions", "should", "be", "prefixed", "with", "...

[ "i386" ]

i3864

ix86_bnd_prefixed_insn_p

i386

CPU

GCC

35,301

43

1

[]

[ "<s>", "void", "mips_expand_conditional_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "cond", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "XEXP", "(", "operands", "[", "1", "]", ...

[ "Perform", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ".", "Move", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "if", "the", "condition", "holds", ",", "otherwise", "move", "OPERANDS", "[", "3", "]", "into", "OPERANDS", "[",...

[ "mips", "1", "1", "0", "1", "1", "2", "2", "3", "0", "2", "3", "0", "2", "2", "0", "2", "3", "0", "3", "0", "0", "2", "3" ]

mips

mips_expand_conditional_move

mips

CPU

GCC

35,302

329

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "PowerPC", "MVT::i32" ]

PPCISelLowering10

getShiftAmountTy

PowerPC

CPU

LLVM

35,303

15

1

[]

[ "<s>", "bool", "hasVectorBlend", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "has", "a", "vector", "blend", "instruction", "." ]

[ "X86" ]

X86ISelLowering

hasVectorBlend

X86

CPU

LLVM

35,304

11

1

[]

[ "<s>", "static", "rtx", "find_next_cycle_insn", "(", "rtx", "insn", ",", "int", "clock", ")", "{", "rtx", "t", "=", "insn", ";", "if", "(", "GET_MODE", "(", "t", ")", "==", "TImode", ")", "t", "=", "next_real_insn", "(", "t", ")", ";", "while", "("...

[ "Scan", "forwards", "from", "INSN", "until", "we", "find", "the", "next", "insn", "that", "has", "mode", "TImode", "(", "indicating", "it", "starts", "a", "new", "cycle", ")", ",", "and", "occurs", "in", "cycle", "CLOCK", ".", "Return", "it", "if", "we...

[ "c6x" ]

c6x2

find_next_cycle_insn

c6x

VLIW

GCC

35,305

68

1

[]

[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", "ARMII::StMiscFrm", "ARMII::LdStMulFrm", "ARMII::MulFrm", "ARMII::ExtFrm", ...

ARMCodeEmitter1

emitInstruction

ARM

CPU

LLVM

35,306

311

1

[]

[ "<s>", "static", "int", "mips_issue_rate", "(", "void", ")", "{", "switch", "(", "mips_tune", ")", "{", "case", "PROCESSOR_74KC", ":", "case", "PROCESSOR_74KF2_1", ":", "case", "PROCESSOR_74KF1_1", ":", "case", "PROCESSOR_74KF3_2", ":", "case", "PROCESSOR_R10000",...

[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "mips", "4", "2", "3", "4", "4", "3", "1" ]

mips

mips_issue_rate

mips

CPU

GCC

35,307

118

1

[]

[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::A2_tfrrcr", "Hexagon::A2_tfrcrr", "Hexagon::M0", "Hexagon::C6", "Hexagon::M1", "Hexagon::C7" ]

HexagonMCCodeEmitter1

getMachineOpValue

Hexagon

DSP

LLVM

35,308

154

1

[]

[ "<s>", "rtx", "sh_find_equiv_gbr_addr", "(", "rtx_insn", "*", "insn", ",", "rtx", "mem", ")", "{", "if", "(", "!", "MEM_P", "(", "mem", ")", "||", "gbr_address_mem", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ")", ")", "return", "NULL_RTX", ";", "...

[ "Given", "an", "insn", "and", "a", "memory", "operand", ",", "try", "to", "find", "an", "equivalent", "GBR", "based", "memory", "address", "and", "return", "the", "corresponding", "new", "memory", "address", ".", "Return", "NULL_RTX", "if", "not", "found", ...

[ "sh", "0", "0" ]

sh4

sh_find_equiv_gbr_addr

sh

CPU

GCC

35,309

189

1

[]

[ "<s>", "bool", "HexagonOptimizeSZextends", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "unsigned", "Idx", "=", "0", ";", "for", "(", "auto", "&", "Arg", ":", "F", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon", "0", "1", "16", "0", "0", "1", "16" ]

HexagonOptimizeSZextends1

runOnFunction

Hexagon

DSP

LLVM

35,310

479

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXAsmPrinter14

PrintAsmMemoryOperand

NVPTX

GPU

LLVM

35,311

59

1

[]

[ "<s>", "const", "char", "*", "R600ClauseMergePass", "::", "getPassName", "(", ")", "const", "{", "return", "\"R600 Merge Clause Markers Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "R600", "\"R600 Merge Clause Markers Pass\"" ]

R600ClauseMergePass15

getPassName

AMDGPU

GPU

LLVM

35,312

14

1

[]

[ "<s>", "const", "MCPhysReg", "*", "WebAssemblyRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "WebAssembly", "WebAssembly", "0" ]

WebAssemblyRegisterInfo (2)

getCalleeSavedRegs

WebAssembly

Virtual ISA

LLVM

35,313

28

1

[]

[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...

[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]

[ "rs6000", "128", "128" ]

rs6000

rs6000_data_alignment

rs6000

CPU

GCC

35,314

84

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine17

AArch64TargetMachine

AArch64

CPU

LLVM

35,315

102

1

[]

[ "<s>", "rtx", "ix86_build_signbit_mask", "(", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "machine_mode", "vec_mode", ",", "imode", ";", "wide_int", "w", ";", "rtx", "mask", ",", "v", ";", "switch", "(", "mode", ")", "{"...

[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the"...

[ "i386", "1" ]

i3861

ix86_build_signbit_mask

i386

CPU

GCC

35,316

205

1

[]

[ "<s>", "static", "rtx", "mips_unspec_call", "(", "rtx", "reg", ",", "rtx", "symbol", ")", "{", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "3", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";...

[ "Return", "the", "RHS", "of", "a", "load_call", "<", "mode", ">", "insn", "." ]

[ "mips", "3" ]

mips

mips_unspec_call

mips

CPU

GCC

35,317

43

1

[]

[ "<s>", "static", "reg_class_t", "loongarch_spill_class", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "NO_REGS", ";", "}", "</s>" ]

[ "Implement", "TARGET_SPILL_CLASS", "." ]

[ "loongarch" ]

loongarch

loongarch_spill_class

loongarch

CPU

GCC

35,318

17

1

[]

[ "<s>", "bool", "sh_split_movrt_negc_to_movt_xor", "(", "rtx_insn", "*", "curr_insn", ",", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "false", ";", "set_of_reg", "t_before_negc", "=", "sh_find_set_of_reg...

[ "Given", "the", "current", "insn", ",", "which", "is", "assumed", "to", "be", "a", "movrt_negc", "insn", ",", "try", "to", "figure", "out", "whether", "it", "should", "be", "converted", "into", "a", "movt-xor", "sequence", "in", "the", "movrt_negc", "split...

[ "sh", "0" ]

sh5

sh_split_movrt_negc_to_movt_xor

sh

CPU

GCC

35,319

193

1

[]

[ "<s>", "static", "void", "vector_init_bshuffle", "(", "rtx", "target", ",", "rtx", "elt", ",", "machine_mode", "mode", ",", "machine_mode", "inner_mode", ")", "{", "rtx", "t1", ",", "final_insn", ",", "sel", ";", "int", "bmask", ";", "t1", "=", "gen_reg_rt...

[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "by", "means", "of", "VIS2", "BSHUFFLE", "insn", ".", "MODE", "and", "INNER_MODE", "are", "the", "modes", "describing", "TARG...

[ "sparc", "0x45674567", "0x67676767", "0x77777777" ]

sparc6

vector_init_bshuffle

sparc

CPU

GCC

35,320

164

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "||", "MI", "->", "isMetaInstruction", "(", ")", "||", "M...

[ "Process", "beginning", "of", "an", "instruction", "." ]

[ "BPF", "0", "0", "0", "BPF::LD_imm64", "1", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPF::JAL", "0", "0" ]

BTFDebug1

beginInstruction

BPF

Virtual ISA

LLVM

35,321

383

1

[]

[ "<s>", "bool", "shouldBuildLookupTablesForConstant", "(", "Constant", "*", "C", ")", "const", "{", "if", "(", "ST", "->", "isROPI", "(", ")", "||", "ST", "->", "isRWPI", "(", ")", ")", "return", "!", "C", "->", "needsRelocation", "(", ")", ";", "return...

[ "Return", "true", "if", "switches", "should", "be", "turned", "into", "lookup", "tables", "containing", "this", "constant", "value", "for", "the", "target", "." ]

[ "ARM" ]

ARMTargetTransformInfo1

shouldBuildLookupTablesForConstant

ARM

CPU

LLVM

35,322

35

1

[]

[ "<s>", "TargetPassConfig", "*", "TLCS900TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TLCS900PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "TLCS900", "TLCS900", "TLCS900" ]

TLCS900TargetMachine

createPassConfig

TLCS900

MPU

LLVM

35,323

21

1

[]

[ "<s>", "bool", "TLCS900FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "TLCS900", "TLCS900", "TLCS900", "TLCS900", "2", "0", "1", "TLCS900::PUSH16r" ]

TLCS900FrameLowering

spillCalleeSavedRegisters

TLCS900

MPU

LLVM

35,324

188

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering (2)2

shouldExpandAtomicStoreInIR

AArch64

CPU

LLVM

35,325

45

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MOSTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MOS", "MOS", "1", "0", "MVT::i16", "0U", "MOS::Imag16RegClass", "0U", "MOS::Imag8RegClass", "0U", "MOS::GPRRegClass", "MOS::A", "MOS::GPRRegClass", "MOS::X", "MOS::GPRRegClass", "MOS::Y", "MOS::GPRRegClass", "0U", "MOS::XYRegClass", "\"{cc}\"", "MOS::P", "MOS::PcRegClass" ...

MOSISelLowering

getRegForInlineAsmConstraint

MOS

MPU

LLVM

35,326

209

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "const", "Type", "*", "Ty", ")", "const", "{", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "("...

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "PowerPC", "PPC", "PPC", "4", "4" ]

PPCISelLowering107

getByValTypeAlignment

PowerPC

CPU

LLVM

35,327

42

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"XNCMISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", "("...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "XNCM", "\"XNCMISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

XNCMISelDAGToDAG

dump

XNCM

CPU

LLVM

35,328

173

1

[]

[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Parti...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AMDGPU", "AMDGPU", "300", "AMDGPU", "800" ]

AMDGPUTargetTransformInfo18

getUnrollingPreferences

AMDGPU

GPU

LLVM

35,329

149

1

[]

[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...

[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s3905

s390_expand_atomic

s390

MPU

GCC

35,330

457

1

[]

[ "<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetByValArgRegs", "(", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsN32", "(", ")", "||", "IsN64", "(...

[ "The", "registers", "to", "use", "for", "byval", "arguments", "." ]

[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]

MipsABIInfo15

GetByValArgRegs

Mips

CPU

LLVM

35,331

46

1

[]

[ "<s>", "uint32_t", "getArrayIndexTypeId", "(", ")", "{", "assert", "(", "ArrayIndexTypeId", ")", ";", "return", "ArrayIndexTypeId", ";", "}", "</s>" ]

[ "Get", "the", "special", "array", "index", "type", "id", "." ]

[ "BPF" ]

BTFDebug

getArrayIndexTypeId

BPF

Virtual ISA

LLVM

35,332

14

1

[]

[ "<s>", "PreservedAnalyses", "BPFIRPeepholePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "return", "BPFIRPeepholeImpl", "(", "F", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses"...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "BPF", "BPF", "BPF" ]

BPFIRPeephole

run

BPF

Virtual ISA

LLVM

35,333

33

1

[]

[ "<s>", "bool", "GenericToNVVM", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "for", "(", "GlobalVariable", "&", "GV", ":", "llvm", "::", "make_early_inc_range", "(", "M", ".", "globals", "(", ")", ")", ")", "{", "if", "(", "GV", ".", "getT...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "NVPTX", "\"llvm.\"", "\"\"", "0", "\"Expected it to be empty by now\"" ]

NVPTXGenericToNVVM15

runOnModule

NVPTX

GPU

LLVM

35,334

479

1

[]

[ "<s>", "static", "rtx", "tilepro_got_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "got_rtx", ";", "}", "</s>" ]

[ "Return", "the", "register", "storing", "the", "value", "of", "the", "global", "offset", "table", "." ]

[ "tilepro" ]

tilepro

tilepro_got_rtx

tilepro

VLIW

GCC

35,335

15

1

[]

[ "<s>", "BT", "::", "RegisterCell", "BT", "::", "get", "(", "RegisterRef", "RR", ")", "const", "{", "return", "ME", ".", "getCell", "(", "RR", ",", "Map", ")", ";", "}", "</s>" ]

[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]

[ "Hexagon" ]

BitTracker

get

Hexagon

DSP

LLVM

35,336

23

1

[]

[ "<s>", "void", "emitFunctionEntryLabel", "(", ")", "override", "{", "}", "</s>" ]

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "SPIRV" ]

SPIRVAsmPrinter

emitFunctionEntryLabel

SPIRV

Virtual ISA

LLVM

35,337

7

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::BuildPairF64", "Mips::ExtractElementF64", "Mips::MIPSeh_return32", "Mips::MIPSeh_return64" ]

MipsSEInstrInfo1

expandPostRAPseudo

Mips

CPU

LLVM

35,338

118

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "return", "DAG", ";", "}", "</s>" ]

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "ARM" ]

ARMTargetMachine14

createPostMachineScheduler

ARM

CPU

LLVM

35,339

24

1

[]

[ "<s>", "PredicateOp", "getPredicate", "(", ")", "const", "{", "assert", "(", "isPredicate", "(", ")", ")", ";", "return", "Pred", ";", "}", "</s>" ]

[ "Returns", "the", "comparison", "predicate", "underlying", "the", "intrinsic", "." ]

[ "TPC" ]

TPCAsmParser

getPredicate

TPC

Virtual ISA

LLVM

35,340

17

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering102

restoreCalleeSavedRegisters

X86

CPU

LLVM

35,341

338

1

[]

[ "<s>", "bool", "aarch_rev16_p", "(", "rtx", "x", ")", "{", "rtx", "left_sub_rtx", ",", "right_sub_rtx", ";", "bool", "is_rev", "=", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "IOR", ")", "return", "false", ";", "left_sub_rtx", "=", "XEXP...

[ "Recognise", "a", "sequence", "of", "bitwise", "operations", "corresponding", "to", "a", "rev16", "operation", ".", "These", "will", "be", "of", "the", "form", ":", "(", "(", "x", ">", ">", "8", ")", "&", "0x00ff00ff", ")", "|", "(", "(", "x", "<", ...

[ "arm", "0", "1" ]

aarch-common

aarch_rev16_p

arm

CPU

GCC

35,342

84

1

[]

[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "unsigned", "Result", "=", "BaseT", "::", "getNumberOfRegisters", "(", "Vector", ")", ";", "if", "(", "Vector", ")", "Result", "=", "std", "::", "max", "(...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "WebAssembly", "WebAssembly", "16u" ]

WebAssemblyTargetTransformInfo (2)

getNumberOfRegisters

WebAssembly

Virtual ISA

LLVM

35,343

38

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createRISCVRedundantCopyEliminationPass", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine1

addPostRegAlloc

RISCV

CPU

LLVM

35,344

29

1

[]

[ "<s>", "bool", "isRegister", "(", ")", "const", "{", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Register", ";", "}", "</s>" ]

[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]

[ "Patmos" ]

RAInfo1

isRegister

Patmos

VLIW

LLVM

35,345

16

1

[]

[ "<s>", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "BitVector", "(", ")", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "\"Unimplemented\"" ]

AMDGPURegisterInfo (2)

getReservedRegs

AMDGPU

GPU

LLVM

35,346

23

1

[]

[ "<s>", "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "("...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_loop", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_e...

SIAnnotateControlFlow51

initialize

AMDGPU

GPU

LLVM

35,347

209

1

[]

[ "<s>", "static", "rtx", "aarch64_expand_builtin_data_intrinsic", "(", "unsigned", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "expand_operand", "ops", "[", "2", "]", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", ...

[ "Function", "to", "expand", "an", "expression", "EXP", "which", "calls", "one", "of", "the", "ACLE", "Data", "Intrinsic", "builtins", "FCODE", "with", "the", "result", "going", "to", "TARGET", "." ]

[ "aarch64", "2", "0", "1", "0", "2", "0" ]

aarch64-builtins1

aarch64_expand_builtin_data_intrinsic

aarch64

CPU

GCC

35,348

136

1

[]

[ "<s>", "const", "char", "*", "tilepro_output_cbranch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "bool", "reversed", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "const", "char", ...

[ "Output", "assembly", "code", "for", "a", "conditional", "branch", "instruction", "." ]

[ "tilepro", "1", "\"bnz\"", "\"bz\"", "\"bz\"", "\"bnz\"", "\"bgez\"", "\"blz\"", "\"bgz\"", "\"blez\"", "\"blez\"", "\"bgz\"", "\"blz\"", "\"bgez\"", "2" ]

tilepro

tilepro_output_cbranch

tilepro

VLIW

GCC

35,349

157

1

[]

[ "<s>", "unsigned", "int", "rs6000_data_alignment", "(", "tree", "type", ",", "unsigned", "int", "align", ",", "enum", "data_align", "how", ")", "{", "if", "(", "how", "!=", "align_opt", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TY...

[ "Return", "alignment", "of", "TYPE", ".", "Existing", "alignment", "is", "ALIGN", ".", "HOW", "selects", "whether", "the", "alignment", "is", "abi", "mandated", ",", "optional", ",", "or", "both", "abi", "and", "optional", "alignment", "." ]

[ "rs6000", "64", "64", "128", "128", "64", "64" ]

rs60004

rs6000_data_alignment

rs6000

CPU

GCC

35,350

158

1

[]

[ "<s>", "tree", "aarch64_general_builtin_decl", "(", "unsigned", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "aarch64_builtin_decls", "[", "code", "]", ";", "}", "</s>" ]

[ "Implement", "TARGET_BUILTIN_DECL", "for", "the", "AARCH64_BUILTIN_GENERAL", "group", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_general_builtin_decl

aarch64

CPU

GCC

35,351

25

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "FixedVec...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "RISCV", "RISCV", "2", "1" ]

RISCVTargetTransformInfo10

getMinMaxReductionCost

RISCV

CPU

LLVM

35,352

154

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", ...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)

getJumpTableEncoding

X86

CPU

LLVM

35,353

41

1

[]

[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")"...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

[ "AArch64", "4", "0", "4", "8", "4" ]

AArch64ELFStreamer27

emitInst

AArch64

CPU

LLVM

35,354

60

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", "...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetTransformInfo1

getPeelingPreferences

SystemZ

CPU

LLVM

35,355

32

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressEVXRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "...

[ "SelectAddressEVXRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]

[ "PowerPC", "PPC", "MVT::f64", "0", "1" ]

PPCISelLowering100

SelectAddressEVXRegReg

PowerPC

CPU

LLVM

35,356

108

1

[]

[ "<s>", "uint64_t", "R600MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixup", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "R600", "0", "0" ]

R600MCCodeEmitter20

getMachineOpValue

R600

GPU

LLVM

35,357

114

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineTraceMetrics", ">", "(", ")", ";", "AU", ".", "addPreserved", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64StorePairSuppress

getAnalysisUsage

AArch64

CPU

LLVM

35,358

43

1

[]

[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "Subtarget", "=", "&", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">",...

[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]

[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips" ]

MipsTargetMachine (2)1

resetSubtarget

Mips

CPU

LLVM

35,359

32

1

[]

[ "<s>", "static", "rtx_insn", "*", "avr_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", ...

[ "Prepend", "to", "CLOBBERS", "hard", "registers", "that", "are", "automatically", "clobbered", "for", "an", "asm", ".", "We", "do", "this", "for", "CC_REGNUM", "to", "maintain", "source", "compatibility", "with", "the", "original", "cc0-based", "compiler", "." ]

[ "avr" ]

avr

avr_md_asm_adjust

avr

MPU

GCC

35,360

63

1

[]

[ "<s>", "inline", "machine_mode", "function_checker", "::", "arg_mode", "(", "unsigned", "int", "argno", ")", "const", "{", "return", "TYPE_MODE", "(", "TREE_TYPE", "(", "m_args", "[", "argno", "]", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "machine_mode", "of", "the", "corresponding", "arg", "type", "." ]

[ "riscv" ]

riscv-vector-builtins

arg_mode

riscv

CPU

GCC

35,361

25

1

[]

[ "<s>", "static", "SDValue", "getTargetNode", "(", "ConstantPoolSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "{", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", "get...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "RISCV" ]

RISCVISelLowering11

getTargetNode

RISCV

CPU

LLVM

35,362

51

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", "(", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "SystemZ", "0" ]

SystemZAsmParser20

addExpr

SystemZ

CPU

LLVM

35,363

76

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "RISCVInstrInfo", "&", "TII", "=", "*"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::sp_64", "RISCV::sp" ]

RISCVFrameLowering (2)1

eliminateCallFramePseudoInstr

RISCV

CPU

LLVM

35,364

137

1

[]

[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF"...

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::X8", "RISCV::X2" ]

RISCVRegisterInfo

getFrameRegister

RISCV

CPU

LLVM

35,365

39

1

[]

[ "<s>", "void", "m32c_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "function", ",", "rtx", "chainval", ")", "{", "if", "(", "TARGET_A16", ")", "{", "emit_move_insn", "(", "A0", "(", "HImode", ",", "0", ")", ",", "GEN_INT", "(", "0xc475", "-", ...

[ "Implements", "INITIALIZE_TRAMPOLINE", "." ]

[ "m32c", "0", "0xc475", "0x10000", "2", "4", "0xfc", "0x100", "5", "7", "0x00", "0", "0xbc", "0x100", "1", "4", "0xcc", "0x100", "5" ]

m32c2

m32c_initialize_trampoline

m32c

MPU

GCC

35,366

154

1

[]

[ "<s>", "bool", "MBlazePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMBlazeISelDag", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine

addInstSelector

MBlaze

MPU

LLVM

35,367

21

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]

Thumb1FrameLowering1

spillCalleeSavedRegisters

ARM

CPU

LLVM

35,368

224

1

[]

[ "<s>", "bool", "arc_legitimate_pc_offset_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "addr", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "addr", ...

[ "Return", "true", "if", "ADDR", "is", "an", "address", "that", "needs", "to", "be", "expressed", "as", "an", "explicit", "sum", "of", "pcl", "+", "offset", "." ]

[ "arc", "0", "1", "0", "0", "1", "1", "0", "0" ]

arc4

arc_legitimate_pc_offset_p

arc

MPU

GCC

35,369

108

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "MatchRegisterName", "(", "RegName", ")", ";", "if", "(...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AArch64", "AArch64", "AArch64::X1", "AArch64::X28", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

AArch64ISelLowering104

getRegisterByName

AArch64

CPU

LLVM

35,370

103

1

[]

[ "<s>", "static", "bool", "arm_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "bool", "result", ";", "...

[ "RTX", "costs", "when", "optimizing", "for", "size", "." ]

[ "arm", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]

arm

arm_rtx_costs

arm

CPU

GCC

35,371

112

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ",", "next_param", ";", "*", "cum", "=", "zero...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "microblaze", "0", "0", "0", "1" ]

microblaze

init_cumulative_args

microblaze

MPU

GCC

35,372

79

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser

isImm

RISCV

CPU

LLVM

35,373

13

1

[]

[ "<s>", "virtual", "unsigned", "getISAEncoding", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "0", ";", "return", "Subtarget", "->", "isThumb", "(", ")", "?", "ARM", "::", "DW_ISA_ARM_thumb", ":", "ARM", "::...

[ "Get", "the", "value", "for", "DW_AT_APPLE_isa", ".", "Zero", "if", "no", "isa", "encoding", "specified", "." ]

[ "ARM", "0", "ARM::DW_ISA_ARM_thumb", "ARM::DW_ISA_ARM_arm" ]

ARMAsmPrinter13

getISAEncoding

ARM

CPU

LLVM

35,374

34

1

[]

[ "<s>", "static", "rtx", "rs6000_internal_arg_pointer", "(", "void", ")", "{", "if", "(", "flag_split_stack", "&&", "(", "lookup_attribute", "(", "\"no_split_stack\"", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", "==", "NULL", ")", ")", "{", "...

[ "Return", "the", "internal", "arg", "pointer", "used", "for", "function", "incoming", "arguments", ".", "When", "-fsplit-stack", ",", "the", "arg", "pointer", "is", "r12", "so", "we", "need", "to", "copy", "it", "to", "a", "pseudo", "in", "order", "for", ...

[ "rs6000", "\"no_split_stack\"", "1", "12" ]

rs60007

rs6000_internal_arg_pointer

rs6000

CPU

GCC

35,375

130

1

[]

[ "<s>", "bool", "SILowerControlFlow", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_ANDN2_B32_term", "AMDGPU::S_XOR_B32_term", "AMDGPU::S_OR_B32_term", "AMDGPU::S_OR_SAVEEXEC_B32", "AMDGPU::EXEC_LO", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGP...

SILowerControlFlow51

runOnMachineFunction

AMDGPU

GPU

LLVM

35,376

487

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be spilled\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]

SIInstrInfo69

storeRegToStackSlot

AMDGPU

GPU

LLVM

35,377

396

1

[]

[ "<s>", "bool", "M88kPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "M88k", "M88k" ]

M88kTargetMachine

addIRTranslator

M88k

MPU

LLVM

35,378

19

1

[]

[ "<s>", "static", "int", "s390_sched_score", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "int", "mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "int", "score", "=", "0", ";", "switch", "(", "s390_sched_state", ")", "{", "case", "0", ...

[ "Return", "the", "scheduling", "score", "for", "INSN", ".", "The", "higher", "the", "score", "the", "better", ".", "The", "score", "is", "calculated", "from", "the", "OOO", "scheduling", "attributes", "of", "INSN", "and", "the", "scheduling", "state", "s390_...

[ "s390", "0", "0", "0", "0", "5", "0", "10", "1", "0", "0", "0", "10", "0", "5", "2", "0", "0", "0", "10", "0", "10", "0", "0", "5", "0", "10", "0", "0", "5", "1", "0", "1", "1", "0", "10", "0", "10" ]

s3907

s390_sched_score

s390

MPU

GCC

35,379

400

1

[]

[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "const", "struct", "arm_fpu_desc", "*", "fpu_desc", "=", "&", "all_fpus", "[", "opts", "->", ...

[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]

[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"-g with -mno-apcs...

arm5

arm_option_check_internal

arm

CPU

GCC

35,380

220

1

[]

[ "<s>", "bool", "AGCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAGCISelDag", "(", "getAGCTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AGC", "AGC", "AGC", "AGC" ]

AGCTargetMachine

addInstSelector

AGC

MPU

LLVM

35,381

21

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getInsertSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPair", "&", "BaseReg", ",", "RegSubRegPairAndIdx", "&", "InsertedReg", ")", "const", "{", "assert", "(", "DefId...

[ "Target-dependent", "implementation", "of", "getInsertSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VSETLNi32", "ARM::MVE_VMOV_to_lane_32", "1", "2", "3", "ARM::ssub_0", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo110

getInsertSubregLikeInputs

ARM

CPU

LLVM

35,382

181

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Split basic blocks at barrier\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"Split basic blocks at barrier\"" ]

NVPTXSplitBBatBar

getPassName

NVPTX

GPU

LLVM

35,383

13

1

[]

[ "<s>", "static", "rtx", "rs6000_debug_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "ret", ";", "rtx_insn", "*", "insns", ";", "start_sequence", "(", ")", ";", "ret", "=", "rs6000_legitimize_address", ...

[ "Debug", "version", "of", "rs6000_legitimize_address", "." ]

[ "powerpcspe", "\"\\nrs6000_legitimize_address: mode %s, old code %s, \"", "\"new code %s, modified\\n\"", "\"Original address:\\n\"", "\"oldx:\\n\"", "\"New address:\\n\"", "\"Insns added:\\n\"", "20", "\"\\nrs6000_legitimize_address: mode %s, code %s, no change:\\n\"" ]

powerpcspe

rs6000_debug_legitimize_address

powerpcspe

CPU

GCC

35,384

180

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "AGC" ]

AGCTargetMachine

getObjFileLowering

AGC

MPU

LLVM

35,385

16

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeL...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]

AArch64ISelLowering2

BuildSDIVPow2

AArch64

CPU

LLVM

35,386

353

1

[]

[ "<s>", "static", "void", "mark_swaps_for_removal", "(", "swap_web_entry", "*", "insn_entry", ",", "unsigned", "int", "i", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_I...

[ "Mark", "the", "xxswapdi", "instructions", "associated", "with", "permuting", "loads", "and", "stores", "for", "removal", ".", "Note", "that", "we", "only", "flag", "them", "for", "deletion", "here", ",", "as", "there", "is", "a", "possibility", "of", "a", ...

[ "rs6000", "1", "1" ]

rs60004

mark_swaps_for_removal

rs6000

CPU

GCC

35,387

188

1

[]

[ "<s>", "void", "crx_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libfunc", "ATTRIBUTE_UNUSED", ")", "{", "tree", "param", ",", "next_param", ";", "cum", "->", "ints", "=", "0", ";", "for", "(", "param", "="...

[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "crx.h", "." ]

[ "crx", "0", "0", "0", "0", "1" ]

crx

crx_init_cumulative_args

crx

CPU

GCC

35,388

89

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveInterva...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC" ]

PPCTLSDynamicCall7

runOnMachineFunction

PowerPC

CPU

LLVM

35,389

67

1

[]

[ "<s>", "static", "int", "s390_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "2", ";", "}", "</s>" ]

[ "Implement", "TARGET_MEMORY_MOVE_COST", "." ]

[ "s390", "2" ]

s390

s390_memory_move_cost

s390

MPU

GCC

35,390

21

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter (2)

getBranchTargetOpValue

Mips

CPU

LLVM

35,391

120

1

[]

[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "i386", "\"inconsistent size of stack space\"", "\" allocated for arguments which are\"", "\" passed in registers\"", "3", "\"indirect_return\"", "\"indirect_return\"" ]

i3861

ix86_function_ok_for_sibcall

i386

CPU

GCC

35,392

427

1

[]

[ "<s>", "rtx", "rs6000_address_for_altivec", "(", "rtx", "x", ")", "{", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "if", "(", "!", "altivec_indexed_or_indirect_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ")", ")", "{", "rtx", "addr", "...

[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "in", "the", "form", "for", "altivec", "memory", "reference", "instructions", "(", "i.e", ".", "reg", "or", "reg+reg", "addressing", "with", "AND", "of", "-16", ")", ",", "convert", "to",...

[ "powerpcspe", "0", "16" ]

powerpcspe

rs6000_address_for_altivec

powerpcspe

CPU

GCC

35,393

109

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "emitExplicitComments", "(", ")", "{", "StringRef", "Comments", "=", "ExplicitCommentToEmit", ";", "if", "(", "!", "Comments", ".", "empty", "(", ")", ")", "OS", "<<", "Comments", ";", "ExplicitCommentToEmit", ".", "...

[ "Emit", "added", "explicit", "comments", "." ]

[ "F2003f", "F2003f" ]

F2003fMCAsmStreamer

emitExplicitComments

F2003f

CPU

LLVM

35,394

32

1

[]

[ "<s>", "void", "final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n! at %04x\\n\"", ...

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...

[ "sh", "\"\\n! at %04x\\n\"", "0", "0", "\"L\"", "0", "\"\\t.uses %LL%d\\n\"", "0" ]

sh4

final_prescan_insn

sh

CPU

GCC

35,395

177

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(...

[ "If", "SNaN", "is", "false", ",", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "AMDGPUISD::FMUL_LEGACY", "AMDGPUISD::CVT_PKRTZ_F16_F32", "0", "1", "1", "1", "AMDGPUISD::FMED3", "AMDGPUISD::FMIN3", "AMDGPUISD::FMAX3", "AMDGPUISD::FMAD_FTZ", "0", "1", "1", "1", "2", "1", "AMDGPUISD::C...

AMDGPUISelLowering (2)2

isKnownNeverNaNForTargetNode

AMDGPU

GPU

LLVM

35,396

478

1

[]

[ "<s>", "unsigned", "assignCustomValue", "(", "const", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", "VA", ".", "n...

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

[ "ARM", "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", ...

ARMCallLowering18

assignCustomValue

ARM

CPU

LLVM

35,397

249

1

[]

[ "<s>", "TargetPassConfig", "*", "mprocTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "mprocPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "mproc", "mproc", "mproc" ]

mprocTargetMachine

createPassConfig

mproc

Virtual ISA

LLVM

35,398

21

1

[]

[ "<s>", "bool", "TeakRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "Teak", "Teak" ]

TeakRegisterInfo

needsFrameBaseReg

Teak

DSP

LLVM

35,399

18

1

[]