docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", "}", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32", "\"fixup...	RISCVAsmBackend (2)	getFixupKindInfo	RISCV	CPU	LLVM	35,500	211	1	[]
[ "<s>", "void", "PTXMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "assert", "(", "getCurrentSection", "(", ")", "&&", "\"Cannot emit contents before setting section!\"", ")", ";", "if", "(", "Emitter", ")", "AddEncodingCommen...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PTX", "PTX", "\"Cannot emit contents before setting section!\"", "\"\\n \"", "\"\\n\"", "\"\"" ]	PTXMCAsmStreamer	EmitInstruction	PTX	GPU	LLVM	35,501	93	1	[]
[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]	X86InstructionSelector7	select	X86	CPU	LLVM	35,502	260	1	[]
[ "<s>", "static", "void", "mips_74k_agen_init", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "CALL_P", "(", "insn", ")", "\|\|", "JUMP_P", "(", "insn", ")", ")", "mips_last_74k_agen_insn", "=", "TYPE_UNKNOWN", ";", "else", "{", "enu...	[ "Initialize", "mips_last_74k_agen_insn", "from", "INSN", ".", "A", "null", "argument", "resets", "to", "TYPE_UNKNOWN", "state", "." ]	[ "mips" ]	mips	mips_74k_agen_init	mips	CPU	GCC	35,503	55	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "M88k" ]	M88kAsmParser	isToken	M88k	MPU	LLVM	35,504	13	1	[]
[ "<s>", "bool", "TVMRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TVM", "TVM", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "TVM", "TVM", "TVM", "TVM::isArgument", "1", "\"Arg VReg \"", "0", "\" -> TVMReg \"", "\"\\n\"", "TVM", "0", "0", "0", "\"VReg \"", "\" -> TVMReg \"", "\"\\n\"", "TVM", "TVM", "T...	TVMRegNumbering	runOnMachineFunction	TVM	Virtual ISA	LLVM	35,505	308	1	[]
[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::LDWSP", "\"XCoreISD::LDWSP\"", ...	XCoreISelLowering16	getTargetNodeName	XCore	MPU	LLVM	35,506	168	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Mips", "0", "0" ]	MipsAsmParser29	addExpr	Mips	CPU	LLVM	35,507	78	1	[]
[ "<s>", "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Xtensa", "Xtensa", "\"XtensaInstrInfo::analyzeBranch not yet implemented\"" ]	XtensaInstrInfo1	analyzeBranch	Xtensa	MPU	LLVM	35,508	45	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbab...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonVLIWPacketizer15	getAnalysisUsage	Hexagon	DSP	LLVM	35,509	68	1	[]
[ "<s>", "SDNode", "*", "LM32DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "assert", "(", "0", "&&", "\"getGlobalBaseReg() not supported.\"", ")", ";", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "LM32", "LM32", "0", "\"getGlobalBaseReg() not supported.\"" ]	LM32ISelDAGToDAG	getGlobalBaseReg	LM32	MPU	LLVM	35,510	46	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...	AlphaRegisterInfo4	emitEpilogue	Alpha	MPU	LLVM	35,511	335	1	[]
[ "<s>", "bool", "splitFramePushPop", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "useR7AsFramePointer", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", ...	[ "Returns", "true", "if", "the", "frame", "setup", "is", "split", "into", "two", "separate", "pushes", "(", "first", "r0-r7", ",", "lr", "then", "r8-r11", ")", ",", "principally", "so", "that", "the", "frame", "pointer", "is", "adjacent", "to", "lr", "." ...	[ "ARM" ]	ARMSubtarget (2)3	splitFramePushPop	ARM	CPU	LLVM	35,512	35	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ",", "CodeGenOpt", "::", "Level", "Opt...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"+crbits,\"", "\"+crbits\"" ]	PPCSubtarget21	PPCSubtarget	PowerPC	CPU	LLVM	35,513	102	1	[]
[ "<s>", "void", "TOYAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIns...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TOY", "TOY" ]	TOYAsmPrinter1	EmitInstruction	TOY	CPU	LLVM	35,514	32	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "createELFObjectTargetWriter", "(", ")", ",", "OS", ",", "true", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86" ]	X86AsmBackend32	createObjectWriter	X86	CPU	LLVM	35,515	23	1	[]
[ "<s>", "static", "reg_class_t", "pa_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "int", "regno", ";", "enum", "reg_class", "rclass", "=...	[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "or", "from", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "f...	[ "pa", "1", "0", "0", "1", "0", "0", "0" ]	pa4	pa_secondary_reload	pa	CPU	GCC	35,516	446	1	[]
[ "<s>", "static", "rtx", "frv_emit_comparison", "(", "enum", "rtx_code", "test", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "cc_mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "CC_FPmode", "&&", "GET_CO...	[ "Emit", "the", "appropriate", "code", "to", "do", "a", "comparison", ",", "returning", "the", "register", "the", "comparison", "was", "done", "it", "." ]	[ "frv" ]	frv3	frv_emit_comparison	frv	VLIW	GCC	35,517	111	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering62	isLegalAddressingMode	XCore	MPU	LLVM	35,518	217	1	[]
[ "<s>", "static", "bool", "aarch64_if_then_else_costs", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "rtx", "inner", ";", "rtx", "comparator", ";", "enum", "rtx_code", "cmpcode", ";", ...	[ "Calculate", "the", "cost", "of", "calculating", "(", "if_then_else", "(", "OP0", ")", "(", "OP1", ")", "(", "OP2", ")", ")", ",", "storing", "it", "in", "*", "COST", ".", "Result", "is", "true", "if", "the", "total", "cost", "of", "the", "operation"...	[ "aarch64", "0", "1", "0", "0", "0", "2", "2", "1", "1", "0", "1", "0", "0", "0", "1", "2" ]	aarch64	aarch64_if_then_else_costs	aarch64	CPU	GCC	35,519	488	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"", "\".arch_extension\"" ]	AArch64AsmParser107	ParseDirective	AArch64	CPU	LLVM	35,520	201	1	[]
[ "<s>", "bool", "nios2_fpu_insn_enabled", "(", "enum", "n2fpu_code", "code", ")", "{", "return", "N2FPU_ENABLED_P", "(", "code", ")", ";", "}", "</s>" ]	[ "Export", "the", "FPU", "insn", "enabled", "predicate", "to", "nios2.md", "." ]	[ "nios2" ]	nios2	nios2_fpu_insn_enabled	nios2	MPU	GCC	35,521	15	1	[]
[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]	[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]	[ "PTX" ]	PTXTargetMachine3	getFrameInfo	PTX	GPU	LLVM	35,522	14	1	[]
[ "<s>", "void", "Stack", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ";", "dbgs", "(", ")", ".", "flush", "(", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "TVM", "\"\\n\"" ]	TVMStack	dump	TVM	Virtual ISA	LLVM	35,523	30	1	[]
[ "<s>", "static", "void", "visium_save_regs", "(", "int", "alloc", ",", "int", "offset", ",", "int", "low_regno", ",", "int", "high_regno", ")", "{", "const", "int", "volatile_p", "=", "current_frame_info", ".", "interrupt", ";", "int", "regno", ";", "emit_fr...	[ "Allocate", "ALLOC", "bytes", "on", "the", "stack", "and", "save", "the", "registers", "LOW_REGNO", "to", "HIGH_REGNO", "at", "OFFSET", "from", "the", "stack", "pointer", "." ]	[ "visium", "1" ]	visium2	visium_save_regs	visium	Virtual ISA	GCC	35,524	446	1	[]
[ "<s>", "int", "frame_pointer_required_p", "(", "void", ")", "{", "return", "(", "current_function_calls_alloca", "\|\|", "current_function_args_info", ".", "nregs", "==", "0", "\|\|", "get_frame_size", "(", ")", ">", "0", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "frame", "pointer", "for", "current", "function", "required", "." ]	[ "avr", "0", "0" ]	avr3	frame_pointer_required_p	avr	MPU	GCC	35,525	24	1	[]
[ "<s>", "static", "void", "aarch64_restore_callee_saves", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ",", "rtx", "*", "cfi_ops", ")", "{", "rtx", "base_rtx", "=", ...	[ "Emit", "code", "to", "restore", "the", "callee", "registers", "of", "mode", "MODE", "from", "register", "number", "START", "up", "to", "and", "including", "LIMIT", ".", "Restore", "from", "the", "stack", "offset", "START_OFFSET", ",", "skipping", "any", "wr...	[ "aarch64", "1", "1" ]	aarch644	aarch64_restore_callee_saves	aarch64	CPU	GCC	35,526	327	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]	AMDGPUTargetMachine101	addPostRegAlloc	R600	GPU	LLVM	35,527	52	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]	AArch64ISelLowering1	ReplaceNodeResults	AArch64	CPU	LLVM	35,528	84	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i32", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]	[ "X86", "X86", "MVT::i32", "MVT::i16" ]	X86ISelLowering (2)	isNarrowingProfitable	X86	CPU	LLVM	35,529	30	1	[]
[ "<s>", "void", "rs6000_cost_data", "::", "adjust_vect_cost_per_loop", "(", "loop_vec_info", "loop_vinfo", ")", "{", "if", "(", "LOOP_VINFO_FULLY_WITH_LENGTH_P", "(", "loop_vinfo", ")", ")", "{", "rgroup_controls", "*", "rgc", ";", "unsigned", "int", "num_vectors_m1", ...	[ "For", "some", "target", "specific", "vectorization", "cost", "which", "ca", "n't", "be", "handled", "per", "stmt", ",", "we", "check", "the", "requisite", "conditions", "and", "adjust", "the", "vectorization", "cost", "accordingly", "if", "satisfied", ".", "O...	[ "rs6000", "0", "1", "0" ]	rs6000	adjust_vect_cost_per_loop	rs6000	CPU	GCC	35,530	73	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Register Numbering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Register Numbering\"" ]	WebAssemblyRegNumbering11	getPassName	WebAssembly	Virtual ISA	LLVM	35,531	11	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "SI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "X86", "X86" ]	X86ISelLowering188	shouldExpandAtomicLoadInIR	X86	CPU	LLVM	35,532	15	1	[]
[ "<s>", "static", "bool", "i386_pe_dllimport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute...	[ "Return", "non-zero", "if", "DECL", "is", "a", "dllimport", "'d", "object", "." ]	[ "i386", "\"dllimport\"", "\"dllimport\"" ]	winnt3	i386_pe_dllimport_p	i386	CPU	GCC	35,533	72	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_in...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]	SIISelLowering114	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	35,534	130	1	[]
[ "<s>", "static", "bool", "ix86_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "i", ";", "gcc_assert", "(", "INSN_CODE", "(", "insn", ")", ">=", "0", ")", ";", "extract_insn", "(", "insn", ")", ";", "preprocess_constraints", "(", ...	[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]	[ "i386", "0", "0", "0", "0", "0", "1" ]	i386	ix86_legitimate_combined_insn	i386	CPU	GCC	35,535	322	1	[]
[ "<s>", "bool", "XCoreInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterI...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::PROLOG_LABEL" ]	XCoreInstrInfo11	spillCalleeSavedRegisters	XCore	MPU	LLVM	35,536	248	1	[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]	XCoreAsmPrinter (2)	EmitInstruction	XCore	MPU	LLVM	35,537	219	1	[]
[ "<s>", "void", "SITargetLowering", "::", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "const", "{", "const", "unsigned", ...	[ "Allocate", "implicit", "function", "VGPR", "arguments", "at", "the", "end", "of", "allocated", "user", "arguments", "." ]	[ "AMDGPU", "SI", "SI", "SI", "0x3ff", "10", "20" ]	SIISelLowering10	allocateSpecialInputVGPRs	AMDGPU	GPU	LLVM	35,538	114	1	[]
[ "<s>", "static", "unsigned", "int", "sh_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "XD_REGISTER_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "2", "*", ...	[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "On", "the", "SH", "all", "but", "the", "XD", "regs", "are", "UNITS_PER_WORD", "bits", "wide", "." ]	[ "sh", "2" ]	sh	sh_hard_regno_nregs	sh	CPU	GCC	35,539	45	1	[]
[ "<s>", "static", "rtx", "m32r_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "0", ...	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]	[ "m32r", "0" ]	m32r	m32r_function_value	m32r	MPU	GCC	35,540	28	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1FrameLowering38	restoreCalleeSavedRegisters	ARM	CPU	LLVM	35,541	256	1	[]
[ "<s>", "static", "bool", "ix86_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SSE", "&&", "VALID_SSE_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SSE2", "&&", "VALID_SSE2_REG_MODE", "(",...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "i386" ]	i3863	ix86_vector_mode_supported_p	i386	CPU	GCC	35,542	61	1	[]
[ "<s>", "MachineRegisterInfo", "&", "getRegInfo", "(", "Block", "&", "MBB", ")", "{", "return", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]	[ "AVR" ]	AVRExpandPseudoInsts (2)	getRegInfo	AVR	MPU	LLVM	35,543	21	1	[]
[ "<s>", "void", "PIC16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::restore_fsr0", "PIC16::restore_fsr1", "3", "1", "\"Can't load this register from stack slot\"" ]	PIC16InstrInfo	loadRegFromStackSlot	PIC16	MPU	LLVM	35,544	227	1	[]
[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCCodeEmitter (2)	getMachineOpValue	Hexagon	DSP	LLVM	35,545	102	1	[]
[ "<s>", "bool", "expand_a_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "h8sx_classify_shift", "(", "mode", ",", "code", ",", "operands", "[", "2", "]", ")", ")", "{", "c...	[ "Called", "from", "the", ".md", "file", "to", "emit", "code", "to", "do", "shifts", ".", "Returns", "a", "boolean", "indicating", "success", "(", "currently", "this", "is", "always", "TRUE", ")", "." ]	[ "h8300", "2", "1", "1", "0", "1", "2", "2", "2", "0", "1", "2", "2", "0", "0", "2" ]	h8300	expand_a_shift	h8300	MPU	GCC	35,546	215	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getInstrI...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "2" ]	PPCInstrInfo1	runOnMachineFunction	PowerPC	CPU	LLVM	35,547	99	1	[]
[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SystemZAddressingMode", "::", "AddrForm", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "SystemZ", "SystemZ", "SystemZAddressingMode::AddrForm", "SystemZAddressingMode::DispRange", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only", "SystemZAddressingMode::FormBDXNormal", "SystemZAddressingMode::Disp12Only", "SystemZAddressing...	SystemZISelDAGToDAG28	SelectInlineAsmMemoryOperand	SystemZ	CPU	LLVM	35,548	353	1	[]
[ "<s>", "rtx", "tilegx_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "TILEGX_LINK_REGNUM", ")", ";"...	[ "Return", "an", "RTX", "indicating", "where", "the", "return", "address", "to", "the", "calling", "function", "can", "be", "found", "." ]	[ "tilegx", "0" ]	tilegx	tilegx_return_addr	tilegx	VLIW	GCC	35,549	29	1	[]
[ "<s>", "static", "inline", "bool", "offset_6bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "6-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "32", "31" ]	aarch641	offset_6bit_signed_scaled_p	aarch64	CPU	GCC	35,550	42	1	[]
[ "<s>", "static", "const", "char", "*", "output_inline_const", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "HOST_WIDE_INT", "x", "=", "0", ",", "y", "=", "0", ";", "int", "trick_no", ";", "rtx", "out_operands", "[", "3", "]"...	[ "Output", "an", "inline", "constant", "." ]	[ "mcore", "0", "0", "3", "256", "256", "1", "0", "1", "0", "0", "1", "2", "2", "\"%R0\"", "\"%0\"", "0", "127", "\"movi\\t%s,%%1\"", "\"bgeni\\t%s,%%P1\"", "\"bmaski\\t%s,%%N1\"", "\"BADMOVI-inline_const %s, %%1\"", "1", "2", "\"%s\\n\\tnot\\t%s\\t// %ld 0x%lx\"", "3...	mcore	output_inline_const	mcore	MPU	GCC	35,551	456	1	[]
[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "64", ";", "}", "</s>" ]	[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]	[ "ARM", "64" ]	ARMSubtarget (2)	getMaxInlineSizeThreshold	ARM	CPU	LLVM	35,552	10	1	[]
[ "<s>", "bool", "PatmosPMLProfileImport", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PMLMachineFunctionImport", "&", "PI", "=", "getAnalysis", "<", "PMLMachineFunctionImport", ">", "(", ")", ";", "if", "(", "!", "PI", ".", "isAvai...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "1.0", "10000.0", "0" ]	PatmosPMLProfileImport	runOnMachineFunction	Patmos	VLIW	LLVM	35,553	245	1	[]
[ "<s>", "static", "bool", "mips_lx_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "\|\|", "!", "REG_P", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "\|\|", "!", "REG_P", "(...	[ "Return", "true", "if", "ADDR", "matches", "the", "pattern", "for", "the", "L", "{", "B", ",", "H", ",", "W", ",", "D", "}", "{", ",", "U", "}", "X", "load", "indexed", "address", "instruction", ".", "Note", "that", "such", "addresses", "are", "not...	[ "mips", "0", "1" ]	mips4	mips_lx_address_p	mips	CPU	GCC	35,554	93	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "KindReg", "&&", "\"Not a register\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "RISCV", "\"Not a register\"" ]	RISCVAsmParser (2)1	getReg	RISCV	CPU	LLVM	35,555	22	1	[]
[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "\"%s\\n\"", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "switch_to_section", "(", "data_...	[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]	[ "sh", "\"%s\\n\"", "\"\\t.little\\n\"", "\"\\t.mode\\tSHcompact\\n\"", "\"\\t.mode\\tSHmedia\\n\\t.abi\\t%i\\n\"", "64", "32" ]	sh4	sh_file_start	sh	CPU	GCC	35,556	78	1	[]
[ "<s>", "static", "void", "output_indirect_thunk", "(", "enum", "indirect_thunk_prefix", "need_prefix", ",", "unsigned", "int", "regno", ")", "{", "char", "indirectlabel1", "[", "32", "]", ";", "char", "indirectlabel2", "[", "32", "]", ";", "ASM_GENERATE_INTERNAL_L...	[ "Output", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "-1", ",", "the", "function", "address", "is", "in", "REGNO", "...	[ "i386", "32", "32", "\"\\tbnd call\\t\"", "\"\\tcall\\t\"", "\"\\tpause\\n\\tlfence\\n\"", "\"\\tjmp\\t\"", "2", "0", "1", "\"mov\\t{%1, %0\|%0, %1}\"", "2", "0", "1", "\"lea\\t{%E1, %0\|%0, %E1}\"", "\"\\tbnd ret\\n\"", "\"\\tret\\n\"" ]	i3867	output_indirect_thunk	i386	CPU	GCC	35,557	226	1	[]
[ "<s>", "static", "type_suffix_index", "parse_element_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "", "&", "format", ")", "{", "int", "ch", "=", "", "format", "++", ";", "if", "(", "ch", "==", "'f'", "\|\|", "ch", "=="...	[ "Parse", "and", "move", "past", "an", "element", "type", "in", "FORMAT", "and", "return", "it", "as", "a", "type", "suffix", ".", "The", "format", "is", ":", "[", "01", "]", "-", "the", "element", "type", "in", "type", "suffix", "0", "or", "1", "of...	[ "aarch64", "10", "0", "1", "64", "4", "2" ]	aarch64-sve-builtins-shapes	parse_element_type	aarch64	CPU	GCC	35,558	280	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "I...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo44	getArithmeticReductionCost	AMDGPU	GPU	LLVM	35,559	88	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine2	XCoreTargetMachine	XCore	MPU	LLVM	35,560	66	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine40	addIRTranslator	PowerPC	CPU	LLVM	35,561	19	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "AsmVar...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]	X86AsmPrinter	PrintAsmMemoryOperand	X86	CPU	LLVM	35,562	157	1	[]
[ "<s>", "void", "c6x_output_file_unwind", "(", "FILE", "*", "f", ")", "{", "if", "(", "done_cfi_sections", ")", "return", ";", "if", "(", "dwarf2out_do_frame", "(", ")", ")", "{", "if", "(", "flag_unwind_tables", "\|\|", "flag_exceptions", ")", "{", "if", "("...	[ "The", "LTO", "frontend", "only", "enables", "exceptions", "when", "it", "sees", "a", "function", "that", "uses", "it", ".", "This", "changes", "the", "return", "value", "of", "dwarf2out_do_frame", ",", "so", "we", "have", "to", "check", "before", "every", ...	[ "c6x", "\"\\t.cfi_sections .debug_frame, .c6xabi.exidx\\n\"", "\"\\t.cfi_sections .c6xabi.exidx\\n\"", "\"\\t.cfi_sections .debug_frame\\n\"" ]	c6x	c6x_output_file_unwind	c6x	VLIW	GCC	35,563	64	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "O", "<<", "\"\\n\\t\"", "<<", "\"END\\n...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PIC16", "PIC16", "\"\\n\\t\"", "\"END\\n\"" ]	PIC16AsmPrinter3	doFinalization	PIC16	MPU	LLVM	35,564	41	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "finalizeInsInstrs", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "&", "P", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ")", "const", "{", "assert", "(", "!", "InsInstrs", "....	[ "Fix", "up", "the", "placeholder", "we", "may", "add", "in", "genAlternativeCodeSequence", "(", ")", "." ]	[ "PowerPC", "PPC", "\"Instructions set to be inserted is empty!\"", "0", "0", "1", "\"not a valid constant!\"", "\"Invalid instruction in InsInstrs!\"", "PPC::ZERO8", "\"Placeholder does not exist!\"" ]	PPCInstrInfo	finalizeInsInstrs	PowerPC	CPU	LLVM	35,565	387	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "'@'", ")", "+", "MF", ".", "getName", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\".AMDGPU.config\"", "0", "SI", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "\".AMDGPU.disasm\"", "0", "0", ...	AMDGPUAsmPrinter16	runOnMachineFunction	R600	GPU	LLVM	35,566	463	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"PhysReg<\"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]	MipsAsmParser	print	Mips	CPU	LLVM	35,567	171	1	[]
[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "ContentsSize", "=", "Contents", ".", "size", "(", ")", ";", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "Tag...	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0" ]	ARMAsmPrinter32	Finish	ARM	CPU	LLVM	35,568	106	1	[]
[ "<s>", "CCAssignFn", "*", "CSKYTargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "IsVarArg", "\|\|", "!", "Subtarget", ".", "useHardFloatABI", "(", ")", ")", "return", "Re...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY" ]	CSKYISelLowering	CCAssignFnForReturn	CSKY	CPU	LLVM	35,569	35	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "", "MI", ";", "const", "SIInstrInfo...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "SI", "SI", "0" ]	SIISelLowering111	EmitInstrWithCustomInserter	R600	GPU	LLVM	35,570	181	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "WebAssembly" ]	WebAssemblySubtarget	getTargetTriple	WebAssembly	Virtual ISA	LLVM	35,571	12	1	[]
[ "<s>", "void", "SICTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "SIC", "SIC", "\".sdata\"", "\".sbss\"", "SIC" ]	SICTargetObjectFile	Initialize	SIC	CPU	LLVM	35,572	95	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Val", ")", "{", "Contents", ".", "RegNum", "=", "Val", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "Hexagon" ]	HexagonHardwareLoops16	setReg	Hexagon	DSP	LLVM	35,573	14	1	[]
[ "<s>", "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", ...	[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...	[ "arm", "\"attribute %<target%> argument not a string\"", "\",\"", "\"thumb\"", "\"FDPIC mode is not supported in Thumb-1 mode\"", "\"arm\"", "\"general-regs-only\"", "\"fpu=\"", "4", "\"invalid fpu for target attribute or pragma %qs\"", "\"auto fpu selection not currently permitted here\"", "\...	arm	arm_valid_target_attribute_rec	arm	CPU	GCC	35,574	367	1	[]
[ "<s>", "static", "poly_uint64", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PER_...	[ "Implement", "target", "hook", "TARGET_VECTORIZE_PREFERRED_VECTOR_ALIGNMENT", "." ]	[ "aarch64" ]	aarch64	aarch64_vectorize_preferred_vector_alignment	aarch64	CPU	GCC	35,575	54	1	[]
[ "<s>", "bool", "HSAILTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "", "Fast", "=", "true", ";", "return", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "HSAIL", "HSAIL" ]	HSAILISelLowering	allowsMisalignedMemoryAccesses	HSAIL	Virtual ISA	LLVM	35,576	32	1	[]
[ "<s>", "static", "void", "tilegx_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", ",", "chaddr", ";", "rtx", "mem", ";", "rtx", "begin_addr", ",", "end_addr", ";", "int", "ptr_mode_size", ...	[ "Implement", "TARGET_TRAMPOLINE_INIT", "." ]	[ "tilegx", "0", "2", "0", "0", "\"__clear_cache\"", "2" ]	tilegx2	tilegx_trampoline_init	tilegx	VLIW	GCC	35,577	175	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]	AVRISelLowering	LowerReturn	AVR	MPU	LLVM	35,578	338	1	[]
[ "<s>", "static", "int", "riscv_binary_cost", "(", "rtx", "x", ",", "int", "single_insns", ",", "int", "double_insns", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "UNITS_PER_WORD", "*", "2", ")", "return", "COSTS_N_INSNS...	[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "takes", "SIGNLE_INSNS", "instructions", "and", "that", "the", "sequence", "of", "a", "do...	[ "riscv", "2" ]	riscv	riscv_binary_cost	riscv	CPU	GCC	35,579	41	1	[]
[ "<s>", "static", "void", "iq2000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "int", "int_arg_words", ";", "int", "gpr_save_area_size", ";", "int_arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "if", "(", "i...	[ "Implement", "va_start", "." ]	[ "iq2000", "8", "8", "0" ]	iq2000	iq2000_va_start	iq2000	CPU	GCC	35,580	68	1	[]
[ "<s>", "static", "int", "vfp3_const_double_index", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ",", "m", ";", "int", "sign", ",", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mant_hi", ";", "unsigned", "HOST_WIDE_INT", "mask", ";", ...	[ "Return", "an", "integer", "index", "for", "a", "VFPv3", "immediate", "operand", "X", "suitable", "for", "the", "fconst", "[", "sd", "]", "instruction", ",", "or", "-1", "if", "X", "is", "n't", "suitable", "." ]	[ "arm", "2", "1", "1", "1", "1", "0", "2", "0", "1", "0", "1", "1", "5", "1", "0", "1", "5", "0", "1", "16", "31", "5", "0", "7", "1", "7", "3", "4", "16" ]	arm5	vfp3_const_double_index	arm	CPU	GCC	35,581	279	1	[]
[ "<s>", "Register", "HexagonTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Hexagon", "Hexagon", "\"r19\"", "Hexagon::R19", "\"Invalid register name global variable\"" ]	HexagonISelLowering23	getRegisterByName	Hexagon	DSP	LLVM	35,582	59	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "SIC" ]	SICMCExpr	findAssociatedFragment	SIC	CPU	LLVM	35,583	18	1	[]
[ "<s>", "static", "bool", "mips_need_noat_wrapper_p", "(", "rtx_insn", "", "insn", ",", "rtx", "", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "0", ")", "{", "subrtx_iterator", "::", "array_type", "arra...	[ "Return", "true", "if", "INSN", "needs", "to", "be", "wrapped", "in", "``", ".set", "noat", "''", ".", "INSN", "has", "NOPERANDS", "operands", ",", "stored", "in", "OPVEC", "." ]	[ "mips", "0", "0" ]	mips	mips_need_noat_wrapper_p	mips	CPU	GCC	35,584	82	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "", ",", "MachineBasicBlock", "", ">", "", "EM", ")", "c...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]	SparcISelLowering13	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	35,585	416	1	[]
[ "<s>", "static", "bool", "nios2_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "nios2_legitimate_constant_p", "(", "mode", ",", "x", ")", "==", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "nios2" ]	nios2	nios2_cannot_force_const_mem	nios2	MPU	GCC	35,586	23	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getPreferredSwitchConditionType", "(", "LLVMContext", "&", "Context", ",", "EVT", "ConditionVT", ")", "const", "{", "if", "(", "ConditionVT", ".", "getSizeInBits", "(", ")", "<", "32", ")", "return", "MVT", "::", "i32"...	[ "Returns", "preferred", "type", "for", "switch", "condition", "." ]	[ "X86", "X86", "32", "MVT::i32" ]	X86ISelLowering104	getPreferredSwitchConditionType	X86	CPU	LLVM	35,587	40	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPt...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass22	runOnModule	AMDGPU	GPU	LLVM	35,588	302	1	[]
[ "<s>", "TargetPassConfig", "*", "SICTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SICPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "SIC", "SIC", "SIC" ]	SICTargetMachine	createPassConfig	SIC	CPU	LLVM	35,589	21	1	[]
[ "<s>", "bool", "Z80AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(",...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Z80", "Z80", "\"Unimplemented\"" ]	Z80AsmBackend1	fixupNeedsRelaxation	Z80	MPU	LLVM	35,590	31	1	[]
[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "opt_pass", "*", "pass_insert_vzeroupper", "=", "make_pass_insert_vzeroupper", "(", "g", ")", ";", "struct", "register_pass_info", "insert_vzeroupper_info", "=", "{", "pass_insert_vzeroupper", ",", ...	[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]	[ "i386", "\"reload\"", "1", "\"combine\"", "1" ]	i3865	ix86_option_override	i386	CPU	GCC	35,591	77	1	[]
[ "<s>", "void", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32"...	SparcISelDAGToDAG (2)1	Select	Sparc	CPU	LLVM	35,592	281	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend (2)1	relaxInstruction	PowerPC	CPU	LLVM	35,593	26	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Machi...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonHardwareLoops16	getAnalysisUsage	Hexagon	DSP	LLVM	35,594	60	1	[]
[ "<s>", "static", "inline", "int", "bpf_helper_code", "(", "const", "char", "*", "name", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "BPF_BUILTIN_HELPER_MAX", ";", "++", "i", ")", "if", "(", "strcmp", "(", "name", ",", "bpf_...	[ "Return", "the", "builtin", "code", "corresponding", "to", "the", "kernel", "helper", "builtin", "__builtin_NAME", ",", "or", "0", "if", "the", "name", "does", "n't", "correspond", "to", "a", "kernel", "helper", "builtin", "." ]	[ "bpf", "1", "0", "0" ]	bpf	bpf_helper_code	bpf	Virtual ISA	GCC	35,595	48	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmBackend16	createObjectWriter	AArch64	CPU	LLVM	35,596	21	1	[]
[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "rtx", "set", ";", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status",...	[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...	[ "h8300", "0", "0", "0", "0", "0", "0", "0" ]	h83003	notice_update_cc	h8300	MPU	GCC	35,597	237	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine18	addPreRegAlloc	X86	CPU	LLVM	35,598	54	1	[]
[ "<s>", "static", "void", "frv_frame_insn", "(", "rtx", "pattern", ",", "rtx", "dwarf_pattern", ")", "{", "rtx", "insn", "=", "emit_insn", "(", "pattern", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "="...	[ "Emit", "a", "frame-related", "instruction", "whose", "pattern", "is", "PATTERN", ".", "The", "instruction", "is", "the", "last", "in", "a", "sequence", "that", "cumulatively", "performs", "the", "operation", "described", "by", "DWARF_PATTERN", ".", "The", "inst...	[ "frv", "1" ]	frv	frv_frame_insn	frv	VLIW	GCC	35,599	44	1	[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", "}", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32", "\"fixup...

RISCVAsmBackend (2)

getFixupKindInfo

RISCV

CPU

LLVM

35,500

211

1

[]

[ "<s>", "void", "PTXMCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "assert", "(", "getCurrentSection", "(", ")", "&&", "\"Cannot emit contents before setting section!\"", ")", ";", "if", "(", "Emitter", ")", "AddEncodingCommen...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PTX", "PTX", "\"Cannot emit contents before setting section!\"", "\"\\n \"", "\"\\n\"", "\"\"" ]

PTXMCAsmStreamer

EmitInstruction

PTX

GPU

LLVM

35,501

93

1

[]

[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"", "\" C++ instruction selection: \"" ]

X86InstructionSelector7

select

X86

CPU

LLVM

35,502

260

1

[]

[ "<s>", "static", "void", "mips_74k_agen_init", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", ")", "mips_last_74k_agen_insn", "=", "TYPE_UNKNOWN", ";", "else", "{", "enu...

[ "Initialize", "mips_last_74k_agen_insn", "from", "INSN", ".", "A", "null", "argument", "resets", "to", "TYPE_UNKNOWN", "state", "." ]

[ "mips" ]

mips

mips_74k_agen_init

mips

CPU

GCC

35,503

55

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "OpKind_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "M88k" ]

M88kAsmParser

isToken

M88k

MPU

LLVM

35,504

13

1

[]

[ "<s>", "bool", "TVMRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TVM", "TVM", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "TVM", "TVM", "TVM", "TVM::isArgument", "1", "\"Arg VReg \"", "0", "\" -> TVMReg \"", "\"\\n\"", "TVM", "0", "0", "0", "\"VReg \"", "\" -> TVMReg \"", "\"\\n\"", "TVM", "TVM", "T...

TVMRegNumbering

runOnMachineFunction

TVM

Virtual ISA

LLVM

35,505

308

1

[]

[ "<s>", "const", "char", "*", "XCoreTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "XCoreISD", "::", "BL", ":", "return", "\"XCoreISD::BL\"", ";", "case", "XCoreISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "XCore", "XCore", "XCoreISD::BL", "\"XCoreISD::BL\"", "XCoreISD::PCRelativeWrapper", "\"XCoreISD::PCRelativeWrapper\"", "XCoreISD::DPRelativeWrapper", "\"XCoreISD::DPRelativeWrapper\"", "XCoreISD::CPRelativeWrapper", "\"XCoreISD::CPRelativeWrapper\"", "XCoreISD::LDWSP", "\"XCoreISD::LDWSP\"", ...

XCoreISelLowering16

getTargetNodeName

XCore

MPU

LLVM

35,506

168

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Mips", "0", "0" ]

MipsAsmParser29

addExpr

Mips

CPU

LLVM

35,507

78

1

[]

[ "<s>", "bool", "XtensaInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Xtensa", "Xtensa", "\"XtensaInstrInfo::analyzeBranch not yet implemented\"" ]

XtensaInstrInfo1

analyzeBranch

Xtensa

MPU

LLVM

35,508

45

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBranchProbab...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonVLIWPacketizer15

getAnalysisUsage

Hexagon

DSP

LLVM

35,509

68

1

[]

[ "<s>", "SDNode", "*", "LM32DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "assert", "(", "0", "&&", "\"getGlobalBaseReg() not supported.\"", ")", ";", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "LM32", "LM32", "0", "\"getGlobalBaseReg() not supported.\"" ]

LM32ISelDAGToDAG

getGlobalBaseReg

LM32

MPU

LLVM

35,510

46

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...

AlphaRegisterInfo4

emitEpilogue

Alpha

MPU

LLVM

35,511

335

1

[]

[ "<s>", "bool", "splitFramePushPop", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "useR7AsFramePointer", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", ...

[ "Returns", "true", "if", "the", "frame", "setup", "is", "split", "into", "two", "separate", "pushes", "(", "first", "r0-r7", ",", "lr", "then", "r8-r11", ")", ",", "principally", "so", "that", "the", "frame", "pointer", "is", "adjacent", "to", "lr", "." ...

[ "ARM" ]

ARMSubtarget (2)3

splitFramePushPop

ARM

CPU

LLVM

35,512

35

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ",", "CodeGenOpt", "::", "Level", "Opt...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"+crbits,\"", "\"+crbits\"" ]

PPCSubtarget21

PPCSubtarget

PowerPC

CPU

LLVM

35,513

102

1

[]

[ "<s>", "void", "TOYAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIns...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TOY", "TOY" ]

TOYAsmPrinter1

EmitInstruction

TOY

CPU

LLVM

35,514

32

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "createELFObjectTargetWriter", "(", ")", ",", "OS", ",", "true", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86" ]

X86AsmBackend32

createObjectWriter

X86

CPU

LLVM

35,515

23

1

[]

[ "<s>", "static", "reg_class_t", "pa_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "int", "regno", ";", "enum", "reg_class", "rclass", "=...

[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "or", "from", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "f...

[ "pa", "1", "0", "0", "1", "0", "0", "0" ]

pa4

pa_secondary_reload

pa

CPU

GCC

35,516

446

1

[]

[ "<s>", "static", "rtx", "frv_emit_comparison", "(", "enum", "rtx_code", "test", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "cc_mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "CC_FPmode", "&&", "GET_CO...

[ "Emit", "the", "appropriate", "code", "to", "do", "a", "comparison", ",", "returning", "the", "register", "the", "comparison", "was", "done", "it", "." ]

[ "frv" ]

frv3

frv_emit_comparison

frv

VLIW

GCC

35,517

111

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering62

isLegalAddressingMode

XCore

MPU

LLVM

35,518

217

1

[]

[ "<s>", "static", "bool", "aarch64_if_then_else_costs", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "rtx", "inner", ";", "rtx", "comparator", ";", "enum", "rtx_code", "cmpcode", ";", ...

[ "Calculate", "the", "cost", "of", "calculating", "(", "if_then_else", "(", "OP0", ")", "(", "OP1", ")", "(", "OP2", ")", ")", ",", "storing", "it", "in", "*", "COST", ".", "Result", "is", "true", "if", "the", "total", "cost", "of", "the", "operation"...

[ "aarch64", "0", "1", "0", "0", "0", "2", "2", "1", "1", "0", "1", "0", "0", "0", "1", "2" ]

aarch64

aarch64_if_then_else_costs

aarch64

CPU

GCC

35,519

488

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"", "\".arch_extension\"" ]

AArch64AsmParser107

ParseDirective

AArch64

CPU

LLVM

35,520

201

1

[]

[ "<s>", "bool", "nios2_fpu_insn_enabled", "(", "enum", "n2fpu_code", "code", ")", "{", "return", "N2FPU_ENABLED_P", "(", "code", ")", ";", "}", "</s>" ]

[ "Export", "the", "FPU", "insn", "enabled", "predicate", "to", "nios2.md", "." ]

[ "nios2" ]

nios2

nios2_fpu_insn_enabled

nios2

MPU

GCC

35,521

15

1

[]

[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]

[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]

[ "PTX" ]

PTXTargetMachine3

getFrameInfo

PTX

GPU

LLVM

35,522

14

1

[]

[ "<s>", "void", "Stack", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "\"\\n\"", ";", "dbgs", "(", ")", ".", "flush", "(", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "TVM", "\"\\n\"" ]

TVMStack

dump

TVM

Virtual ISA

LLVM

35,523

30

1

[]

[ "<s>", "static", "void", "visium_save_regs", "(", "int", "alloc", ",", "int", "offset", ",", "int", "low_regno", ",", "int", "high_regno", ")", "{", "const", "int", "volatile_p", "=", "current_frame_info", ".", "interrupt", ";", "int", "regno", ";", "emit_fr...

[ "Allocate", "ALLOC", "bytes", "on", "the", "stack", "and", "save", "the", "registers", "LOW_REGNO", "to", "HIGH_REGNO", "at", "OFFSET", "from", "the", "stack", "pointer", "." ]

[ "visium", "1" ]

visium2

visium_save_regs

visium

Virtual ISA

GCC

35,524

446

1

[]

[ "<s>", "int", "frame_pointer_required_p", "(", "void", ")", "{", "return", "(", "current_function_calls_alloca", "||", "current_function_args_info", ".", "nregs", "==", "0", "||", "get_frame_size", "(", ")", ">", "0", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "frame", "pointer", "for", "current", "function", "required", "." ]

[ "avr", "0", "0" ]

avr3

frame_pointer_required_p

avr

MPU

GCC

35,525

24

1

[]

[ "<s>", "static", "void", "aarch64_restore_callee_saves", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ",", "rtx", "*", "cfi_ops", ")", "{", "rtx", "base_rtx", "=", ...

[ "Emit", "code", "to", "restore", "the", "callee", "registers", "of", "mode", "MODE", "from", "register", "number", "START", "up", "to", "and", "including", "LIMIT", ".", "Restore", "from", "the", "stack", "offset", "START_OFFSET", ",", "skipping", "any", "wr...

[ "aarch64", "1", "1" ]

aarch644

aarch64_restore_callee_saves

aarch64

CPU

GCC

35,526

327

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]

AMDGPUTargetMachine101

addPostRegAlloc

R600

GPU

LLVM

35,527

52

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", "...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom expand this\"", "ISD::BITCAST", "ISD::FP_TO_UINT", "ISD::FP_TO_SINT", "0", "MVT::i128", "\"unexpected illegal conversion\"" ]

AArch64ISelLowering1

ReplaceNodeResults

AArch64

CPU

LLVM

35,528

84

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i32", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]

[ "X86", "X86", "MVT::i32", "MVT::i16" ]

X86ISelLowering (2)

isNarrowingProfitable

X86

CPU

LLVM

35,529

30

1

[]

[ "<s>", "void", "rs6000_cost_data", "::", "adjust_vect_cost_per_loop", "(", "loop_vec_info", "loop_vinfo", ")", "{", "if", "(", "LOOP_VINFO_FULLY_WITH_LENGTH_P", "(", "loop_vinfo", ")", ")", "{", "rgroup_controls", "*", "rgc", ";", "unsigned", "int", "num_vectors_m1", ...

[ "For", "some", "target", "specific", "vectorization", "cost", "which", "ca", "n't", "be", "handled", "per", "stmt", ",", "we", "check", "the", "requisite", "conditions", "and", "adjust", "the", "vectorization", "cost", "accordingly", "if", "satisfied", ".", "O...

[ "rs6000", "0", "1", "0" ]

rs6000

adjust_vect_cost_per_loop

rs6000

CPU

GCC

35,530

73

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Register Numbering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Register Numbering\"" ]

WebAssemblyRegNumbering11

getPassName

WebAssembly

Virtual ISA

LLVM

35,531

11

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "SI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "X86", "X86" ]

X86ISelLowering188

shouldExpandAtomicLoadInIR

X86

CPU

LLVM

35,532

15

1

[]

[ "<s>", "static", "bool", "i386_pe_dllimport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute...

[ "Return", "non-zero", "if", "DECL", "is", "a", "dllimport", "'d", "object", "." ]

[ "i386", "\"dllimport\"", "\"dllimport\"" ]

winnt3

i386_pe_dllimport_p

i386

CPU

GCC

35,533

72

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_in...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]

SIISelLowering114

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

35,534

130

1

[]

[ "<s>", "static", "bool", "ix86_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "i", ";", "gcc_assert", "(", "INSN_CODE", "(", "insn", ")", ">=", "0", ")", ";", "extract_insn", "(", "insn", ")", ";", "preprocess_constraints", "(", ...

[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]

[ "i386", "0", "0", "0", "0", "0", "1" ]

i386

ix86_legitimate_combined_insn

i386

CPU

GCC

35,535

322

1

[]

[ "<s>", "bool", "XCoreInstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterI...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::PROLOG_LABEL" ]

XCoreInstrInfo11

spillCalleeSavedRegisters

XCore

MPU

LLVM

35,536

248

1

[]

[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "XCore", "XCore", "128", "XCore::DBG_VALUE", "\"Should be handled target independently\"", "XCore::ADD_2rus", "2", "0", "\"\\tmov \"", "XCore", "0", "\", \"", "XCore", "1", "XCore::BR_JT", "XCore::BR_JT32", "\"\\tbru \"", "XCore", "1", "XCore::BR_JT", "0", "0" ]

XCoreAsmPrinter (2)

EmitInstruction

XCore

MPU

LLVM

35,537

219

1

[]

[ "<s>", "void", "SITargetLowering", "::", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "const", "{", "const", "unsigned", ...

[ "Allocate", "implicit", "function", "VGPR", "arguments", "at", "the", "end", "of", "allocated", "user", "arguments", "." ]

[ "AMDGPU", "SI", "SI", "SI", "0x3ff", "10", "20" ]

SIISelLowering10

allocateSpecialInputVGPRs

AMDGPU

GPU

LLVM

35,538

114

1

[]

[ "<s>", "static", "unsigned", "int", "sh_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "XD_REGISTER_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "2", "*", ...

[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "On", "the", "SH", "all", "but", "the", "XD", "regs", "are", "UNITS_PER_WORD", "bits", "wide", "." ]

[ "sh", "2" ]

sh

sh_hard_regno_nregs

sh

CPU

GCC

35,539

45

1

[]

[ "<s>", "static", "rtx", "m32r_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "0", ...

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE", "." ]

[ "m32r", "0" ]

m32r

m32r_function_value

m32r

MPU

GCC

35,540

28

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1FrameLowering38

restoreCalleeSavedRegisters

ARM

CPU

LLVM

35,541

256

1

[]

[ "<s>", "static", "bool", "ix86_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SSE", "&&", "VALID_SSE_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SSE2", "&&", "VALID_SSE2_REG_MODE", "(",...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "i386" ]

i3863

ix86_vector_mode_supported_p

i386

CPU

GCC

35,542

61

1

[]

[ "<s>", "MachineRegisterInfo", "&", "getRegInfo", "(", "Block", "&", "MBB", ")", "{", "return", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegInfo", "-", "Return", "information", "about", "the", "registers", "currently", "in", "use", "." ]

[ "AVR" ]

AVRExpandPseudoInsts (2)

getRegInfo

AVR

MPU

LLVM

35,543

21

1

[]

[ "<s>", "void", "PIC16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::restore_fsr0", "PIC16::restore_fsr1", "3", "1", "\"Can't load this register from stack slot\"" ]

PIC16InstrInfo

loadRegFromStackSlot

PIC16

MPU

LLVM

35,544

227

1

[]

[ "<s>", "unsigned", "HexagonMCCodeEmitter", "::", "getMachineOpValue", "(", "MCInst", "const", "&", "MI", ",", "MCOperand", "const", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCCodeEmitter (2)

getMachineOpValue

Hexagon

DSP

LLVM

35,545

102

1

[]

[ "<s>", "bool", "expand_a_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "h8sx_classify_shift", "(", "mode", ",", "code", ",", "operands", "[", "2", "]", ")", ")", "{", "c...

[ "Called", "from", "the", ".md", "file", "to", "emit", "code", "to", "do", "shifts", ".", "Returns", "a", "boolean", "indicating", "success", "(", "currently", "this", "is", "always", "TRUE", ")", "." ]

[ "h8300", "2", "1", "1", "0", "1", "2", "2", "2", "0", "1", "2", "2", "0", "0", "2" ]

h8300

expand_a_shift

h8300

MPU

GCC

35,546

215

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getInstrI...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "2" ]

PPCInstrInfo1

runOnMachineFunction

PowerPC

CPU

LLVM

35,547

99

1

[]

[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SystemZAddressingMode", "::", "AddrForm", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "SystemZ", "SystemZ", "SystemZAddressingMode::AddrForm", "SystemZAddressingMode::DispRange", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only", "SystemZAddressingMode::FormBDXNormal", "SystemZAddressingMode::Disp12Only", "SystemZAddressing...

SystemZISelDAGToDAG28

SelectInlineAsmMemoryOperand

SystemZ

CPU

LLVM

35,548

353

1

[]

[ "<s>", "rtx", "tilegx_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "TILEGX_LINK_REGNUM", ")", ";"...

[ "Return", "an", "RTX", "indicating", "where", "the", "return", "address", "to", "the", "calling", "function", "can", "be", "found", "." ]

[ "tilegx", "0" ]

tilegx

tilegx_return_addr

tilegx

VLIW

GCC

35,549

29

1

[]

[ "<s>", "static", "inline", "bool", "offset_6bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "6-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "32", "31" ]

aarch641

offset_6bit_signed_scaled_p

aarch64

CPU

GCC

35,550

42

1

[]

[ "<s>", "static", "const", "char", "*", "output_inline_const", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "HOST_WIDE_INT", "x", "=", "0", ",", "y", "=", "0", ";", "int", "trick_no", ";", "rtx", "out_operands", "[", "3", "]"...

[ "Output", "an", "inline", "constant", "." ]

[ "mcore", "0", "0", "3", "256", "256", "1", "0", "1", "0", "0", "1", "2", "2", "\"%R0\"", "\"%0\"", "0", "127", "\"movi\\t%s,%%1\"", "\"bgeni\\t%s,%%P1\"", "\"bmaski\\t%s,%%N1\"", "\"BADMOVI-inline_const %s, %%1\"", "1", "2", "\"%s\\n\\tnot\\t%s\\t// %ld 0x%lx\"", "3...

mcore

output_inline_const

mcore

MPU

GCC

35,551

456

1

[]

[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "64", ";", "}", "</s>" ]

[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]

[ "ARM", "64" ]

ARMSubtarget (2)

getMaxInlineSizeThreshold

ARM

CPU

LLVM

35,552

10

1

[]

[ "<s>", "bool", "PatmosPMLProfileImport", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PMLMachineFunctionImport", "&", "PI", "=", "getAnalysis", "<", "PMLMachineFunctionImport", ">", "(", ")", ";", "if", "(", "!", "PI", ".", "isAvai...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "1.0", "10000.0", "0" ]

PatmosPMLProfileImport

runOnMachineFunction

Patmos

VLIW

LLVM

35,553

245

1

[]

[ "<s>", "static", "bool", "mips_lx_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "||", "!", "REG_P", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "||", "!", "REG_P", "(...

[ "Return", "true", "if", "ADDR", "matches", "the", "pattern", "for", "the", "L", "{", "B", ",", "H", ",", "W", ",", "D", "}", "{", ",", "U", "}", "X", "load", "indexed", "address", "instruction", ".", "Note", "that", "such", "addresses", "are", "not...

[ "mips", "0", "1" ]

mips4

mips_lx_address_p

mips

CPU

GCC

35,554

93

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "KindReg", "&&", "\"Not a register\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "RISCV", "\"Not a register\"" ]

RISCVAsmParser (2)1

getReg

RISCV

CPU

LLVM

35,555

22

1

[]

[ "<s>", "static", "void", "sh_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "if", "(", "TARGET_ELF", ")", "fprintf", "(", "asm_out_file", ",", "\"%s\\n\"", ",", "TEXT_SECTION_ASM_OP", ")", ";", "else", "switch_to_section", "(", "data_...

[ "Output", "the", "start", "of", "the", "assembler", "file", "." ]

[ "sh", "\"%s\\n\"", "\"\\t.little\\n\"", "\"\\t.mode\\tSHcompact\\n\"", "\"\\t.mode\\tSHmedia\\n\\t.abi\\t%i\\n\"", "64", "32" ]

sh4

sh_file_start

sh

CPU

GCC

35,556

78

1

[]

[ "<s>", "static", "void", "output_indirect_thunk", "(", "enum", "indirect_thunk_prefix", "need_prefix", ",", "unsigned", "int", "regno", ")", "{", "char", "indirectlabel1", "[", "32", "]", ";", "char", "indirectlabel2", "[", "32", "]", ";", "ASM_GENERATE_INTERNAL_L...

[ "Output", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "-1", ",", "the", "function", "address", "is", "in", "REGNO", "...

[ "i386", "32", "32", "\"\\tbnd call\\t\"", "\"\\tcall\\t\"", "\"\\tpause\\n\\tlfence\\n\"", "\"\\tjmp\\t\"", "2", "0", "1", "\"mov\\t{%1, %0|%0, %1}\"", "2", "0", "1", "\"lea\\t{%E1, %0|%0, %E1}\"", "\"\\tbnd ret\\n\"", "\"\\tret\\n\"" ]

i3867

output_indirect_thunk

i386

CPU

GCC

35,557

226

1

[]

[ "<s>", "static", "type_suffix_index", "parse_element_type", "(", "const", "function_instance", "&", "instance", ",", "const", "char", "*", "&", "format", ")", "{", "int", "ch", "=", "*", "format", "++", ";", "if", "(", "ch", "==", "'f'", "||", "ch", "=="...

[ "Parse", "and", "move", "past", "an", "element", "type", "in", "FORMAT", "and", "return", "it", "as", "a", "type", "suffix", ".", "The", "format", "is", ":", "[", "01", "]", "-", "the", "element", "type", "in", "type", "suffix", "0", "or", "1", "of...

[ "aarch64", "10", "0", "1", "64", "4", "2" ]

aarch64-sve-builtins-shapes

parse_element_type

aarch64

CPU

GCC

35,558

280

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "I...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo44

getArithmeticReductionCost

AMDGPU

GPU

LLVM

35,559

88

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine2

XCoreTargetMachine

XCore

MPU

LLVM

35,560

66

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine40

addIRTranslator

PowerPC

CPU

LLVM

35,561

19

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "AsmVar...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"H\"", "\"no-rip\"" ]

X86AsmPrinter

PrintAsmMemoryOperand

X86

CPU

LLVM

35,562

157

1

[]

[ "<s>", "void", "c6x_output_file_unwind", "(", "FILE", "*", "f", ")", "{", "if", "(", "done_cfi_sections", ")", "return", ";", "if", "(", "dwarf2out_do_frame", "(", ")", ")", "{", "if", "(", "flag_unwind_tables", "||", "flag_exceptions", ")", "{", "if", "("...

[ "The", "LTO", "frontend", "only", "enables", "exceptions", "when", "it", "sees", "a", "function", "that", "uses", "it", ".", "This", "changes", "the", "return", "value", "of", "dwarf2out_do_frame", ",", "so", "we", "have", "to", "check", "before", "every", ...

[ "c6x", "\"\\t.cfi_sections .debug_frame, .c6xabi.exidx\\n\"", "\"\\t.cfi_sections .c6xabi.exidx\\n\"", "\"\\t.cfi_sections .debug_frame\\n\"" ]

c6x

c6x_output_file_unwind

c6x

VLIW

GCC

35,563

64

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "O", "<<", "\"\\n\\t\"", "<<", "\"END\\n...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PIC16", "PIC16", "\"\\n\\t\"", "\"END\\n\"" ]

PIC16AsmPrinter3

doFinalization

PIC16

MPU

LLVM

35,564

41

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "finalizeInsInstrs", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "&", "P", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ")", "const", "{", "assert", "(", "!", "InsInstrs", "....

[ "Fix", "up", "the", "placeholder", "we", "may", "add", "in", "genAlternativeCodeSequence", "(", ")", "." ]

[ "PowerPC", "PPC", "\"Instructions set to be inserted is empty!\"", "0", "0", "1", "\"not a valid constant!\"", "\"Invalid instruction in InsInstrs!\"", "PPC::ZERO8", "\"Placeholder does not exist!\"" ]

PPCInstrInfo

finalizeInsInstrs

PowerPC

CPU

LLVM

35,565

387

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "'@'", ")", "+", "MF", ".", "getName", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\".AMDGPU.config\"", "0", "SI", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "\".AMDGPU.disasm\"", "0", "0", ...

AMDGPUAsmPrinter16

runOnMachineFunction

R600

GPU

LLVM

35,566

463

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Mips", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"PhysReg<\"", "\">\"", "\"RegIdx<\"", "\":\"", "\">\"", "\"RegList< \"", "\" \"", "\">\"", "\"RegPair<\"", "\",\"", "1", "\">\"" ]

MipsAsmParser

print

Mips

CPU

LLVM

35,567

171

1

[]

[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "ContentsSize", "=", "Contents", ".", "size", "(", ")", ";", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "Tag...

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0" ]

ARMAsmPrinter32

Finish

ARM

CPU

LLVM

35,568

106

1

[]

[ "<s>", "CCAssignFn", "*", "CSKYTargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "IsVarArg", "||", "!", "Subtarget", ".", "useHardFloatABI", "(", ")", ")", "return", "Re...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY" ]

CSKYISelLowering

CCAssignFnForReturn

CSKY

CPU

LLVM

35,569

35

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "*", "MI", ";", "const", "SIInstrInfo...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "SI", "SI", "0" ]

SIISelLowering111

EmitInstrWithCustomInserter

R600

GPU

LLVM

35,570

181

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "WebAssembly" ]

WebAssemblySubtarget

getTargetTriple

WebAssembly

Virtual ISA

LLVM

35,571

12

1

[]

[ "<s>", "void", "SICTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "SIC", "SIC", "\".sdata\"", "\".sbss\"", "SIC" ]

SICTargetObjectFile

Initialize

SIC

CPU

LLVM

35,572

95

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Val", ")", "{", "Contents", ".", "RegNum", "=", "Val", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "Hexagon" ]

HexagonHardwareLoops16

setReg

Hexagon

DSP

LLVM

35,573

14

1

[]

[ "<s>", "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", ...

[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...

[ "arm", "\"attribute %<target%> argument not a string\"", "\",\"", "\"thumb\"", "\"FDPIC mode is not supported in Thumb-1 mode\"", "\"arm\"", "\"general-regs-only\"", "\"fpu=\"", "4", "\"invalid fpu for target attribute or pragma %qs\"", "\"auto fpu selection not currently permitted here\"", "\...

arm

arm_valid_target_attribute_rec

arm

CPU

GCC

35,574

367

1

[]

[ "<s>", "static", "poly_uint64", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PER_...

[ "Implement", "target", "hook", "TARGET_VECTORIZE_PREFERRED_VECTOR_ALIGNMENT", "." ]

[ "aarch64" ]

aarch64

aarch64_vectorize_preferred_vector_alignment

aarch64

CPU

GCC

35,575

54

1

[]

[ "<s>", "bool", "HSAILTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "HSAIL", "HSAIL" ]

HSAILISelLowering

allowsMisalignedMemoryAccesses

HSAIL

Virtual ISA

LLVM

35,576

32

1

[]

[ "<s>", "static", "void", "tilegx_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", ",", "chaddr", ";", "rtx", "mem", ";", "rtx", "begin_addr", ",", "end_addr", ";", "int", "ptr_mode_size", ...

[ "Implement", "TARGET_TRAMPOLINE_INIT", "." ]

[ "tilegx", "0", "2", "0", "0", "\"__clear_cache\"", "2" ]

tilegx2

tilegx_trampoline_init

tilegx

VLIW

GCC

35,577

175

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]

AVRISelLowering

LowerReturn

AVR

MPU

LLVM

35,578

338

1

[]

[ "<s>", "static", "int", "riscv_binary_cost", "(", "rtx", "x", ",", "int", "single_insns", ",", "int", "double_insns", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "UNITS_PER_WORD", "*", "2", ")", "return", "COSTS_N_INSNS...

[ "Return", "the", "cost", "of", "binary", "operation", "X", ",", "given", "that", "the", "instruction", "sequence", "for", "a", "word-sized", "or", "smaller", "operation", "takes", "SIGNLE_INSNS", "instructions", "and", "that", "the", "sequence", "of", "a", "do...

[ "riscv", "2" ]

riscv

riscv_binary_cost

riscv

CPU

GCC

35,579

41

1

[]

[ "<s>", "static", "void", "iq2000_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "int", "int_arg_words", ";", "int", "gpr_save_area_size", ";", "int_arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "if", "(", "i...

[ "Implement", "va_start", "." ]

[ "iq2000", "8", "8", "0" ]

iq2000

iq2000_va_start

iq2000

CPU

GCC

35,580

68

1

[]

[ "<s>", "static", "int", "vfp3_const_double_index", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ",", "m", ";", "int", "sign", ",", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mant_hi", ";", "unsigned", "HOST_WIDE_INT", "mask", ";", ...

[ "Return", "an", "integer", "index", "for", "a", "VFPv3", "immediate", "operand", "X", "suitable", "for", "the", "fconst", "[", "sd", "]", "instruction", ",", "or", "-1", "if", "X", "is", "n't", "suitable", "." ]

[ "arm", "2", "1", "1", "1", "1", "0", "2", "0", "1", "0", "1", "1", "5", "1", "0", "1", "5", "0", "1", "16", "31", "5", "0", "7", "1", "7", "3", "4", "16" ]

arm5

vfp3_const_double_index

arm

CPU

GCC

35,581

279

1

[]

[ "<s>", "Register", "HexagonTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Hexagon", "Hexagon", "\"r19\"", "Hexagon::R19", "\"Invalid register name global variable\"" ]

HexagonISelLowering23

getRegisterByName

Hexagon

DSP

LLVM

35,582

59

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "SIC" ]

SICMCExpr

findAssociatedFragment

SIC

CPU

LLVM

35,583

18

1

[]

[ "<s>", "static", "bool", "mips_need_noat_wrapper_p", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "0", ")", "{", "subrtx_iterator", "::", "array_type", "arra...

[ "Return", "true", "if", "INSN", "needs", "to", "be", "wrapped", "in", "``", ".set", "noat", "''", ".", "INSN", "has", "NOPERANDS", "operands", ",", "stored", "in", "OPVEC", "." ]

[ "mips", "0", "0" ]

mips

mips_need_noat_wrapper_p

mips

CPU

GCC

35,584

82

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "*", "EM", ")", "c...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]

SparcISelLowering13

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

35,585

416

1

[]

[ "<s>", "static", "bool", "nios2_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "nios2_legitimate_constant_p", "(", "mode", ",", "x", ")", "==", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "nios2" ]

nios2

nios2_cannot_force_const_mem

nios2

MPU

GCC

35,586

23

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getPreferredSwitchConditionType", "(", "LLVMContext", "&", "Context", ",", "EVT", "ConditionVT", ")", "const", "{", "if", "(", "ConditionVT", ".", "getSizeInBits", "(", ")", "<", "32", ")", "return", "MVT", "::", "i32"...

[ "Returns", "preferred", "type", "for", "switch", "condition", "." ]

[ "X86", "X86", "32", "MVT::i32" ]

X86ISelLowering104

getPreferredSwitchConditionType

X86

CPU

LLVM

35,587

40

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPt...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass22

runOnModule

AMDGPU

GPU

LLVM

35,588

302

1

[]

[ "<s>", "TargetPassConfig", "*", "SICTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SICPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "SIC", "SIC", "SIC" ]

SICTargetMachine

createPassConfig

SIC

CPU

LLVM

35,589

21

1

[]

[ "<s>", "bool", "Z80AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(",...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Z80", "Z80", "\"Unimplemented\"" ]

Z80AsmBackend1

fixupNeedsRelaxation

Z80

MPU

LLVM

35,590

31

1

[]

[ "<s>", "static", "void", "ix86_option_override", "(", "void", ")", "{", "opt_pass", "*", "pass_insert_vzeroupper", "=", "make_pass_insert_vzeroupper", "(", "g", ")", ";", "struct", "register_pass_info", "insert_vzeroupper_info", "=", "{", "pass_insert_vzeroupper", ",", ...

[ "Implement", "the", "TARGET_OPTION_OVERRIDE", "hook", "." ]

[ "i386", "\"reload\"", "1", "\"combine\"", "1" ]

i3865

ix86_option_override

i386

CPU

GCC

35,591

77

1

[]

[ "<s>", "void", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32"...

SparcISelDAGToDAG (2)1

Select

Sparc

CPU

LLVM

35,592

281

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend (2)1

relaxInstruction

PowerPC

CPU

LLVM

35,593

26

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Machi...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonHardwareLoops16

getAnalysisUsage

Hexagon

DSP

LLVM

35,594

60

1

[]

[ "<s>", "static", "inline", "int", "bpf_helper_code", "(", "const", "char", "*", "name", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "BPF_BUILTIN_HELPER_MAX", ";", "++", "i", ")", "if", "(", "strcmp", "(", "name", ",", "bpf_...

[ "Return", "the", "builtin", "code", "corresponding", "to", "the", "kernel", "helper", "builtin", "__builtin_NAME", ",", "or", "0", "if", "the", "name", "does", "n't", "correspond", "to", "a", "kernel", "helper", "builtin", "." ]

[ "bpf", "1", "0", "0" ]

bpf

bpf_helper_code

bpf

Virtual ISA

GCC

35,595

48

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createAArch64ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmBackend16

createObjectWriter

AArch64

CPU

LLVM

35,596

21

1

[]

[ "<s>", "void", "notice_update_cc", "(", "rtx", "body", ",", "rtx", "insn", ")", "{", "rtx", "set", ";", "switch", "(", "get_attr_cc", "(", "insn", ")", ")", "{", "case", "CC_NONE", ":", "break", ";", "case", "CC_NONE_0HIT", ":", "if", "(", "cc_status",...

[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...

[ "h8300", "0", "0", "0", "0", "0", "0", "0" ]

h83003

notice_update_cc

h8300

MPU

GCC

35,597

237

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine18

addPreRegAlloc

X86

CPU

LLVM

35,598

54

1

[]

[ "<s>", "static", "void", "frv_frame_insn", "(", "rtx", "pattern", ",", "rtx", "dwarf_pattern", ")", "{", "rtx", "insn", "=", "emit_insn", "(", "pattern", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "="...

[ "Emit", "a", "frame-related", "instruction", "whose", "pattern", "is", "PATTERN", ".", "The", "instruction", "is", "the", "last", "in", "a", "sequence", "that", "cumulatively", "performs", "the", "operation", "described", "by", "DWARF_PATTERN", ".", "The", "inst...

[ "frv", "1" ]

frv

frv_frame_insn

frv

VLIW

GCC

35,599

44

1

[]