docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "tree", "def_builtin_const", "(", "const", "char", "*", "name", ",", "enum", "insn_code", "icode", ",", "enum", "sparc_builtins", "code", ",", "tree", "type", ")", "{", "tree", "t", "=", "def_builtin", "(", "name", ",", "icode", ",", "co...	[ "Likewise", ",", "but", "also", "marks", "the", "function", "as", "``", "const", "''", "." ]	[ "sparc", "1" ]	sparc	def_builtin_const	sparc	CPU	GCC	5,500	50	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]	PPCAsmPrinter1	doFinalization	PowerPC	CPU	LLVM	5,501	495	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "2", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter	encodeInstruction	RISCV	CPU	LLVM	5,502	182	1	[]
[ "<s>", "void", "DCPU16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Dcpu16", "DCPU16", "0", "0", "1", "0", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "1", "DCPU16::ADD16ri", "DCPU16::SP", "DCPU16::SP", "3", "1", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "3" ]	Dcpu16RegisterInfo	eliminateCallFramePseudoInstr	Dcpu16	CPU	LLVM	5,503	362	1	[]
[ "<s>", "unsigned", "HSAILInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "HSAIL", "HSAIL", "0", "HSAIL::OpName", "HSAILAS::SPILL_ADDRESS", "HSAIL::NoRegister", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "HSAILADDRESS::BASE", "0", "HSAIL::NoRegister" ]	HSAILInstrInfo	isStoreToStackSlot	HSAIL	Virtual ISA	LLVM	5,504	158	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine91	addPreRegAlloc	R600	GPU	LLVM	5,505	77	1	[]
[ "<s>", "int", "sparc_check_64", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "set_once", "=", "0", ";", "rtx", "y", "=", "x", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "if", "(", "GET_MODE", "(", "x", ")...	[ "Return", "0", "if", "the", "high", "32", "bits", "of", "X", "(", "the", "low", "word", "of", "X", ",", "if", "DImode", ")", "are", "unknown", ".", "Return", "1", "if", "the", "high", "bits", "are", "zero", ",", "-1", "if", "the", "register", "is...	[ "sparc", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]	sparc3	sparc_check_64	sparc	CPU	GCC	5,506	223	1	[]
[ "<s>", "const", "uint32_t", "*", "VERegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "Fast", ":", "...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "VE", "VE" ]	VERegisterInfo3	getCallPreservedMask	VE	CPU	LLVM	5,507	44	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "", "MF", ".", "getSubtarget", "<", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]	HexagonFrameLowering (2)3	hasFP	Hexagon	DSP	LLVM	5,508	168	1	[]
[ "<s>", "void", "LoongArchAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "if", "(", "!",...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "LoongArch", "LoongArch", "LoongArch" ]	LoongArchAsmPrinter	emitInstruction	LoongArch	CPU	LLVM	5,509	48	1	[]
[ "<s>", "unsigned", "J2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "J2", "J2", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "J2::BRA", "1", "\"Unexpected conditional branch\"" ]	J2InstrInfo	insertBranch	J2	MPU	LLVM	5,510	89	1	[]
[ "<s>", "const", "RegisterBank", "&", "AMDGPURegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "AMD...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID" ]	AMDGPURegisterBankInfo	getRegBankFromRegClass	AMDGPU	GPU	LLVM	5,511	41	1	[]
[ "<s>", "bool", "arc_profile_call", "(", "rtx", "callee", ")", "{", "rtx", "from", "=", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ";", "if", "(", "TARGET_UCB_MCOUNT", ")", "return", "false", ";", "if", "(", "CONSTANT_P", "...	[ "Emit", "profiling", "code", "for", "calling", "CALLEE", ".", "Return", "true", "if", "a", "special", "call", "pattern", "needs", "to", "be", "generated", "." ]	[ "arc", "0", "3", "1", "3", "8", "9" ]	arc4	arc_profile_call	arc	MPU	GCC	5,512	160	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX DAG->DAG Pattern Instruction Selection\"" ]	NVPTXISelDAGToDAG1	getPassName	NVPTX	GPU	LLVM	5,513	13	1	[]
[ "<s>", "int", "arm_eliminable_register", "(", "rtx", "x", ")", "{", "return", "REG_P", "(", "x", ")", "&&", "(", "REGNO", "(", "x", ")", "==", "FRAME_POINTER_REGNUM", "\|\|", "REGNO", "(", "x", ")", "==", "ARG_POINTER_REGNUM", "\|\|", "(", "REGNO", "(", "x...	[ "Return", "true", "if", "X", "is", "a", "register", "that", "will", "be", "eliminated", "later", "on", "." ]	[ "arm" ]	arm	arm_eliminable_register	arm	CPU	GCC	5,514	46	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Hexagon", "\"Wrong CountValue accessor\"" ]	HexagonHardwareLoops16	getReg	Hexagon	DSP	LLVM	5,515	21	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true...	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "ARM", "ARM" ]	ARMAsmBackend (2)	mayNeedRelaxation	ARM	CPU	LLVM	5,516	36	1	[]
[ "<s>", "static", "void", "iq2000_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", ...	[ "Advance", "the", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "to", "the", "next", "argument", "position", "in", "CUM", "." ]	[ "iq2000", "\"function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, \"", "\"%p\"", "\", %d )\\n\\n\"", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1", "4", "1" ]	iq20006	iq2000_function_arg_advance	iq2000	CPU	GCC	5,517	311	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "R600" ]	AMDGPUTargetMachine35	addIRPasses	R600	GPU	LLVM	5,518	35	1	[]
[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...	[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...	[ "rs6000", "4", "0", "1", "2", "3", "3" ]	rs60004	altivec_expand_vec_perm_le	rs6000	CPU	GCC	5,519	230	1	[]
[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "PowerPC" ]	PPCISelLowering (2)1	isCheapToSpeculateCtlz	PowerPC	CPU	LLVM	5,520	11	1	[]
[ "<s>", "void", "TPCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TPC", "TPC", "TPC::SPILL_ARF_RESTORE", "TPC::ARFRegClass", "TPC::SPILL_DRF_RESTORE", "TPC::DRFRegClass", "TPC::SPILL_ZRF_RESTORE", "TPC::ZRFRegClass", "TPC::SPILL_VRF_RESTORE", "TPC::VRFRegClass", "TPC::SPILL_VPRF_RESTORE", "TPC::VPRFRegClass", "TPC::SPILL_IRF_RESTORE", "TPC::IRFRegClass"...	TPCRegisterInfo	eliminateFrameIndex	TPC	Virtual ISA	LLVM	5,521	466	1	[]
[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", "...	[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]	[ "rs6000" ]	rs60002	rs6000_emit_stack_tie	rs6000	CPU	GCC	5,522	37	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "Value", "=", "adjustFixupV...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "3", "8", "0xff" ]	SparcAsmBackend2	applyFixup	Sparc	CPU	LLVM	5,523	106	1	[]
[ "<s>", "bool", "Z80AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Z80", "Z80", "\"Unimplemented\"" ]	Z80AsmParser1	MatchAndEmitInstruction	Z80	MPU	LLVM	5,524	34	1	[]
[ "<s>", "unsigned", "TVMInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", ...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "TVM", "TVM", "0", "TVM::JMPX", "TVM::IFELSE", "TVM::IFJMP", "TVM::IFNOTJMP", "0", "TVM::JMPX", "8", "1", "TVM::IFELSE", "8", "1", "TVM::IFJMP", "TVM::IFNOTJMP", "8", "1", "0" ]	TVMInstrInfo	removeBranch	TVM	Virtual ISA	LLVM	5,525	194	1	[]
[ "<s>", "unsigned", "getWeight", "(", ")", "const", "{", "return", "(", "Weight", ")", ";", "}", "</s>" ]	[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]	[ "Hexagon" ]	HexagonShuffler	getWeight	Hexagon	DSP	LLVM	5,526	12	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "EdgeBundles", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoop...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FloatingPoint	getAnalysisUsage	X86	CPU	LLVM	5,527	47	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "SmallVector", "<", "const", "MachineInstr", "", ",", "2", ">", "BundleMIs", ";", "unsigned", "Size", "=", "1", ";", "if", "(", "MI", "->", "i...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Patmos", "Patmos", "2", "1", "\"Pseudo instructions must not be bundled!\"", "\"Corrupt Bundle!\"", "0", "1" ]	PatmosAsmPrinter1	emitInstruction	Patmos	VLIW	LLVM	5,528	210	1	[]
[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "\|\|", "TUNE_LOONGSON_3A", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", ")", "return", "2", ...	[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]	[ "mips", "4", "4", "2", "4", "0" ]	mips4	mips_multipass_dfa_lookahead	mips	CPU	GCC	5,529	41	1	[]
[ "<s>", "static", "bool", "mcore_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "\|\|", "size", ">", ...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "mcore", "1", "2" ]	mcore3	mcore_return_in_memory	mcore	MPU	GCC	5,530	35	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 pseudo instruction expansion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 pseudo instruction expansion pass\"" ]	ARM64ExpandPseudoInsts	getPassName	ARM64	CPU	LLVM	5,531	13	1	[]
[ "<s>", "static", "rtx", "arm_find_shift_sub_rtx", "(", "rtx", "pattern", ")", "{", "return", "arm_find_sub_rtx_with_code", "(", "pattern", ",", "ASHIFT", ",", "true", ")", ";", "}", "</s>" ]	[ "Traverse", "PATTERN", "looking", "for", "any", "sub-rtx", "which", "looks", "like", "a", "shift", "." ]	[ "arm" ]	aarch-common	arm_find_shift_sub_rtx	arm	CPU	GCC	5,532	19	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "AMDGPU", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "R600" ]	AMDGPUAsmBackend1	getNumFixupKinds	R600	GPU	LLVM	5,533	13	1	[]
[ "<s>", "static", "tree", "gen_regparm_prefix", "(", "tree", "decl", ",", "unsigned", "nregs", ")", "{", "unsigned", "total", "=", "0", ";", "const", "char", "*", "asmname", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", ...	[ "Return", "string", "which", "is", "the", "former", "assembler", "name", "modified", "with", "an", "_n", "@", "prefix", "where", "n", "represents", "the", "number", "of", "arguments", "passed", "in", "registers" ]	[ "i386", "0", "1", "9", "3", "1", "\"_%u@%s\"" ]	netware	gen_regparm_prefix	i386	CPU	GCC	5,534	180	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Assembly inspects a register operand\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "WebAssembly", "\"Assembly inspects a register operand\"", "0" ]	WebAssemblyAsmParser (2)	getReg	WebAssembly	Virtual ISA	LLVM	5,535	16	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "FnStartLocs", "=", "Locs", "(", ")", ";", "CantUnwindLocs", "=", "Locs", "(", ")", ";", "PersonalityLocs", "=", "Locs", "(", ")", ";", "HandlerDataLocs", "=", "Locs", "(", ")", ";", "PersonalityIndexLocs", "=", "...	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "ARM", "ARM::SP" ]	ARMAsmParser (2)	reset	ARM	CPU	LLVM	5,536	42	1	[]
[ "<s>", "TargetPassConfig", "*", "MandarinTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MandarinPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Mandarin" ]	MandarinTargetMachine	createPassConfig	Mandarin	CPU	LLVM	5,537	21	1	[]
[ "<s>", "SDValue", "DCPU16TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Dcpu16", "DCPU16", "ISD::InputArg", "16", "DCPU16", "0", "1", "2", "0" ]	Dcpu16ISelLowering	LowerCallResult	Dcpu16	CPU	LLVM	5,538	170	1	[]
[ "<s>", "static", "const", "char", "*", "get_content_name", "(", "unsigned", "char", "index", ",", "machine_mode", "mode", ")", "{", "static", "char", "buffer", "[", "128", "]", ";", "if", "(", "index", "==", "NOT_KNOWN", ")", "return", "\"Unknown\"", ";", ...	[ "Return", "a", "string", "describing", "content", "INDEX", "in", "mode", "MODE", ".", "WARNING", ":", "Can", "return", "a", "pointer", "to", "a", "static", "buffer", "." ]	[ "rl78", "128", "\"Unknown\"", "31", "\"stack slot %d\"", "32", "\"%s%s\"", "1" ]	rl78	get_content_name	rl78	MPU	GCC	5,539	84	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "auto", "HazardType", "=", "I...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "0", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "SI", "SI", "SI", "SI", "SI", "0", "0", "0", "0", "0", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]	GCNHazardRecognizer1	getHazardType	AMDGPU	GPU	LLVM	5,540	478	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "{", "if", "(", "!", "parseAuthExpr", "(", "Res", ",", "EndLoc", ")", ")", "return", "false", ";", "return", "getParse...	[ "Parse", "a", "primary", "expression", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmParser105	parsePrimaryExpr	AArch64	CPU	LLVM	5,541	44	1	[]
[ "<s>", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"******** ARM MVE VPT BLOCKS ******\\n\"", "\"****** Function: \"", "\"************************************\\n\"" ]	MVEVPTBlockPass (2)	runOnMachineFunction	ARM	CPU	LLVM	5,542	119	1	[]
[ "<s>", "static", "unsigned", "int", "cr16_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", ">=", "CR16_FIRST_DWORD_REGISTER", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "CR1...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "cr16" ]	cr16	cr16_hard_regno_nregs	cr16	MPU	GCC	5,543	42	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "\|\|", "Subtarget", "->", "outlineAtomics", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering10	shouldExpandAtomicCmpXchgInIR	AArch64	CPU	LLVM	5,544	57	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "isDead", "(", "const", "MachineInstr", "", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "o...	[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonHardwareLoops12	isDead	Hexagon	DSP	LLVM	5,545	268	1	[]
[ "<s>", "void", "xtensa_split_operand_pair", "(", "rtx", "operands", "[", "4", "]", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "3", "]", ...	[ "Split", "OP", "[", "1", "]", "into", "OP", "[", "2,3", "]", "and", "likewise", "for", "OP", "[", "0", "]", "into", "OP", "[", "0,1", "]", ".", "MODE", "is", "for", "the", "output", ",", "i.e.", ",", "the", "input", "operands", "are", "twice", ...	[ "xtensa", "4", "1", "3", "1", "1", "2", "1", "3", "1", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	xtensa3	xtensa_split_operand_pair	xtensa	MPU	GCC	5,546	249	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "RISCVInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::sp_64", "RISCV::sp" ]	RISCVFrameLowering39	eliminateCallFramePseudoInstr	RISCV	CPU	LLVM	5,547	140	1	[]
[ "<s>", "static", "void", "frv_align_label", "(", "void", ")", "{", "unsigned", "int", "alignment", ",", "target", ",", "nop", ";", "rtx_insn", "", "x", ",", "", "last", ",", "", "barrier", ",", "", "label", ";", "last", "=", "frv_packet", ".", "i...	[ "If", "the", "current", "packet", "falls", "through", "to", "a", "label", ",", "try", "to", "pad", "the", "packet", "with", "nops", "in", "order", "to", "fit", "the", "label", "'s", "alignment", "requirements", "." ]	[ "frv", "1", "0", "4", "0", "1", "0", "0", "0", "8", "4", "1", "0", "0", "4", "1", "0", "4", "1", "1" ]	frv	frv_align_label	frv	VLIW	GCC	5,548	288	1	[]
[ "<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "0", "255", "8" ]	MipsMCCodeEmitter48	EmitInstruction	Mips	CPU	LLVM	5,549	45	1	[]
[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn...	[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...	[ "rs6000" ]	rs60003	insn_terminates_group_p	rs6000	CPU	GCC	5,550	88	1	[]
[ "<s>", "const", "unsigned", "", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Sparc", "Sparc", "0" ]	SparcRegisterInfo12	getCalleeSavedRegs	Sparc	CPU	LLVM	5,551	29	1	[]
[ "<s>", "static", "SDNode", "", "getInt64", "(", "SelectionDAG", "", "CurDAG", ",", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "int64_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(",...	[ "Get", "a", "constant", "64-bit", "value", "." ]	[ "PowerPC" ]	PPCISelDAGToDAG (2)2	getInt64	PowerPC	CPU	LLVM	5,552	46	1	[]
[ "<s>", "const", "SHUXIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIInstrInfo	getRegisterInfo	SHUXI	CPU	LLVM	5,553	12	1	[]
[ "<s>", "int", "pa_is_function_label_plus_const", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&",...	[ "Returns", "1", "if", "OP", "is", "a", "function", "label", "involved", "in", "a", "simple", "addition", "with", "a", "constant", ".", "Used", "to", "keep", "certain", "patterns", "from", "matching", "during", "instruction", "combination", "." ]	[ "pa", "0", "0", "1" ]	pa	pa_is_function_label_plus_const	pa	CPU	GCC	5,554	60	1	[]
[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_sse_compare_and_jump", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "swap_operands", ")", "{", "machine_mode", "fpcmp_mode", "=", "ix86_fp_compare_mode", "(", "code", ")", ...	[ "Expands", "a", "comparison", "of", "OP0", "with", "OP1", "using", "comparison", "code", "CODE", ",", "swapping", "the", "operands", "if", "SWAP_OPERANDS", "is", "true", ".", "The", "expanded", "code", "is", "a", "forward", "jump", "to", "a", "newly", "cre...	[ "i386" ]	i3864	ix86_expand_sse_compare_and_jump	i386	CPU	GCC	5,555	137	1	[]
[ "<s>", "bool", "M680x0AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "if", "(", "int64_t...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "M680x0", "M680x0", "\"Cannot relax the instruction, value does not fit\"", "0" ]	M680x0AsmBackend	fixupNeedsRelaxation	M680x0	MPU	LLVM	5,556	66	1	[]
[ "<s>", "static", "bool", "cris_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_metrax100", ":", "target_flags", "\|=", ...	[ "TARGET_HANDLE_OPTION", "worker", ".", "We", "just", "store", "the", "values", "into", "local", "variables", "here", ".", "Checks", "for", "correct", "semantics", "are", "in", "cris_override_options", "." ]	[ "cris" ]	cris3	cris_handle_option	cris	MPU	GCC	5,557	129	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", "....	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86" ]	X86IntelInstPrinter2	printInst	X86	CPU	LLVM	5,558	87	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLowerBrUnless", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine (2)	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	5,559	42	1	[]
[ "<s>", "static", "void", "pop", "(", "struct", "unw_state_record", "", "sr", ")", "{", "struct", "unw_reg_state", "", "rs", "=", "sr", "->", "curr", ".", "next", ";", "if", "(", "!", "rs", ")", "abort", "(", ")", ";", "memcpy", "(", "&", "sr", ...	[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]	[ "ia64" ]	unwind-ia64	pop	ia64	CPU	GCC	5,560	52	1	[]
[ "<s>", "int", "vspltis_shifted", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "i", ",", "j", ";", "unsigned", "nunits", ";", ...	[ "Like", "vsplitis_constant", ",", "but", "allow", "the", "value", "to", "be", "shifted", "left", "with", "a", "VSLDOI", "instruction", ",", "filling", "in", "the", "bottom", "elements", "with", "0", "or", "-1", ".", "Return", "0", "if", "the", "constant", ...	[ "powerpcspe", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0" ]	powerpcspe	vspltis_shifted	powerpcspe	CPU	GCC	5,561	310	1	[]
[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]	X86AvoidStoreForwardingBlocks17	runOnMachineFunction	X86	CPU	LLVM	5,562	406	1	[]
[ "<s>", "static", "bool", "mips_return_mode_in_fpr_p", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "TARGET_PAIRED_SINGLE_FLOAT", "\|\|", "mode", "!=", "V2SFmode", ")", ";", "return", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "\|...	[ "Return", "true", "if", "the", "function", "return", "value", "MODE", "will", "get", "returned", "in", "a", "floating-point", "register", "." ]	[ "mips" ]	mips	mips_return_mode_in_fpr_p	mips	CPU	GCC	5,563	48	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "X86", "X86", "\"code size not handled\"", "0", "X86::JMP_1", "X86::getCondFromBranch", "X86::COND_INVALID" ]	X86InstrInfo (2)3	removeBranch	X86	CPU	LLVM	5,564	111	1	[]
[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "Nodes", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder1	size	Patmos	VLIW	LLVM	5,565	20	1	[]
[ "<s>", "WebAssemblySubtarget", "::", "WebAssemblySubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "WebAssembl...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget11	WebAssemblySubtarget	WebAssembly	Virtual ISA	LLVM	5,566	83	1	[]
[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "BPF", "BPF", "ISD::BR_CC", "ISD::GlobalAddress", "ISD::SELECT_CC", "\"unimplemented operand\"" ]	BPFISelLowering38	LowerOperation	BPF	Virtual ISA	LLVM	5,567	71	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ",", "MCFixupKind", "&", "MappedKind", ")", "const", "{", "if", "(", "Name", "==", "\"R_MIPS_NONE\"", ")", "{", "MappedKind", "=", "(", "MCFixupKind", ")", "Mips", "::", "fixup_...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "Mips", "Mips", "\"R_MIPS_NONE\"", "Mips::fixup_Mips_NONE", "\"R_MIPS_32\"" ]	MipsAsmBackend (2)	getFixupKind	Mips	CPU	LLVM	5,568	60	1	[]
[ "<s>", "inline", "hashval_t", "bundle_state_hasher", "::", "hash", "(", "const", "value_type", "*", "state", ")", "{", "unsigned", "result", ",", "i", ";", "for", "(", "result", "=", "i", "=", "0", ";", "i", "<", "dfa_state_size", ";", "i", "++", ")", ...	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "ia64", "0", "3" ]	ia644	hash	ia64	CPU	GCC	5,569	70	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "PowerPC", "MVT::i32" ]	PPCISelLowering (2)	getScalarShiftAmountTy	PowerPC	CPU	LLVM	5,570	15	1	[]
[ "<s>", "uint64_t", "flags", "(", ")", "const", "{", "return", "0x0", ";", "}", "</s>" ]	[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]	[ "X86", "0x0" ]	X86GNUInfo	flags	X86	CPU	LLVM	5,571	10	1	[]
[ "<s>", "static", "bool", "s390_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ",", "enum", "by_pieces_operation", "op", "ATTRIBUTE_UNUSED", ",", "bool", "speed_p", "ATTRIBUTE_UNUSED", ")", ...	[ "Implement", "TARGET_USE_BY_PIECES_INFRASTRUCTURE_P", "." ]	[ "s390", "1", "2", "4", "8" ]	s390	s390_use_by_pieces_infrastructure_p	s390	MPU	GCC	5,572	47	1	[]
[ "<s>", "void", "ArgDescriptor", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "isSet", "(", ")", ")", "{", "OS", "<<", "\"<not set>\\n\"", ";", "return", ";", "}", "if",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"<not set>\\n\"", "\"Reg \"", "\"Stack offset \"" ]	AMDGPUArgumentUsageInfo1	print	AMDGPU	GPU	LLVM	5,573	64	1	[]
[ "<s>", "bool", "SILowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC_LO", "AMDGPU::S_MOV_B32", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_ANDN2_B32", "AMDGPU::S_ORN2_B32", "AMDGPU::EXEC", "AMDGPU::S_MOV_B64", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_ANDN2_B64", "...	SILowerI1Copies11	runOnMachineFunction	AMDGPU	GPU	LLVM	5,574	248	1	[]
[ "<s>", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_POWER", ")", "fixed_regs", "[", "64", "]", "=", "1", ";", "if", "(", "TARGET_64BIT", ")", "fixed_regs", "[", "13", "]", "=", "call_used_re...	[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]	[ "rs6000", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "20", "1" ]	rs60003	rs6000_conditional_register_usage	rs6000	CPU	GCC	5,575	306	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{", "return", "&", "Legalizer", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "MOS" ]	MOSSubtarget	getLegalizerInfo	MOS	MPU	LLVM	5,576	14	1	[]
[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", "&&", "TargetTriple", ".", "getOS", "(", ")", "!=", "Triple", "::", "NaCl", ")"...	[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]	[ "X86" ]	X86Subtarget104	isTarget64BitLP64	X86	CPU	LLVM	5,577	32	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstPrinter11	printRegName	Hexagon	DSP	LLVM	5,578	22	1	[]
[ "<s>", "scalar_chain", "::", "~", "scalar_chain", "(", ")", "{", "BITMAP_FREE", "(", "insns", ")", ";", "BITMAP_FREE", "(", "defs", ")", ";", "BITMAP_FREE", "(", "defs_conv", ")", ";", "bitmap_obstack_release", "(", "NULL", ")", ";", "}", "</s>" ]	[ "Free", "chain", "'s", "data", "." ]	[ "i386" ]	i386-features	~scalar_chain	i386	CPU	GCC	5,579	28	1	[]
[ "<s>", "MachinePointerInfo", "SICFunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "GV", ")", "{", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";", "}", "</...	[ "Create", "a", "MachinePointerInfo", "that", "has", "a", "GlobalValuePseudoSourceValue", "object", "representing", "a", "GOT", "entry", "for", "a", "global", "function", "." ]	[ "SIC", "SIC" ]	SICMachineFunction	callPtrInfo	SIC	CPU	LLVM	5,580	27	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "!", "FastEstimation", ")", "AU", ".", "addRequired", "<", "MachineProfileAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopI...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TMS320C64X" ]	TMS320C64XIfConversion	getAnalysisUsage	TMS320C64X	VLIW	LLVM	5,581	41	1	[]
[ "<s>", "static", "void", "update_set_flags", "(", "rtx", "x", ",", "struct", "reg_flags", "*", "pflags", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "x", ")", ";", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "case", "CALL", ":", "return", ...	[ "Examine", "X", ",", "which", "is", "a", "SET", "rtx", ",", "and", "update", "the", "flags", ",", "the", "predicate", ",", "and", "the", "condition", ",", "stored", "in", "", "PFLAGS", ",", "", "PPRED", "and", "*", "PCOND", "." ]	[ "ia64", "0", "1", "1", "1" ]	ia64	update_set_flags	ia64	CPU	GCC	5,582	103	1	[]
[ "<s>", "static", "void", "frv_io_check_address", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "rtx", "", "other", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "*", "other", "!=", "0", "&...	[ "A", "note_stores", "callback", "for", "which", "DATA", "points", "to", "an", "rtx", ".", "Nullify", "", "DATA", "if", "X", "is", "a", "register", "and", "", "DATA", "depends", "on", "X", "." ]	[ "frv", "0", "0" ]	frv2	frv_io_check_address	frv	VLIW	GCC	5,583	48	1	[]
[ "<s>", "bool", "X86FastTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFunc", ")", "{", "MF", "=", "&", "MFunc", ";", "MRI", "=", "&", "MFunc", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MFunc", ".", "getSubtarget", "<",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86FastTileConfig2	runOnMachineFunction	X86	CPU	LLVM	5,584	62	1	[]
[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "\|\|", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "INSN", ")", "retu...	[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]	[ "sh", "0" ]	sh3	sh_cannot_copy_insn_p	sh	CPU	GCC	5,585	86	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyLateEHPrepare19	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	5,586	114	1	[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return", "CLI", ".", "Chain", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0ISelLowering2	LowerCall	Cpu0	CPU	LLVM	5,587	26	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "8", "RISCV", "0" ]	RISCVInstrInfo	getInstSizeInBytes	RISCV	CPU	LLVM	5,588	142	1	[]
[ "<s>", "opt_machine_mode", "arm_get_mask_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_HAVE_MVE", ")", "return", "arm_mode_to_pred_mode", "(", "mode", ")", ";", "return", "default_get_mask_mode", "(", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]	[ "arm" ]	arm	arm_get_mask_mode	arm	CPU	GCC	5,589	24	1	[]
[ "<s>", "static", "int", "arm_address_register_rtx_p", "(", "rtx", "x", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "0", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "...	[ "Return", "nonzero", "if", "X", "is", "valid", "as", "an", "ARM", "state", "addressing", "register", "." ]	[ "arm", "0" ]	arm	arm_address_register_rtx_p	arm	CPU	GCC	5,590	62	1	[]
[ "<s>", "static", "inline", "VConstraintType", "getConstraint", "(", "uint64_t", "TSFlags", ")", "{", "return", "static_cast", "<", "VConstraintType", ">", "(", "(", "TSFlags", "&", "ConstraintMask", ")", ">>", "ConstraintShift", ")", ";", "}", "</s>" ]	[ "Fetch", "condition", "in", "the", "form", "of", "PredicateConstraint", ",", "if", "possible", "." ]	[ "RISCV" ]	RISCVBaseInfo	getConstraint	RISCV	CPU	LLVM	5,591	25	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", "==", "(", "int32_t", ")", "Imm", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "X86", "X86" ]	X86ISelLowering117	isLegalAddImmediate	X86	CPU	LLVM	5,592	19	1	[]
[ "<s>", "int", "iq2000_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "simplejump_p", "(", "insn", ")", "\|\|", "(", "(", "JUMP_P", "(", "insn", ")", "\|\|", "CALL_P", "(", "insn", ")", ")", ")", ")", "length...	[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]	[ "iq2000", "4" ]	iq2000	iq2000_adjust_insn_length	iq2000	CPU	GCC	5,593	40	1	[]
[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AArch64" ]	AArch64InstrInfo21	getRegisterInfo	AArch64	CPU	LLVM	5,594	12	1	[]
[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...	[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]	[ "aarch64", "1", "0", "16", "1", "1", "8", "16", "8" ]	aarch64	aarch64_components_for_bb	aarch64	CPU	GCC	5,595	263	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "\"AVX not supported\"", "...	X86InstrInfo103	expandPostRAPseudo	X86	CPU	LLVM	5,596	311	1	[]
[ "<s>", "enum", "machine_mode", "arc_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "case", "EQ", ":", "case", "NE", ":", "return", "CCZNmode...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]	[ "arc" ]	arc3	arc_select_cc_mode	arc	MPU	GCC	5,597	81	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"TMS320C64X Assembly Printer\"" ]	TMS320C64XAsmPrinter	getPassName	TMS320C64X	VLIW	LLVM	5,598	13	1	[]
[ "<s>", "machine_mode", "cris_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if...	[ "A", "combination", "of", "defining", "TARGET_PROMOTE_FUNCTION_MODE", ",", "promoting", "arguments", "and", "", "not", "", "defining", "TARGET_PROMOTE_PROTOTYPES", "or", "PROMOTE_MODE", "gives", "the", "best", "code", "size", "and", "speed", "for", "gcc", ",", "...	[ "cris", "1" ]	cris	cris_promote_function_mode	cris	MPU	GCC	5,599	44	1	[]

[ "<s>", "static", "tree", "def_builtin_const", "(", "const", "char", "*", "name", ",", "enum", "insn_code", "icode", ",", "enum", "sparc_builtins", "code", ",", "tree", "type", ")", "{", "tree", "t", "=", "def_builtin", "(", "name", ",", "icode", ",", "co...

[ "Likewise", ",", "but", "also", "marks", "the", "function", "as", "``", "const", "''", "." ]

[ "sparc", "1" ]

sparc

def_builtin_const

sparc

CPU

GCC

5,500

50

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getTargetData", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "0", "PPC", "8", "4", "0", "PPC", "3", "2", "0", "PPC", "8", "4", "0" ]

PPCAsmPrinter1

doFinalization

PowerPC

CPU

LLVM

5,501

495

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "2", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter

encodeInstruction

RISCV

CPU

LLVM

5,502

182

1

[]

[ "<s>", "void", "DCPU16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Dcpu16", "DCPU16", "0", "0", "1", "0", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "1", "DCPU16::ADD16ri", "DCPU16::SP", "DCPU16::SP", "3", "1", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "3" ]

Dcpu16RegisterInfo

eliminateCallFramePseudoInstr

Dcpu16

CPU

LLVM

5,503

362

1

[]

[ "<s>", "unsigned", "HSAILInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "HSAIL", "HSAIL", "0", "HSAIL::OpName", "HSAILAS::SPILL_ADDRESS", "HSAIL::NoRegister", "HSAIL::getNamedOperandIdx", "HSAIL::OpName", "HSAILADDRESS::BASE", "0", "HSAIL::NoRegister" ]

HSAILInstrInfo

isStoreToStackSlot

HSAIL

Virtual ISA

LLVM

5,504

158

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine91

addPreRegAlloc

R600

GPU

LLVM

5,505

77

1

[]

[ "<s>", "int", "sparc_check_64", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "set_once", "=", "0", ";", "rtx", "y", "=", "x", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", ";", "if", "(", "GET_MODE", "(", "x", ")...

[ "Return", "0", "if", "the", "high", "32", "bits", "of", "X", "(", "the", "low", "word", "of", "X", ",", "if", "DImode", ")", "are", "unknown", ".", "Return", "1", "if", "the", "high", "bits", "are", "zero", ",", "-1", "if", "the", "register", "is...

[ "sparc", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]

sparc3

sparc_check_64

sparc

CPU

GCC

5,506

223

1

[]

[ "<s>", "const", "uint32_t", "*", "VERegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "Fast", ":", "...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "VE", "VE" ]

VERegisterInfo3

getCallPreservedMask

VE

CPU

LLVM

5,507

44

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]

HexagonFrameLowering (2)3

hasFP

Hexagon

DSP

LLVM

5,508

168

1

[]

[ "<s>", "void", "LoongArchAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "if", "(", "!",...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "LoongArch", "LoongArch", "LoongArch" ]

LoongArchAsmPrinter

emitInstruction

LoongArch

CPU

LLVM

5,509

48

1

[]

[ "<s>", "unsigned", "J2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "J2", "J2", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "J2::BRA", "1", "\"Unexpected conditional branch\"" ]

J2InstrInfo

insertBranch

J2

MPU

LLVM

5,510

89

1

[]

[ "<s>", "const", "RegisterBank", "&", "AMDGPURegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "TRI", "->", "isSGPRClass", "(", "&", "RC", ")", ")", "return", "getRegBank", "(", "AMD...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID" ]

AMDGPURegisterBankInfo

getRegBankFromRegClass

AMDGPU

GPU

LLVM

5,511

41

1

[]

[ "<s>", "bool", "arc_profile_call", "(", "rtx", "callee", ")", "{", "rtx", "from", "=", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ";", "if", "(", "TARGET_UCB_MCOUNT", ")", "return", "false", ";", "if", "(", "CONSTANT_P", "...

[ "Emit", "profiling", "code", "for", "calling", "CALLEE", ".", "Return", "true", "if", "a", "special", "call", "pattern", "needs", "to", "be", "generated", "." ]

[ "arc", "0", "3", "1", "3", "8", "9" ]

arc4

arc_profile_call

arc

MPU

GCC

5,512

160

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX DAG->DAG Pattern Instruction Selection\"" ]

NVPTXISelDAGToDAG1

getPassName

NVPTX

GPU

LLVM

5,513

13

1

[]

[ "<s>", "int", "arm_eliminable_register", "(", "rtx", "x", ")", "{", "return", "REG_P", "(", "x", ")", "&&", "(", "REGNO", "(", "x", ")", "==", "FRAME_POINTER_REGNUM", "||", "REGNO", "(", "x", ")", "==", "ARG_POINTER_REGNUM", "||", "(", "REGNO", "(", "x...

[ "Return", "true", "if", "X", "is", "a", "register", "that", "will", "be", "eliminated", "later", "on", "." ]

[ "arm" ]

arm

arm_eliminable_register

arm

CPU

GCC

5,514

46

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Wrong CountValue accessor\"", ")", ";", "return", "Contents", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Hexagon", "\"Wrong CountValue accessor\"" ]

HexagonHardwareLoops16

getReg

Hexagon

DSP

LLVM

5,515

21

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true...

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "ARM", "ARM" ]

ARMAsmBackend (2)

mayNeedRelaxation

ARM

CPU

LLVM

5,516

36

1

[]

[ "<s>", "static", "void", "iq2000_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", ...

[ "Advance", "the", "argument", "of", "type", "TYPE", "and", "mode", "MODE", "to", "the", "next", "argument", "position", "in", "CUM", "." ]

[ "iq2000", "\"function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, \"", "\"%p\"", "\", %d )\\n\\n\"", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1", "4", "1" ]

iq20006

iq2000_function_arg_advance

iq2000

CPU

GCC

5,517

311

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "R600" ]

AMDGPUTargetMachine35

addIRPasses

R600

GPU

LLVM

5,518

35

1

[]

[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...

[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...

[ "rs6000", "4", "0", "1", "2", "3", "3" ]

rs60004

altivec_expand_vec_perm_le

rs6000

CPU

GCC

5,519

230

1

[]

[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "PowerPC" ]

PPCISelLowering (2)1

isCheapToSpeculateCtlz

PowerPC

CPU

LLVM

5,520

11

1

[]

[ "<s>", "void", "TPCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TPC", "TPC", "TPC::SPILL_ARF_RESTORE", "TPC::ARFRegClass", "TPC::SPILL_DRF_RESTORE", "TPC::DRFRegClass", "TPC::SPILL_ZRF_RESTORE", "TPC::ZRFRegClass", "TPC::SPILL_VRF_RESTORE", "TPC::VRFRegClass", "TPC::SPILL_VPRF_RESTORE", "TPC::VPRFRegClass", "TPC::SPILL_IRF_RESTORE", "TPC::IRFRegClass"...

TPCRegisterInfo

eliminateFrameIndex

TPC

Virtual ISA

LLVM

5,521

466

1

[]

[ "<s>", "static", "void", "rs6000_emit_stack_tie", "(", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", "...

[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "rs6000_sr_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]

[ "rs6000" ]

rs60002

rs6000_emit_stack_tie

rs6000

CPU

GCC

5,522

37

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "Value", "=", "adjustFixupV...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "3", "8", "0xff" ]

SparcAsmBackend2

applyFixup

Sparc

CPU

LLVM

5,523

106

1

[]

[ "<s>", "bool", "Z80AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Z80", "Z80", "\"Unimplemented\"" ]

Z80AsmParser1

MatchAndEmitInstruction

Z80

MPU

LLVM

5,524

34

1

[]

[ "<s>", "unsigned", "TVMInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", ...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "TVM", "TVM", "0", "TVM::JMPX", "TVM::IFELSE", "TVM::IFJMP", "TVM::IFNOTJMP", "0", "TVM::JMPX", "8", "1", "TVM::IFELSE", "8", "1", "TVM::IFJMP", "TVM::IFNOTJMP", "8", "1", "0" ]

TVMInstrInfo

removeBranch

TVM

Virtual ISA

LLVM

5,525

194

1

[]

[ "<s>", "unsigned", "getWeight", "(", ")", "const", "{", "return", "(", "Weight", ")", ";", "}", "</s>" ]

[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]

[ "Hexagon" ]

HexagonShuffler

getWeight

Hexagon

DSP

LLVM

5,526

12

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "EdgeBundles", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoop...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FloatingPoint

getAnalysisUsage

X86

CPU

LLVM

5,527

47

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallVector", "<", "const", "MachineInstr", "*", ",", "2", ">", "BundleMIs", ";", "unsigned", "Size", "=", "1", ";", "if", "(", "MI", "->", "i...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Patmos", "Patmos", "2", "1", "\"Pseudo instructions must not be bundled!\"", "\"Corrupt Bundle!\"", "0", "1" ]

PatmosAsmPrinter1

emitInstruction

Patmos

VLIW

LLVM

5,528

210

1

[]

[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "||", "TUNE_LOONGSON_3A", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", ")", "return", "2", ...

[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]

[ "mips", "4", "4", "2", "4", "0" ]

mips4

mips_multipass_dfa_lookahead

mips

CPU

GCC

5,529

41

1

[]

[ "<s>", "static", "bool", "mcore_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "1", "||", "size", ">", ...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "mcore", "1", "2" ]

mcore3

mcore_return_in_memory

mcore

MPU

GCC

5,530

35

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 pseudo instruction expansion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 pseudo instruction expansion pass\"" ]

ARM64ExpandPseudoInsts

getPassName

ARM64

CPU

LLVM

5,531

13

1

[]

[ "<s>", "static", "rtx", "arm_find_shift_sub_rtx", "(", "rtx", "pattern", ")", "{", "return", "arm_find_sub_rtx_with_code", "(", "pattern", ",", "ASHIFT", ",", "true", ")", ";", "}", "</s>" ]

[ "Traverse", "PATTERN", "looking", "for", "any", "sub-rtx", "which", "looks", "like", "a", "shift", "." ]

[ "arm" ]

aarch-common

arm_find_shift_sub_rtx

arm

CPU

GCC

5,532

19

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "AMDGPU", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "R600" ]

AMDGPUAsmBackend1

getNumFixupKinds

R600

GPU

LLVM

5,533

13

1

[]

[ "<s>", "static", "tree", "gen_regparm_prefix", "(", "tree", "decl", ",", "unsigned", "nregs", ")", "{", "unsigned", "total", "=", "0", ";", "const", "char", "*", "asmname", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", ...

[ "Return", "string", "which", "is", "the", "former", "assembler", "name", "modified", "with", "an", "_n", "@", "prefix", "where", "n", "represents", "the", "number", "of", "arguments", "passed", "in", "registers" ]

[ "i386", "0", "1", "9", "3", "1", "\"_%u@%s\"" ]

netware

gen_regparm_prefix

i386

CPU

GCC

5,534

180

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "llvm_unreachable", "(", "\"Assembly inspects a register operand\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "WebAssembly", "\"Assembly inspects a register operand\"", "0" ]

WebAssemblyAsmParser (2)

getReg

WebAssembly

Virtual ISA

LLVM

5,535

16

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "FnStartLocs", "=", "Locs", "(", ")", ";", "CantUnwindLocs", "=", "Locs", "(", ")", ";", "PersonalityLocs", "=", "Locs", "(", ")", ";", "HandlerDataLocs", "=", "Locs", "(", ")", ";", "PersonalityIndexLocs", "=", "...

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "ARM", "ARM::SP" ]

ARMAsmParser (2)

reset

ARM

CPU

LLVM

5,536

42

1

[]

[ "<s>", "TargetPassConfig", "*", "MandarinTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MandarinPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Mandarin" ]

MandarinTargetMachine

createPassConfig

Mandarin

CPU

LLVM

5,537

21

1

[]

[ "<s>", "SDValue", "DCPU16TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Dcpu16", "DCPU16", "ISD::InputArg", "16", "DCPU16", "0", "1", "2", "0" ]

Dcpu16ISelLowering

LowerCallResult

Dcpu16

CPU

LLVM

5,538

170

1

[]

[ "<s>", "static", "const", "char", "*", "get_content_name", "(", "unsigned", "char", "index", ",", "machine_mode", "mode", ")", "{", "static", "char", "buffer", "[", "128", "]", ";", "if", "(", "index", "==", "NOT_KNOWN", ")", "return", "\"Unknown\"", ";", ...

[ "Return", "a", "string", "describing", "content", "INDEX", "in", "mode", "MODE", ".", "WARNING", ":", "Can", "return", "a", "pointer", "to", "a", "static", "buffer", "." ]

[ "rl78", "128", "\"Unknown\"", "31", "\"stack slot %d\"", "32", "\"%s%s\"", "1" ]

rl78

get_content_name

rl78

MPU

GCC

5,539

84

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "auto", "HazardType", "=", "I...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "0", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "SI", "SI", "SI", "SI", "SI", "0", "0", "0", "0", "0", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]

GCNHazardRecognizer1

getHazardType

AMDGPU

GPU

LLVM

5,540

478

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "{", "if", "(", "!", "parseAuthExpr", "(", "Res", ",", "EndLoc", ")", ")", "return", "false", ";", "return", "getParse...

[ "Parse", "a", "primary", "expression", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmParser105

parsePrimaryExpr

AArch64

CPU

LLVM

5,541

44

1

[]

[ "<s>", "bool", "MVEVPTBlock", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "Fn", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"********** ARM MVE VPT BLOCKS **********\\n\"", "\"********** Function: \"", "\"**************************************\\n\"" ]

MVEVPTBlockPass (2)

runOnMachineFunction

ARM

CPU

LLVM

5,542

119

1

[]

[ "<s>", "static", "unsigned", "int", "cr16_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", ">=", "CR16_FIRST_DWORD_REGISTER", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "CR1...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "cr16" ]

cr16

cr16_hard_regno_nregs

cr16

MPU

GCC

5,543

42

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "||", "Subtarget", "->", "outlineAtomics", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering10

shouldExpandAtomicCmpXchgInIR

AArch64

CPU

LLVM

5,544

57

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "isDead", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "o...

[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonHardwareLoops12

isDead

Hexagon

DSP

LLVM

5,545

268

1

[]

[ "<s>", "void", "xtensa_split_operand_pair", "(", "rtx", "operands", "[", "4", "]", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "3", "]", ...

[ "Split", "OP", "[", "1", "]", "into", "OP", "[", "2,3", "]", "and", "likewise", "for", "OP", "[", "0", "]", "into", "OP", "[", "0,1", "]", ".", "MODE", "is", "for", "the", "output", ",", "i.e.", ",", "the", "input", "operands", "are", "twice", ...

[ "xtensa", "4", "1", "3", "1", "1", "2", "1", "3", "1", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

xtensa3

xtensa_split_operand_pair

xtensa

MPU

GCC

5,546

249

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "RISCVInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "0", "RISCV::ADJCALLSTACKDOWN", "RISCV::sp_64", "RISCV::sp" ]

RISCVFrameLowering39

eliminateCallFramePseudoInstr

RISCV

CPU

LLVM

5,547

140

1

[]

[ "<s>", "static", "void", "frv_align_label", "(", "void", ")", "{", "unsigned", "int", "alignment", ",", "target", ",", "nop", ";", "rtx_insn", "*", "x", ",", "*", "last", ",", "*", "barrier", ",", "*", "label", ";", "last", "=", "frv_packet", ".", "i...

[ "If", "the", "current", "packet", "falls", "through", "to", "a", "label", ",", "try", "to", "pad", "the", "packet", "with", "nops", "in", "order", "to", "fit", "the", "label", "'s", "alignment", "requirements", "." ]

[ "frv", "1", "0", "4", "0", "1", "0", "0", "0", "8", "4", "1", "0", "0", "4", "1", "0", "4", "1", "1" ]

frv

frv_align_label

frv

VLIW

GCC

5,548

288

1

[]

[ "<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "0", "255", "8" ]

MipsMCCodeEmitter48

EmitInstruction

Mips

CPU

LLVM

5,549

45

1

[]

[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn...

[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...

[ "rs6000" ]

rs60003

insn_terminates_group_p

rs6000

CPU

GCC

5,550

88

1

[]

[ "<s>", "const", "unsigned", "*", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Sparc", "Sparc", "0" ]

SparcRegisterInfo12

getCalleeSavedRegs

Sparc

CPU

LLVM

5,551

29

1

[]

[ "<s>", "static", "SDNode", "*", "getInt64", "(", "SelectionDAG", "*", "CurDAG", ",", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "int64_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(",...

[ "Get", "a", "constant", "64-bit", "value", "." ]

[ "PowerPC" ]

PPCISelDAGToDAG (2)2

getInt64

PowerPC

CPU

LLVM

5,552

46

1

[]

[ "<s>", "const", "SHUXIRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIInstrInfo

getRegisterInfo

SHUXI

CPU

LLVM

5,553

12

1

[]

[ "<s>", "int", "pa_is_function_label_plus_const", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&",...

[ "Returns", "1", "if", "OP", "is", "a", "function", "label", "involved", "in", "a", "simple", "addition", "with", "a", "constant", ".", "Used", "to", "keep", "certain", "patterns", "from", "matching", "during", "instruction", "combination", "." ]

[ "pa", "0", "0", "1" ]

pa

pa_is_function_label_plus_const

pa

CPU

GCC

5,554

60

1

[]

[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_sse_compare_and_jump", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "swap_operands", ")", "{", "machine_mode", "fpcmp_mode", "=", "ix86_fp_compare_mode", "(", "code", ")", ...

[ "Expands", "a", "comparison", "of", "OP0", "with", "OP1", "using", "comparison", "code", "CODE", ",", "swapping", "the", "operands", "if", "SWAP_OPERANDS", "is", "true", ".", "The", "expanded", "code", "is", "a", "forward", "jump", "to", "a", "newly", "cre...

[ "i386" ]

i3864

ix86_expand_sse_compare_and_jump

i386

CPU

GCC

5,555

137

1

[]

[ "<s>", "bool", "M680x0AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "if", "(", "int64_t...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "M680x0", "M680x0", "\"Cannot relax the instruction, value does not fit\"", "0" ]

M680x0AsmBackend

fixupNeedsRelaxation

M680x0

MPU

LLVM

5,556

66

1

[]

[ "<s>", "static", "bool", "cris_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_metrax100", ":", "target_flags", "|=", ...

[ "TARGET_HANDLE_OPTION", "worker", ".", "We", "just", "store", "the", "values", "into", "local", "variables", "here", ".", "Checks", "for", "correct", "semantics", "are", "in", "cris_override_options", "." ]

[ "cris" ]

cris3

cris_handle_option

cris

MPU

GCC

5,557

129

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", "....

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86" ]

X86IntelInstPrinter2

printInst

X86

CPU

LLVM

5,558

87

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCFGStackify", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyLowerBrUnless", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine (2)

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

5,559

42

1

[]

[ "<s>", "static", "void", "pop", "(", "struct", "unw_state_record", "*", "sr", ")", "{", "struct", "unw_reg_state", "*", "rs", "=", "sr", "->", "curr", ".", "next", ";", "if", "(", "!", "rs", ")", "abort", "(", ")", ";", "memcpy", "(", "&", "sr", ...

[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]

[ "ia64" ]

unwind-ia64

pop

ia64

CPU

GCC

5,560

52

1

[]

[ "<s>", "int", "vspltis_shifted", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "i", ",", "j", ";", "unsigned", "nunits", ";", ...

[ "Like", "vsplitis_constant", ",", "but", "allow", "the", "value", "to", "be", "shifted", "left", "with", "a", "VSLDOI", "instruction", ",", "filling", "in", "the", "bottom", "elements", "with", "0", "or", "-1", ".", "Return", "0", "if", "the", "constant", ...

[ "powerpcspe", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0" ]

powerpcspe

vspltis_shifted

powerpcspe

CPU

GCC

5,561

310

1

[]

[ "<s>", "bool", "X86AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86AvoidStoreForwardBlocks", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"Expected MIR to be in SSA form\"", "X86", "X86", "\"Start X86AvoidStoreForwardBlocks\\n\"", "2", "\"Expected One Memory Operand\"", "\"Blocked load and store instructions: \\n\"", "\"Replaced with:\\n\"", "\"End X86AvoidStoreForwardBlocks\\n\"" ]

X86AvoidStoreForwardingBlocks17

runOnMachineFunction

X86

CPU

LLVM

5,562

406

1

[]

[ "<s>", "static", "bool", "mips_return_mode_in_fpr_p", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "TARGET_PAIRED_SINGLE_FLOAT", "||", "mode", "!=", "V2SFmode", ")", ";", "return", "(", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "|...

[ "Return", "true", "if", "the", "function", "return", "value", "MODE", "will", "get", "returned", "in", "a", "floating-point", "register", "." ]

[ "mips" ]

mips

mips_return_mode_in_fpr_p

mips

CPU

GCC

5,563

48

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterator...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "X86", "X86", "\"code size not handled\"", "0", "X86::JMP_1", "X86::getCondFromBranch", "X86::COND_INVALID" ]

X86InstrInfo (2)3

removeBranch

X86

CPU

LLVM

5,564

111

1

[]

[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "Nodes", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder1

size

Patmos

VLIW

LLVM

5,565

20

1

[]

[ "<s>", "WebAssemblySubtarget", "::", "WebAssemblySubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "WebAssembl...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget11

WebAssemblySubtarget

WebAssembly

Virtual ISA

LLVM

5,566

83

1

[]

[ "<s>", "SDValue", "BPFTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "BPF", "BPF", "ISD::BR_CC", "ISD::GlobalAddress", "ISD::SELECT_CC", "\"unimplemented operand\"" ]

BPFISelLowering38

LowerOperation

BPF

Virtual ISA

LLVM

5,567

71

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ",", "MCFixupKind", "&", "MappedKind", ")", "const", "{", "if", "(", "Name", "==", "\"R_MIPS_NONE\"", ")", "{", "MappedKind", "=", "(", "MCFixupKind", ")", "Mips", "::", "fixup_...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "Mips", "Mips", "\"R_MIPS_NONE\"", "Mips::fixup_Mips_NONE", "\"R_MIPS_32\"" ]

MipsAsmBackend (2)

getFixupKind

Mips

CPU

LLVM

5,568

60

1

[]

[ "<s>", "inline", "hashval_t", "bundle_state_hasher", "::", "hash", "(", "const", "value_type", "*", "state", ")", "{", "unsigned", "result", ",", "i", ";", "for", "(", "result", "=", "i", "=", "0", ";", "i", "<", "dfa_state_size", ";", "i", "++", ")", ...

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "ia64", "0", "3" ]

ia644

hash

ia64

CPU

GCC

5,569

70

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "PowerPC", "MVT::i32" ]

PPCISelLowering (2)

getScalarShiftAmountTy

PowerPC

CPU

LLVM

5,570

15

1

[]

[ "<s>", "uint64_t", "flags", "(", ")", "const", "{", "return", "0x0", ";", "}", "</s>" ]

[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]

[ "X86", "0x0" ]

X86GNUInfo

flags

X86

CPU

LLVM

5,571

10

1

[]

[ "<s>", "static", "bool", "s390_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ",", "enum", "by_pieces_operation", "op", "ATTRIBUTE_UNUSED", ",", "bool", "speed_p", "ATTRIBUTE_UNUSED", ")", ...

[ "Implement", "TARGET_USE_BY_PIECES_INFRASTRUCTURE_P", "." ]

[ "s390", "1", "2", "4", "8" ]

s390

s390_use_by_pieces_infrastructure_p

s390

MPU

GCC

5,572

47

1

[]

[ "<s>", "void", "ArgDescriptor", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "isSet", "(", ")", ")", "{", "OS", "<<", "\"<not set>\\n\"", ";", "return", ";", "}", "if",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"<not set>\\n\"", "\"Reg \"", "\"Stack offset \"" ]

AMDGPUArgumentUsageInfo1

print

AMDGPU

GPU

LLVM

5,573

64

1

[]

[ "<s>", "bool", "SILowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC_LO", "AMDGPU::S_MOV_B32", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_ANDN2_B32", "AMDGPU::S_ORN2_B32", "AMDGPU::EXEC", "AMDGPU::S_MOV_B64", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_ANDN2_B64", "...

SILowerI1Copies11

runOnMachineFunction

AMDGPU

GPU

LLVM

5,574

248

1

[]

[ "<s>", "void", "rs6000_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "!", "TARGET_POWER", ")", "fixed_regs", "[", "64", "]", "=", "1", ";", "if", "(", "TARGET_64BIT", ")", "fixed_regs", "[", "13", "]", "=", "call_used_re...

[ "Change", "register", "usage", "conditional", "on", "target", "flags", "." ]

[ "rs6000", "64", "1", "13", "13", "13", "1", "32", "64", "1", "2", "0", "2", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "20", "1" ]

rs60003

rs6000_conditional_register_usage

rs6000

CPU

GCC

5,575

306

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "getLegalizerInfo", "(", ")", "const", "override", "{", "return", "&", "Legalizer", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "MOS" ]

MOSSubtarget

getLegalizerInfo

MOS

MPU

LLVM

5,576

14

1

[]

[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUX32", "&&", "TargetTriple", ".", "getOS", "(", ")", "!=", "Triple", "::", "NaCl", ")"...

[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]

[ "X86" ]

X86Subtarget104

isTarget64BitLP64

X86

CPU

LLVM

5,577

32

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstPrinter11

printRegName

Hexagon

DSP

LLVM

5,578

22

1

[]

[ "<s>", "scalar_chain", "::", "~", "scalar_chain", "(", ")", "{", "BITMAP_FREE", "(", "insns", ")", ";", "BITMAP_FREE", "(", "defs", ")", ";", "BITMAP_FREE", "(", "defs_conv", ")", ";", "bitmap_obstack_release", "(", "NULL", ")", ";", "}", "</s>" ]

[ "Free", "chain", "'s", "data", "." ]

[ "i386" ]

i386-features

~scalar_chain

i386

CPU

GCC

5,579

28

1

[]

[ "<s>", "MachinePointerInfo", "SICFunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "GV", ")", "{", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";", "}", "</...

[ "Create", "a", "MachinePointerInfo", "that", "has", "a", "GlobalValuePseudoSourceValue", "object", "representing", "a", "GOT", "entry", "for", "a", "global", "function", "." ]

[ "SIC", "SIC" ]

SICMachineFunction

callPtrInfo

SIC

CPU

LLVM

5,580

27

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "if", "(", "!", "FastEstimation", ")", "AU", ".", "addRequired", "<", "MachineProfileAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopI...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TMS320C64X" ]

TMS320C64XIfConversion

getAnalysisUsage

TMS320C64X

VLIW

LLVM

5,581

41

1

[]

[ "<s>", "static", "void", "update_set_flags", "(", "rtx", "x", ",", "struct", "reg_flags", "*", "pflags", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "x", ")", ";", "switch", "(", "GET_CODE", "(", "src", ")", ")", "{", "case", "CALL", ":", "return", ...

[ "Examine", "X", ",", "which", "is", "a", "SET", "rtx", ",", "and", "update", "the", "flags", ",", "the", "predicate", ",", "and", "the", "condition", ",", "stored", "in", "*", "PFLAGS", ",", "*", "PPRED", "and", "*", "PCOND", "." ]

[ "ia64", "0", "1", "1", "1" ]

ia64

update_set_flags

ia64

CPU

GCC

5,582

103

1

[]

[ "<s>", "static", "void", "frv_io_check_address", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "rtx", "*", "other", "=", "data", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "*", "other", "!=", "0", "&...

[ "A", "note_stores", "callback", "for", "which", "DATA", "points", "to", "an", "rtx", ".", "Nullify", "*", "DATA", "if", "X", "is", "a", "register", "and", "*", "DATA", "depends", "on", "X", "." ]

[ "frv", "0", "0" ]

frv2

frv_io_check_address

frv

VLIW

GCC

5,583

48

1

[]

[ "<s>", "bool", "X86FastTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFunc", ")", "{", "MF", "=", "&", "MFunc", ";", "MRI", "=", "&", "MFunc", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MFunc", ".", "getSubtarget", "<",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86FastTileConfig2

runOnMachineFunction

X86

CPU

LLVM

5,584

62

1

[]

[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "||", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "INSN", ")", "retu...

[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]

[ "sh", "0" ]

sh3

sh_cannot_copy_insn_p

sh

CPU

GCC

5,585

86

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "getExceptionHandlingType", "(", ")", "!=", "ExceptionHandling...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyLateEHPrepare19

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

5,586

114

1

[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return", "CLI", ".", "Chain", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0ISelLowering2

LowerCall

Cpu0

CPU

LLVM

5,587

26

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "0", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "8", "RISCV", "0" ]

RISCVInstrInfo

getInstSizeInBytes

RISCV

CPU

LLVM

5,588

142

1

[]

[ "<s>", "opt_machine_mode", "arm_get_mask_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_HAVE_MVE", ")", "return", "arm_mode_to_pred_mode", "(", "mode", ")", ";", "return", "default_get_mask_mode", "(", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]

[ "arm" ]

arm

arm_get_mask_mode

arm

CPU

GCC

5,589

24

1

[]

[ "<s>", "static", "int", "arm_address_register_rtx_p", "(", "rtx", "x", ",", "int", "strict_p", ")", "{", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "return", "0", ";", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "...

[ "Return", "nonzero", "if", "X", "is", "valid", "as", "an", "ARM", "state", "addressing", "register", "." ]

[ "arm", "0" ]

arm

arm_address_register_rtx_p

arm

CPU

GCC

5,590

62

1

[]

[ "<s>", "static", "inline", "VConstraintType", "getConstraint", "(", "uint64_t", "TSFlags", ")", "{", "return", "static_cast", "<", "VConstraintType", ">", "(", "(", "TSFlags", "&", "ConstraintMask", ")", ">>", "ConstraintShift", ")", ";", "}", "</s>" ]

[ "Fetch", "condition", "in", "the", "form", "of", "PredicateConstraint", ",", "if", "possible", "." ]

[ "RISCV" ]

RISCVBaseInfo

getConstraint

RISCV

CPU

LLVM

5,591

25

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "Imm", "==", "(", "int32_t", ")", "Imm", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "X86", "X86" ]

X86ISelLowering117

isLegalAddImmediate

X86

CPU

LLVM

5,592

19

1

[]

[ "<s>", "int", "iq2000_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "if", "(", "simplejump_p", "(", "insn", ")", "||", "(", "(", "JUMP_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", ")", ")", "length...

[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]

[ "iq2000", "4" ]

iq2000

iq2000_adjust_insn_length

iq2000

CPU

GCC

5,593

40

1

[]

[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AArch64" ]

AArch64InstrInfo21

getRegisterInfo

AArch64

CPU

LLVM

5,594

12

1

[]

[ "<s>", "static", "sbitmap", "aarch64_components_for_bb", "(", "basic_block", "bb", ")", "{", "bitmap", "in", "=", "DF_LIVE_IN", "(", "bb", ")", ";", "bitmap", "gen", "=", "&", "DF_LIVE_BB_INFO", "(", "bb", ")", "->", "gen", ";", "bitmap", "kill", "=", "&...

[ "Implement", "TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB", "." ]

[ "aarch64", "1", "0", "16", "1", "1", "8", "16", "8" ]

aarch64

aarch64_components_for_bb

aarch64

CPU

GCC

5,595

263

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "\"AVX not supported\"", "...

X86InstrInfo103

expandPostRAPseudo

X86

CPU

LLVM

5,596

311

1

[]

[ "<s>", "enum", "machine_mode", "arc_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "rtx", "y", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "op", ")", "{", "case", "EQ", ":", "case", "NE", ":", "return", "CCZNmode...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]

[ "arc" ]

arc3

arc_select_cc_mode

arc

MPU

GCC

5,597

81

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"TMS320C64X Assembly Printer\"" ]

TMS320C64XAsmPrinter

getPassName

TMS320C64X

VLIW

LLVM

5,598

13

1

[]

[ "<s>", "machine_mode", "cris_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", ")", "{", "if...

[ "A", "combination", "of", "defining", "TARGET_PROMOTE_FUNCTION_MODE", ",", "promoting", "arguments", "and", "*", "not", "*", "defining", "TARGET_PROMOTE_PROTOTYPES", "or", "PROMOTE_MODE", "gives", "the", "best", "code", "size", "and", "speed", "for", "gcc", ",", "...

[ "cris", "1" ]

cris

cris_promote_function_mode

cris

MPU

GCC

5,599

44

1

[]