docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "riscv_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "epilogue_completed", "&&", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", ...	[ "Implement", "EPILOGUE_USES", "." ]	[ "riscv" ]	riscv4	riscv_epilogue_uses	riscv	CPU	GCC	7,600	55	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "AMDGPUTargetLowering", "::", "splitVector", "(", "const", "SDValue", "&", "N", ",", "const", "SDLoc", "&", "DL", ",", "const", "EVT", "&", "LoVT", ",", "const", "EVT", "&", "HiVT", ",", ...	[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"More vector elements requested than available!\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT" ]	AMDGPUISelLowering (2)2	splitVector	AMDGPU	GPU	LLVM	7,601	170	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "DCPU16TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Dcpu16", "DCPU16", "1", "0", "0U", "DCPU16::GR16RegClass" ]	Dcpu16ISelLowering	getRegForInlineAsmConstraint	Dcpu16	CPU	LLVM	7,602	78	1	[]
[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "PowerPC" ]	PPCInstrInfo15	isProfitableToDupForIfCvt	PowerPC	CPU	LLVM	7,603	22	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "Targ...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]	ARMBaseInstrInfo (2)	reMaterialize	ARM	CPU	LLVM	7,604	199	1	[]
[ "<s>", "static", "void", "som_output_text_section_asm_op", "(", "const", "char", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "TARGET_SOM", ")", ";", "if", "(", "TARGET_GAS", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "machine", "&&", ...	[ "A", "get_unnamed_section", "callback", "for", "switching", "to", "the", "text", "section", ".", "This", "function", "is", "only", "used", "with", "SOM", ".", "Because", "we", "do", "n't", "support", "named", "subspaces", ",", "we", "can", "only", "create", ...	[ "pa", "1", "\"\\t.SPACE $TEXT$\\n\"", "\"\\t.NSUBSPA $CODE$,QUAD=0,ALIGN=8,\"", "\"ACCESS=44,SORT=24,COMDAT\"", "2", "\"\\t.SPACE $TEXT$\\n\\t.NSUBSPA $CODE$\"", "\"\\t.SPACE $TEXT$\\n\\t.SUBSPA $CODE$\"" ]	pa	som_output_text_section_asm_op	pa	CPU	GCC	7,605	118	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"MSP430ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "nullptr", ")", "{", "errs...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "MSP430", "\"MSP430ISelAddressMode \"", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	MSP430ISelDAGToDAG16	dump	MSP430	MPU	LLVM	7,606	173	1	[]
[ "<s>", "virtual", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "PowerPC", "0" ]	PPCInstrInfo16	foldMemoryOperandImpl	PowerPC	CPU	LLVM	7,607	31	1	[]
[ "<s>", "bool", "get_ta", "(", ")", "const", "{", "return", "m_ta", ";", "}", "</s>" ]	[ "Get", "ta", "according", "to", "operand", "[", "tail_op_idx", "]", "." ]	[ "riscv" ]	riscv-vsetvl	get_ta	riscv	CPU	GCC	7,608	10	1	[]
[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Blackfin", "ISD::InputArg", "16", "12", "4", "0", "BF::P0", "BF::PRegisterClass", "BF::DRegisterClass", "\"Unexpected regclass in CCState\"", "\"Unexpected regclass in CCState\"", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"CCValAssign must be RegLoc or MemLoc\"", "MVT::...	BlackfinISelLowering5	LowerFormalArguments	Blackfin	DSP	LLVM	7,609	474	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "getFramePointerSaveOffset", "(", ")", "const", "{", "return", "FramePointerSaveOffset", ";", "}", "</s>" ]	[ "getFramePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "frame", "pointer", "." ]	[ "PowerPC", "PPC" ]	PPCFrameLowering3	getFramePointerSaveOffset	PowerPC	CPU	LLVM	7,610	12	1	[]
[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "argument_list", ")", "{", "CUMULATIVE_ARGS", "cum", ";", "tree", "parameter", ";", "enum", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "int", "reg", ";", "INI...	[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...	[ "s390", "0", "0", "0", "0", "0" ]	s3903	s390_call_saved_register_used	s390	MPU	GCC	7,611	209	1	[]
[ "<s>", "static", "bool", "aarch64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "CONST_INT_P", "(", "x", ")", "\|\|", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLO...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "hook", ".", "Return", "true", "for", "constants", "that", "should", "be", "rematerialized", "rather", "than", "spilled", "." ]	[ "aarch64", "0", "1", "0", "0" ]	aarch641	aarch64_legitimate_constant_p	aarch64	CPU	GCC	7,612	221	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo28	EmitTargetCodeForMemset	ARM	CPU	LLVM	7,613	328	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "rs6000_init_machine_status", "(", "void", ")", "{", "stack_info", ".", "reload_completed", "=", "0", ";", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Functions", "to", "init", ",", "mark", "and", "free", "struct", "machine_function", ".", "These", "will", "be", "called", ",", "via", "pointer", "variables", ",", "from", "push_function_context", "and", "pop_function_context", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_init_machine_status	powerpcspe	CPU	GCC	7,614	24	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsInstrInfo", "", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "4", "0" ]	MipsLongBranch1	runOnMachineFunction	Mips	CPU	LLVM	7,615	319	1	[]
[ "<s>", "int", "arm_coproc_mem_operand_wb", "(", "rtx", "op", ",", "int", "wb_level", ")", "{", "gcc_assert", "(", "wb_level", "==", "0", "\|\|", "wb_level", "==", "1", "\|\|", "wb_level", "==", "2", ")", ";", "rtx", "ind", ";", "if", "(", "!", "(", "relo...	[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "coprocessor", "memory", "address", "pattern", ".", "WB", "level", "is", "2", "if", "full", "writeback", "address", "modes", "are", "allowed", ",", "1", "if", "limited", "writeback", "address", "modes", "("...	[ "arm", "0", "1", "2", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "0", "0", "1", "1", "0", "0", "1", "4", "0", "0", "1", "1", "255", "255", "1", "1", "0" ]	arm	arm_coproc_mem_operand_wb	arm	CPU	GCC	7,616	428	1	[]
[ "<s>", "Register", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_32_XEXEC_HIRegClass", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::S_ADD_I32", "0" ]	SIRegisterInfo (3)	materializeFrameBaseRegister	AMDGPU	GPU	LLVM	7,617	328	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86::CALLpcrel32", "X86::Mode64Bit", "0", "\"\\tcallq\\t\"", "0" ]	X86ATTInstPrinter46	printInst	X86	CPU	LLVM	7,618	141	1	[]
[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Expected a flag and a condition expression\""...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "WebAssembly", "WebAssembly", "2", "\"Expected a flag and a condition expression\"", "1", "1", "1", "WebAssembly::EXNREFRegClass" ]	WebAssemblyInstrInfo15	reverseBranchCondition	WebAssembly	Virtual ISA	LLVM	7,619	118	1	[]
[ "<s>", "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "4", "Mips", "Mips", "4", "Mips", "4" ]	MipsDisassembler38	getInstruction	Mips	CPU	LLVM	7,620	192	1	[]
[ "<s>", "static", "bool", "fits_dispatch_window", "(", "rtx_insn", "", "insn", ")", "{", "dispatch_windows", "", "window_list", "=", "dispatch_window_list", ";", "dispatch_windows", "*", "window_list_next", "=", "dispatch_window_list", "->", "next", ";", "unsigned", ...	[ "This", "function", "returns", "true", "if", "insn", "satisfies", "dispatch", "rules", "on", "the", "last", "window", "scheduled", "." ]	[ "i386", "1", "32", "48", "0", "2" ]	x86-tune-sched-bd	fits_dispatch_window	i386	CPU	GCC	7,621	188	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering (2)	hasFP	ARM	CPU	LLVM	7,622	93	1	[]
[ "<s>", "const", "char", "", "output_mov_long_double_arm_from_arm", "(", "rtx", "", "operands", ")", "{", "int", "dest_start", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "int", "src_start", "=", "REGNO", "(", "operands", "[", "1", "]", ")",...	[ "Output", "a", "move", "from", "arm", "registers", "to", "arm", "registers", "of", "a", "long", "double", "OPERANDS", "[", "0", "]", "is", "the", "destination", ".", "OPERANDS", "[", "1", "]", "is", "the", "source", "." ]	[ "arm", "0", "1", "2", "0", "3", "0", "1", "\"mov%?\\t%0, %1\"", "2", "0", "0", "1", "\"mov%?\\t%0, %1\"", "\"\"" ]	arm	output_mov_long_double_arm_from_arm	arm	CPU	GCC	7,623	156	1	[]
[ "<s>", "const", "char", "*", "output_jump_label_table", "(", ")", "{", "int", "i", ";", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool_size", ";", ...	[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]	[ "sh", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%O0\"", "0", "\"\"" ]	sh2	output_jump_label_table	sh	CPU	GCC	7,624	80	1	[]
[ "<s>", "bool", "alpha_legitimate_constant_p", "(", "rtx", "x", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "HOST_WIDE_INT", "i0", ",", "i1", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":...	[ "Implement", "LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "Normally", "this", "is", "all", "symbolic", "cons...	[ "alpha", "8", "64", "0", "3" ]	alpha3	alpha_legitimate_constant_p	alpha	MPU	GCC	7,625	178	1	[]
[ "<s>", "rtx", "mmix_get_hard_reg_initial_val", "(", "enum", "machine_mode", "mode", ",", "int", "regno", ")", "{", "return", "get_hard_reg_initial_val", "(", "mode", ",", "regno", ")", ";", "}", "</s>" ]	[ "Wrapper", "for", "get_hard_reg_initial_val", "since", "integrate.h", "is", "n't", "included", "from", "insn-emit.cc", "." ]	[ "mmix" ]	mmix3	mmix_get_hard_reg_initial_val	mmix	CPU	GCC	7,626	20	1	[]
[ "<s>", "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "2", "]", ";", "machine_mode", "mode", "[", "2", "]", ";", "int", "amount", "[", "2",...	[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "a...	[ "mcore", "2", "2", "2", "2", "0", "0", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1" ]	mcore	block_move_sequence	mcore	MPU	GCC	7,627	330	1	[]
[ "<s>", "static", "rtx", "ix86_erase_embedded_rounding", "(", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "INSN", ")", "pat", "=", "PATTERN", "(", "pat", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL...	[ "Transform", "pattern", "of", "following", "layout", ":", "(", "parallel", "[", "set", "(", "A", "B", ")", "(", "unspec", "[", "C", "]", "UNSPEC_EMBEDDED_ROUNDING", ")", "]", ")", "]", ")", "into", ":", "(", "set", "(", "A", "B", ")", ")", "Or", ...	[ "i386", "0", "2", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "1", "0", "1" ]	i3864	ix86_erase_embedded_rounding	i386	CPU	GCC	7,628	215	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MipsABIInfo", "ABI", "=", "Subtarget", ".", "g...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "Mips", "0", "16", "0" ]	MipsSEInstrInfo10	adjustStackPtr	Mips	CPU	LLVM	7,629	169	1	[]
[ "<s>", "static", "int", "get_symbol_alignment", "(", "rtx", "x", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "int", "align", "=", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "decl", "=", "SYMBOL_REF_DEC...	[ "Given", "a", "symbol", "RTX", "(", "const", "(", "symb", "<", "+", "const_int", ">", ")", ",", "returns", "its", "alignment", "." ]	[ "arc", "0", "0", "1", "0", "0" ]	arc	get_symbol_alignment	arc	MPU	GCC	7,630	106	1	[]
[ "<s>", "void", "riscv_expand_prologue", "(", "void", ")", "{", "struct", "riscv_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "HOST_WIDE_INT", "size", "=", "frame", "->", "total_size", ";", "unsigned", "mask", "=", "frame"...	[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]	[ "riscv", "0", "0", "1", "0", "1", "1", "0", "1" ]	riscv3	riscv_expand_prologue	riscv	CPU	GCC	7,631	333	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitGlobals", "(", "const", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "Smal...	[ "EmitGlobals", "-", "Emit", "all", "of", "the", "global", "variables", "to", "memory", ",", "storing", "their", "addresses", "into", "GlobalAddress", "." ]	[ "NVPTX", "NVPTX", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "0" ]	NVPTXAsmPrinter12	emitGlobals	NVPTX	GPU	LLVM	7,632	163	1	[]
[ "<s>", "void", "FISCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "FISC", "FISC", "0", "FISC::ADDri", "FISC::LDR", "FISC::LDRB", "FISC::LDRH", "FISC::LDRSW", "FISC::LDRXR", "FISC::LDRR", "FISC::LDRBR", "FISC::LDRHR", "FISC::LDRSWR", "FISC::LDRXRR", "FISC::STR", "FISC::STRB", "FISC::STRH", "FISC::STRW", "FISC::STRXR", "FISC::STRR", "FISC::ST...	FISCRegisterInfo	eliminateFrameIndex	FISC	CPU	LLVM	7,633	260	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "MCS51_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MCS51", "MCS51" ]	MCS51ExpandPseudoInsts	getPassName	MCS51	MPU	LLVM	7,634	11	1	[]
[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "", "insn", ",", "del_info", "", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CO...	[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "1", "\"lvx opportunity found at %d\\n\"" ]	rs60006	recombine_lvx_pattern	rs6000	CPU	GCC	7,635	240	1	[]
[ "<s>", "static", "const", "char", "", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "", "r", ")", "{", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "real_equal", "(", "r", ",", "&", "value_fp0", ")", ")", "...	[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]	[ "arm", "\"0\"" ]	arm	fp_const_from_val	arm	CPU	GCC	7,636	35	1	[]
[ "<s>", "void", "MandarinTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Mandarin", "\"Do not know how to custom type legalize this operation!\"" ]	MandarinISelLowering	ReplaceNodeResults	Mandarin	CPU	LLVM	7,637	57	1	[]
[ "<s>", "MCSection", "", "AMDGPUTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "get...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "AMDGPU", "AMDGPU", "\".AMDGPU.metadata.\"" ]	AMDGPUTargetObjectFile12	getExplicitSectionGlobal	AMDGPU	GPU	LLVM	7,638	60	1	[]
[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(",...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "AArch64", "AArch64", "1", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]	AArch64AsmParser10	tryParseRegister	AArch64	CPU	LLVM	7,639	143	1	[]
[ "<s>", "long", "rs6000_const_f32_to_i32", "(", "rtx", "operand", ")", "{", "long", "value", ";", "const", "struct", "real_value", "*", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operand", ")", "==", "...	[ "Convert", "a", "SFmode", "constant", "to", "the", "integer", "bit", "pattern", "." ]	[ "rs6000" ]	rs6000	rs6000_const_f32_to_i32	rs6000	CPU	GCC	7,640	43	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow pseudo instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Lower control flow pseudo instructions\"" ]	SILowerControlFlow1	getPassName	AMDGPU	GPU	LLVM	7,641	11	1	[]
[ "<s>", "static", "bool", "aarch64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_SIMD", "&&", "aarch64_vect_struct_mode_p", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "(", "GET_CODE", "(", "x...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "hook", ".", "Return", "true", "for", "constants", "that", "should", "be", "rematerialized", "rather", "than", "spilled", "." ]	[ "aarch64", "0", "0" ]	aarch642	aarch64_legitimate_constant_p	aarch64	CPU	GCC	7,642	107	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVa...	[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]	[ "ARM", "ARM", "ARM", "0", "\"isHA: \"", "\" \"", "\"\\n\"" ]	ARMISelLowering (2)	functionArgumentNeedsConsecutiveRegisters	ARM	CPU	LLVM	7,643	86	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::DINS", "Mips::BEQC", "Mips::BNEC", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "...	MipsMCCodeEmitter (2)	encodeInstruction	Mips	CPU	LLVM	7,644	387	1	[]
[ "<s>", "const", "MCPhysReg", "*", "SystemZTargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "SystemZ", "::", "R0D", ",", "SystemZ", "::", "R1D", ...	[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]	[ "SystemZ", "SystemZ", "SystemZ::R0D", "SystemZ::R1D", "SystemZ::R14D", "0" ]	SystemZISelLowering (2)2	getScratchRegisters	SystemZ	CPU	LLVM	7,645	40	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Modifiers", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"<register \"", "\" mods: \"", "\"<expr \"" ]	AMDGPUAsmParser (2)	print	AMDGPU	GPU	LLVM	7,646	78	1	[]
[ "<s>", "const", "Z80Subtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "*", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "Z80", "Z80" ]	Z80AsmPrinter1	getSubtarget	Z80	MPU	LLVM	7,647	13	1	[]
[ "<s>", "static", "bool", "arm_align_anon_bitfield", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]	[ "AAPCS", "requires", "that", "anonymous", "bitfields", "affect", "structure", "alignment", "." ]	[ "arm" ]	arm	arm_align_anon_bitfield	arm	CPU	GCC	7,648	11	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "return", "0", ";", "}", "return", "12", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "XCore", "1", "0", "12" ]	XCoreTargetTransformInfo	getNumberOfRegisters	XCore	MPU	LLVM	7,649	30	1	[]
[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"No Targ...	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"", "Mips" ]	MipsTargetMachine (2)1	getTargetTransformInfo	Mips	CPU	LLVM	7,650	66	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]	X86ISelDAGToDAG120	PreprocessISelDAG	X86	CPU	LLVM	7,651	479	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Lanai", "\"Invalid type access!\"" ]	LanaiAsmParser (2)	getReg	Lanai	CPU	LLVM	7,652	22	1	[]
[ "<s>", "opt_machine_mode", "aarch64_vq_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "V2DFmode", ";", "case", "E_SFmode", ":", "return", "V4SFmode", ";", "case", "E_HFmode", ":", "return", "V...	[ "Return", "the", "128-bit", "Advanced", "SIMD", "vector", "mode", "for", "element", "mode", "MODE", ",", "if", "it", "exists", "." ]	[ "aarch64" ]	aarch64	aarch64_vq_mode	aarch64	CPU	GCC	7,653	69	1	[]
[ "<s>", "void", "rs6000_emit_swdivdf", "(", "rtx", "res", ",", "rtx", "n", ",", "rtx", "d", ")", "{", "rtx", "x0", ",", "e0", ",", "e1", ",", "e2", ",", "y1", ",", "y2", ",", "y3", ",", "u0", ",", "v0", ",", "one", ";", "x0", "=", "gen_reg_rtx...	[ "Newton-Raphson", "approximation", "of", "double-precision", "floating", "point", "divide", "n/d", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]	[ "rs6000", "1" ]	rs60003	rs6000_emit_swdivdf	rs6000	CPU	GCC	7,654	349	1	[]
[ "<s>", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Range", ")", ";", "}", "</s>" ]	[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "ARM" ]	ARMAsmParser (2)2	Warning	ARM	CPU	LLVM	7,655	32	1	[]
[ "<s>", "bool", "mips_linked_madd_p", "(", "rtx_insn", "", "out_insn", ",", "rtx_insn", "", "in_insn", ")", "{", "enum", "attr_accum_in", "accum_in", ";", "int", "accum_in_opnum", ";", "rtx", "accum_in_op", ";", "if", "(", "recog_memoized", "(", "in_insn", ")...	[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]	[ "mips", "0" ]	mips	mips_linked_madd_p	mips	CPU	GCC	7,656	88	1	[]
[ "<s>", "rtx", "thumb_legitimize_address", "(", "rtx", "x", ",", "rtx", "orig_x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", "&&", "(", "...	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "Thumb", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", "." ]	[ "arm", "1", "1", "32", "1", "0", "0", "1", "0", "256", "31", "256", "256", "32", "8", "31", "31", "0", "256", "1", "0", "0", "1" ]	arm4	thumb_legitimize_address	arm	CPU	GCC	7,657	347	1	[]
[ "<s>", "static", "save_entry", "", "sh5_schedule_saves", "(", "HARD_REG_SET", "", "live_regs_mask", ",", "save_schedule", "", "schedule", ",", "int", "offset_base", ")", "{", "int", "align", ",", "i", ";", "save_entry", "", "entry", "=", "schedule", "->", ...	[ "Fill", "in", "SCHEDULE", "according", "to", "LIVE_REGS_MASK", ".", "If", "RESTORE", "is", "nonzero", ",", "use", "reverse", "order", ".", "Returns", "the", "last", "entry", "written", "to", "(", "not", "counting", "the", "delimiter", ")", ".", "OFFSET_BASE"...	[ "sh", "0", "0", "3", "1", "1", "0", "1", "0", "2", "1", "1", "0", "1", "1", "1" ]	sh3	sh5_schedule_saves	sh	CPU	GCC	7,658	465	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "AArch64Subtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getLegalizerInfo", "(", ")", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "AArch64", "AArch64", "\"Access to GlobalISel APIs not set\"" ]	AArch64Subtarget16	getLegalizerInfo	AArch64	CPU	LLVM	7,659	25	1	[]
[ "<s>", "int", "mmix_starting_frame_offset", "(", ")", "{", "return", "(", "-", "8", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "-", "16", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "-", "8", ":", "0", ")", ")", ")", ";", "}", "</s>" ]	[ "STARTING_FRAME_OFFSET", "." ]	[ "mmix", "8", "16", "8", "0" ]	mmix2	mmix_starting_frame_offset	mmix	CPU	GCC	7,660	28	1	[]
[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "bool", "reg_new", "=", "bitmap_set_bit", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")"...	[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]	[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]	i386-features1	mark_dual_mode_def	i386	CPU	GCC	7,661	103	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::IntPairRegClass", "SP::STDri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "SP::QFPRegsRegClass", "SP::STQFri", "0", "\"Can't sto...	SparcInstrInfo31	storeRegToStackSlot	Sparc	CPU	LLVM	7,662	431	1	[]
[ "<s>", "static", "bool", "mips_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "enum", "mips_symbol_type", "type", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "return", ...	[ "Return", "true", "if", "X", "can", "not", "be", "forced", "into", "a", "constant", "pool", "." ]	[ "mips", "0" ]	mips	mips_cannot_force_const_mem	mips	CPU	GCC	7,663	141	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUCodeGenPrepare (2)	doInitialization	AMDGPU	GPU	LLVM	7,664	19	1	[]
[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyCFGStackify	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	7,665	111	1	[]
[ "<s>", "void", "NVPTXTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "UP", ")", ";", "UP", ".", "Partial", "=", "UP", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "NVPTX", "NVPTX", "4" ]	NVPTXTargetTransformInfo	getUnrollingPreferences	NVPTX	GPU	LLVM	7,666	46	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering119	SplitVectorLoad	AMDGPU	GPU	LLVM	7,667	401	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430RegisterInfo10	emitPrologue	MSP430	MPU	LLVM	7,668	340	1	[]
[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC_LOOP" ]	SystemZSelectionDAGInfo2	EmitTargetCodeForMemcpy	SystemZ	CPU	LLVM	7,669	100	1	[]
[ "<s>", "virtual", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";", ...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "ARM" ]	ARMTargetTransformInfo	getAdjustedAnalysisPointer	ARM	CPU	LLVM	7,670	31	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Subtarget", ".", "isMClass", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", ...	[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo110	shouldOutlineFromFunctionByDefault	ARM	CPU	LLVM	7,671	29	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "64", "128", "0", "1", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vst2", "Intrinsic::arm_neon_vst3", "Intrinsic::arm_neon_vst4", "Intrinsic::getDeclaration", "2", "6", "0" ]	ARMISelLowering136	lowerInterleavedStore	ARM	CPU	LLVM	7,672	408	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable"...	[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "1", "2", "3", "4" ]	ARMBaseInstrInfo (2)	analyzeSelect	ARM	CPU	LLVM	7,673	98	1	[]
[ "<s>", "virtual", "const", "AlphaRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Alpha", "Alpha" ]	AlphaTargetMachine	getRegisterInfo	Alpha	MPU	LLVM	7,674	18	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")",...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile16	getSectionForConstant	XCore	MPU	LLVM	7,675	86	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", ")"...	[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]	[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]	arm4	arm_evpc_neon_vrev	arm	CPU	GCC	7,676	333	1	[]
[ "<s>", "int", "crx_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "2", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ...	[ "Check", "if", "a", "const_double", "is", "ok", "for", "crx", "store-immediate", "instructions" ]	[ "crx", "2", "0", "4", "1", "4", "1", "0", "4", "1", "0", "4", "4", "1", "0" ]	crx	crx_const_double_ok	crx	CPU	GCC	7,677	139	1	[]
[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...	[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3", "4", "5", "0" ]	frv2	frv_split_minmax	frv	VLIW	GCC	7,678	325	1	[]
[ "<s>", "static", "rtx", "bpf_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f...	[ "Expand", "a", "call", "to", "a", "BPF-specific", "built-in", "function", "that", "was", "set", "up", "with", "bpf_init_builtins", "." ]	[ "bpf", "0", "0", "2", "0", "1", "2", "2", "\"invalid argument to built-in function\"", "0", "0", "0", "0", "1", "0", "\"invalid argument to built-in function\"", "0" ]	bpf1	bpf_expand_builtin	bpf	Virtual ISA	GCC	7,679	459	1	[]
[ "<s>", "const", "IntegerRangeState", "&", "getState", "(", ")", "const", "override", "{", "return", "*", "this", ";", "}", "</s>" ]	[ "Determine", "the", "state", "of", "the", "lock", "file", "." ]	[ "AMDGPU" ]	AMDGPUAttributor	getState	AMDGPU	GPU	LLVM	7,680	14	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24", "\"arm64e\"" ]	AArch64TargetMachine47	AArch64TargetMachine	AArch64	CPU	LLVM	7,681	329	1	[]
[ "<s>", "void", "ix86_expand_floorceil", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xi", ",", "TWO52", ",", "tmp", ",", "one", ...	[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]	[ "i386", "0", "0", "0", "1" ]	i386-expand	ix86_expand_floorceil	i386	CPU	GCC	7,682	239	1	[]
[ "<s>", "void", "NyuziFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi::FP_REG", "14", "Nyuzi::GPR32RegClass" ]	NyuziFrameLowering	determineCalleeSaves	Nyuzi	GPU	LLVM	7,683	121	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "bool", "IsPairwiseForm", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	AArch64TargetTransformInfo18	getArithmeticReductionCost	AArch64	CPU	LLVM	7,684	182	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "\|\|", "(", "!", "Val", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]	X86CallLowering29	lowerReturn	X86	CPU	LLVM	7,685	215	1	[]
[ "<s>", "static", "tree", "aarch64_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_MAIN_VARIANT", "(", "t", ")", "==", "aarch64_fp16_type_node", ")", "return", "float_type_node", ";", "return", "NULL_...	[ "Implement", "TARGET_PROMOTED_TYPE", "to", "promote", "__fp16", "to", "float", "." ]	[ "aarch64" ]	aarch64	aarch64_promoted_type	aarch64	CPU	GCC	7,686	29	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "PM", ".", "add", "(", "createMipsEmitGPResto...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine	addPreRegAlloc	Mips	CPU	LLVM	7,687	39	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "M680x0" ]	M680x0TargetMachine	getObjFileLowering	M680x0	MPU	LLVM	7,688	16	1	[]
[ "<s>", "static", "char", "", "rs6000_savres_routine_name", "(", "int", "regno", ",", "int", "sel", ")", "{", "const", "char", "", "prefix", "=", "\"\"", ";", "const", "char", "*", "suffix", "=", "\"\"", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ...	[ "Return", "the", "name", "for", "an", "out-of-line", "register", "save/restore", "routine", ".", "We", "are", "saving/restoring", "GPRs", "if", "GPR", "is", "true", "." ]	[ "rs6000", "\"\"", "\"\"", "\"_savegpr_\"", "\"_restgpr_\"", "\"_savefpr_\"", "\"_restfpr_\"", "\"_savevr_\"", "\"_restvr_\"", "\"_x\"", "\"_savegpr0_\"", "\"_savegpr1_\"", "\"_restgpr0_\"", "\"_restgpr1_\"", "\"_savefpr_\"", "\"_restfpr_\"", "\"_savevr_\"", "\"_restvr_\"", "\"sav...	rs6000-logue	rs6000_savres_routine_name	rs6000	CPU	GCC	7,689	469	1	[]
[ "<s>", "static", "void", "s390_swap_cmp", "(", "rtx", "cond", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "tmp", "=", "", "op0", ";", "if", "(", "cond", "==", "NULL_RTX", ")", "{", "rtx_insn", "...	[ "Swap", "the", "condition", "in", "COND", "and", "the", "operands", "in", "OP0", "and", "OP1", "so", "that", "the", "semantics", "does", "not", "change", ".", "If", "NULL_RTX", "is", "passed", "as", "COND", "the", "function", "tries", "to", "find", "the"...	[ "s390", "0" ]	s390	s390_swap_cmp	s390	MPU	GCC	7,690	103	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering113	LowerFormalArguments	PowerPC	CPU	LLVM	7,691	99	1	[]
[ "<s>", "bool", "ARM64AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "int64_t", ...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "ARM64", "ARM64" ]	ARM64AsmBackend	fixupNeedsRelaxation	ARM64	CPU	LLVM	7,692	40	1	[]
[ "<s>", "char", "", "crx_prepare_push_pop_string", "(", "int", "push_or_pop", ")", "{", "static", "char", "mask_str", "[", "50", "]", ";", "int", "i", "=", "0", ";", "int", "ra_in_bitmask", "=", "0", ";", "char", "", "return_str", ";", "char", "*", "t...	[ "Called", "from", "crx.md", ".", "The", "return", "value", "depends", "on", "the", "parameter", "push_or_pop", ":", "", "When", "push_or_pop", "is", "zero", "-", ">", "string", "for", "push", "instructions", "of", "prologue", ".", "", "When", "push_or_pop"...	[ "crx", "50", "0", "0", "120", "120", "0", "3", "0", "0", "0", "1", "0", "\", \"", "\"lo, hi\"", "1", "0", "1", "\"popx\"", "\"popret\"", "0", "\"pop\"", "\"pushx\"", "\"push\"", "\"\\t\"", "1", "\"\\n\\tretx\\n\"", "\"\\n\\tjump\\tra\\n\"", "2" ]	crx	crx_prepare_push_pop_string	crx	CPU	GCC	7,693	361	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isOSWindows", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"no-stack-arg-p...	[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]	[ "X86", "X86", "\"no-stack-arg-probe\"", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]	X86ISelLowering (2)5	hasInlineStackProbe	X86	CPU	LLVM	7,694	68	1	[]
[ "<s>", "static", "void", "insert_wic", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "int", "i", ";", "basic_block", "bb", ",", "prev", "=", "0", ";", "rtx", "branch_target", "=", "0", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ...	[ "Insert", "instruction", "prefetch", "instruction", "at", "the", "fall", "through", "path", "of", "the", "function", "call", "." ]	[ "microblaze", "0", "0", "0", "1", "0", "0" ]	microblaze	insert_wic	microblaze	MPU	GCC	7,695	205	1	[]
[ "<s>", "static", "bool", "global_reg_mentioned_p_1", "(", "const_rtx", "x", ")", "{", "int", "regno", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SUBREG", ":", "if", "(", "REG_P", "(", "SUBREG_REG", "(", "x", ")", ")", ")", "{",...	[ "A", "subroutine", "of", "global_reg_mentioned_p", ",", "returns", "1", "if", "*", "LOC", "mentions", "a", "global", "register", "." ]	[ "mep" ]	mep	global_reg_mentioned_p_1	mep	CPU	GCC	7,696	104	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "getSchedModel", "(", ")", ".", "isOutOfOrder", "(", ")", "&&", "isSwift", "(", ")", ")", "return", "false", ";", "return", "(", "!", "isThumb", "(", ")", ...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "ARM", "ARM" ]	ARMSubtarget13	enablePostRAScheduler	ARM	CPU	LLVM	7,697	38	1	[]
[ "<s>", "TargetPassConfig", "*", "OpenRISCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "OpenRISCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "OpenRISC", "OpenRISC", "OpenRISC" ]	OpenRISCTargetMachine	createPassConfig	OpenRISC	CPU	LLVM	7,698	21	1	[]
[ "<s>", "MachineBasicBlock", "&", "getBlock", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]	[ "getBlock", "-", "Return", "the", "current", "basic", "block", "." ]	[ "Hexagon" ]	HexagonBlockRanges	getBlock	Hexagon	DSP	LLVM	7,699	11	1	[]

[ "<s>", "bool", "riscv_epilogue_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "if", "(", "epilogue_completed", "&&", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", "{", ...

[ "Implement", "EPILOGUE_USES", "." ]

[ "riscv" ]

riscv4

riscv_epilogue_uses

riscv

CPU

GCC

7,600

55

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "AMDGPUTargetLowering", "::", "splitVector", "(", "const", "SDValue", "&", "N", ",", "const", "SDLoc", "&", "DL", ",", "const", "EVT", "&", "LoVT", ",", "const", "EVT", "&", "HiVT", ",", ...

[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"More vector elements requested than available!\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT" ]

AMDGPUISelLowering (2)2

splitVector

AMDGPU

GPU

LLVM

7,601

170

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "DCPU16TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Dcpu16", "DCPU16", "1", "0", "0U", "DCPU16::GR16RegClass" ]

Dcpu16ISelLowering

getRegForInlineAsmConstraint

Dcpu16

CPU

LLVM

7,602

78

1

[]

[ "<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "PowerPC" ]

PPCInstrInfo15

isProfitableToDupForIfCvt

PowerPC

CPU

LLVM

7,603

22

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "Targ...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]

ARMBaseInstrInfo (2)

reMaterialize

ARM

CPU

LLVM

7,604

199

1

[]

[ "<s>", "static", "void", "som_output_text_section_asm_op", "(", "const", "char", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "gcc_assert", "(", "TARGET_SOM", ")", ";", "if", "(", "TARGET_GAS", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "machine", "&&", ...

[ "A", "get_unnamed_section", "callback", "for", "switching", "to", "the", "text", "section", ".", "This", "function", "is", "only", "used", "with", "SOM", ".", "Because", "we", "do", "n't", "support", "named", "subspaces", ",", "we", "can", "only", "create", ...

[ "pa", "1", "\"\\t.SPACE $TEXT$\\n\"", "\"\\t.NSUBSPA $CODE$,QUAD=0,ALIGN=8,\"", "\"ACCESS=44,SORT=24,COMDAT\"", "2", "\"\\t.SPACE $TEXT$\\n\\t.NSUBSPA $CODE$\"", "\"\\t.SPACE $TEXT$\\n\\t.SUBSPA $CODE$\"" ]

pa

som_output_text_section_asm_op

pa

CPU

GCC

7,605

118

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"MSP430ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "nullptr", ")", "{", "errs...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "MSP430", "\"MSP430ISelAddressMode \"", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

MSP430ISelDAGToDAG16

dump

MSP430

MPU

LLVM

7,606

173

1

[]

[ "<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "PowerPC", "0" ]

PPCInstrInfo16

foldMemoryOperandImpl

PowerPC

CPU

LLVM

7,607

31

1

[]

[ "<s>", "bool", "get_ta", "(", ")", "const", "{", "return", "m_ta", ";", "}", "</s>" ]

[ "Get", "ta", "according", "to", "operand", "[", "tail_op_idx", "]", "." ]

[ "riscv" ]

riscv-vsetvl

get_ta

riscv

CPU

GCC

7,608

10

1

[]

[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Blackfin", "ISD::InputArg", "16", "12", "4", "0", "BF::P0", "BF::PRegisterClass", "BF::DRegisterClass", "\"Unexpected regclass in CCState\"", "\"Unexpected regclass in CCState\"", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE", "\"CCValAssign must be RegLoc or MemLoc\"", "MVT::...

BlackfinISelLowering5

LowerFormalArguments

Blackfin

DSP

LLVM

7,609

474

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "getFramePointerSaveOffset", "(", ")", "const", "{", "return", "FramePointerSaveOffset", ";", "}", "</s>" ]

[ "getFramePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "frame", "pointer", "." ]

[ "PowerPC", "PPC" ]

PPCFrameLowering3

getFramePointerSaveOffset

PowerPC

CPU

LLVM

7,610

12

1

[]

[ "<s>", "static", "bool", "s390_call_saved_register_used", "(", "tree", "argument_list", ")", "{", "CUMULATIVE_ARGS", "cum", ";", "tree", "parameter", ";", "enum", "machine_mode", "mode", ";", "tree", "type", ";", "rtx", "parm_rtx", ";", "int", "reg", ";", "INI...

[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...

[ "s390", "0", "0", "0", "0", "0" ]

s3903

s390_call_saved_register_used

s390

MPU

GCC

7,611

209

1

[]

[ "<s>", "static", "bool", "aarch64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "CONST_INT_P", "(", "x", ")", "||", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLO...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "hook", ".", "Return", "true", "for", "constants", "that", "should", "be", "rematerialized", "rather", "than", "spilled", "." ]

[ "aarch64", "0", "1", "0", "0" ]

aarch641

aarch64_legitimate_constant_p

aarch64

CPU

GCC

7,612

221

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo28

EmitTargetCodeForMemset

ARM

CPU

LLVM

7,613

328

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "rs6000_init_machine_status", "(", "void", ")", "{", "stack_info", ".", "reload_completed", "=", "0", ";", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Functions", "to", "init", ",", "mark", "and", "free", "struct", "machine_function", ".", "These", "will", "be", "called", ",", "via", "pointer", "variables", ",", "from", "push_function_context", "and", "pop_function_context", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_init_machine_status

powerpcspe

CPU

GCC

7,614

24

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "MipsInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "4", "0" ]

MipsLongBranch1

runOnMachineFunction

Mips

CPU

LLVM

7,615

319

1

[]

[ "<s>", "int", "arm_coproc_mem_operand_wb", "(", "rtx", "op", ",", "int", "wb_level", ")", "{", "gcc_assert", "(", "wb_level", "==", "0", "||", "wb_level", "==", "1", "||", "wb_level", "==", "2", ")", ";", "rtx", "ind", ";", "if", "(", "!", "(", "relo...

[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "coprocessor", "memory", "address", "pattern", ".", "WB", "level", "is", "2", "if", "full", "writeback", "address", "modes", "are", "allowed", ",", "1", "if", "limited", "writeback", "address", "modes", "("...

[ "arm", "0", "1", "2", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "0", "0", "1", "1", "0", "0", "1", "4", "0", "0", "1", "1", "255", "255", "1", "1", "0" ]

arm

arm_coproc_mem_operand_wb

arm

CPU

GCC

7,616

428

1

[]

[ "<s>", "Register", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_32_XEXEC_HIRegClass", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::S_ADD_I32", "0" ]

SIRegisterInfo (3)

materializeFrameBaseRegister

AMDGPU

GPU

LLVM

7,617

328

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\n\"", "X86::CALLpcrel32", "X86::Mode64Bit", "0", "\"\\tcallq\\t\"", "0" ]

X86ATTInstPrinter46

printInst

X86

CPU

LLVM

7,618

141

1

[]

[ "<s>", "bool", "WebAssemblyInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Expected a flag and a condition expression\""...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "WebAssembly", "WebAssembly", "2", "\"Expected a flag and a condition expression\"", "1", "1", "1", "WebAssembly::EXNREFRegClass" ]

WebAssemblyInstrInfo15

reverseBranchCondition

WebAssembly

Virtual ISA

LLVM

7,619

118

1

[]

[ "<s>", "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "4", "Mips", "Mips", "4", "Mips", "4" ]

MipsDisassembler38

getInstruction

Mips

CPU

LLVM

7,620

192

1

[]

[ "<s>", "static", "bool", "fits_dispatch_window", "(", "rtx_insn", "*", "insn", ")", "{", "dispatch_windows", "*", "window_list", "=", "dispatch_window_list", ";", "dispatch_windows", "*", "window_list_next", "=", "dispatch_window_list", "->", "next", ";", "unsigned", ...

[ "This", "function", "returns", "true", "if", "insn", "satisfies", "dispatch", "rules", "on", "the", "last", "window", "scheduled", "." ]

[ "i386", "1", "32", "48", "0", "2" ]

x86-tune-sched-bd

fits_dispatch_window

i386

CPU

GCC

7,621

188

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering (2)

hasFP

ARM

CPU

LLVM

7,622

93

1

[]

[ "<s>", "const", "char", "*", "output_mov_long_double_arm_from_arm", "(", "rtx", "*", "operands", ")", "{", "int", "dest_start", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "int", "src_start", "=", "REGNO", "(", "operands", "[", "1", "]", ")",...

[ "Output", "a", "move", "from", "arm", "registers", "to", "arm", "registers", "of", "a", "long", "double", "OPERANDS", "[", "0", "]", "is", "the", "destination", ".", "OPERANDS", "[", "1", "]", "is", "the", "source", "." ]

[ "arm", "0", "1", "2", "0", "3", "0", "1", "\"mov%?\\t%0, %1\"", "2", "0", "0", "1", "\"mov%?\\t%0, %1\"", "\"\"" ]

arm

output_mov_long_double_arm_from_arm

arm

CPU

GCC

7,623

156

1

[]

[ "<s>", "const", "char", "*", "output_jump_label_table", "(", ")", "{", "int", "i", ";", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool_size", ";", ...

[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]

[ "sh", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%O0\"", "0", "\"\"" ]

sh2

output_jump_label_table

sh

CPU

GCC

7,624

80

1

[]

[ "<s>", "bool", "alpha_legitimate_constant_p", "(", "rtx", "x", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "HOST_WIDE_INT", "i0", ",", "i1", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":...

[ "Implement", "LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "Normally", "this", "is", "all", "symbolic", "cons...

[ "alpha", "8", "64", "0", "3" ]

alpha3

alpha_legitimate_constant_p

alpha

MPU

GCC

7,625

178

1

[]

[ "<s>", "rtx", "mmix_get_hard_reg_initial_val", "(", "enum", "machine_mode", "mode", ",", "int", "regno", ")", "{", "return", "get_hard_reg_initial_val", "(", "mode", ",", "regno", ")", ";", "}", "</s>" ]

[ "Wrapper", "for", "get_hard_reg_initial_val", "since", "integrate.h", "is", "n't", "included", "from", "insn-emit.cc", "." ]

[ "mmix" ]

mmix3

mmix_get_hard_reg_initial_val

mmix

CPU

GCC

7,626

20

1

[]

[ "<s>", "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "2", "]", ";", "machine_mode", "mode", "[", "2", "]", ";", "int", "amount", "[", "2",...

[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "a...

[ "mcore", "2", "2", "2", "2", "0", "0", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1" ]

mcore

block_move_sequence

mcore

MPU

GCC

7,627

330

1

[]

[ "<s>", "static", "rtx", "ix86_erase_embedded_rounding", "(", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "INSN", ")", "pat", "=", "PATTERN", "(", "pat", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL...

[ "Transform", "pattern", "of", "following", "layout", ":", "(", "parallel", "[", "set", "(", "A", "B", ")", "(", "unspec", "[", "C", "]", "UNSPEC_EMBEDDED_ROUNDING", ")", "]", ")", "]", ")", "into", ":", "(", "set", "(", "A", "B", ")", ")", "Or", ...

[ "i386", "0", "2", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "1", "0", "1" ]

i3864

ix86_erase_embedded_rounding

i386

CPU

GCC

7,628

215

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MipsABIInfo", "ABI", "=", "Subtarget", ".", "g...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "Mips", "0", "16", "0" ]

MipsSEInstrInfo10

adjustStackPtr

Mips

CPU

LLVM

7,629

169

1

[]

[ "<s>", "static", "int", "get_symbol_alignment", "(", "rtx", "x", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "int", "align", "=", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "decl", "=", "SYMBOL_REF_DEC...

[ "Given", "a", "symbol", "RTX", "(", "const", "(", "symb", "<", "+", "const_int", ">", ")", ",", "returns", "its", "alignment", "." ]

[ "arc", "0", "0", "1", "0", "0" ]

arc

get_symbol_alignment

arc

MPU

GCC

7,630

106

1

[]

[ "<s>", "void", "riscv_expand_prologue", "(", "void", ")", "{", "struct", "riscv_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "HOST_WIDE_INT", "size", "=", "frame", "->", "total_size", ";", "unsigned", "mask", "=", "frame"...

[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]

[ "riscv", "0", "0", "1", "0", "1", "1", "0", "1" ]

riscv3

riscv_expand_prologue

riscv

CPU

GCC

7,631

333

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitGlobals", "(", "const", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "Smal...

[ "EmitGlobals", "-", "Emit", "all", "of", "the", "global", "variables", "to", "memory", ",", "storing", "their", "addresses", "into", "GlobalAddress", "." ]

[ "NVPTX", "NVPTX", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "0" ]

NVPTXAsmPrinter12

emitGlobals

NVPTX

GPU

LLVM

7,632

163

1

[]

[ "<s>", "void", "FISCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "FISC", "FISC", "0", "FISC::ADDri", "FISC::LDR", "FISC::LDRB", "FISC::LDRH", "FISC::LDRSW", "FISC::LDRXR", "FISC::LDRR", "FISC::LDRBR", "FISC::LDRHR", "FISC::LDRSWR", "FISC::LDRXRR", "FISC::STR", "FISC::STRB", "FISC::STRH", "FISC::STRW", "FISC::STRXR", "FISC::STRR", "FISC::ST...

FISCRegisterInfo

eliminateFrameIndex

FISC

CPU

LLVM

7,633

260

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "MCS51_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MCS51", "MCS51" ]

MCS51ExpandPseudoInsts

getPassName

MCS51

MPU

LLVM

7,634

11

1

[]

[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CO...

[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "1", "\"lvx opportunity found at %d\\n\"" ]

rs60006

recombine_lvx_pattern

rs6000

CPU

GCC

7,635

240

1

[]

[ "<s>", "static", "const", "char", "*", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "*", "r", ")", "{", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "real_equal", "(", "r", ",", "&", "value_fp0", ")", ")", "...

[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]

[ "arm", "\"0\"" ]

arm

fp_const_from_val

arm

CPU

GCC

7,636

35

1

[]

[ "<s>", "void", "MandarinTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Mandarin", "\"Do not know how to custom type legalize this operation!\"" ]

MandarinISelLowering

ReplaceNodeResults

Mandarin

CPU

LLVM

7,637

57

1

[]

[ "<s>", "MCSection", "*", "AMDGPUTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "SectionName", "=", "GO", "->", "get...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "AMDGPU", "AMDGPU", "\".AMDGPU.metadata.\"" ]

AMDGPUTargetObjectFile12

getExplicitSectionGlobal

AMDGPU

GPU

LLVM

7,638

60

1

[]

[ "<s>", "int", "AArch64AsmParser", "::", "tryParseRegister", "(", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(",...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "AArch64", "AArch64", "1", "0", "\"fp\"", "AArch64::FP", "\"lr\"", "AArch64::LR", "\"x31\"", "AArch64::XZR", "\"w31\"", "AArch64::WZR", "0", "0", "1" ]

AArch64AsmParser10

tryParseRegister

AArch64

CPU

LLVM

7,639

143

1

[]

[ "<s>", "long", "rs6000_const_f32_to_i32", "(", "rtx", "operand", ")", "{", "long", "value", ";", "const", "struct", "real_value", "*", "rv", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "operand", ")", "==", "...

[ "Convert", "a", "SFmode", "constant", "to", "the", "integer", "bit", "pattern", "." ]

[ "rs6000" ]

rs6000

rs6000_const_f32_to_i32

rs6000

CPU

GCC

7,640

43

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower control flow pseudo instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Lower control flow pseudo instructions\"" ]

SILowerControlFlow1

getPassName

AMDGPU

GPU

LLVM

7,641

11

1

[]

[ "<s>", "static", "bool", "aarch64_legitimate_constant_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "TARGET_SIMD", "&&", "aarch64_vect_struct_mode_p", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "(", "GET_CODE", "(", "x...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "hook", ".", "Return", "true", "for", "constants", "that", "should", "be", "rematerialized", "rather", "than", "spilled", "." ]

[ "aarch64", "0", "0" ]

aarch642

aarch64_legitimate_constant_p

aarch64

CPU

GCC

7,642

107

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "{", "if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVa...

[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]

[ "ARM", "ARM", "ARM", "0", "\"isHA: \"", "\" \"", "\"\\n\"" ]

ARMISelLowering (2)

functionArgumentNeedsConsecutiveRegisters

ARM

CPU

LLVM

7,643

86

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::DINS", "Mips::BEQC", "Mips::BNEC", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "...

MipsMCCodeEmitter (2)

encodeInstruction

Mips

CPU

LLVM

7,644

387

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SystemZTargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "SystemZ", "::", "R0D", ",", "SystemZ", "::", "R1D", ...

[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]

[ "SystemZ", "SystemZ", "SystemZ::R0D", "SystemZ::R1D", "SystemZ::R14D", "0" ]

SystemZISelLowering (2)2

getScratchRegisters

SystemZ

CPU

LLVM

7,645

40

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Modifiers", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"<register \"", "\" mods: \"", "\"<expr \"" ]

AMDGPUAsmParser (2)

print

AMDGPU

GPU

LLVM

7,646

78

1

[]

[ "<s>", "const", "Z80Subtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "*", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "Z80", "Z80" ]

Z80AsmPrinter1

getSubtarget

Z80

MPU

LLVM

7,647

13

1

[]

[ "<s>", "static", "bool", "arm_align_anon_bitfield", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]

[ "AAPCS", "requires", "that", "anonymous", "bitfields", "affect", "structure", "alignment", "." ]

[ "arm" ]

arm

arm_align_anon_bitfield

arm

CPU

GCC

7,648

11

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "return", "0", ";", "}", "return", "12", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "XCore", "1", "0", "12" ]

XCoreTargetTransformInfo

getNumberOfRegisters

XCore

MPU

LLVM

7,649

30

1

[]

[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"No Targ...

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"", "Mips" ]

MipsTargetMachine (2)1

getTargetTransformInfo

Mips

CPU

LLVM

7,650

66

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "ISD::EXTLOAD", "0" ]

X86ISelDAGToDAG120

PreprocessISelDAG

X86

CPU

LLVM

7,651

479

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Lanai", "\"Invalid type access!\"" ]

LanaiAsmParser (2)

getReg

Lanai

CPU

LLVM

7,652

22

1

[]

[ "<s>", "opt_machine_mode", "aarch64_vq_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "return", "V2DFmode", ";", "case", "E_SFmode", ":", "return", "V4SFmode", ";", "case", "E_HFmode", ":", "return", "V...

[ "Return", "the", "128-bit", "Advanced", "SIMD", "vector", "mode", "for", "element", "mode", "MODE", ",", "if", "it", "exists", "." ]

[ "aarch64" ]

aarch64

aarch64_vq_mode

aarch64

CPU

GCC

7,653

69

1

[]

[ "<s>", "void", "rs6000_emit_swdivdf", "(", "rtx", "res", ",", "rtx", "n", ",", "rtx", "d", ")", "{", "rtx", "x0", ",", "e0", ",", "e1", ",", "e2", ",", "y1", ",", "y2", ",", "y3", ",", "u0", ",", "v0", ",", "one", ";", "x0", "=", "gen_reg_rtx...

[ "Newton-Raphson", "approximation", "of", "double-precision", "floating", "point", "divide", "n/d", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]

[ "rs6000", "1" ]

rs60003

rs6000_emit_swdivdf

rs6000

CPU

GCC

7,654

349

1

[]

[ "<s>", "bool", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ")", "{", "return", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ",", "Range", ")", ";", "}", "</s>" ]

[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "ARM" ]

ARMAsmParser (2)2

Warning

ARM

CPU

LLVM

7,655

32

1

[]

[ "<s>", "bool", "mips_linked_madd_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "enum", "attr_accum_in", "accum_in", ";", "int", "accum_in_opnum", ";", "rtx", "accum_in_op", ";", "if", "(", "recog_memoized", "(", "in_insn", ")...

[ "Return", "true", "if", "INSN", "is", "a", "multiply-add", "or", "multiply-subtract", "instruction", "and", "PREV", "assigns", "to", "the", "accumulator", "operand", "." ]

[ "mips", "0" ]

mips

mips_linked_madd_p

mips

CPU

GCC

7,656

88

1

[]

[ "<s>", "rtx", "thumb_legitimize_address", "(", "rtx", "x", ",", "rtx", "orig_x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "1", ")", ")", "&&", "(", "...

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "Thumb", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", "." ]

[ "arm", "1", "1", "32", "1", "0", "0", "1", "0", "256", "31", "256", "256", "32", "8", "31", "31", "0", "256", "1", "0", "0", "1" ]

arm4

thumb_legitimize_address

arm

CPU

GCC

7,657

347

1

[]

[ "<s>", "static", "save_entry", "*", "sh5_schedule_saves", "(", "HARD_REG_SET", "*", "live_regs_mask", ",", "save_schedule", "*", "schedule", ",", "int", "offset_base", ")", "{", "int", "align", ",", "i", ";", "save_entry", "*", "entry", "=", "schedule", "->", ...

[ "Fill", "in", "SCHEDULE", "according", "to", "LIVE_REGS_MASK", ".", "If", "RESTORE", "is", "nonzero", ",", "use", "reverse", "order", ".", "Returns", "the", "last", "entry", "written", "to", "(", "not", "counting", "the", "delimiter", ")", ".", "OFFSET_BASE"...

[ "sh", "0", "0", "3", "1", "1", "0", "1", "0", "2", "1", "1", "0", "1", "1", "1" ]

sh3

sh5_schedule_saves

sh

CPU

GCC

7,658

465

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "AArch64Subtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getLegalizerInfo", "(", ")", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "AArch64", "AArch64", "\"Access to GlobalISel APIs not set\"" ]

AArch64Subtarget16

getLegalizerInfo

AArch64

CPU

LLVM

7,659

25

1

[]

[ "<s>", "int", "mmix_starting_frame_offset", "(", ")", "{", "return", "(", "-", "8", "+", "(", "MMIX_CFUN_HAS_LANDING_PAD", "?", "-", "16", ":", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", "?", "-", "8", ":", "0", ")", ")", ")", ";", "}", "</s>" ]

[ "STARTING_FRAME_OFFSET", "." ]

[ "mmix", "8", "16", "8", "0" ]

mmix2

mmix_starting_frame_offset

mmix

CPU

GCC

7,660

28

1

[]

[ "<s>", "void", "scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "bool", "reg_new", "=", "bitmap_set_bit", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")"...

[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]

[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]

i386-features1

mark_dual_mode_def

i386

CPU

GCC

7,661

103

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::IntPairRegClass", "SP::STDri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "SP::QFPRegsRegClass", "SP::STQFri", "0", "\"Can't sto...

SparcInstrInfo31

storeRegToStackSlot

Sparc

CPU

LLVM

7,662

431

1

[]

[ "<s>", "static", "bool", "mips_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "enum", "mips_symbol_type", "type", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "return", ...

[ "Return", "true", "if", "X", "can", "not", "be", "forced", "into", "a", "constant", "pool", "." ]

[ "mips", "0" ]

mips

mips_cannot_force_const_mem

mips

CPU

GCC

7,663

141

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUCodeGenPrepare (2)

doInitialization

AMDGPU

GPU

LLVM

7,664

19

1

[]

[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyCFGStackify

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

7,665

111

1

[]

[ "<s>", "void", "NVPTXTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "UP", ")", ";", "UP", ".", "Partial", "=", "UP", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "NVPTX", "NVPTX", "4" ]

NVPTXTargetTransformInfo

getUnrollingPreferences

NVPTX

GPU

LLVM

7,666

46

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering119

SplitVectorLoad

AMDGPU

GPU

LLVM

7,667

401

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "0", "2", "MSP430", "MSP430::PUSH16r", "MSP430::FPW", "MSP430::MOV16rr", "MSP430::FPW", "MSP430::SPW", "MSP430::FPW", "MSP430", "MSP430::PUSH16r", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430RegisterInfo10

emitPrologue

MSP430

MPU

LLVM

7,668

340

1

[]

[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC_LOOP" ]

SystemZSelectionDAGInfo2

EmitTargetCodeForMemcpy

SystemZ

CPU

LLVM

7,669

100

1

[]

[ "<s>", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";", ...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "ARM" ]

ARMTargetTransformInfo

getAdjustedAnalysisPointer

ARM

CPU

LLVM

7,670

31

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "Subtarget", ".", "isMClass", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", ...

[ "Return", "true", "if", "the", "function", "should", "be", "outlined", "from", "by", "default", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo110

shouldOutlineFromFunctionByDefault

ARM

CPU

LLVM

7,671

29

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "64", "128", "0", "1", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vst2", "Intrinsic::arm_neon_vst3", "Intrinsic::arm_neon_vst4", "Intrinsic::getDeclaration", "2", "6", "0" ]

ARMISelLowering136

lowerInterleavedStore

ARM

CPU

LLVM

7,672

408

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable"...

[ "Analyze", "the", "given", "select", "instruction", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "1", "2", "3", "4" ]

ARMBaseInstrInfo (2)

analyzeSelect

ARM

CPU

LLVM

7,673

98

1

[]

[ "<s>", "virtual", "const", "AlphaRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Alpha", "Alpha" ]

AlphaTargetMachine

getRegisterInfo

Alpha

MPU

LLVM

7,674

18

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ",", "const", "GlobalObject", "*", "GO", ")",...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile16

getSectionForConstant

XCore

MPU

LLVM

7,675

86

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ")"...

[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]

[ "arm", "0", "7", "3", "1", "0", "1", "0", "1" ]

arm4

arm_evpc_neon_vrev

arm

CPU

GCC

7,676

333

1

[]

[ "<s>", "int", "crx_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "2", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ...

[ "Check", "if", "a", "const_double", "is", "ok", "for", "crx", "store-immediate", "instructions" ]

[ "crx", "2", "0", "4", "1", "4", "1", "0", "4", "1", "0", "4", "4", "1", "0" ]

crx

crx_const_double_ok

crx

CPU

GCC

7,677

139

1

[]

[ "<s>", "rtx", "frv_split_minmax", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "minmax", "=", "operands", "[", "1", "]", ";", "rtx", "src1", "=", "operands", "[", "2", "]", ";", "rtx", "sr...

[ "Split", "a", "min/max", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3", "4", "5", "0" ]

frv2

frv_split_minmax

frv

VLIW

GCC

7,678

325

1

[]

[ "<s>", "static", "rtx", "bpf_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f...

[ "Expand", "a", "call", "to", "a", "BPF-specific", "built-in", "function", "that", "was", "set", "up", "with", "bpf_init_builtins", "." ]

[ "bpf", "0", "0", "2", "0", "1", "2", "2", "\"invalid argument to built-in function\"", "0", "0", "0", "0", "1", "0", "\"invalid argument to built-in function\"", "0" ]

bpf1

bpf_expand_builtin

bpf

Virtual ISA

GCC

7,679

459

1

[]

[ "<s>", "const", "IntegerRangeState", "&", "getState", "(", ")", "const", "override", "{", "return", "*", "this", ";", "}", "</s>" ]

[ "Determine", "the", "state", "of", "the", "lock", "file", "." ]

[ "AMDGPU" ]

AMDGPUAttributor

getState

AMDGPU

GPU

LLVM

7,680

14

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24", "\"arm64e\"" ]

AArch64TargetMachine47

AArch64TargetMachine

AArch64

CPU

LLVM

7,681

329

1

[]

[ "<s>", "void", "ix86_expand_floorceil", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xi", ",", "TWO52", ",", "tmp", ",", "one", ...

[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]

[ "i386", "0", "0", "0", "1" ]

i386-expand

ix86_expand_floorceil

i386

CPU

GCC

7,682

239

1

[]

[ "<s>", "void", "NyuziFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi::FP_REG", "14", "Nyuzi::GPR32RegClass" ]

NyuziFrameLowering

determineCalleeSaves

Nyuzi

GPU

LLVM

7,683

121

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "bool", "IsPairwiseForm", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

AArch64TargetTransformInfo18

getArithmeticReductionCost

AArch64

CPU

LLVM

7,684

182

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]

X86CallLowering29

lowerReturn

X86

CPU

LLVM

7,685

215

1

[]

[ "<s>", "static", "tree", "aarch64_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_MAIN_VARIANT", "(", "t", ")", "==", "aarch64_fp16_type_node", ")", "return", "float_type_node", ";", "return", "NULL_...

[ "Implement", "TARGET_PROMOTED_TYPE", "to", "promote", "__fp16", "to", "float", "." ]

[ "aarch64" ]

aarch64

aarch64_promoted_type

aarch64

CPU

GCC

7,686

29

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "PM", ".", "add", "(", "createMipsEmitGPResto...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine

addPreRegAlloc

Mips

CPU

LLVM

7,687

39

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "M680x0" ]

M680x0TargetMachine

getObjFileLowering

M680x0

MPU

LLVM

7,688

16

1

[]

[ "<s>", "static", "char", "*", "rs6000_savres_routine_name", "(", "int", "regno", ",", "int", "sel", ")", "{", "const", "char", "*", "prefix", "=", "\"\"", ";", "const", "char", "*", "suffix", "=", "\"\"", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ...

[ "Return", "the", "name", "for", "an", "out-of-line", "register", "save/restore", "routine", ".", "We", "are", "saving/restoring", "GPRs", "if", "GPR", "is", "true", "." ]

[ "rs6000", "\"\"", "\"\"", "\"_savegpr_\"", "\"_restgpr_\"", "\"_savefpr_\"", "\"_restfpr_\"", "\"_savevr_\"", "\"_restvr_\"", "\"_x\"", "\"_savegpr0_\"", "\"_savegpr1_\"", "\"_restgpr0_\"", "\"_restgpr1_\"", "\"_savefpr_\"", "\"_restfpr_\"", "\"_savevr_\"", "\"_restvr_\"", "\"sav...

rs6000-logue

rs6000_savres_routine_name

rs6000

CPU

GCC

7,689

469

1

[]

[ "<s>", "static", "void", "s390_swap_cmp", "(", "rtx", "cond", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "tmp", "=", "*", "op0", ";", "if", "(", "cond", "==", "NULL_RTX", ")", "{", "rtx_insn", "...

[ "Swap", "the", "condition", "in", "COND", "and", "the", "operands", "in", "OP0", "and", "OP1", "so", "that", "the", "semantics", "does", "not", "change", ".", "If", "NULL_RTX", "is", "passed", "as", "COND", "the", "function", "tries", "to", "find", "the"...

[ "s390", "0" ]

s390

s390_swap_cmp

s390

MPU

GCC

7,690

103

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering113

LowerFormalArguments

PowerPC

CPU

LLVM

7,691

99

1

[]

[ "<s>", "bool", "ARM64AsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "int64_t", ...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "ARM64", "ARM64" ]

ARM64AsmBackend

fixupNeedsRelaxation

ARM64

CPU

LLVM

7,692

40

1

[]

[ "<s>", "char", "*", "crx_prepare_push_pop_string", "(", "int", "push_or_pop", ")", "{", "static", "char", "mask_str", "[", "50", "]", ";", "int", "i", "=", "0", ";", "int", "ra_in_bitmask", "=", "0", ";", "char", "*", "return_str", ";", "char", "*", "t...

[ "Called", "from", "crx.md", ".", "The", "return", "value", "depends", "on", "the", "parameter", "push_or_pop", ":", "*", "When", "push_or_pop", "is", "zero", "-", ">", "string", "for", "push", "instructions", "of", "prologue", ".", "*", "When", "push_or_pop"...

[ "crx", "50", "0", "0", "120", "120", "0", "3", "0", "0", "0", "1", "0", "\", \"", "\"lo, hi\"", "1", "0", "1", "\"popx\"", "\"popret\"", "0", "\"pop\"", "\"pushx\"", "\"push\"", "\"\\t\"", "1", "\"\\n\\tretx\\n\"", "\"\\n\\tjump\\tra\\n\"", "2" ]

crx

crx_prepare_push_pop_string

crx

CPU

GCC

7,693

361

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isOSWindows", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"no-stack-arg-p...

[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]

[ "X86", "X86", "\"no-stack-arg-probe\"", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]

X86ISelLowering (2)5

hasInlineStackProbe

X86

CPU

LLVM

7,694

68

1

[]

[ "<s>", "static", "void", "insert_wic", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "int", "i", ";", "basic_block", "bb", ",", "prev", "=", "0", ";", "rtx", "branch_target", "=", "0", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ...

[ "Insert", "instruction", "prefetch", "instruction", "at", "the", "fall", "through", "path", "of", "the", "function", "call", "." ]

[ "microblaze", "0", "0", "0", "1", "0", "0" ]

microblaze

insert_wic

microblaze

MPU

GCC

7,695

205

1

[]

[ "<s>", "static", "bool", "global_reg_mentioned_p_1", "(", "const_rtx", "x", ")", "{", "int", "regno", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SUBREG", ":", "if", "(", "REG_P", "(", "SUBREG_REG", "(", "x", ")", ")", ")", "{",...

[ "A", "subroutine", "of", "global_reg_mentioned_p", ",", "returns", "1", "if", "*", "LOC", "mentions", "a", "global", "register", "." ]

[ "mep" ]

mep

global_reg_mentioned_p_1

mep

CPU

GCC

7,696

104

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "getSchedModel", "(", ")", ".", "isOutOfOrder", "(", ")", "&&", "isSwift", "(", ")", ")", "return", "false", ";", "return", "(", "!", "isThumb", "(", ")", ...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "ARM", "ARM" ]

ARMSubtarget13

enablePostRAScheduler

ARM

CPU

LLVM

7,697

38

1

[]

[ "<s>", "TargetPassConfig", "*", "OpenRISCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "OpenRISCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "OpenRISC", "OpenRISC", "OpenRISC" ]

OpenRISCTargetMachine

createPassConfig

OpenRISC

CPU

LLVM

7,698

21

1

[]

[ "<s>", "MachineBasicBlock", "&", "getBlock", "(", ")", "const", "{", "return", "Block", ";", "}", "</s>" ]

[ "getBlock", "-", "Return", "the", "current", "basic", "block", "." ]

[ "Hexagon" ]

HexagonBlockRanges

getBlock

Hexagon

DSP

LLVM

7,699

11

1

[]