docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "canonicalize_perm", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "int", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "which", "=", "0", ";", "i", "<", "nelt", ";", "++", "...	[ "If", "a", "permutation", "only", "uses", "one", "operand", ",", "make", "it", "clear", ".", "Returns", "true", "if", "the", "permutation", "references", "both", "operands", "." ]	[ "i386", "0", "1", "2", "3", "2", "0", "1", "1", "3" ]	i386-expand	canonicalize_perm	i386	CPU	GCC	9,000	156	1	[]
[ "<s>", "void", "addChild", "(", "MRT", "*", "Tree", ")", "{", "Children", ".", "insert", "(", "Tree", ")", ";", "}", "</s>" ]	[ "addChild", "-", "Add", "a", "child", "scope", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	addChild	AMDGPU	GPU	LLVM	9,001	16	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", "....	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "X86" ]	X86CallLowering18	assignValueToAddress	X86	CPU	LLVM	9,002	72	1	[]
[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SFmode", ":", "case", "V4SImode", ":", "case", "V2DFmode", ":", "case...	[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]	[ "rs6000" ]	rs60005	reg_offset_addressing_ok_p	rs6000	CPU	GCC	9,003	97	1	[]
[ "<s>", "static", "void", "frv_register_nop", "(", "rtx", "nop", ")", "{", "rtx_insn", "*", "nop_insn", "=", "make_insn_raw", "(", "nop", ")", ";", "SET_NEXT_INSN", "(", "nop_insn", ")", "=", "0", ";", "SET_PREV_INSN", "(", "nop_insn", ")", "=", "0", ";",...	[ "Add", "an", "instruction", "with", "pattern", "NOP", "to", "frv_nops", "[", "]", "." ]	[ "frv", "0", "0" ]	frv	frv_register_nop	frv	VLIW	GCC	9,004	40	1	[]
[ "<s>", "bool", "n13_consumed_by_e1_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "return", "n13_alu_e1_insn_dep_reg_p", ...	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "E1", ".", "Because", "the", "address", "generation", "unti", "is", "at", "E1", ",", "the", "address", "input", "should...	[ "nds32", "0" ]	nds32-pipelines-auxiliary	n13_consumed_by_e1_dep_p	nds32	CPU	GCC	9,005	204	1	[]
[ "<s>", "static", "rtx", "frame_insn", "(", "rtx", "x", ")", "{", "x", "=", "emit_insn", "(", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]	[ "Emit", "the", "specified", "insn", "and", "mark", "it", "as", "frame", "related", ".", "FIXME", ":", "Rename", "this", "to", "emit_frame_insn", "." ]	[ "sh", "1" ]	sh3	frame_insn	sh	CPU	GCC	9,006	26	1	[]
[ "<s>", "int", "compute_logical_op_cc", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", "=", "...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "logical", "insn", "." ]	[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "0xffff", "0x8000", "0" ]	h83003	compute_logical_op_cc	h8300	MPU	GCC	9,007	336	1	[]
[ "<s>", "void", "JVMInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "JVM", "JVM", "\"Unsupported copyPhysReg.\"" ]	JVMInstrInfo	copyPhysReg	JVM	Virtual ISA	LLVM	9,008	36	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "\"__security_...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]	X86ISelLowering115	insertSSPDeclarations	X86	CPU	LLVM	9,009	129	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass12	verify	ARM	CPU	LLVM	9,010	204	1	[]
[ "<s>", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "subtarget", "inserts", "the", "final", "scheduling", "pass", "on", "its", "own", "." ]	[ "MOS" ]	MOSTargetMachine	targetSchedulesPostRAScheduling	MOS	MPU	LLVM	9,011	11	1	[]
[ "<s>", "const", "char", "", "output_branch", "(", "int", "logic", ",", "rtx", "insn", ",", "rtx", "", "operands", ")", "{", "switch", "(", "get_attr_length", "(", "insn", ")", ")", "{", "case", "6", ":", "if", "(", "!", "TARGET_RELAX", ")", "{", ...	[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]	[ "sh", "6", "0", "0", "0", "0", "1", "\"\\tb%s%ss\\t%LLF%d\\n\"", "\"f\"", "\"t\"", "\"/\"", "\".\"", "\"\\tb%s\\t%LLF%d\\n\"", "\"f\"", "\"t\"", "\"bra\\t%l0\"", "\"\\tnop\\n\"", "\"LF\"", "\"\"", "2", "\"bt%.\\t%l0\"", "\"bf%.\\t%l0\"", "8", "0", "0", "\"b%s%ss\\t%...	sh3	output_branch	sh	CPU	GCC	9,012	315	1	[]
[ "<s>", "inline", "bool", "isFPImm", "(", "const", "APFloat", "&", "Val", ")", "{", "uint32_t", "Imm8", ";", "return", "isFPImm", "(", "Val", ",", "Imm8", ")", ";", "}", "</s>" ]	[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]	[ "AArch64" ]	AArch64BaseInfo11	isFPImm	AArch64	CPU	LLVM	9,013	22	1	[]
[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "final_start_func...	[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]	[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "0", "0", "\"\\tba \"", "\"%s\\n\\tnop\\n\"", "\"\\tadd.d \"", "\"%s,$pc\\n\"", "\"\\tjump \"", "0", "0", "\"\\n\"", "\"\\tnop\\n\"" ]	cris6	cris_asm_output_mi_thunk	cris	MPU	GCC	9,014	237	1	[]
[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx...	[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "g...	[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]	alpha5	alpha_split_conditional_move	alpha	MPU	GCC	9,015	435	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "as...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86II::MO_GOT_ABSOLUTE_ADDRESS" ]	X86InstrInfo41	runOnMachineFunction	X86	CPU	LLVM	9,016	246	1	[]
[ "<s>", "void", "emit_fusion_load_store", "(", "rtx", "load_store_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...	[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]	[ "rs6000", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(%%1)...	rs60005	emit_fusion_load_store	rs6000	CPU	GCC	9,017	327	1	[]
[ "<s>", "const", "char", "", "output_reload_insisf", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "", "operands", ",", "int", "*", "len", ")", "{", "rtx", "src", "=", "operands", "[", "1", "]", ";", "int", "cnst", "=", "(", "GET_CODE", "(", "...	[ "Reload", "a", "SI", "or", "SF", "compile", "time", "constant", "OP", "[", "1", "]", "into", "the", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "i...	[ "avr", "1", "4", "0xff", "0", "0xff00", "0", "0xff0000", "0", "0xff000000", "0", "8", "\"\"", "0xff", "0", "2", "1", "2", "0xff00", "0", "2", "1", "2", "0xff0000", "0", "2", "1", "2", "0xff000000", "0", "2", "1", "2", "\"\"" ]	avr3	output_reload_insisf	avr	MPU	GCC	9,018	398	1	[]
[ "<s>", "void", "crx_expand_epilogue", "(", "void", ")", "{", "rtx", "return_reg", ";", "int", "only_popret_RA", "=", "(", "save_regs", "[", "RETURN_ADDRESS_REGNUM", "]", "&&", "(", "sum_regs", "==", "UNITS_PER_WORD", ")", ")", ";", "return_reg", "=", "gen_rtx_...	[ "Generate", "insn", "that", "updates", "the", "stack", "for", "local", "variables", "and", "padding", "for", "*", "registers", "we", "save", ".", "-", "Generate", "the", "appropriate", "return", "insn", "." ]	[ "crx", "0", "1" ]	crx	crx_expand_epilogue	crx	CPU	GCC	9,019	119	1	[]
[ "<s>", "static", "void", "c6x_compute_frame_layout", "(", "struct", "c6x_frame", "*", "frame", ")", "{", "HOST_WIDE_INT", "size", "=", "get_frame_size", "(", ")", ";", "HOST_WIDE_INT", "offset", ";", "int", "nregs", ";", "offset", "=", "-", "4", ";", "frame"...	[ "Compute", "the", "layout", "of", "the", "stack", "frame", "and", "store", "it", "in", "FRAME", "." ]	[ "c6x", "4", "0", "0", "12", "13", "4", "14", "1", "4", "0", "0", "4", "0", "0", "0", "4", "0", "0", "0", "4", "4", "4", "0", "4", "0", "8", "4" ]	c6x	c6x_compute_frame_layout	c6x	VLIW	GCC	9,020	322	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo19	getAnalysisUsage	AArch64	CPU	LLVM	9,021	19	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDR", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2LDRi12", "ARM::tRestore", "1", "2", "2", "0", "1", "0", "ARM::FLDD", "ARM::FLDS", "1", "2", "2", "0", "1", "0", "0" ]	ARMBaseInstrInfo31	isLoadFromStackSlot	ARM	CPU	LLVM	9,022	286	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", "::", "MC_PATTERN", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", ...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo103	getMachineCombinerPatterns	PowerPC	CPU	LLVM	9,023	129	1	[]
[ "<s>", "void", "vms_c_register_includes", "(", "const", "char", "", "sysroot", ",", "const", "char", "", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", ...	[ "Find", "include", "modules", "in", "the", "include", "path", "." ]	[ "vms", "0", "0", "1", "0" ]	vms-c	vms_c_register_includes	vms	Virtual ISA	GCC	9,024	212	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "RISCVRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "RISCV", "RISCV", "11", "0", "0", "0" ]	RISCVFrameLowering (2)	processFunctionBeforeFrameFinalized	RISCV	CPU	LLVM	9,025	316	1	[]
[ "<s>", "const", "ThumbRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARM" ]	Thumb1InstrInfo1	getRegisterInfo	ARM	CPU	LLVM	9,026	13	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]	MSP430ISelLowering14	getRegForInlineAsmConstraint	MSP430	MPU	LLVM	9,027	99	1	[]
[ "<s>", "static", "rtx", "get_jump_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "PATTERN", "(", "branch", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "PARAL...	[ "Return", "the", "rtx", "for", "the", "jump", "target", "." ]	[ "tilepro", "0", "0", "0", "0", "0" ]	tilepro	get_jump_target	tilepro	VLIW	GCC	9,028	89	1	[]
[ "<s>", "bool", "mips_signed_immediate_p", "(", "unsigned", "HOST_WIDE_INT", "x", ",", "int", "bits", ",", "int", "shift", "=", "0", ")", "{", "x", "+=", "1", "<<", "(", "bits", "+", "shift", "-", "1", ")", ";", "return", "mips_unsigned_immediate_p", "(",...	[ "Return", "true", "if", "X", "fits", "within", "a", "signed", "field", "of", "BITS", "bits", "that", "is", "shifted", "left", "SHIFT", "bits", "before", "being", "used", "." ]	[ "mips", "0", "1", "1" ]	mips	mips_signed_immediate_p	mips	CPU	GCC	9,029	39	1	[]
[ "<s>", "unsigned", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "We...	[ "Debug", "information", "queries", "." ]	[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]	WebAssemblyRegisterInfo (2)	getFrameRegister	WebAssembly	Virtual ISA	LLVM	9,030	74	1	[]
[ "<s>", "PLTEntryBase", "", "MipsPLT", "::", "create", "(", ")", "{", "return", "new", "MipsPLTA", "(", "", "m_pSectionData", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips" ]	MipsPLT	create	Mips	CPU	LLVM	9,031	17	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Integer", "\|\|", "Kind", "==", "Symbol", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "WebAssembly" ]	WebAssemblyAsmParser	isImm	WebAssembly	Virtual ISA	LLVM	9,032	17	1	[]
[ "<s>", "bool", "Cpu0AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Cpu0", "Cpu0", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"" ]	Cpu0AsmParser	ParseDirective	Cpu0	CPU	LLVM	9,033	156	1	[]
[ "<s>", "static", "bool", "th_mempair_operand_p", "(", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "MEM_SIZE_KNOWN_P", "(", "mem", ")", ")", "return", "false", ";", "gcc_assert", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "D...	[ "Check", "if", "the", "given", "MEM", "can", "be", "used", "to", "define", "the", "address", "of", "a", "mempair", "instruction", "." ]	[ "riscv", "4", "3", "0", "0", "4" ]	thead	th_mempair_operand_p	riscv	CPU	GCC	9,034	142	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "MachineInstr", "", ...	[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo	genAlternativeCodeSequence	PowerPC	CPU	LLVM	9,035	100	1	[]
[ "<s>", "static", "bool", "ix86_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "AREG", ":", "case", "DREG", ":", "case", "CREG", ":", "case", "BREG", ":", "case", "AD_REGS", ":", "case", "SIREG", ...	[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]	[ "i386" ]	i386	ix86_class_likely_spilled_p	i386	CPU	GCC	9,036	55	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", "\|\|", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "TargetLowering", "::", "useLoadStackGuar...	[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	useLoadStackGuardNode	AArch64	CPU	LLVM	9,037	33	1	[]
[ "<s>", "static", "bool", "rename_single_chain", "(", "du_head_p", "head", ",", "HARD_REG_SET", "", "unavailable", ")", "{", "int", "best_new_reg", ";", "int", "n_uses", "=", "0", ";", "struct", "du_chain", "", "tmp", ";", "int", "reg", "=", "head", "->",...	[ "Rename", "the", "register", "HEAD-", ">", "regno", "in", "all", "the", "insns", "in", "the", "chain", "HEAD", "to", "any", "register", "not", "in", "the", "set", "UNAVAILABLE", ".", "Adapted", "from", "rename_chains", "in", "regrename.c", "." ]	[ "aarch64", "0", "1", "\"Register %s in insn %d\"", "\" crosses a call\"", "\"; no available better choice\\n\"", "\", renamed as %s\\n\"", "\", renaming as %s failed\\n\"" ]	cortex-a57-fma-steering2	rename_single_chain	aarch64	CPU	GCC	9,038	279	1	[]
[ "<s>", "static", "bool", "arm_block_set_unaligned_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ",", "j", ",", "ne...	[ "Set", "a", "block", "of", "memory", "using", "vectorization", "instructions", "for", "the", "unaligned", "case", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "starting", "from", "DSTBASE", "with", "byte", "constant", ...	[ "arm", "0x3", "0", "0", "0", "0", "0", "2", "1", "0", "2", "0", "1", "0", "2" ]	arm4	arm_block_set_unaligned_vect	arm	CPU	GCC	9,039	470	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "0", ":", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Mips", "Mips", "0" ]	MipsTargetMachine28	getInstrItineraryData	Mips	CPU	LLVM	9,040	22	1	[]
[ "<s>", "static", "unsigned", "parse_env_var", "(", "const", "char", "", "str", ",", "char", "", "", "", "pvalues", ")", "{", "const", "char", "", "curval", ",", "", "nextval", ";", "char", "", "", "values", ";", "unsigned", "num", "=", "1", ...	[ "Parse", "STR", ",", "saving", "found", "tokens", "into", "PVALUES", "and", "return", "their", "number", ".", "Tokens", "are", "assumed", "to", "be", "delimited", "by", "'", ":", "'", "." ]	[ "i386", "1", "1", "0", "1", "0", "1" ]	intelmic-mkoffload	parse_env_var	i386	CPU	GCC	9,041	210	1	[]
[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR32RegClassID", "RISCV", "RISCV::FPR32CRegClassID" ]	RISCVAsmParser	validateTargetOperandClass	RISCV	CPU	LLVM	9,042	115	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Scheduler (machine code)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Scheduler (machine code)\"" ]	SPScheduler1	getPassName	Patmos	VLIW	LLVM	9,043	11	1	[]
[ "<s>", "const", "MCFixup", "", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...	[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]	[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20", "RISCV::fixup_riscv_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_ie_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_gd_captab_pcrel_hi20" ]	RISCVMCExpr12	getPCRelHiFixup	RISCV	CPU	LLVM	9,044	240	1	[]
[ "<s>", "static", "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ...	[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", "."...	[ "sh", "2", "0", "4", "0", "1", "0", "3", "0" ]	sh	sh_hard_regno_mode_ok	sh	CPU	GCC	9,045	268	1	[]
[ "<s>", "bool", "empty", "(", ")", "{", "return", "(", "!", "HaveConst", "&&", "Q", ".", "empty", "(", ")", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAG1	empty	Hexagon	DSP	LLVM	9,046	18	1	[]
[ "<s>", "bool", "SystemZCopyPhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZCopyPhysRegs	runOnMachineFunction	SystemZ	CPU	LLVM	9,047	63	1	[]
[ "<s>", "static", "bool", "hasLiveCondCodeDef", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", ...	[ "True", "if", "MI", "has", "a", "condition", "code", "def", ",", "e.g", "." ]	[ "X86", "0", "X86::EFLAGS" ]	X86InstrInfo (2)	hasLiveCondCodeDef	X86	CPU	LLVM	9,048	84	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XCore", "XCore", "XCore", "XCore", "0", "0", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]	XCoreFrameLowering21	eliminateCallFramePseudoInstr	XCore	MPU	LLVM	9,049	272	1	[]
[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=",...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "aarch64", "0", "\"%qs and floating point or vector arguments\"", "\"-mgeneral-regs-only\"", "0", "0", "0" ]	aarch642	aarch64_setup_incoming_varargs	aarch64	CPU	GCC	9,050	298	1	[]
[ "<s>", "bool", "ARMOptimizeBarriersPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineIns...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "1", "ARM::DMB", "0", "0", "0" ]	ARMOptimizeBarriersPass15	runOnMachineFunction	ARM	CPU	LLVM	9,051	192	1	[]
[ "<s>", "bool", "ix86_expand_pextr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "2", "]...	[ "Expand", "an", "extract", "from", "a", "vector", "register", "through", "pextr", "insn", ".", "Return", "true", "if", "successful", "." ]	[ "i386", "0", "1", "2", "3", "0", "0", "1", "1" ]	i3865	ix86_expand_pextr	i386	CPU	GCC	9,052	374	1	[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"unsupported \"", "\" in \"" ]	AMDGPUISelLowering1	print	AMDGPU	GPU	LLVM	9,053	27	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerAsmOutputForConstraint", "(", "SDValue", "&", "Chain", ",", "SDValue", "&", "Flag", ",", "SDLoc", "DL", ",", "const", "AsmOperandInfo", "&", "OpInfo", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "X86",...	[ "Handle", "Lowering", "flag", "assembly", "outputs", "." ]	[ "X86", "X86", "X86::CondCode", "X86::COND_INVALID", "8", "\"Flag output operand is of invalid type\"", "X86::EFLAGS", "MVT::i32", "1", "X86::EFLAGS", "MVT::i32", "ISD::ZERO_EXTEND" ]	X86ISelLowering (2)6	LowerAsmOutputForConstraint	X86	CPU	LLVM	9,054	184	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine", "(", ")", ","...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine68	addInstSelector	Hexagon	DSP	LLVM	9,055	42	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter18	encodeInstruction	RISCV	CPU	LLVM	9,056	223	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Windows 32-bit x86 EH state insertion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"Windows 32-bit x86 EH state insertion\"" ]	X86WinEHState1	getPassName	X86	CPU	LLVM	9,057	11	1	[]
[ "<s>", "MachineOperand", "&", "pop", "(", ")", "{", "RangeTy", "&", "Range", "=", "Worklist", ".", "back", "(", ")", ";", "MachineOperand", "&", "Op", "=", "*", "Range", ".", "begin", "(", ")", ";", "Range", "=", "drop_begin", "(", "Range", ")", ";...	[ "Pop", "the", "previous", "solver", "state", "." ]	[ "WebAssembly", "\"Empty ranges shouldn't remain in the worklist\"" ]	WebAssemblyRegStackify13	pop	WebAssembly	Virtual ISA	LLVM	9,058	76	1	[]
[ "<s>", "static", "bool", "arm_asm_elf_flags_numeric", "(", "unsigned", "int", "flags", ",", "unsigned", "int", "", "num", ")", "{", "if", "(", "flags", "&", "SECTION_ARM_PURECODE", ")", "{", "", "num", "=", "0x20000000", ";", "if", "(", "!", "(", "flag...	[ "Implement", "the", "TARGET_ASM_ELF_FLAGS_NUMERIC", "hook", ".", "For", "pure-code", "sections", "there", "is", "no", "letter", "code", "for", "this", "attribute", ",", "so", "output", "all", "the", "section", "flags", "numerically", "when", "this", "is", "neede...	[ "arm", "0x20000000", "0x2", "0x80000000", "0x1", "0x4", "0x10", "0x20", "0x400", "0x200" ]	arm	arm_asm_elf_flags_numeric	arm	CPU	GCC	9,059	129	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "if", "(", "BranchRelaxation", ")", "addPass", "(", "createAArch64BranchRelaxation", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine74	addPreEmitPass	AArch64	CPU	LLVM	9,060	61	1	[]
[ "<s>", "void", "F2003fInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "F2003f", "F2003f", "F2003f::KRZrr" ]	F2003fInstrInfo	copyPhysReg	F2003f	CPU	LLVM	9,061	59	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Teak", "0" ]	TeakAsmBackend	writeNopData	Teak	DSP	LLVM	9,062	28	1	[]
[ "<s>", "const", "uint16_t", "", "LM32RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "LM32", "::", "R11", ",", "LM32", "::", "R12...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "LM32", "LM32", "LM32::R11", "LM32::R12", "LM32::R13", "LM32::R14", "LM32::R15", "LM32::R16", "LM32::R17", "LM32::R18", "LM32::R19", "LM32::R20", "LM32::R21", "LM32::R22", "LM32::R23", "LM32::R24", "LM32::R25", "0" ]	LM32RegisterInfo	getCalleeSavedRegs	LM32	MPU	LLVM	9,063	89	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"" ]	HexagonSelectionDAGInfo19	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	9,064	291	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "1", "0", "0", "0", "4", "4", "12" ]	ARMTargetTransformInfo19	getUnrollingPreferences	ARM	CPU	LLVM	9,065	236	1	[]
[ "<s>", "Register", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVRegisterInfo17	getFrameRegister	RISCV	CPU	LLVM	9,066	43	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "i", ",", "nelt", ...	[ "The", "NEON", "VTBL", "instruction", "is", "a", "fully", "variable", "permuation", "that", "'s", "even", "stronger", "than", "what", "we", "expose", "via", "VEC_PERM_EXPR", ".", "What", "it", "does", "n't", "do", "is", "mask", "the", "index", "operand", "...	[ "arm", "0" ]	arm	arm_evpc_neon_vtbl	arm	CPU	GCC	9,067	140	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC" ]	PPCInstrInfo (2)2	CreateTargetPostRAHazardRecognizer	PowerPC	CPU	LLVM	9,068	114	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"Local Dynamic TLS Access Clean-up\"" ]	AArch64CleanupLocalDynamicTLSPass	getPassName	AArch64	CPU	LLVM	9,069	13	1	[]
[ "<s>", "void", "SPIRVPassConfig", "::", "addISelPrepare", "(", ")", "{", "addPass", "(", "createSPIRVEmitIntrinsicsPass", "(", "&", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addISelPrepare", "(", ")", ";", "}"...	[ "Add", "common", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "in", "preparation", "for", "instruction", "selection", "." ]	[ "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addISelPrepare	SPIRV	Virtual ISA	LLVM	9,070	28	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "X86", "X86", "64", "32" ]	X86ISelLowering143	canMergeStoresTo	X86	CPU	LLVM	9,071	72	1	[]
[ "<s>", "static", "bool", "aarch64_hard_regno_mode_ok", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "regno", "==", "CC_REGNUM", ";", "if", "(", "regno", "==", ...	[ "Implement", "HARD_REGNO_MODE_OK", "." ]	[ "aarch64", "8", "16", "1", "0", "1", "0" ]	aarch64	aarch64_hard_regno_mode_ok	aarch64	CPU	GCC	9,072	195	1	[]
[ "<s>", "static", "int", "cris_initial_frame_pointer_offset", "(", "void", ")", "{", "int", "regno", ";", "int", "offs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "cris_re...	[ "This", "used", "to", "be", "the", "INITIAL_FRAME_POINTER_OFFSET", "worker", ";", "now", "only", "handles", "FP", "-", ">", "SP", "elimination", "offset", "." ]	[ "cris", "0", "0", "4", "3", "3", "1", "1" ]	cris	cris_initial_frame_pointer_offset	cris	MPU	GCC	9,073	81	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Tile64" ]	Tile64TargetMachine	getInstrItineraryData	Tile64	VLIW	LLVM	9,074	13	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "PPC", "8", "4", "4" ]	PPCFrameLowering16	determineCalleeSaves	PowerPC	CPU	LLVM	9,075	431	1	[]
[ "<s>", "void", "ARM64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "ARM64", "ARM64", "\"Can only insert epilog into returning blocks\"", "ARM64", "ARM64", "ARM64", "ARM64", "0", "16", "0", "\"Negative stack allocation size!?\"", "ARM64::SP", "ARM64::SP", "ARM64::SP", "ARM64::FP", "1", "16" ]	ARM64FrameLowering	emitEpilogue	ARM64	CPU	LLVM	9,076	292	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasFixedSizedObjects", "=", "MFI", ".", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "WebAssembly", "WebAssembly", "0" ]	WebAssemblyFrameLowering	hasFP	WebAssembly	Virtual ISA	LLVM	9,077	75	1	[]
[ "<s>", "void", "mips_split_64bit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "emit_insn", "(", "gen_load_df_low", "(", "copy_rtx", "(", "dest", ")", ",", "mips_subword", "(", "src", ",", ...	[ "Split", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "assuming", "that", "mips_split_64bit_move_p", "holds", ".", "Moves", "into", "and", "out", "of", "FPRs", "cause", "some", "difficulty", "here", ".", "Such", "moves", "will", "always", "be", "DFmod...	[ "mips", "0", "1", "0", "0", "1", "0", "1", "1", "0", "0", "1", "1" ]	mips3	mips_split_64bit_move	mips	CPU	GCC	9,078	192	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]	X86InstrInfo (2)1	reMaterialize	X86	CPU	LLVM	9,079	257	1	[]
[ "<s>", "static", "int", "hi_const", "(", "rtx", "src", ")", "{", "return", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src", ")", ">=", "-", "32768", "&&", "INTVAL", "(", "src", ")", "<=", "32767", ")", ";", "}", "<...	[ "Return", "nonzero", "if", "constant", "would", "be", "an", "ok", "source", "for", "a", "mov.w", "instead", "of", "a", "mov.l", "." ]	[ "sh", "32768", "32767" ]	sh3	hi_const	sh	CPU	GCC	9,080	34	1	[]
[ "<s>", "const", "LoongArchInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchSubtarget	getInstrInfo	LoongArch	CPU	LLVM	9,081	14	1	[]
[ "<s>", "static", "bool", "aarch64_optab_supported_p", "(", "int", "op", ",", "machine_mode", "mode1", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "O...	[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]	[ "aarch64" ]	aarch64	aarch64_optab_supported_p	aarch64	CPU	GCC	9,082	41	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...	SPUInstrInfo3	storeRegToStackSlot	CellSPU	MPU	LLVM	9,083	316	1	[]
[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", "</s>" ]	[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]	[ "AMDGPU", "1", "AMDGPU" ]	AMDGPUTargetTransformInfo1	getFlatAddressSpace	AMDGPU	GPU	LLVM	9,084	20	1	[]
[ "<s>", "int", "xstormy16_interrupt_function_p", "(", ")", "{", "tree", "attributes", ";", "if", "(", "!", "cfun", ")", "return", "0", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "lookup_at...	[ "Return", "nonzero", "if", "the", "function", "is", "an", "interrupt", "function", "." ]	[ "stormy16", "0", "\"interrupt\"" ]	stormy162	xstormy16_interrupt_function_p	stormy16	CPU	GCC	9,085	37	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "SI", "SI", "SI" ]	SIRegisterInfo32	getReservedRegs	R600	GPU	LLVM	9,086	70	1	[]
[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeType", "*", "N", ")", "{", "return", "N", "->", "Sites", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]	[ "Patmos" ]	PatmosCallGraphBuilder	child_begin	Patmos	VLIW	LLVM	9,087	20	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "\"******** ISelDAGToDAG ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"64-bit WebAssembly (wasm64) is not currently supported\"" ]	WebAssemblyISelDAGToDAG29	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	9,088	73	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",",...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]	X86Operand	CreateMem	X86	CPU	LLVM	9,089	176	1	[]
[ "<s>", "unsigned", "AArch64RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "&", "A", "==", "&", "AArch64", "::", "GPRRegBank", "&&",...	[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]	[ "AArch64", "AArch64", "AArch64::GPRRegBank", "AArch64::FPRRegBank", "5", "AArch64::FPRRegBank", "AArch64::GPRRegBank", "4" ]	AArch64RegisterBankInfo	copyCost	AArch64	CPU	LLVM	9,090	75	1	[]
[ "<s>", "static", "void", "nios2_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_LINUX_ABI", ")", "sorry", "(", "\"position-independent code requires the Linux ABI\"", ")...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "nios2", "\"position-independent code requires the Linux ABI\"", "\"PIC support for -fstack-limit-symbol\"", "\"-mgpopt not supported with PIC.\"", "\"-mgprel-sec= not supported with PIC.\"", "\"-mr0rel-sec= not supported with PIC.\"", "\"-mgprel-sec= argument is not a valid regular expression.\"", "\...	nios25	nios2_option_override	nios2	MPU	GCC	9,091	270	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Fixup SetCC\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Fixup SetCC\"" ]	X86FixupSetCC3	getPassName	X86	CPU	LLVM	9,092	13	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"" ]	RISCVISelLowering17	getTargetNodeName	RISCV	CPU	LLVM	9,093	58	1	[]
[ "<s>", "static", "bool", "interesting_frame_related_regno", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "0", ")", "return", "true", ";", "if", "(", "regno", "==", "CR2_REGNO", ")", "return", "true", ";", "return", "save_reg_p", "("...	[ "This", "function", "is", "called", "when", "rs6000_frame_related", "is", "processing", "SETs", "within", "a", "PARALLEL", ",", "and", "returns", "whether", "the", "REGNO", "save", "ought", "to", "be", "marked", "RTX_FRAME_RELATED_P", ".", "The", "PARALLELs", "i...	[ "rs6000", "0" ]	rs6000-logue	interesting_frame_related_regno	rs6000	CPU	GCC	9,094	34	1	[]
[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...	[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]	[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0" ]	avr4	avr_set_core_architecture	avr	MPU	GCC	9,095	115	1	[]
[ "<s>", "bool", "nds32_gw_ex_to_ex_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "return", "nds32_n10_ex_to_ex_p", "(", "producer", ",", "consumer", ")", ";", "}", "</s>" ]	[ "Check", "dependencies", "from", "EX", "to", "EX", "(", "ADDR_OUT", "-", ">", "ADDR_IN", ")", "." ]	[ "nds32" ]	nds32-pipelines-auxiliary	nds32_gw_ex_to_ex_p	nds32	CPU	GCC	9,096	21	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "", "MI", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64" ]	SIInstrInfo102	isReallyTriviallyReMaterializable	AMDGPU	GPU	LLVM	9,097	45	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFuncti...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM" ]	ARMExpandPseudoInsts79	runOnMachineFunction	ARM	CPU	LLVM	9,098	67	1	[]
[ "<s>", "void", "aarch64_emit_call_insn", "(", "rtx", "pat", ")", "{", "rtx", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "rtx", "*", "fusage", "=", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "clobber_reg", "(", "fusage", ",", "gen_rtx...	[ "Emit", "call", "insn", "with", "PAT", "and", "do", "aarch64-specific", "handling", "." ]	[ "aarch64" ]	aarch64	aarch64_emit_call_insn	aarch64	CPU	GCC	9,099	50	1	[]

[ "<s>", "static", "bool", "canonicalize_perm", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "int", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "which", "=", "0", ";", "i", "<", "nelt", ";", "++", "...

[ "If", "a", "permutation", "only", "uses", "one", "operand", ",", "make", "it", "clear", ".", "Returns", "true", "if", "the", "permutation", "references", "both", "operands", "." ]

[ "i386", "0", "1", "2", "3", "2", "0", "1", "1", "3" ]

i386-expand

canonicalize_perm

i386

CPU

GCC

9,000

156

1

[]

[ "<s>", "void", "addChild", "(", "MRT", "*", "Tree", ")", "{", "Children", ".", "insert", "(", "Tree", ")", ";", "}", "</s>" ]

[ "addChild", "-", "Add", "a", "child", "scope", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

addChild

AMDGPU

GPU

LLVM

9,001

16

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", "....

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "X86" ]

X86CallLowering18

assignValueToAddress

X86

CPU

LLVM

9,002

72

1

[]

[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SFmode", ":", "case", "V4SImode", ":", "case", "V2DFmode", ":", "case...

[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]

[ "rs6000" ]

rs60005

reg_offset_addressing_ok_p

rs6000

CPU

GCC

9,003

97

1

[]

[ "<s>", "static", "void", "frv_register_nop", "(", "rtx", "nop", ")", "{", "rtx_insn", "*", "nop_insn", "=", "make_insn_raw", "(", "nop", ")", ";", "SET_NEXT_INSN", "(", "nop_insn", ")", "=", "0", ";", "SET_PREV_INSN", "(", "nop_insn", ")", "=", "0", ";",...

[ "Add", "an", "instruction", "with", "pattern", "NOP", "to", "frv_nops", "[", "]", "." ]

[ "frv", "0", "0" ]

frv

frv_register_nop

frv

VLIW

GCC

9,004

40

1

[]

[ "<s>", "bool", "n13_consumed_by_e1_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "return", "n13_alu_e1_insn_dep_reg_p", ...

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "E1", ".", "Because", "the", "address", "generation", "unti", "is", "at", "E1", ",", "the", "address", "input", "should...

[ "nds32", "0" ]

nds32-pipelines-auxiliary

n13_consumed_by_e1_dep_p

nds32

CPU

GCC

9,005

204

1

[]

[ "<s>", "static", "rtx", "frame_insn", "(", "rtx", "x", ")", "{", "x", "=", "emit_insn", "(", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]

[ "Emit", "the", "specified", "insn", "and", "mark", "it", "as", "frame", "related", ".", "FIXME", ":", "Rename", "this", "to", "emit_frame_insn", "." ]

[ "sh", "1" ]

sh3

frame_insn

sh

CPU

GCC

9,006

26

1

[]

[ "<s>", "int", "compute_logical_op_cc", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", "=", "...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "logical", "insn", "." ]

[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "0xffff", "0x8000", "0" ]

h83003

compute_logical_op_cc

h8300

MPU

GCC

9,007

336

1

[]

[ "<s>", "void", "JVMInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "JVM", "JVM", "\"Unsupported copyPhysReg.\"" ]

JVMInstrInfo

copyPhysReg

JVM

Virtual ISA

LLVM

9,008

36

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "\"__security_...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]

X86ISelLowering115

insertSSPDeclarations

X86

CPU

LLVM

9,009

129

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass12

verify

ARM

CPU

LLVM

9,010

204

1

[]

[ "<s>", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "subtarget", "inserts", "the", "final", "scheduling", "pass", "on", "its", "own", "." ]

[ "MOS" ]

MOSTargetMachine

targetSchedulesPostRAScheduling

MOS

MPU

LLVM

9,011

11

1

[]

[ "<s>", "const", "char", "*", "output_branch", "(", "int", "logic", ",", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "switch", "(", "get_attr_length", "(", "insn", ")", ")", "{", "case", "6", ":", "if", "(", "!", "TARGET_RELAX", ")", "{", ...

[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]

[ "sh", "6", "0", "0", "0", "0", "1", "\"\\tb%s%ss\\t%LLF%d\\n\"", "\"f\"", "\"t\"", "\"/\"", "\".\"", "\"\\tb%s\\t%LLF%d\\n\"", "\"f\"", "\"t\"", "\"bra\\t%l0\"", "\"\\tnop\\n\"", "\"LF\"", "\"\"", "2", "\"bt%.\\t%l0\"", "\"bf%.\\t%l0\"", "8", "0", "0", "\"b%s%ss\\t%...

sh3

output_branch

sh

CPU

GCC

9,012

315

1

[]

[ "<s>", "inline", "bool", "isFPImm", "(", "const", "APFloat", "&", "Val", ")", "{", "uint32_t", "Imm8", ";", "return", "isFPImm", "(", "Val", ",", "Imm8", ")", ";", "}", "</s>" ]

[ "isFPImm", "-", "Tests", "if", "this", "is", "a", "MO_FPImmediate", "operand", "." ]

[ "AArch64" ]

AArch64BaseInfo11

isFPImm

AArch64

CPU

LLVM

9,013

22

1

[]

[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "final_start_func...

[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]

[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "0", "0", "\"\\tba \"", "\"%s\\n\\tnop\\n\"", "\"\\tadd.d \"", "\"%s,$pc\\n\"", "\"\\tjump \"", "0", "0", "\"\\n\"", "\"\\tnop\\n\"" ]

cris6

cris_asm_output_mi_thunk

cris

MPU

GCC

9,014

237

1

[]

[ "<s>", "int", "alpha_split_conditional_move", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "cond", ",", "rtx", "t_rtx", ",", "rtx", "f_rtx", ")", "{", "HOST_WIDE_INT", "t", ",", "f", ",", "diff", ";", "machine_mode", "mode", ";", "rtx...

[ "Simplify", "a", "conditional", "move", "of", "two", "constants", "into", "a", "setcc", "with", "arithmetic", ".", "This", "is", "done", "with", "a", "splitter", "since", "combine", "would", "just", "undo", "the", "work", "if", "done", "during", "code", "g...

[ "alpha", "0", "0", "0", "8", "0", "1", "1", "4", "8", "1", "0", "0", "1" ]

alpha5

alpha_split_conditional_move

alpha

MPU

GCC

9,015

435

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "as...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86II::MO_GOT_ABSOLUTE_ADDRESS" ]

X86InstrInfo41

runOnMachineFunction

X86

CPU

LLVM

9,016

246

1

[]

[ "<s>", "void", "emit_fusion_load_store", "(", "rtx", "load_store_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...

[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]

[ "rs6000", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(%%1)...

rs60005

emit_fusion_load_store

rs6000

CPU

GCC

9,017

327

1

[]

[ "<s>", "const", "char", "*", "output_reload_insisf", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ",", "int", "*", "len", ")", "{", "rtx", "src", "=", "operands", "[", "1", "]", ";", "int", "cnst", "=", "(", "GET_CODE", "(", "...

[ "Reload", "a", "SI", "or", "SF", "compile", "time", "constant", "OP", "[", "1", "]", "into", "the", "register", "OP", "[", "0", "]", ".", "CLOBBER_REG", "is", "a", "QI", "clobber", "reg", "needed", "to", "move", "vast", "majority", "of", "consts", "i...

[ "avr", "1", "4", "0xff", "0", "0xff00", "0", "0xff0000", "0", "0xff000000", "0", "8", "\"\"", "0xff", "0", "2", "1", "2", "0xff00", "0", "2", "1", "2", "0xff0000", "0", "2", "1", "2", "0xff000000", "0", "2", "1", "2", "\"\"" ]

avr3

output_reload_insisf

avr

MPU

GCC

9,018

398

1

[]

[ "<s>", "void", "crx_expand_epilogue", "(", "void", ")", "{", "rtx", "return_reg", ";", "int", "only_popret_RA", "=", "(", "save_regs", "[", "RETURN_ADDRESS_REGNUM", "]", "&&", "(", "sum_regs", "==", "UNITS_PER_WORD", ")", ")", ";", "return_reg", "=", "gen_rtx_...

[ "Generate", "insn", "that", "updates", "the", "stack", "for", "local", "variables", "and", "padding", "for", "*", "registers", "we", "save", ".", "-", "Generate", "the", "appropriate", "return", "insn", "." ]

[ "crx", "0", "1" ]

crx

crx_expand_epilogue

crx

CPU

GCC

9,019

119

1

[]

[ "<s>", "static", "void", "c6x_compute_frame_layout", "(", "struct", "c6x_frame", "*", "frame", ")", "{", "HOST_WIDE_INT", "size", "=", "get_frame_size", "(", ")", ";", "HOST_WIDE_INT", "offset", ";", "int", "nregs", ";", "offset", "=", "-", "4", ";", "frame"...

[ "Compute", "the", "layout", "of", "the", "stack", "frame", "and", "store", "it", "in", "FRAME", "." ]

[ "c6x", "4", "0", "0", "12", "13", "4", "14", "1", "4", "0", "0", "4", "0", "0", "0", "4", "0", "0", "0", "4", "4", "4", "0", "4", "0", "8", "4" ]

c6x

c6x_compute_frame_layout

c6x

VLIW

GCC

9,020

322

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo19

getAnalysisUsage

AArch64

CPU

LLVM

9,021

19

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDR", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2LDRi12", "ARM::tRestore", "1", "2", "2", "0", "1", "0", "ARM::FLDD", "ARM::FLDS", "1", "2", "2", "0", "1", "0", "0" ]

ARMBaseInstrInfo31

isLoadFromStackSlot

ARM

CPU

LLVM

9,022

286

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", "::", "MC_PATTERN", ">", "&", "Patterns", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", ...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo103

getMachineCombinerPatterns

PowerPC

CPU

LLVM

9,023

129

1

[]

[ "<s>", "void", "vms_c_register_includes", "(", "const", "char", "*", "sysroot", ",", "const", "char", "*", "iprefix", "ATTRIBUTE_UNUSED", ",", "int", "stdinc", ")", "{", "static", "const", "char", "dir_separator_str", "[", "]", "=", "{", "DIR_SEPARATOR", ",", ...

[ "Find", "include", "modules", "in", "the", "include", "path", "." ]

[ "vms", "0", "0", "1", "0" ]

vms-c

vms_c_register_includes

vms

Virtual ISA

GCC

9,024

212

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtarget...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV", "RISCV", "RISCV", "11", "0", "0", "0" ]

RISCVFrameLowering (2)

processFunctionBeforeFrameFinalized

RISCV

CPU

LLVM

9,025

316

1

[]

[ "<s>", "const", "ThumbRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARM" ]

Thumb1InstrInfo1

getRegisterInfo

ARM

CPU

LLVM

9,026

13

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]

MSP430ISelLowering14

getRegForInlineAsmConstraint

MSP430

MPU

LLVM

9,027

99

1

[]

[ "<s>", "static", "rtx", "get_jump_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "PATTERN", "(", "branch", ")", ";", "if", "(", "GET_CODE", "(", "call", ")", "==", "PARAL...

[ "Return", "the", "rtx", "for", "the", "jump", "target", "." ]

[ "tilepro", "0", "0", "0", "0", "0" ]

tilepro

get_jump_target

tilepro

VLIW

GCC

9,028

89

1

[]

[ "<s>", "bool", "mips_signed_immediate_p", "(", "unsigned", "HOST_WIDE_INT", "x", ",", "int", "bits", ",", "int", "shift", "=", "0", ")", "{", "x", "+=", "1", "<<", "(", "bits", "+", "shift", "-", "1", ")", ";", "return", "mips_unsigned_immediate_p", "(",...

[ "Return", "true", "if", "X", "fits", "within", "a", "signed", "field", "of", "BITS", "bits", "that", "is", "shifted", "left", "SHIFT", "bits", "before", "being", "used", "." ]

[ "mips", "0", "1", "1" ]

mips

mips_signed_immediate_p

mips

CPU

GCC

9,029

39

1

[]

[ "<s>", "unsigned", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "We...

[ "Debug", "information", "queries", "." ]

[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]

WebAssemblyRegisterInfo (2)

getFrameRegister

WebAssembly

Virtual ISA

LLVM

9,030

74

1

[]

[ "<s>", "PLTEntryBase", "*", "MipsPLT", "::", "create", "(", ")", "{", "return", "new", "MipsPLTA", "(", "*", "m_pSectionData", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips" ]

MipsPLT

create

Mips

CPU

LLVM

9,031

17

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Integer", "||", "Kind", "==", "Symbol", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "WebAssembly" ]

WebAssemblyAsmParser

isImm

WebAssembly

Virtual ISA

LLVM

9,032

17

1

[]

[ "<s>", "bool", "Cpu0AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Cpu0", "Cpu0", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"" ]

Cpu0AsmParser

ParseDirective

Cpu0

CPU

LLVM

9,033

156

1

[]

[ "<s>", "static", "bool", "th_mempair_operand_p", "(", "rtx", "mem", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "MEM_SIZE_KNOWN_P", "(", "mem", ")", ")", "return", "false", ";", "gcc_assert", "(", "mode", "==", "SImode", "||", "mode", "==", "D...

[ "Check", "if", "the", "given", "MEM", "can", "be", "used", "to", "define", "the", "address", "of", "a", "mempair", "instruction", "." ]

[ "riscv", "4", "3", "0", "0", "4" ]

thead

th_mempair_operand_p

riscv

CPU

GCC

9,034

142

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ...

[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo

genAlternativeCodeSequence

PowerPC

CPU

LLVM

9,035

100

1

[]

[ "<s>", "static", "bool", "ix86_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "AREG", ":", "case", "DREG", ":", "case", "CREG", ":", "case", "BREG", ":", "case", "AD_REGS", ":", "case", "SIREG", ...

[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", "." ]

[ "i386" ]

i386

ix86_class_likely_spilled_p

i386

CPU

GCC

9,036

55

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", "||", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "TargetLowering", "::", "useLoadStackGuar...

[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

useLoadStackGuardNode

AArch64

CPU

LLVM

9,037

33

1

[]

[ "<s>", "static", "bool", "rename_single_chain", "(", "du_head_p", "head", ",", "HARD_REG_SET", "*", "unavailable", ")", "{", "int", "best_new_reg", ";", "int", "n_uses", "=", "0", ";", "struct", "du_chain", "*", "tmp", ";", "int", "reg", "=", "head", "->",...

[ "Rename", "the", "register", "HEAD-", ">", "regno", "in", "all", "the", "insns", "in", "the", "chain", "HEAD", "to", "any", "register", "not", "in", "the", "set", "UNAVAILABLE", ".", "Adapted", "from", "rename_chains", "in", "regrename.c", "." ]

[ "aarch64", "0", "1", "\"Register %s in insn %d\"", "\" crosses a call\"", "\"; no available better choice\\n\"", "\", renamed as %s\\n\"", "\", renaming as %s failed\\n\"" ]

cortex-a57-fma-steering2

rename_single_chain

aarch64

CPU

GCC

9,038

279

1

[]

[ "<s>", "static", "bool", "arm_block_set_unaligned_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ",", "j", ",", "ne...

[ "Set", "a", "block", "of", "memory", "using", "vectorization", "instructions", "for", "the", "unaligned", "case", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "starting", "from", "DSTBASE", "with", "byte", "constant", ...

[ "arm", "0x3", "0", "0", "0", "0", "0", "2", "1", "0", "2", "0", "1", "0", "2" ]

arm4

arm_block_set_unaligned_vect

arm

CPU

GCC

9,039

470

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "Subtarget", ".", "inMips16Mode", "(", ")", "?", "0", ":", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Mips", "Mips", "0" ]

MipsTargetMachine28

getInstrItineraryData

Mips

CPU

LLVM

9,040

22

1

[]

[ "<s>", "static", "unsigned", "parse_env_var", "(", "const", "char", "*", "str", ",", "char", "*", "*", "*", "pvalues", ")", "{", "const", "char", "*", "curval", ",", "*", "nextval", ";", "char", "*", "*", "values", ";", "unsigned", "num", "=", "1", ...

[ "Parse", "STR", ",", "saving", "found", "tokens", "into", "PVALUES", "and", "return", "their", "number", ".", "Tokens", "are", "assumed", "to", "be", "delimited", "by", "'", ":", "'", "." ]

[ "i386", "1", "1", "0", "1", "0", "1" ]

intelmic-mkoffload

parse_env_var

i386

CPU

GCC

9,041

210

1

[]

[ "<s>", "unsigned", "RISCVAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "RISCVOperand", "&", "Op", "=", "static_cast", "<", "RISCVOperand", "&", ">", "(", "AsmOp", ")", ";", "if", "("...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::FPR32RegClassID", "RISCV", "RISCV::FPR32CRegClassID" ]

RISCVAsmParser

validateTargetOperandClass

RISCV

CPU

LLVM

9,042

115

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Scheduler (machine code)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Scheduler (machine code)\"" ]

SPScheduler1

getPassName

Patmos

VLIW

LLVM

9,043

11

1

[]

[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "*", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...

[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]

[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20", "RISCV::fixup_riscv_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_ie_captab_pcrel_hi20", "RISCV::fixup_riscv_tls_gd_captab_pcrel_hi20" ]

RISCVMCExpr12

getPCRelHiFixup

RISCV

CPU

LLVM

9,044

240

1

[]

[ "<s>", "static", "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ...

[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", "."...

[ "sh", "2", "0", "4", "0", "1", "0", "3", "0" ]

sh

sh_hard_regno_mode_ok

sh

CPU

GCC

9,045

268

1

[]

[ "<s>", "bool", "empty", "(", ")", "{", "return", "(", "!", "HaveConst", "&&", "Q", ".", "empty", "(", ")", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAG1

empty

Hexagon

DSP

LLVM

9,046

18

1

[]

[ "<s>", "bool", "SystemZCopyPhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZCopyPhysRegs

runOnMachineFunction

SystemZ

CPU

LLVM

9,047

63

1

[]

[ "<s>", "static", "bool", "hasLiveCondCodeDef", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", ...

[ "True", "if", "MI", "has", "a", "condition", "code", "def", ",", "e.g", "." ]

[ "X86", "0", "X86::EFLAGS" ]

X86InstrInfo (2)

hasLiveCondCodeDef

X86

CPU

LLVM

9,048

84

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XCore", "XCore", "XCore", "XCore", "0", "0", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]

XCoreFrameLowering21

eliminateCallFramePseudoInstr

XCore

MPU

LLVM

9,049

272

1

[]

[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=",...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "aarch64", "0", "\"%qs and floating point or vector arguments\"", "\"-mgeneral-regs-only\"", "0", "0", "0" ]

aarch642

aarch64_setup_incoming_varargs

aarch64

CPU

GCC

9,050

298

1

[]

[ "<s>", "bool", "ARMOptimizeBarriersPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "MachineIns...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "1", "ARM::DMB", "0", "0", "0" ]

ARMOptimizeBarriersPass15

runOnMachineFunction

ARM

CPU

LLVM

9,051

192

1

[]

[ "<s>", "bool", "ix86_expand_pextr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "2", "]...

[ "Expand", "an", "extract", "from", "a", "vector", "register", "through", "pextr", "insn", ".", "Return", "true", "if", "successful", "." ]

[ "i386", "0", "1", "2", "3", "0", "0", "1", "1" ]

i3865

ix86_expand_pextr

i386

CPU

GCC

9,052

374

1

[]

[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "DP", "<<", "\"unsupported \"", "<<", "getDescription", "(", ")", "<<", "\" in \"", "<<", "Fn", ".", "getName", "(", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"unsupported \"", "\" in \"" ]

AMDGPUISelLowering1

print

AMDGPU

GPU

LLVM

9,053

27

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerAsmOutputForConstraint", "(", "SDValue", "&", "Chain", ",", "SDValue", "&", "Flag", ",", "SDLoc", "DL", ",", "const", "AsmOperandInfo", "&", "OpInfo", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "X86",...

[ "Handle", "Lowering", "flag", "assembly", "outputs", "." ]

[ "X86", "X86", "X86::CondCode", "X86::COND_INVALID", "8", "\"Flag output operand is of invalid type\"", "X86::EFLAGS", "MVT::i32", "1", "X86::EFLAGS", "MVT::i32", "ISD::ZERO_EXTEND" ]

X86ISelLowering (2)6

LowerAsmOutputForConstraint

X86

CPU

LLVM

9,054

184

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine", "(", ")", ","...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine68

addInstSelector

Hexagon

DSP

LLVM

9,055

42

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "2", "RISCV::PseudoAddTPRel", "1", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter18

encodeInstruction

RISCV

CPU

LLVM

9,056

223

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Windows 32-bit x86 EH state insertion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"Windows 32-bit x86 EH state insertion\"" ]

X86WinEHState1

getPassName

X86

CPU

LLVM

9,057

11

1

[]

[ "<s>", "MachineOperand", "&", "pop", "(", ")", "{", "RangeTy", "&", "Range", "=", "Worklist", ".", "back", "(", ")", ";", "MachineOperand", "&", "Op", "=", "*", "Range", ".", "begin", "(", ")", ";", "Range", "=", "drop_begin", "(", "Range", ")", ";...

[ "Pop", "the", "previous", "solver", "state", "." ]

[ "WebAssembly", "\"Empty ranges shouldn't remain in the worklist\"" ]

WebAssemblyRegStackify13

pop

WebAssembly

Virtual ISA

LLVM

9,058

76

1

[]

[ "<s>", "static", "bool", "arm_asm_elf_flags_numeric", "(", "unsigned", "int", "flags", ",", "unsigned", "int", "*", "num", ")", "{", "if", "(", "flags", "&", "SECTION_ARM_PURECODE", ")", "{", "*", "num", "=", "0x20000000", ";", "if", "(", "!", "(", "flag...

[ "Implement", "the", "TARGET_ASM_ELF_FLAGS_NUMERIC", "hook", ".", "For", "pure-code", "sections", "there", "is", "no", "letter", "code", "for", "this", "attribute", ",", "so", "output", "all", "the", "section", "flags", "numerically", "when", "this", "is", "neede...

[ "arm", "0x20000000", "0x2", "0x80000000", "0x1", "0x4", "0x10", "0x20", "0x400", "0x200" ]

arm

arm_asm_elf_flags_numeric

arm

CPU

GCC

9,059

129

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "if", "(", "BranchRelaxation", ")", "addPass", "(", "createAArch64BranchRelaxation", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine74

addPreEmitPass

AArch64

CPU

LLVM

9,060

61

1

[]

[ "<s>", "void", "F2003fInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "F2003f", "F2003f", "F2003f::KRZrr" ]

F2003fInstrInfo

copyPhysReg

F2003f

CPU

LLVM

9,061

59

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Teak", "0" ]

TeakAsmBackend

writeNopData

Teak

DSP

LLVM

9,062

28

1

[]

[ "<s>", "const", "uint16_t", "*", "LM32RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "LM32", "::", "R11", ",", "LM32", "::", "R12...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "LM32", "LM32", "LM32::R11", "LM32::R12", "LM32::R13", "LM32::R14", "LM32::R15", "LM32::R16", "LM32::R17", "LM32::R18", "LM32::R19", "LM32::R20", "LM32::R21", "LM32::R22", "LM32::R23", "LM32::R24", "LM32::R25", "0" ]

LM32RegisterInfo

getCalleeSavedRegs

LM32

MPU

LLVM

9,063

89

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"" ]

HexagonSelectionDAGInfo19

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

9,064

291

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "1", "0", "0", "0", "4", "4", "12" ]

ARMTargetTransformInfo19

getUnrollingPreferences

ARM

CPU

LLVM

9,065

236

1

[]

[ "<s>", "Register", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVRegisterInfo17

getFrameRegister

RISCV

CPU

LLVM

9,066

43

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vtbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "i", ",", "nelt", ...

[ "The", "NEON", "VTBL", "instruction", "is", "a", "fully", "variable", "permuation", "that", "'s", "even", "stronger", "than", "what", "we", "expose", "via", "VEC_PERM_EXPR", ".", "What", "it", "does", "n't", "do", "is", "mask", "the", "index", "operand", "...

[ "arm", "0" ]

arm

arm_evpc_neon_vtbl

arm

CPU

GCC

9,067

140

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC" ]

PPCInstrInfo (2)2

CreateTargetPostRAHazardRecognizer

PowerPC

CPU

LLVM

9,068

114

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"Local Dynamic TLS Access Clean-up\"" ]

AArch64CleanupLocalDynamicTLSPass

getPassName

AArch64

CPU

LLVM

9,069

13

1

[]

[ "<s>", "void", "SPIRVPassConfig", "::", "addISelPrepare", "(", ")", "{", "addPass", "(", "createSPIRVEmitIntrinsicsPass", "(", "&", "getTM", "<", "SPIRVTargetMachine", ">", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addISelPrepare", "(", ")", ";", "}"...

[ "Add", "common", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "in", "preparation", "for", "instruction", "selection", "." ]

[ "SPIRV", "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addISelPrepare

SPIRV

Virtual ISA

LLVM

9,070

28

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "X86", "X86", "64", "32" ]

X86ISelLowering143

canMergeStoresTo

X86

CPU

LLVM

9,071

72

1

[]

[ "<s>", "static", "bool", "aarch64_hard_regno_mode_ok", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "regno", "==", "CC_REGNUM", ";", "if", "(", "regno", "==", ...

[ "Implement", "HARD_REGNO_MODE_OK", "." ]

[ "aarch64", "8", "16", "1", "0", "1", "0" ]

aarch64

aarch64_hard_regno_mode_ok

aarch64

CPU

GCC

9,072

195

1

[]

[ "<s>", "static", "int", "cris_initial_frame_pointer_offset", "(", "void", ")", "{", "int", "regno", ";", "int", "offs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "cris_re...

[ "This", "used", "to", "be", "the", "INITIAL_FRAME_POINTER_OFFSET", "worker", ";", "now", "only", "handles", "FP", "-", ">", "SP", "elimination", "offset", "." ]

[ "cris", "0", "0", "4", "3", "3", "1", "1" ]

cris

cris_initial_frame_pointer_offset

cris

MPU

GCC

9,073

81

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Tile64" ]

Tile64TargetMachine

getInstrItineraryData

Tile64

VLIW

LLVM

9,074

13

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "PPC", "8", "4", "4" ]

PPCFrameLowering16

determineCalleeSaves

PowerPC

CPU

LLVM

9,075

431

1

[]

[ "<s>", "void", "ARM64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "ARM64", "ARM64", "\"Can only insert epilog into returning blocks\"", "ARM64", "ARM64", "ARM64", "ARM64", "0", "16", "0", "\"Negative stack allocation size!?\"", "ARM64::SP", "ARM64::SP", "ARM64::SP", "ARM64::FP", "1", "16" ]

ARM64FrameLowering

emitEpilogue

ARM64

CPU

LLVM

9,076

292

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasFixedSizedObjects", "=", "MFI", ".", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "WebAssembly", "WebAssembly", "0" ]

WebAssemblyFrameLowering

hasFP

WebAssembly

Virtual ISA

LLVM

9,077

75

1

[]

[ "<s>", "void", "mips_split_64bit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "emit_insn", "(", "gen_load_df_low", "(", "copy_rtx", "(", "dest", ")", ",", "mips_subword", "(", "src", ",", ...

[ "Split", "a", "64-bit", "move", "from", "SRC", "to", "DEST", "assuming", "that", "mips_split_64bit_move_p", "holds", ".", "Moves", "into", "and", "out", "of", "FPRs", "cause", "some", "difficulty", "here", ".", "Such", "moves", "will", "always", "be", "DFmod...

[ "mips", "0", "1", "0", "0", "1", "0", "1", "1", "0", "0", "1", "1" ]

mips3

mips_split_64bit_move

mips

CPU

GCC

9,078

192

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRe...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "X86::EFLAGS", "X86::MOV32r0", "0", "X86::MOV32r1", "1", "X86::MOV32r_1", "1", "\"Unexpected instruction!\"", "X86::MOV32ri", "0", "0" ]

X86InstrInfo (2)1

reMaterialize

X86

CPU

LLVM

9,079

257

1

[]

[ "<s>", "static", "int", "hi_const", "(", "rtx", "src", ")", "{", "return", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "src", ")", ">=", "-", "32768", "&&", "INTVAL", "(", "src", ")", "<=", "32767", ")", ";", "}", "<...

[ "Return", "nonzero", "if", "constant", "would", "be", "an", "ok", "source", "for", "a", "mov.w", "instead", "of", "a", "mov.l", "." ]

[ "sh", "32768", "32767" ]

sh3

hi_const

sh

CPU

GCC

9,080

34

1

[]

[ "<s>", "const", "LoongArchInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchSubtarget

getInstrInfo

LoongArch

CPU

LLVM

9,081

14

1

[]

[ "<s>", "static", "bool", "aarch64_optab_supported_p", "(", "int", "op", ",", "machine_mode", "mode1", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "O...

[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]

[ "aarch64" ]

aarch64

aarch64_optab_supported_p

aarch64

CPU

GCC

9,082

41

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...

SPUInstrInfo3

storeRegToStackSlot

CellSPU

MPU

LLVM

9,083

316

1

[]

[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "}", "</s>" ]

[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]

[ "AMDGPU", "1", "AMDGPU" ]

AMDGPUTargetTransformInfo1

getFlatAddressSpace

AMDGPU

GPU

LLVM

9,084

20

1

[]

[ "<s>", "int", "xstormy16_interrupt_function_p", "(", ")", "{", "tree", "attributes", ";", "if", "(", "!", "cfun", ")", "return", "0", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "lookup_at...

[ "Return", "nonzero", "if", "the", "function", "is", "an", "interrupt", "function", "." ]

[ "stormy16", "0", "\"interrupt\"" ]

stormy162

xstormy16_interrupt_function_p

stormy16

CPU

GCC

9,085

37

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "SI", "SI", "SI" ]

SIRegisterInfo32

getReservedRegs

R600

GPU

LLVM

9,086

70

1

[]

[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeType", "*", "N", ")", "{", "return", "N", "->", "Sites", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]

[ "Patmos" ]

PatmosCallGraphBuilder

child_begin

Patmos

VLIW

LLVM

9,087

20

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "\"********** ISelDAGToDAG **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"64-bit WebAssembly (wasm64) is not currently supported\"" ]

WebAssemblyISelDAGToDAG29

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

9,088

73

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",",...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]

X86Operand

CreateMem

X86

CPU

LLVM

9,089

176

1

[]

[ "<s>", "unsigned", "AArch64RegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "&", "A", "==", "&", "AArch64", "::", "GPRRegBank", "&&",...

[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]

[ "AArch64", "AArch64", "AArch64::GPRRegBank", "AArch64::FPRRegBank", "5", "AArch64::FPRRegBank", "AArch64::GPRRegBank", "4" ]

AArch64RegisterBankInfo

copyCost

AArch64

CPU

LLVM

9,090

75

1

[]

[ "<s>", "static", "void", "nios2_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_LINUX_ABI", ")", "sorry", "(", "\"position-independent code requires the Linux ABI\"", ")...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "nios2", "\"position-independent code requires the Linux ABI\"", "\"PIC support for -fstack-limit-symbol\"", "\"-mgpopt not supported with PIC.\"", "\"-mgprel-sec= not supported with PIC.\"", "\"-mr0rel-sec= not supported with PIC.\"", "\"-mgprel-sec= argument is not a valid regular expression.\"", "\...

nios25

nios2_option_override

nios2

MPU

GCC

9,091

270

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Fixup SetCC\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Fixup SetCC\"" ]

X86FixupSetCC3

getPassName

X86

CPU

LLVM

9,092

13

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::CALL", "\"RISCVISD::CALL\"", "RISCVISD::SELECT_CC", "\"RISCVISD::SELECT_CC\"" ]

RISCVISelLowering17

getTargetNodeName

RISCV

CPU

LLVM

9,093

58

1

[]

[ "<s>", "static", "bool", "interesting_frame_related_regno", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "0", ")", "return", "true", ";", "if", "(", "regno", "==", "CR2_REGNO", ")", "return", "true", ";", "return", "save_reg_p", "("...

[ "This", "function", "is", "called", "when", "rs6000_frame_related", "is", "processing", "SETs", "within", "a", "PARALLEL", ",", "and", "returns", "whether", "the", "REGNO", "save", "ought", "to", "be", "marked", "RTX_FRAME_RELATED_P", ".", "The", "PARALLELs", "i...

[ "rs6000", "0" ]

rs6000-logue

interesting_frame_related_regno

rs6000

CPU

GCC

9,094

34

1

[]

[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...

[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]

[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0" ]

avr4

avr_set_core_architecture

avr

MPU

GCC

9,095

115

1

[]

[ "<s>", "bool", "nds32_gw_ex_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "return", "nds32_n10_ex_to_ex_p", "(", "producer", ",", "consumer", ")", ";", "}", "</s>" ]

[ "Check", "dependencies", "from", "EX", "to", "EX", "(", "ADDR_OUT", "-", ">", "ADDR_IN", ")", "." ]

[ "nds32" ]

nds32-pipelines-auxiliary

nds32_gw_ex_to_ex_p

nds32

CPU

GCC

9,096

21

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "V_MOV_B...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "AMDGPU", "SI", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_MOV_B32_e64" ]

SIInstrInfo102

isReallyTriviallyReMaterializable

AMDGPU

GPU

LLVM

9,097

45

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFuncti...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM" ]

ARMExpandPseudoInsts79

runOnMachineFunction

ARM

CPU

LLVM

9,098

67

1

[]

[ "<s>", "void", "aarch64_emit_call_insn", "(", "rtx", "pat", ")", "{", "rtx", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "rtx", "*", "fusage", "=", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "clobber_reg", "(", "fusage", ",", "gen_rtx...

[ "Emit", "call", "insn", "with", "PAT", "and", "do", "aarch64-specific", "handling", "." ]

[ "aarch64" ]

aarch64

aarch64_emit_call_insn

aarch64

CPU

GCC

9,099

50

1

[]