docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyCFGSort1	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	9,200	60	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]	MipsSEFrameLowering19	spillCalleeSavedRegisters	Mips	CPU	LLVM	9,201	352	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverri...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget (2)	X86Subtarget	X86	CPU	LLVM	9,202	275	1	[]
[ "<s>", "static", "void", "nios2_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "LABEL...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "nios2", "\"%%gprel(\"", "\")(%s)\"", "0", "1", "\"(%s)\"", "\"(%s)\"", "\"0(%s)\"", "0", "\"Missing way to print address\\n\"" ]	nios23	nios2_print_operand_address	nios2	MPU	GCC	9,203	249	1	[]
[ "<s>", "const", "char", "", "avr_out_ashlpsi3", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "if", "(", "plen", ")", "*", "plen", "=", "0", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "2", "]", ")"...	[ "24-bit", "shift", "left" ]	[ "avr", "0", "2", "2", "2", "24", "\"clr %A0\"", "\"clr %B0\"", "\"clr %C0\"", "3", "8", "0", "1", "\"mov %C0,%B1\"", "\"mov %B0,%A1\"", "\"clr %A0\"", "3", "\"clr %A0\"", "\"mov %B0,%A1\"", "\"mov %C0,%B1\"", "3", "16", "0", "1", "2", "\"mov %C0,%A0\"", "1", "\"...	avr	avr_out_ashlpsi3	avr	MPU	GCC	9,204	253	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "MSP430", "MVT::i8" ]	MSP430ISelLowering	getScalarShiftAmountTy	MSP430	MPU	LLVM	9,205	15	1	[]
[ "<s>", "static", "section", "*", "aarch64_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "aarch64_can_use_per_function_literal_pools_p", "(", ")", ")", "return", "function_section", ...	[ "Select", "appropriate", "section", "for", "constants", "depending", "on", "where", "we", "place", "literal", "pools", "." ]	[ "aarch64" ]	aarch64	aarch64_select_rtx_section	aarch64	CPU	GCC	9,206	39	1	[]
[ "<s>", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "assert", "(", "DirectiveID", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", ";", "auto", "&", "Out", "=", "getStreamer", "(", ")", ";", "auto", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "WebAssembly", "WebAssembly", "\".type\"", "\"Expected label,@type declaration, got: \"", "\".param\"", "\".local\"", "MVT::INVALID_SIMPLE_VALUE_TYPE", "\".param\"", "\"EOL\"" ]	WebAssemblyAsmParser12	ParseDirective	WebAssembly	Virtual ISA	LLVM	9,207	288	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "GBZ80" ]	GBZ80TargetMachine	getObjFileLowering	GBZ80	MPU	LLVM	9,208	18	1	[]
[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "if", "(", "!", "IsBranch...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUDisassembler1	tryAddingSymbolicOperand	AMDGPU	GPU	LLVM	9,209	167	1	[]
[ "<s>", "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "0", ";",...	[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]	[ "iq2000", "0", "32767", "0", "0", "0", "31" ]	iq2000	iq2000_expand_epilogue	iq2000	CPU	GCC	9,210	226	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...	RISCVISelLowering	getTargetNodeName	RISCV	CPU	LLVM	9,211	106	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "addMutation", "(", "ScheduleDAGPostRAMutation", "*", "M", ")", "{", "Mutations", ".", "push_back", "(", "M", ")", ";", "}", "</s>" ]	[ "Add", "a", "postprocessing", "step", "to", "the", "DAG", "builder", "." ]	[ "Patmos" ]	PatmosPostRAScheduler	addMutation	Patmos	VLIW	LLVM	9,212	18	1	[]
[ "<s>", "static", "void", "bpf_init_builtins", "(", "void", ")", "{", "tree", "ullt", "=", "long_long_unsigned_type_node", ";", "def_builtin", "(", "\"__builtin_bpf_load_byte\"", ",", "BPF_BUILTIN_LOAD_BYTE", ",", "build_function_type_list", "(", "ullt", ",", "ullt", "...	[ "Define", "machine-specific", "built-in", "functions", "." ]	[ "bpf", "\"__builtin_bpf_load_byte\"", "0", "\"__builtin_bpf_load_half\"", "0", "\"__builtin_bpf_load_word\"", "0", "\"__builtin_preserve_access_index\"", "0", "\"__builtin_preserve_field_info\"", "0" ]	bpf1	bpf_init_builtins	bpf	Virtual ISA	GCC	9,213	95	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isScalarInteger", "(", ")", "\|\|", "!", "VT2", ".", "isScalarInteger", "(", ")", ")", "return", "false", ";...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	isTruncateFree	X86	CPU	LLVM	9,214	56	1	[]
[ "<s>", "const", "char", "", "frv_asm_output_opcode", "(", "FILE", "", "f", ",", "const", "char", "", "ptr", ")", "{", "int", "c", ";", "if", "(", "frv_insn_packing_flag", "<=", "0", ")", "return", "ptr", ";", "for", "(", ";", "", "ptr", "&&", "...	[ "The", "following", "function", "is", "used", "to", "add", "assembler", "insn", "code", "suffix", ".p", "if", "it", "is", "necessary", "." ]	[ "frv", "0", "\".p\"" ]	frv	frv_asm_output_opcode	frv	VLIW	GCC	9,215	149	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "", "CurSection", ",", "MCSection", "", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...	[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]	[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"\\t}\\n\"", "\"\\t.section\"", "\"\\t{\\n\"" ]	NVPTXTargetStreamer12	changeSection	NVPTX	GPU	LLVM	9,216	118	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "FORMAL_ARGUMENTS", ":", "return", "LowerFORMAL...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MSP430", "MSP430", "ISD::FORMAL_ARGUMENTS", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::RET", "ISD::CALL", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "0", "\"unimplemented operand\"" ]	MSP430ISelLowering22	LowerOperation	MSP430	MPU	LLVM	9,217	165	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "Hexagon", "4", "1", "0", "\"Unknown loc info!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]	HexagonISelLowering110	LowerReturn	Hexagon	DSP	LLVM	9,218	379	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "0", "\"Unexpected operand for inline assembly\"", "AArch64::VPR128RegClass", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "AArch64::FPR8RegClass...	AArch64AsmPrinter17	PrintAsmOperand	AArch64	CPU	LLVM	9,219	489	1	[]
[ "<s>", "static", "int", "aarch64_sched_issue_rate", "(", "void", ")", "{", "return", "aarch64_tune_params", ".", "issue_rate", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "aarch64" ]	aarch64	aarch64_sched_issue_rate	aarch64	CPU	GCC	9,220	13	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return", "lowerUnhandledCall", "(", "CLI", ",", "InVals", ",", "\"unsupported call to ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "AMDGPU", "\"unsupported call to function \"" ]	AMDGPUISelLowering (2)1	LowerCall	AMDGPU	GPU	LLVM	9,221	29	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")", ";", "return", "eliminateTru...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "BPF" ]	BPFMIPeephole	runOnMachineFunction	BPF	Virtual ISA	LLVM	9,222	34	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "1", "8", "1", "4", "2" ]	Thumb1FrameLowering (2)	hasReservedCallFrame	ARM	CPU	LLVM	9,223	66	1	[]
[ "<s>", "bool", "DLXAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "DLX", "DLX", "4", "0", "0", "4", "\"\\x15\\0\\0\\0\"", "4" ]	DLXAsmBackend	writeNopData	DLX	CPU	LLVM	9,224	55	1	[]
[ "<s>", "char", "", "aarch64_output_sve_cnt_immediate", "(", "const", "char", "", "prefix", ",", "const", "char", "*", "operands", ",", "rtx", "x", ")", "{", "poly_int64", "value", "=", "rtx_to_poly_int64", "(", "x", ")", ";", "gcc_assert", "(", "aarch64_sv...	[ "Return", "the", "asm", "string", "for", "an", "instruction", "with", "a", "CNT-like", "vector", "size", "operand", "(", "a", "vector", "pattern", "followed", "by", "a", "multiplier", "in", "the", "range", "[", "1", ",", "16", "]", ")", ".", "PREFIX", ...	[ "aarch64", "1", "0" ]	aarch64	aarch64_output_sve_cnt_immediate	aarch64	CPU	GCC	9,225	54	1	[]
[ "<s>", "FusionKind", "getKind", "(", ")", "const", "{", "return", "Kd", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "PowerPC" ]	PPCMacroFusion	getKind	PowerPC	CPU	LLVM	9,226	10	1	[]
[ "<s>", "bool", "FISCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createFISCISelDag", "(", "getFISCTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "FISC", "FISC", "FISC", "FISC" ]	FISCTargetMachine	addInstSelector	FISC	CPU	LLVM	9,227	25	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "CAHP" ]	CAHPAsmParser	getStartLoc	CAHP	CPU	LLVM	9,228	11	1	[]
[ "<s>", "void", "TPCInstrCompress", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC", "TPC" ]	TPCInstrCompress	getAnalysisUsage	TPC	Virtual ISA	LLVM	9,229	34	1	[]
[ "<s>", "static", "rtx", "arm_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", ...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...	[ "arm", "1", "9", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"", "1" ]	arm8	arm_function_arg	arm	CPU	GCC	9,230	238	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", ")", "{", "if", "(", "!", "integer_zerop", "(", "TYPE_SIZE", "(", ...	[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...	[ "aarch64", "0" ]	aarch642	aarch64_function_arg_alignment	aarch64	CPU	GCC	9,231	76	1	[]
[ "<s>", "const", "Z80oldRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Z80old", "Z80old" ]	Z80oldSubtarget	getRegisterInfo	Z80old	MPU	LLVM	9,232	20	1	[]
[ "<s>", "unsigned", "AlphaInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Alpha", "::", "STL", ":", "ca...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Alpha", "Alpha", "Alpha::STL", "Alpha::STQ", "Alpha::STB", "Alpha::STW", "Alpha::STS", "Alpha::STT", "1", "1", "0", "0" ]	AlphaInstrInfo	isStoreToStackSlot	Alpha	MPU	LLVM	9,233	102	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "PowerPC", "PPC", "PPC", "\"ppc-plt\"", "\"ppc-pic\"", "\"ppc-pcrel\"", "\"ppc-got\"", "\"ppc-opt-pcrel\"" ]	PPCInstrInfo65	getSerializableBitmaskMachineOperandTargetFlags	PowerPC	CPU	LLVM	9,234	78	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Cpu0" ]	Cpu0AsmParser	isReg	Cpu0	CPU	LLVM	9,235	13	1	[]
[ "<s>", "bool", "ARCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid ARC branch condition!\"", ")"...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "ARC", "ARC", "3", "\"Invalid ARC branch condition!\"", "2", "ARCCC::CondCode", "2" ]	ARCInstrInfo	reverseBranchCondition	ARC	MPU	LLVM	9,236	58	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vtbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "i", ",", "nelt", ...	[ "The", "NEON", "VTBL", "instruction", "is", "a", "fully", "variable", "permuation", "that", "'s", "even", "stronger", "than", "what", "we", "expose", "via", "VEC_PERM_EXPR", ".", "What", "it", "does", "n't", "do", "is", "mask", "the", "index", "operand", "...	[ "arm", "0" ]	arm4	arm_evpc_neon_vtbl	arm	CPU	GCC	9,237	136	1	[]
[ "<s>", "bool", "Z80oldTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Z80old", "Z80old", "0", "8" ]	Z80oldISelLowering	isLegalAddressingMode	Z80old	MPU	LLVM	9,238	92	1	[]
[ "<s>", "static", "unsigned", "getSubRegIndex", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "SubIdx", "=", "X86", "::", "NoSubRegister", ";", "if", "(", "RC", "==", "&", "X86", "::", "GR32RegClass", ")", "{", "SubIdx", "=", "X86", ...	[ "Check", "if", "the", "given", "identifier", "is", "a", "name", "of", "a", "subregister", "index", "." ]	[ "X86", "X86::NoSubRegister", "X86::GR32RegClass", "X86::sub_32bit", "X86::GR16RegClass", "X86::sub_16bit", "X86::GR8RegClass", "X86::sub_8bit" ]	X86InstructionSelector	getSubRegIndex	X86	CPU	LLVM	9,239	74	1	[]
[ "<s>", "bool", "BPFFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "BPF", "BPF" ]	BPFFrameLowering	hasFP	BPF	Virtual ISA	LLVM	9,240	16	1	[]
[ "<s>", "bool", "Nios2AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Nios2", "Nios2", "0", "\"unexpected inline asm memory operand\"", "\"($\"", "Nios2", "\")\"" ]	Nios2AsmPrinter	PrintAsmMemoryOperand	Nios2	MPU	LLVM	9,241	82	1	[]
[ "<s>", "static", "int", "ix86_mode_after", "(", "int", "entity", ",", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "mode", ";", "case", "AVX_U128", ":", "return", "ix86_av...	[ "Return", "the", "mode", "that", "an", "insn", "results", "in", "." ]	[ "i386" ]	i3868	ix86_mode_after	i386	CPU	GCC	9,242	57	1	[]
[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "\|\|", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V4HFmode", "\|\|", "mode", ...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "arm" ]	arm4	arm_vector_mode_supported_p	arm	CPU	GCC	9,243	112	1	[]
[ "<s>", "void", "addPreEmitPass", "(", ")", "override", "{", "if", "(", "!", "getPatmosSubtarget", "(", ")", ".", "usePatmosPostRAScheduler", "(", "getOptLevel", "(", ")", ")", ")", "{", "addPass", "(", "createPatmosDelaySlotFillerPass", "(", "getPatmosTargetMachin...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine1	addPreEmitPass	Patmos	VLIW	LLVM	9,244	83	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]	RISCVISelLowering34	isDesirableToCommuteWithShift	RISCV	CPU	LLVM	9,245	231	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::"...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]	PPCRegisterInfo44	hasReservedSpillSlot	PowerPC	CPU	LLVM	9,246	57	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI" ]	AMDGPUTargetMachine88	addInstSelector	AMDGPU	GPU	LLVM	9,247	37	1	[]
[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "(", "TM", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]	MipsSubtarget (2)2	initializeSubtargetDependencies	Mips	CPU	LLVM	9,248	135	1	[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0" ]	PPCISelLowering107	getConstraintType	PowerPC	CPU	LLVM	9,249	68	1	[]
[ "<s>", "size_t", "MipsLA25Stub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Mips", "Mips" ]	MipsLA25Stub	size	Mips	CPU	LLVM	9,250	12	1	[]
[ "<s>", "SUnit", "", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]	[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Top Cand: \"", "\"Bot Cand: \"", "0", "0", "0", "0", "\"Picking: \"" ]	GCNSchedStrategy16	pickNodeBidirectional	AMDGPU	GPU	LLVM	9,251	499	1	[]
[ "<s>", "Register", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "Re...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...	SparcISelLowering17	getRegisterByName	Sparc	CPU	LLVM	9,252	337	1	[]
[ "<s>", "bool", "BlackfinAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCo...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Blackfin", "0", "1", "0", "0" ]	BlackfinAsmPrinter	PrintAsmOperand	Blackfin	DSP	LLVM	9,253	81	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]	AMDGPUMCInstLower34	lower	AMDGPU	GPU	LLVM	9,254	141	1	[]
[ "<s>", "bool", "AMDGPUMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unkn...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "AMDGPU", "AMDGPU", "\"unknown operand type\"", "AMDGPU::getMCReg", "0", "128", "0" ]	AMDGPUMCInstLower22	lowerOperand	AMDGPU	GPU	LLVM	9,255	337	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDm_Int", "X86::SQRTPDr", "X86::SQRTPDr_Int", "X86::SQRTPSm", "X86::SQRTPSm_Int", "X86::SQRTPSr", ...	X86InstrInfo12	isHighLatencyDef	X86	CPU	LLVM	9,256	145	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMExpandPseudoInsts5	runOnMachineFunction	ARM	CPU	LLVM	9,257	113	1	[]
[ "<s>", "static", "reg_class_t", "microblaze_secondary_reload", "(", "bool", "in_p", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "secondary_reload_info", "*", "sri", "ATTRIBU...	[ "Implement", "TARGET_SECONDARY_RELOAD", "." ]	[ "microblaze" ]	microblaze	microblaze_secondary_reload	microblaze	MPU	GCC	9,258	38	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const",...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...	[ "powerpcspe", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lxssp\"", "\"lxsd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]	powerpcspe	emit_fusion_p9_load	powerpcspe	CPU	GCC	9,259	350	1	[]
[ "<s>", "bool", "PPCLoopInstrFormPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getL...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC", "0" ]	PPCLoopInstrFormPrep	runOnFunction	PowerPC	CPU	LLVM	9,260	165	1	[]
[ "<s>", "static", "bool", "tilepro_legitimate_address_p", "(", "machine_mode", "ARG_UNUSED", "(", "mode", ")", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ...	[ "Return", "true", "if", "the", "rtx", "X", "can", "be", "used", "as", "an", "address", "operand", "." ]	[ "tilepro", "0", "1", "0", "1", "0", "1", "1", "0" ]	tilepro	tilepro_legitimate_address_p	tilepro	VLIW	GCC	9,261	208	1	[]
[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "ST", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "ThunderX2T99", ";", "}", "</s>" ]	[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...	[ "AArch64", "AArch64" ]	AArch64TargetTransformInfo5	supportsEfficientVectorElementLoadStore	AArch64	CPU	LLVM	9,262	17	1	[]
[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_FDPI...	[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]	[ "arm", "\"cmse_nonsecure_call\"" ]	arm	arm_function_ok_for_sibcall	arm	CPU	GCC	9,263	429	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "AVR" ]	AVRTargetMachine	isMachineVerifierClean	AVR	MPU	LLVM	9,264	11	1	[]
[ "<s>", "int", "msp430_hard_regno_nregs", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", "&&", "msp430x", ")", "return", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+...	[ "Implements", "HARD_REGNO_NREGS", ".", "MSP430X", "registers", "can", "hold", "a", "single", "PSImode", "value", ",", "but", "not", "an", "SImode", "value", "." ]	[ "msp430", "1", "1" ]	msp4302	msp430_hard_regno_nregs	msp430	MPU	GCC	9,265	39	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...	[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp", "Intrinsic::amdgcn_ballot", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1" ]	AMDGPUTargetTransformInfo (2)1	isAlwaysUniform	AMDGPU	GPU	LLVM	9,266	256	1	[]
[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPoin...	[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::aarch64_thread_pointer", "0" ]	AArch64ISelLowering (2)1	getSafeStackPointerLocation	AArch64	CPU	LLVM	9,267	107	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...	PPCISelLowering (2)1	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	9,268	322	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R600Inst...	[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]	[ "AMDGPU", "R600", "R600", "R600", "0" ]	R600InstrInfo (2)1	FindSwizzleForVectorSlot	AMDGPU	GPU	LLVM	9,269	108	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "AMDGPU" ]	AMDGPUAsmParser (2)	isToken	AMDGPU	GPU	LLVM	9,270	13	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "WebAssembly" ]	WebAssemblyAsmParser (2)	isReg	WebAssembly	Virtual ISA	LLVM	9,271	11	1	[]
[ "<s>", "void", "s390_expand_tbegin", "(", "rtx", "dest", ",", "rtx", "tdb", ",", "rtx", "retry", ",", "bool", "clobber_fprs_p", ")", "{", "rtx", "retry_plus_two", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "retry_reg", "=", "gen_reg_rtx", "(", "SI...	[ "Emit", "rtl", "for", "the", "tbegin", "or", "tbegin_retry", "(", "RETRY", "!", "=", "NULL_RTX", ")", "expanders", ".", "DEST", "-", "Register", "location", "where", "CC", "will", "be", "stored", ".", "TDB", "-", "Pointer", "to", "a", "256", "byte", "a...	[ "s390", "1", "1", "3", "1", "2", "1", "0", "1", "1" ]	s3904	s390_expand_tbegin	s390	MPU	GCC	9,272	296	1	[]
[ "<s>", "static", "hsa_status_t", "get_kernarg_region", "(", "hsa_region_t", "region", ",", "void", "*", "data", "__attribute__", "(", "(", "unused", ")", ")", ")", "{", "hsa_region_segment_t", "segment", ";", "hsa_fns", ".", "hsa_region_get_info_fn", "(", "region"...	[ "Callback", "of", "hsa_iterate_regions", ".", "Called", "once", "for", "each", "available", "memory", "region", ",", "and", "returns", "``", "break", "''", "when", "a", "suitable", "one", "has", "been", "found", "." ]	[ "gcn" ]	gcn-run2	get_kernarg_region	gcn	GPU	GCC	9,273	76	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "", "MO", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", ...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "1", "0", "0", "0", "AMDGPU::OPERAND_KIMM32", "0", "AMDGPU::isSISrcOperand", "0" ]	SIInstrInfo118	isOperandLegal	AMDGPU	GPU	LLVM	9,274	490	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createARMLoadStoreOptimi...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine27	addPreRegAlloc	ARM	CPU	LLVM	9,275	101	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".falign\"", ")", "return"...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Hexagon", "Hexagon", "\".falign\"", "256", "\".lcomm\"", "\".lcommon\"", "\".comm\"", "\".common\"", "\".subsection\"" ]	HexagonAsmParser	ParseDirective	Hexagon	DSP	LLVM	9,276	132	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "16", "MSP430", "0", "1", "2", "0" ]	MSP430ISelLowering20	LowerCallResult	MSP430	MPU	LLVM	9,277	164	1	[]
[ "<s>", "static", "bool", "flexible_array_member_type_p", "(", "const_tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "false", ";", "const_tree", "last_field", "=", "NULL_TREE", ";", "for", "(", "const_tree...	[ "Return", "true", "if", "TYPE", "is", "a", "record", "type", "where", "the", "last", "field", "is", "an", "array", "without", "given", "dimension", "." ]	[ "nvptx" ]	nvptx	flexible_array_member_type_p	nvptx	GPU	GCC	9,278	95	1	[]
[ "<s>", "void", "scalar_chain", "::", "convert_op", "(", "rtx", "", "op", ",", "rtx_insn", "", "insn", ")", "{", "", "op", "=", "copy_rtx_if_shared", "(", "", "op", ")", ";", "if", "(", "GET_CODE", "(", "*", "op", ")", "==", "NOT", ")", "{", "...	[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]	[ "i386", "0", "0", "\" Preloading operand for insn %d into r%d\\n\"", "0" ]	i3865	convert_op	i386	CPU	GCC	9,279	205	1	[]
[ "<s>", "void", "HexagonShuffler", "::", "append", "(", "MCInst", "const", "&", "ID", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "S", ")", "{", "HexagonInstr", "PI", "(", "&", "TUL", ",", "MCII", ",", "&", "ID", ",", "Extender", ",", "S...	[ "Append", "from", "a", "list", "of", "StringRefs", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonShuffler (2)1	append	Hexagon	DSP	LLVM	9,280	43	1	[]
[ "<s>", "bool", "AVRRelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "T...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRRelaxMemOperations	runOnMachineFunction	AVR	MPU	LLVM	9,281	63	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAArch64PreLegalizerCombiner", "(", "IsOptNone", ")", ")", ";", "}...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine33	addPreLegalizeMachineIR	AArch64	CPU	LLVM	9,282	27	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GPRRegClass", "MVT::f32", "0U", "RISCV::FPR32RegClass", "MVT::f64", "0U", "RISCV::FPR64RegClass" ]	RISCVISelLowering62	getRegForInlineAsmConstraint	RISCV	CPU	LLVM	9,283	140	1	[]
[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "AVR", "AVR", "0", "\"Unexpected inline asm memory operand\"", "AVR::R31R30", "\"Z\"", "AVR::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]	AVRAsmPrinter15	PrintAsmMemoryOperand	AVR	MPU	LLVM	9,284	168	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARCOMPACT DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARCompact", "\"ARCOMPACT DAG->DAG Pattern Instruction Selection\"" ]	ARCompactISelDAGToDAG	getPassName	ARCompact	MPU	LLVM	9,285	13	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::XXLEQVOnes", "PPC::V_...	PPCInstrInfo12	isReallyTriviallyReMaterializable	PowerPC	CPU	LLVM	9,286	147	1	[]
[ "<s>", "static", "rtx", "m68k_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "M68K_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "m68k" ]	m68k	m68k_struct_value_rtx	m68k	MPU	GCC	9,287	22	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExtendGSIndex", "(", "EVT", "VT", ",", "EVT", "&", "EltTy", ")", "const", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "VT", ".", "getVectorElementType", "(...	[ "Returns", "true", "if", "the", "index", "type", "for", "a", "masked", "gather/scatter", "requires", "extending", "." ]	[ "AArch64", "AArch64", "MVT::i8", "MVT::i16", "MVT::i32" ]	AArch64ISelLowering (2)2	shouldExtendGSIndex	AArch64	CPU	LLVM	9,288	51	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "MOSPassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "{", "return", "new", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "MOSSchedStrategy", ">", "(", "C", ")...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "MOS", "MOS", "MOS" ]	MOSTargetMachine	createMachineScheduler	MOS	MPU	LLVM	9,289	30	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "", "I...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "CellSPU", "SPU", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "SPU::AIr32", "SPU::ILAr32", "2", "SPU", "0xf", "0", "\"16-byte alignment violated in eliminateFrameIndex\"", "SPU::R1", "SPU", "SPU", "\"Large stack adjustment (\"", "\") in SPURegisterInfo::eliminateFrameInde...	SPURegisterInfo2	eliminateFrameIndex	CellSPU	MPU	LLVM	9,290	250	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "NVPTX", "MVT::i1" ]	NVPTXISelLowering28	getSetCCResultType	NVPTX	GPU	LLVM	9,291	15	1	[]
[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "Hexagon", "::", "R0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "Hexagon", "Hexagon::R0" ]	HexagonISelLowering24	getExceptionPointerRegister	Hexagon	DSP	LLVM	9,292	17	1	[]
[ "<s>", "static", "bool", "pru_repeat_loop_p", "(", "struct", "pru_doloop", "", "loop", ")", "{", "struct", "pru_doloop_end", "", "end", ";", "rtx_insn", "*", "fallthrough", ";", "if", "(", "loop", "->", "begin", "==", "0", "\|\|", "loop", "->", "end", "=...	[ "Return", "true", "if", "LOOP", "can", "be", "converted", "into", "LOOP", "form", "(", "that", "is", ",", "if", "it", "matches", "cases", "(", "1", ")", "or", "(", "2", ")", "above", ")", "." ]	[ "pru", "0", "0", "0", "4", "0" ]	pru	pru_repeat_loop_p	pru	CPU	GCC	9,293	154	1	[]
[ "<s>", "static", "void", "write_fn_proto_1", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "lookup_attribute", "(", "\"alias\"", ",", "DECL_ATTRIBUTES", ...	[ "Helper", "function", "for", "write_fn_proto", "." ]	[ "nvptx", "\"alias\"", "\".extern \"", "\".weak \"", "\".visible \"", "\".entry \"", "\".func \"", "1", "3", "0", "1", "1", "1", "1", "2", "\"main\"", "0", "0", "1", "1", "1", "\")\"", "\"\\n\"", "\";\\n\"" ]	nvptx	write_fn_proto_1	nvptx	GPU	GCC	9,294	424	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"Hex...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "0", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonI...	HexagonISelLowering112	getTargetNodeName	Hexagon	DSP	LLVM	9,295	176	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]	PPCISelLowering105	LowerReturn	PowerPC	CPU	LLVM	9,296	382	1	[]
[ "<s>", "uint32_t", "insert", "(", "T", "Val", ")", "{", "auto", "F", "=", "llvm", "::", "find", "(", "Map", ",", "Val", ")", ";", "if", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", "return", "F", "-", "Map", ".", "begin", "(", ")", "+"...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon", "1" ]	RDFGraph11	insert	Hexagon	DSP	LLVM	9,297	55	1	[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "StringRef", "(", "\"CJG Assembly Printer\"", ")", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CJG", "\"CJG Assembly Printer\"" ]	CJGAsmPrinter	getPassName	CJG	CPU	LLVM	9,298	14	1	[]
[ "<s>", "static", "int", "cris_initial_frame_pointer_offset", "(", ")", "{", "int", "regno", ";", "int", "offs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "(", "(",...	[ "This", "used", "to", "be", "the", "INITIAL_FRAME_POINTER_OFFSET", "worker", ";", "now", "only", "handles", "FP", "-", ">", "SP", "elimination", "offset", "." ]	[ "cris", "0", "0", "1", "1", "0", "1", "2", "3", "4", "3", "3", "1", "1" ]	cris2	cris_initial_frame_pointer_offset	cris	MPU	GCC	9,299	169	1	[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyCFGSort1

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

9,200

60

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]

MipsSEFrameLowering19

spillCalleeSavedRegisters

Mips

CPU

LLVM

9,201

352

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverri...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget (2)

X86Subtarget

X86

CPU

LLVM

9,202

275

1

[]

[ "<s>", "static", "void", "nios2_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "LABEL...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "nios2", "\"%%gprel(\"", "\")(%s)\"", "0", "1", "\"(%s)\"", "\"(%s)\"", "\"0(%s)\"", "0", "\"Missing way to print address\\n\"" ]

nios23

nios2_print_operand_address

nios2

MPU

GCC

9,203

249

1

[]

[ "<s>", "const", "char", "*", "avr_out_ashlpsi3", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "if", "(", "plen", ")", "*", "plen", "=", "0", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "2", "]", ")"...

[ "24-bit", "shift", "left" ]

[ "avr", "0", "2", "2", "2", "24", "\"clr %A0\"", "\"clr %B0\"", "\"clr %C0\"", "3", "8", "0", "1", "\"mov %C0,%B1\"", "\"mov %B0,%A1\"", "\"clr %A0\"", "3", "\"clr %A0\"", "\"mov %B0,%A1\"", "\"mov %C0,%B1\"", "3", "16", "0", "1", "2", "\"mov %C0,%A0\"", "1", "\"...

avr

avr_out_ashlpsi3

avr

MPU

GCC

9,204

253

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "MSP430", "MVT::i8" ]

MSP430ISelLowering

getScalarShiftAmountTy

MSP430

MPU

LLVM

9,205

15

1

[]

[ "<s>", "static", "section", "*", "aarch64_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "aarch64_can_use_per_function_literal_pools_p", "(", ")", ")", "return", "function_section", ...

[ "Select", "appropriate", "section", "for", "constants", "depending", "on", "where", "we", "place", "literal", "pools", "." ]

[ "aarch64" ]

aarch64

aarch64_select_rtx_section

aarch64

CPU

GCC

9,206

39

1

[]

[ "<s>", "bool", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "override", "{", "assert", "(", "DirectiveID", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", ";", "auto", "&", "Out", "=", "getStreamer", "(", ")", ";", "auto", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "WebAssembly", "WebAssembly", "\".type\"", "\"Expected label,@type declaration, got: \"", "\".param\"", "\".local\"", "MVT::INVALID_SIMPLE_VALUE_TYPE", "\".param\"", "\"EOL\"" ]

WebAssemblyAsmParser12

ParseDirective

WebAssembly

Virtual ISA

LLVM

9,207

288

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "GBZ80" ]

GBZ80TargetMachine

getObjFileLowering

GBZ80

MPU

LLVM

9,208

18

1

[]

[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "if", "(", "!", "IsBranch...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUDisassembler1

tryAddingSymbolicOperand

AMDGPU

GPU

LLVM

9,209

167

1

[]

[ "<s>", "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "0", ";",...

[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]

[ "iq2000", "0", "32767", "0", "0", "0", "31" ]

iq2000

iq2000_expand_epilogue

iq2000

CPU

GCC

9,210

226

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "RISCVISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "RISCVISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RISCV", "RISCV", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER", "RISCVISD::RET_FLAG", "\"RISCVISD::RET_FLAG\"", "RISCVISD::URET_FLAG", "\"RISCVISD::URET_FLAG\"", "RISCVISD::SRET_FLAG", "\"RISCVISD::SRET_FLAG\"", "RISCVISD::MRET_FLAG", "\"RISCVISD::MRET_FLAG\"", "RISCVISD::CALL", "\"RISCV...

RISCVISelLowering

getTargetNodeName

RISCV

CPU

LLVM

9,211

106

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "addMutation", "(", "ScheduleDAGPostRAMutation", "*", "M", ")", "{", "Mutations", ".", "push_back", "(", "M", ")", ";", "}", "</s>" ]

[ "Add", "a", "postprocessing", "step", "to", "the", "DAG", "builder", "." ]

[ "Patmos" ]

PatmosPostRAScheduler

addMutation

Patmos

VLIW

LLVM

9,212

18

1

[]

[ "<s>", "static", "void", "bpf_init_builtins", "(", "void", ")", "{", "tree", "ullt", "=", "long_long_unsigned_type_node", ";", "def_builtin", "(", "\"__builtin_bpf_load_byte\"", ",", "BPF_BUILTIN_LOAD_BYTE", ",", "build_function_type_list", "(", "ullt", ",", "ullt", "...

[ "Define", "machine-specific", "built-in", "functions", "." ]

[ "bpf", "\"__builtin_bpf_load_byte\"", "0", "\"__builtin_bpf_load_half\"", "0", "\"__builtin_bpf_load_word\"", "0", "\"__builtin_preserve_access_index\"", "0", "\"__builtin_preserve_field_info\"", "0" ]

bpf1

bpf_init_builtins

bpf

Virtual ISA

GCC

9,213

95

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isScalarInteger", "(", ")", "||", "!", "VT2", ".", "isScalarInteger", "(", ")", ")", "return", "false", ";...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

isTruncateFree

X86

CPU

LLVM

9,214

56

1

[]

[ "<s>", "const", "char", "*", "frv_asm_output_opcode", "(", "FILE", "*", "f", ",", "const", "char", "*", "ptr", ")", "{", "int", "c", ";", "if", "(", "frv_insn_packing_flag", "<=", "0", ")", "return", "ptr", ";", "for", "(", ";", "*", "ptr", "&&", "...

[ "The", "following", "function", "is", "used", "to", "add", "assembler", "insn", "code", "suffix", ".p", "if", "it", "is", "necessary", "." ]

[ "frv", "0", "\".p\"" ]

frv

frv_asm_output_opcode

frv

VLIW

GCC

9,215

149

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "changeSection", "(", "const", "MCSection", "*", "CurSection", ",", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "SubSection", ",", "raw_ostream", "&", "OS", ")", "{", "assert", "(", "!", "SubSection", ...

[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]

[ "NVPTX", "NVPTX", "\"SubSection is not null!\"", "\"\\t}\\n\"", "\"\\t.section\"", "\"\\t{\\n\"" ]

NVPTXTargetStreamer12

changeSection

NVPTX

GPU

LLVM

9,216

118

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "FORMAL_ARGUMENTS", ":", "return", "LowerFORMAL...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MSP430", "MSP430", "ISD::FORMAL_ARGUMENTS", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::RET", "ISD::CALL", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "0", "\"unimplemented operand\"" ]

MSP430ISelLowering22

LowerOperation

MSP430

MPU

LLVM

9,217

165

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "Hexagon", "4", "1", "0", "\"Unknown loc info!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]

HexagonISelLowering110

LowerReturn

Hexagon

DSP

LLVM

9,218

379

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "0", "\"Unexpected operand for inline assembly\"", "AArch64::VPR128RegClass", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "AArch64::FPR8RegClass...

AArch64AsmPrinter17

PrintAsmOperand

AArch64

CPU

LLVM

9,219

489

1

[]

[ "<s>", "static", "int", "aarch64_sched_issue_rate", "(", "void", ")", "{", "return", "aarch64_tune_params", ".", "issue_rate", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "aarch64" ]

aarch64

aarch64_sched_issue_rate

aarch64

CPU

GCC

9,220

13

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "return", "lowerUnhandledCall", "(", "CLI", ",", "InVals", ",", "\"unsupported call to ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "AMDGPU", "\"unsupported call to function \"" ]

AMDGPUISelLowering (2)1

LowerCall

AMDGPU

GPU

LLVM

9,221

29

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "initialize", "(", "MF", ")", ";", "return", "eliminateTru...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "BPF" ]

BPFMIPeephole

runOnMachineFunction

BPF

Virtual ISA

LLVM

9,222

34

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "1", "8", "1", "4", "2" ]

Thumb1FrameLowering (2)

hasReservedCallFrame

ARM

CPU

LLVM

9,223

66

1

[]

[ "<s>", "bool", "DLXAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "DLX", "DLX", "4", "0", "0", "4", "\"\\x15\\0\\0\\0\"", "4" ]

DLXAsmBackend

writeNopData

DLX

CPU

LLVM

9,224

55

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_cnt_immediate", "(", "const", "char", "*", "prefix", ",", "const", "char", "*", "operands", ",", "rtx", "x", ")", "{", "poly_int64", "value", "=", "rtx_to_poly_int64", "(", "x", ")", ";", "gcc_assert", "(", "aarch64_sv...

[ "Return", "the", "asm", "string", "for", "an", "instruction", "with", "a", "CNT-like", "vector", "size", "operand", "(", "a", "vector", "pattern", "followed", "by", "a", "multiplier", "in", "the", "range", "[", "1", ",", "16", "]", ")", ".", "PREFIX", ...

[ "aarch64", "1", "0" ]

aarch64

aarch64_output_sve_cnt_immediate

aarch64

CPU

GCC

9,225

54

1

[]

[ "<s>", "FusionKind", "getKind", "(", ")", "const", "{", "return", "Kd", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "PowerPC" ]

PPCMacroFusion

getKind

PowerPC

CPU

LLVM

9,226

10

1

[]

[ "<s>", "bool", "FISCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createFISCISelDag", "(", "getFISCTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "FISC", "FISC", "FISC", "FISC" ]

FISCTargetMachine

addInstSelector

FISC

CPU

LLVM

9,227

25

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "CAHP" ]

CAHPAsmParser

getStartLoc

CAHP

CPU

LLVM

9,228

11

1

[]

[ "<s>", "void", "TPCInstrCompress", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC", "TPC" ]

TPCInstrCompress

getAnalysisUsage

TPC

Virtual ISA

LLVM

9,229

34

1

[]

[ "<s>", "static", "rtx", "arm_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", ...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...

[ "arm", "1", "9", "1", "0", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"", "1" ]

arm8

arm_function_arg

arm

CPU

GCC

9,230

238

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", ")", "{", "if", "(", "!", "integer_zerop", "(", "TYPE_SIZE", "(", ...

[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...

[ "aarch64", "0" ]

aarch642

aarch64_function_arg_alignment

aarch64

CPU

GCC

9,231

76

1

[]

[ "<s>", "const", "Z80oldRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Z80old", "Z80old" ]

Z80oldSubtarget

getRegisterInfo

Z80old

MPU

LLVM

9,232

20

1

[]

[ "<s>", "unsigned", "AlphaInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Alpha", "::", "STL", ":", "ca...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Alpha", "Alpha", "Alpha::STL", "Alpha::STQ", "Alpha::STB", "Alpha::STW", "Alpha::STS", "Alpha::STT", "1", "1", "0", "0" ]

AlphaInstrInfo

isStoreToStackSlot

Alpha

MPU

LLVM

9,233

102

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "PowerPC", "PPC", "PPC", "\"ppc-plt\"", "\"ppc-pic\"", "\"ppc-pcrel\"", "\"ppc-got\"", "\"ppc-opt-pcrel\"" ]

PPCInstrInfo65

getSerializableBitmaskMachineOperandTargetFlags

PowerPC

CPU

LLVM

9,234

78

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Cpu0" ]

Cpu0AsmParser

isReg

Cpu0

CPU

LLVM

9,235

13

1

[]

[ "<s>", "bool", "ARCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid ARC branch condition!\"", ")"...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "ARC", "ARC", "3", "\"Invalid ARC branch condition!\"", "2", "ARCCC::CondCode", "2" ]

ARCInstrInfo

reverseBranchCondition

ARC

MPU

LLVM

9,236

58

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vtbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "i", ",", "nelt", ...

[ "The", "NEON", "VTBL", "instruction", "is", "a", "fully", "variable", "permuation", "that", "'s", "even", "stronger", "than", "what", "we", "expose", "via", "VEC_PERM_EXPR", ".", "What", "it", "does", "n't", "do", "is", "mask", "the", "index", "operand", "...

[ "arm", "0" ]

arm4

arm_evpc_neon_vtbl

arm

CPU

GCC

9,237

136

1

[]

[ "<s>", "bool", "Z80oldTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Z80old", "Z80old", "0", "8" ]

Z80oldISelLowering

isLegalAddressingMode

Z80old

MPU

LLVM

9,238

92

1

[]

[ "<s>", "static", "unsigned", "getSubRegIndex", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "SubIdx", "=", "X86", "::", "NoSubRegister", ";", "if", "(", "RC", "==", "&", "X86", "::", "GR32RegClass", ")", "{", "SubIdx", "=", "X86", ...

[ "Check", "if", "the", "given", "identifier", "is", "a", "name", "of", "a", "subregister", "index", "." ]

[ "X86", "X86::NoSubRegister", "X86::GR32RegClass", "X86::sub_32bit", "X86::GR16RegClass", "X86::sub_16bit", "X86::GR8RegClass", "X86::sub_8bit" ]

X86InstructionSelector

getSubRegIndex

X86

CPU

LLVM

9,239

74

1

[]

[ "<s>", "bool", "BPFFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "BPF", "BPF" ]

BPFFrameLowering

hasFP

BPF

Virtual ISA

LLVM

9,240

16

1

[]

[ "<s>", "bool", "Nios2AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Nios2", "Nios2", "0", "\"unexpected inline asm memory operand\"", "\"($\"", "Nios2", "\")\"" ]

Nios2AsmPrinter

PrintAsmMemoryOperand

Nios2

MPU

LLVM

9,241

82

1

[]

[ "<s>", "static", "int", "ix86_mode_after", "(", "int", "entity", ",", "int", "mode", ",", "rtx_insn", "*", "insn", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "mode", ";", "case", "AVX_U128", ":", "return", "ix86_av...

[ "Return", "the", "mode", "that", "an", "insn", "results", "in", "." ]

[ "i386" ]

i3868

ix86_mode_after

i386

CPU

GCC

9,242

57

1

[]

[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4HFmode", "||", "mode", ...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "arm" ]

arm4

arm_vector_mode_supported_p

arm

CPU

GCC

9,243

112

1

[]

[ "<s>", "void", "addPreEmitPass", "(", ")", "override", "{", "if", "(", "!", "getPatmosSubtarget", "(", ")", ".", "usePatmosPostRAScheduler", "(", "getOptLevel", "(", ")", ")", ")", "{", "addPass", "(", "createPatmosDelaySlotFillerPass", "(", "getPatmosTargetMachin...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine1

addPreEmitPass

Patmos

VLIW

LLVM

9,244

83

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "0", ")", ";", "EVT", "Ty", "=", "N0", ".", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "RISCV", "RISCV", "0", "ISD::ADD", "ISD::OR", "1", "1", "64", "64", "RISCVMatInt::getIntMatCost", "RISCVMatInt::getIntMatCost" ]

RISCVISelLowering34

isDesirableToCommuteWithShift

RISCV

CPU

LLVM

9,245

231

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "PPC", "::", "CR2", "<=", "Reg", "&&", "Reg", "<=", "PPC", "::"...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "PowerPC", "PPC", "PPC::CR2", "PPC::CR4", "PPC" ]

PPCRegisterInfo44

hasReservedSpillSlot

PowerPC

CPU

LLVM

9,246

57

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI" ]

AMDGPUTargetMachine88

addInstSelector

AMDGPU

GPU

LLVM

9,247

37

1

[]

[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "(", "TM", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "Mips", "Mips", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]

MipsSubtarget (2)2

initializeSubtargetDependencies

Mips

CPU

LLVM

9,248

135

1

[]

[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0" ]

PPCISelLowering107

getConstraintType

PowerPC

CPU

LLVM

9,249

68

1

[]

[ "<s>", "size_t", "MipsLA25Stub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Mips", "Mips" ]

MipsLA25Stub

size

Mips

CPU

LLVM

9,250

12

1

[]

[ "<s>", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Top Cand: \"", "\"Bot Cand: \"", "0", "0", "0", "0", "\"Picking: \"" ]

GCNSchedStrategy16

pickNodeBidirectional

AMDGPU

GPU

LLVM

9,251

499

1

[]

[ "<s>", "Register", "SparcTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "Re...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Sparc", "Sparc", "\"i0\"", "SP::I0", "\"i1\"", "SP::I1", "\"i2\"", "SP::I2", "\"i3\"", "SP::I3", "\"i4\"", "SP::I4", "\"i5\"", "SP::I5", "\"i6\"", "SP::I6", "\"i7\"", "SP::I7", "\"o0\"", "SP::O0", "\"o1\"", "SP::O1", "\"o2\"", "SP::O2", "\"o3\"", "SP::O3", "\"o4\...

SparcISelLowering17

getRegisterByName

Sparc

CPU

LLVM

9,252

337

1

[]

[ "<s>", "bool", "BlackfinAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCo...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Blackfin", "0", "1", "0", "0" ]

BlackfinAsmPrinter

PrintAsmOperand

Blackfin

DSP

LLVM

9,253

81

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::S_SETPC_B64_return", "AMDGPU::S_SETPC_B64", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"" ]

AMDGPUMCInstLower34

lower

AMDGPU

GPU

LLVM

9,254

141

1

[]

[ "<s>", "bool", "AMDGPUMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unkn...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "AMDGPU", "AMDGPU", "\"unknown operand type\"", "AMDGPU::getMCReg", "0", "128", "0" ]

AMDGPUMCInstLower22

lowerOperand

AMDGPU

GPU

LLVM

9,255

337

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDm_Int", "X86::SQRTPDr", "X86::SQRTPDr_Int", "X86::SQRTPSm", "X86::SQRTPSm_Int", "X86::SQRTPSr", ...

X86InstrInfo12

isHighLatencyDef

X86

CPU

LLVM

9,256

145

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMExpandPseudoInsts5

runOnMachineFunction

ARM

CPU

LLVM

9,257

113

1

[]

[ "<s>", "static", "reg_class_t", "microblaze_secondary_reload", "(", "bool", "in_p", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "secondary_reload_info", "*", "sri", "ATTRIBU...

[ "Implement", "TARGET_SECONDARY_RELOAD", "." ]

[ "microblaze" ]

microblaze

microblaze_secondary_reload

microblaze

MPU

GCC

9,258

38

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_load", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const",...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "load", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "(...

[ "powerpcspe", "0", "0", "\"emit_fusion_p9_load, bad reg #1\"", "\"lfs\"", "\"lfd\"", "\"lxssp\"", "\"lxsd\"", "\"lbz\"", "\"lhz\"", "\"lwz\"", "\"ld\"", "\"emit_fusion_p9_load, bad reg #2\"", "\"emit_fusion_p9_load not MEM\"", "0", "\"power9 load fusion\"", "\"\"" ]

powerpcspe

emit_fusion_p9_load

powerpcspe

CPU

GCC

9,259

350

1

[]

[ "<s>", "bool", "PPCLoopInstrFormPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getL...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC", "0" ]

PPCLoopInstrFormPrep

runOnFunction

PowerPC

CPU

LLVM

9,260

165

1

[]

[ "<s>", "static", "bool", "tilepro_legitimate_address_p", "(", "machine_mode", "ARG_UNUSED", "(", "mode", ")", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ...

[ "Return", "true", "if", "the", "rtx", "X", "can", "be", "used", "as", "an", "address", "operand", "." ]

[ "tilepro", "0", "1", "0", "1", "0", "1", "1", "0" ]

tilepro

tilepro_legitimate_address_p

tilepro

VLIW

GCC

9,261

208

1

[]

[ "<s>", "bool", "supportsEfficientVectorElementLoadStore", "(", ")", "{", "return", "ST", "->", "getProcFamily", "(", ")", "==", "AArch64Subtarget", "::", "ThunderX2T99", ";", "}", "</s>" ]

[ "If", "target", "has", "efficient", "vector", "element", "load/store", "instructions", ",", "it", "can", "return", "true", "here", "so", "that", "insertion/extraction", "costs", "are", "not", "added", "to", "the", "scalarization", "cost", "of", "a", "load/store"...

[ "AArch64", "AArch64" ]

AArch64TargetTransformInfo5

supportsEfficientVectorElementLoadStore

AArch64

CPU

LLVM

9,262

17

1

[]

[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_FDPI...

[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]

[ "arm", "\"cmse_nonsecure_call\"" ]

arm

arm_function_ok_for_sibcall

arm

CPU

GCC

9,263

429

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "AVR" ]

AVRTargetMachine

isMachineVerifierClean

AVR

MPU

LLVM

9,264

11

1

[]

[ "<s>", "int", "msp430_hard_regno_nregs", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", "&&", "msp430x", ")", "return", "1", ";", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+...

[ "Implements", "HARD_REGNO_NREGS", ".", "MSP430X", "registers", "can", "hold", "a", "single", "PSImode", "value", ",", "but", "not", "an", "SImode", "value", "." ]

[ "msp430", "1", "1" ]

msp4302

msp430_hard_regno_nregs

msp430

MPU

GCC

9,265

39

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...

[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp", "Intrinsic::amdgcn_ballot", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1" ]

AMDGPUTargetTransformInfo (2)1

isAlwaysUniform

AMDGPU

GPU

LLVM

9,266

256

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPoin...

[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "0x48", "Intrinsic::getDeclaration", "Intrinsic::aarch64_thread_pointer", "0" ]

AArch64ISelLowering (2)1

getSafeStackPointerLocation

AArch64

CPU

LLVM

9,267

107

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...

PPCISelLowering (2)1

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

9,268

322

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R600Inst...

[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]

[ "AMDGPU", "R600", "R600", "R600", "0" ]

R600InstrInfo (2)1

FindSwizzleForVectorSlot

AMDGPU

GPU

LLVM

9,269

108

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "AMDGPU" ]

AMDGPUAsmParser (2)

isToken

AMDGPU

GPU

LLVM

9,270

13

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "WebAssembly" ]

WebAssemblyAsmParser (2)

isReg

WebAssembly

Virtual ISA

LLVM

9,271

11

1

[]

[ "<s>", "void", "s390_expand_tbegin", "(", "rtx", "dest", ",", "rtx", "tdb", ",", "rtx", "retry", ",", "bool", "clobber_fprs_p", ")", "{", "rtx", "retry_plus_two", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "retry_reg", "=", "gen_reg_rtx", "(", "SI...

[ "Emit", "rtl", "for", "the", "tbegin", "or", "tbegin_retry", "(", "RETRY", "!", "=", "NULL_RTX", ")", "expanders", ".", "DEST", "-", "Register", "location", "where", "CC", "will", "be", "stored", ".", "TDB", "-", "Pointer", "to", "a", "256", "byte", "a...

[ "s390", "1", "1", "3", "1", "2", "1", "0", "1", "1" ]

s3904

s390_expand_tbegin

s390

MPU

GCC

9,272

296

1

[]

[ "<s>", "static", "hsa_status_t", "get_kernarg_region", "(", "hsa_region_t", "region", ",", "void", "*", "data", "__attribute__", "(", "(", "unused", ")", ")", ")", "{", "hsa_region_segment_t", "segment", ";", "hsa_fns", ".", "hsa_region_get_info_fn", "(", "region"...

[ "Callback", "of", "hsa_iterate_regions", ".", "Called", "once", "for", "each", "available", "memory", "region", ",", "and", "returns", "``", "break", "''", "when", "a", "suitable", "one", "has", "been", "found", "." ]

[ "gcn" ]

gcn-run2

get_kernarg_region

gcn

GPU

GCC

9,273

76

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", ...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "1", "0", "0", "0", "AMDGPU::OPERAND_KIMM32", "0", "AMDGPU::isSISrcOperand", "0" ]

SIInstrInfo118

isOperandLegal

AMDGPU

GPU

LLVM

9,274

490

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "addPass", "(", "createARMLoadStoreOptimi...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine27

addPreRegAlloc

ARM

CPU

LLVM

9,275

101

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".falign\"", ")", "return"...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Hexagon", "Hexagon", "\".falign\"", "256", "\".lcomm\"", "\".lcommon\"", "\".comm\"", "\".common\"", "\".subsection\"" ]

HexagonAsmParser

ParseDirective

Hexagon

DSP

LLVM

9,276

132

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "16", "MSP430", "0", "1", "2", "0" ]

MSP430ISelLowering20

LowerCallResult

MSP430

MPU

LLVM

9,277

164

1

[]

[ "<s>", "static", "bool", "flexible_array_member_type_p", "(", "const_tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "false", ";", "const_tree", "last_field", "=", "NULL_TREE", ";", "for", "(", "const_tree...

[ "Return", "true", "if", "TYPE", "is", "a", "record", "type", "where", "the", "last", "field", "is", "an", "array", "without", "given", "dimension", "." ]

[ "nvptx" ]

nvptx

flexible_array_member_type_p

nvptx

GPU

GCC

9,278

95

1

[]

[ "<s>", "void", "scalar_chain", "::", "convert_op", "(", "rtx", "*", "op", ",", "rtx_insn", "*", "insn", ")", "{", "*", "op", "=", "copy_rtx_if_shared", "(", "*", "op", ")", ";", "if", "(", "GET_CODE", "(", "*", "op", ")", "==", "NOT", ")", "{", "...

[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]

[ "i386", "0", "0", "\" Preloading operand for insn %d into r%d\\n\"", "0" ]

i3865

convert_op

i386

CPU

GCC

9,279

205

1

[]

[ "<s>", "void", "HexagonShuffler", "::", "append", "(", "MCInst", "const", "&", "ID", ",", "MCInst", "const", "*", "Extender", ",", "unsigned", "S", ")", "{", "HexagonInstr", "PI", "(", "&", "TUL", ",", "MCII", ",", "&", "ID", ",", "Extender", ",", "S...

[ "Append", "from", "a", "list", "of", "StringRefs", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonShuffler (2)1

append

Hexagon

DSP

LLVM

9,280

43

1

[]

[ "<s>", "bool", "AVRRelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", "T...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRRelaxMemOperations

runOnMachineFunction

AVR

MPU

LLVM

9,281

63

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAArch64PreLegalizerCombiner", "(", "IsOptNone", ")", ")", ";", "}...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine33

addPreLegalizeMachineIR

AArch64

CPU

LLVM

9,282

27

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "RISCVTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "RISCV", "RISCV", "1", "0", "0U", "RISCV::GPRRegClass", "MVT::f32", "0U", "RISCV::FPR32RegClass", "MVT::f64", "0U", "RISCV::FPR64RegClass" ]

RISCVISelLowering62

getRegForInlineAsmConstraint

RISCV

CPU

LLVM

9,283

140

1

[]

[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "AVR", "AVR", "0", "\"Unexpected inline asm memory operand\"", "AVR::R31R30", "\"Z\"", "AVR::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]

AVRAsmPrinter15

PrintAsmMemoryOperand

AVR

MPU

LLVM

9,284

168

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARCOMPACT DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARCompact", "\"ARCOMPACT DAG->DAG Pattern Instruction Selection\"" ]

ARCompactISelDAGToDAG

getPassName

ARCompact

MPU

LLVM

9,285

13

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA", "PPC::ADDIStocHA8", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::XXLEQVOnes", "PPC::V_...

PPCInstrInfo12

isReallyTriviallyReMaterializable

PowerPC

CPU

LLVM

9,286

147

1

[]

[ "<s>", "static", "rtx", "m68k_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "M68K_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "m68k" ]

m68k

m68k_struct_value_rtx

m68k

MPU

GCC

9,287

22

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExtendGSIndex", "(", "EVT", "VT", ",", "EVT", "&", "EltTy", ")", "const", "{", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "||", "VT", ".", "getVectorElementType", "(...

[ "Returns", "true", "if", "the", "index", "type", "for", "a", "masked", "gather/scatter", "requires", "extending", "." ]

[ "AArch64", "AArch64", "MVT::i8", "MVT::i16", "MVT::i32" ]

AArch64ISelLowering (2)2

shouldExtendGSIndex

AArch64

CPU

LLVM

9,288

51

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "MOSPassConfig", "::", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "{", "return", "new", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "make_unique", "<", "MOSSchedStrategy", ">", "(", "C", ")...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "MOS", "MOS", "MOS" ]

MOSTargetMachine

createMachineScheduler

MOS

MPU

LLVM

9,289

30

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "MachineInstr", "&", "MI", "=", "*", "I...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "CellSPU", "SPU", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "SPU::AIr32", "SPU::ILAr32", "2", "SPU", "0xf", "0", "\"16-byte alignment violated in eliminateFrameIndex\"", "SPU::R1", "SPU", "SPU", "\"Large stack adjustment (\"", "\") in SPURegisterInfo::eliminateFrameInde...

SPURegisterInfo2

eliminateFrameIndex

CellSPU

MPU

LLVM

9,290

250

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "NVPTX", "MVT::i1" ]

NVPTXISelLowering28

getSetCCResultType

NVPTX

GPU

LLVM

9,291

15

1

[]

[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "Hexagon", "::", "R0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "Hexagon", "Hexagon::R0" ]

HexagonISelLowering24

getExceptionPointerRegister

Hexagon

DSP

LLVM

9,292

17

1

[]

[ "<s>", "static", "bool", "pru_repeat_loop_p", "(", "struct", "pru_doloop", "*", "loop", ")", "{", "struct", "pru_doloop_end", "*", "end", ";", "rtx_insn", "*", "fallthrough", ";", "if", "(", "loop", "->", "begin", "==", "0", "||", "loop", "->", "end", "=...

[ "Return", "true", "if", "LOOP", "can", "be", "converted", "into", "LOOP", "form", "(", "that", "is", ",", "if", "it", "matches", "cases", "(", "1", ")", "or", "(", "2", ")", "above", ")", "." ]

[ "pru", "0", "0", "0", "4", "0" ]

pru

pru_repeat_loop_p

pru

CPU

GCC

9,293

154

1

[]

[ "<s>", "static", "void", "write_fn_proto_1", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "lookup_attribute", "(", "\"alias\"", ",", "DECL_ATTRIBUTES", ...

[ "Helper", "function", "for", "write_fn_proto", "." ]

[ "nvptx", "\"alias\"", "\".extern \"", "\".weak \"", "\".visible \"", "\".entry \"", "\".func \"", "1", "3", "0", "1", "1", "1", "1", "2", "\"main\"", "0", "0", "1", "1", "1", "\")\"", "\"\\n\"", "\";\\n\"" ]

nvptx

write_fn_proto_1

nvptx

GPU

GCC

9,294

424

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", "\"Hex...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "0", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonI...

HexagonISelLowering112

getTargetNodeName

Hexagon

DSP

LLVM

9,295

176

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "PPCISD::RET_FLAG", "MVT::Other", "PPCISD::RET_FLAG", "MVT::Other" ]

PPCISelLowering105

LowerReturn

PowerPC

CPU

LLVM

9,296

382

1

[]

[ "<s>", "uint32_t", "insert", "(", "T", "Val", ")", "{", "auto", "F", "=", "llvm", "::", "find", "(", "Map", ",", "Val", ")", ";", "if", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", "return", "F", "-", "Map", ".", "begin", "(", ")", "+"...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon", "1" ]

RDFGraph11

insert

Hexagon

DSP

LLVM

9,297

55

1

[]

[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "{", "return", "StringRef", "(", "\"CJG Assembly Printer\"", ")", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CJG", "\"CJG Assembly Printer\"" ]

CJGAsmPrinter

getPassName

CJG

CPU

LLVM

9,298

14

1

[]

[ "<s>", "static", "int", "cris_initial_frame_pointer_offset", "(", ")", "{", "int", "regno", ";", "int", "offs", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "(", "(",...

[ "This", "used", "to", "be", "the", "INITIAL_FRAME_POINTER_OFFSET", "worker", ";", "now", "only", "handles", "FP", "-", ">", "SP", "elimination", "offset", "." ]

[ "cris", "0", "0", "1", "1", "0", "1", "2", "3", "4", "3", "3", "1", "1" ]

cris2

cris_initial_frame_pointer_offset

cris

MPU

GCC

9,299

169

1

[]