docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "0...	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU", "AMDGPU", "1", "0", "\"amdgpu-max-work-group-size\"", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]	AMDGPUSubtarget38	getWavesPerEU	AMDGPU	GPU	LLVM	9,100	183	1	[]
[ "<s>", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Patmos" ]	PatmosSPBundling1	doFinalization	Patmos	VLIW	LLVM	9,101	13	1	[]
[ "<s>", "static", "void", "ix86_emit_vec_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt...	[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", "for", "SSE", "vector", "instructions", "that", "can", "be", "performed", "using", "GP", "registers", "." ]	[ "i386", "2" ]	i386-expand	ix86_emit_vec_binop	i386	CPU	GCC	9,102	100	1	[]
[ "<s>", "static", "SDValue", "matchBinOpReduction", "(", "SDNode", "*", "Extract", ",", "unsigned", "&", "BinOp", ",", "ArrayRef", "<", "ISD", "::", "NodeType", ">", "CandidateBinOps", ")", "{", "if", "(", "(", "Extract", "->", "getOpcode", "(", ")", "!=", ...	[ "Match", "a", "binop", "+", "shuffle", "pyramid", "that", "represents", "a", "horizontal", "reduction", "over", "the", "elements", "of", "a", "vector", "starting", "from", "the", "EXTRACT_VECTOR_ELT", "node", "/p", "Extract", "." ]	[ "X86", "ISD::NodeType", "ISD::EXTRACT_VECTOR_ELT", "1", "0", "ISD::NodeType", "0", "0", "1", "1", "0", "0", "0", "1" ]	X86ISelLowering102	matchBinOpReduction	X86	CPU	LLVM	9,103	287	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]	AArch64AsmBackend (2)1	relaxInstruction	AArch64	CPU	LLVM	9,104	22	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86" ]	X86IntelInstPrinter26	printInst	X86	CPU	LLVM	9,105	17	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]	RISCVFrameLowering (2)	spillCalleeSavedRegisters	RISCV	CPU	LLVM	9,106	245	1	[]
[ "<s>", "void", "DLXPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createDLXMemAluCombinerPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "DLX", "DLX", "DLX" ]	DLXTargetMachine	addPreSched2	DLX	CPU	LLVM	9,107	15	1	[]
[ "<s>", "bool", "TPCPassConfig", "::", "addPreISel", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "addPass", "(", "createTPCFMAoptPass", "(", ")", ")", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "TPC", "TPC", "TPC", "TPC", "TPC", "TPC" ]	TPCTargetMachine	addPreISel	TPC	Virtual ISA	LLVM	9,108	66	1	[]
[ "<s>", "int", "fix_bit_operand", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "code", "==", "AND", "?", "single_zero_operand", "(", "operands", "[", "2", "]", ",", "QImode", ")", ":", "single_one_operand", "(", "oper...	[ "Fix", "the", "operands", "of", "a", "gen_xxx", "so", "that", "it", "could", "become", "a", "bit", "operating", "insn", "." ]	[ "h8300", "2", "2", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "0", "1", "1", "1", "2", "1", "2", "1", "2", "0", "1" ]	h83003	fix_bit_operand	h8300	MPU	GCC	9,109	304	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "unsigned", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", ...	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]	[ "X86", "X86", "16", "32", "16" ]	X86TargetTransformInfo104	isLegalNTLoad	X86	CPU	LLVM	9,110	60	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction is not implemented yet\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "TOY", "\"relaxInstruction is not implemented yet\"" ]	TOYAsmBackend	relaxInstruction	TOY	CPU	LLVM	9,111	20	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "CallGraph", "CG", "=", "CallGraph", "(", "M", ")", ";", "UsedList", "=", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "superAlignLDSGlobals", "(", "M", ")", ";"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU::isKernel" ]	AMDGPULowerModuleLDSPass2	runOnModule	AMDGPU	GPU	LLVM	9,112	103	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "ARMSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "ARM", "ARM" ]	ARMSubtarget	getLegalizerInfo	ARM	CPU	LLVM	9,113	18	1	[]
[ "<s>", "static", "bool", "must_save_fp_p", "(", "void", ")", "{", "return", "df_regs_ever_live_p", "(", "REG_FP", ")", ";", "}", "</s>" ]	[ "Determine", "if", "we", "are", "going", "to", "save", "the", "frame", "pointer", "in", "the", "prologue", "." ]	[ "bfin" ]	bfin	must_save_fp_p	bfin	DSP	GCC	9,114	14	1	[]
[ "<s>", "int", "needs_regstack_p", "(", ")", "{", "int", "i", ";", "rtx", "insn", ";", "if", "(", "frame_pointer_needed", ")", "return", "1", ";", "for", "(", "i", "=", "R_LR", "(", "127", ")", ";", "i", ">=", "R_LR", "(", "0", ")", ";", "i", "-...	[ "Return", "1", "if", "the", "current", "function", "will", "adjust", "the", "register", "stack", "." ]	[ "a29k", "1", "127", "0", "1", "0", "0", "1", "0" ]	a29k	needs_regstack_p	a29k	MPU	GCC	9,115	116	1	[]
[ "<s>", "const", "MCExpr", "", "ARMTargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "", "Expr", ",", "SMLoc", "Loc", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", "4", ",", "Loc", ")", ";",...	[ "Add", "a", "new", "entry", "to", "the", "constant", "pool", "for", "the", "current", "section", "and", "return", "an", "MCExpr", "that", "can", "be", "used", "to", "refer", "to", "the", "constant", "pool", "location", "." ]	[ "ARM", "ARM", "4" ]	ARMTargetStreamer (2)	addConstantPoolEntry	ARM	CPU	LLVM	9,116	31	1	[]
[ "<s>", "static", "void", "unicosmk_gen_dsib", "(", "unsigned", "long", "*", "imaskP", "ATTRIBUTE_UNUSED", ")", "{", "}", "</s>" ]	[ "Set", "up", "the", "dynamic", "subprogram", "information", "block", "(", "DSIB", ")", "and", "update", "the", "frame", "pointer", "register", "(", "$", "15", ")", "for", "subroutines", "which", "have", "a", "frame", ".", "If", "the", "subroutine", "does",...	[ "alpha" ]	alpha3	unicosmk_gen_dsib	alpha	MPU	GCC	9,117	12	1	[]
[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...	[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]	[ "powerpcspe", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]	powerpcspe	rs6000_expand_vec_perm_const_1	powerpcspe	CPU	GCC	9,118	239	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::CS" ]	HexagonRegisterInfo5	getReservedRegs	Hexagon	DSP	LLVM	9,119	173	1	[]
[ "<s>", "bool", "ARMBasicBlockUtils", "::", "isBBInRange", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "DestBB", ",", "unsigned", "MaxDisp", ")", "const", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "4", ":", "8", ";", "unsigned", "BrOff...	[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]	[ "ARM", "ARM", "4", "8", "\"Branch of destination \"", "\" from \"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]	ARMBasicBlockInfo	isBBInRange	ARM	CPU	LLVM	9,120	144	1	[]
[ "<s>", "bool", "aarch64_expand_vec_perm_const", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "targ...	[ "Expand", "a", "vec_perm_const", "pattern", "." ]	[ "aarch64", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1" ]	aarch642	aarch64_expand_vec_perm_const	aarch64	CPU	GCC	9,121	248	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]	PPCAsmPrinter115	PrintAsmOperand	PowerPC	CPU	LLVM	9,122	267	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine12	addIRPasses	SystemZ	CPU	LLVM	9,123	14	1	[]
[ "<s>", "static", "bool", "loongarch_int_order_operand_ok_p", "(", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ...	[ "Return", "true", "if", "CMP1", "is", "a", "suitable", "second", "operand", "for", "integer", "ordering", "test", "CODE", "." ]	[ "loongarch" ]	loongarch	loongarch_int_order_operand_ok_p	loongarch	CPU	GCC	9,124	86	1	[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Teak DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Teak", "\"Teak DAG->DAG Pattern Instruction Selection\"" ]	TeakISelDAGToDAG	getPassName	Teak	DSP	LLVM	9,125	12	1	[]
[ "<s>", "void", "avr_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "avr_log", ".", "rtx_costs", ")", "{", "rtx", "set", "=", "single_set", ...	[ "Output", "insn", "cost", "for", "next", "insn", "." ]	[ "avr", "\"/* DEBUG: cost = %d. /\\n\"", "\"/ DEBUG: pattern-cost = %d. */\\n\"", "0" ]	avr4	avr_final_prescan_insn	avr	MPU	GCC	9,126	81	1	[]
[ "<s>", "bool", "Inserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "Cpu0FunctionInfo", "*", "Cpu0FI", "=", "F", ".", "getInfo", "<", "Cpu0FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "TM", ".", "getRelocationModel", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::LD", "Cpu0::GP", "0", "Cpu0::JALR", "Cpu0::LD", "Cpu0::GP", "0" ]	Cpu0EmitGPRestore1	runOnMachineFunction	Cpu0	CPU	LLVM	9,127	279	1	[]
[ "<s>", "bool", "HexagonShuffler", "::", "check", "(", "const", "bool", "RequireShuffle", ")", "{", "const", "HexagonPacketSummary", "Summary", "=", "GetPacketSummary", "(", ")", ";", "if", "(", "!", "applySlotRestrictions", "(", "Summary", ",", "RequireShuffle", ...	[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"invalid instruction packet\"" ]	HexagonShuffler4	check	Hexagon	DSP	LLVM	9,128	63	1	[]
[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "alpha", "100", "1" ]	alpha6	emit_unlikely_jump	alpha	MPU	GCC	9,129	58	1	[]
[ "<s>", "bool", "arm_const_double_by_immediates", "(", "rtx", "val", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "DImode", ";", "part", "=", "gen_highp...	[ "Return", "true", "if", "it", "is", "possible", "to", "inline", "both", "the", "high", "and", "low", "parts", "of", "a", "64-bit", "constant", "into", "32-bit", "data", "processing", "instructions", "." ]	[ "arm" ]	arm	arm_const_double_by_immediates	arm	CPU	GCC	9,130	96	1	[]
[ "<s>", "MCS51Subtarget", "&", "MCS51Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "MCS51", "MCS51", "MCS51" ]	MCS51Subtarget	initializeSubtargetDependencies	MCS51	MPU	LLVM	9,131	32	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachi...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine45	addInstSelector	Hexagon	DSP	LLVM	9,132	44	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]	MSP430RegisterInfo2	processFunctionBeforeFrameFinalized	MSP430	MPU	LLVM	9,133	79	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]	[ "X86", "X86", "0", "1", "0" ]	X86InstrInfo144	getUndefRegClearance	X86	CPU	LLVM	9,134	80	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDH_OP1", ":", "case", "Mac...	[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo104	isThroughputPattern	AArch64	CPU	LLVM	9,135	502	1	[]
[ "<s>", "bool", "XCoreLowerThreadLocal", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "ThreadLocalGlobals", ";", "for", "(", "Module", "::", "global...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "XCore", "XCore", "16", "0" ]	XCoreLowerThreadLocal	runOnModule	XCore	MPU	LLVM	9,136	113	1	[]
[ "<s>", "void", "aarch64_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "int", "nelt", "=", "GET_MODE_NUNITS", "(", ...	[ "Expand", "a", "vec_perm", "with", "the", "operands", "given", "by", "TARGET", ",", "OP0", ",", "OP1", "and", "SEL", ".", "NELT", "is", "the", "number", "of", "elements", "in", "the", "vector", "." ]	[ "aarch64", "1", "2", "1", "0", "1", "0" ]	aarch642	aarch64_expand_vec_perm	aarch64	CPU	GCC	9,137	137	1	[]
[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "powerpcspe", "32768", "12", "0", "32768", "32768" ]	powerpcspe	rs6000_emit_probe_stack_range	powerpcspe	CPU	GCC	9,138	237	1	[]
[ "<s>", "static", "bool", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "maybe_eh_return", ")", "{", "if", "(", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "rtx", "reg", "=", "crtl", "->", "return_rtx", ";", "if", ...	[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]	[ "i386", "0", "0", "0" ]	i3866	ix86_save_reg	i386	CPU	GCC	9,139	334	1	[]
[ "<s>", "int", "same_cmp_preceding_p", "(", "rtx", "i3", ")", "{", "rtx", "i1", ",", "i2", ";", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL_RTX", ")", "return", "0", ";", "i1", "=", "prev_nonnote_insn", "(", "i2",...	[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I3", "two", "insns", "before", "I3", ".", "I3", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]	[ "h8300", "0", "0" ]	h83003	same_cmp_preceding_p	h8300	MPU	GCC	9,140	76	1	[]
[ "<s>", "static", "int", "avr_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", "&&", "(", "REG_P", "(", "XEXP", "(", "x", ...	[ "Calculate", "the", "cost", "of", "a", "memory", "address", "." ]	[ "avr", "1", "0", "0", "1", "61", "18", "1", "2", "4", "4" ]	avr3	avr_address_cost	avr	MPU	GCC	9,141	96	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "releaseTopNode", "(", "SUnit", "", "SU", ")", "{", "const", "MCSchedClassDesc", "", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "bool", "AffectsGrouping", "=", "(", "SC", "->", "isValid"...	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler13	releaseTopNode	SystemZ	CPU	LLVM	9,142	63	1	[]
[ "<s>", "const", "uint16_t", "", "TOYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "TOY", "::", "R4", ",", "TOY", "::", "R5", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TOY", "TOY", "TOY::R4", "TOY::R5", "TOY::R6", "TOY::R7", "TOY::R8", "TOY::R9", "0" ]	TOYRegisterInfo1	getCalleeSavedRegs	TOY	CPU	LLVM	9,143	53	1	[]
[ "<s>", "virtual", "const", "DLXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RegisterInfo", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	getRegisterInfo	DLX	CPU	LLVM	9,144	13	1	[]
[ "<s>", "static", "struct", "machine_function", "*", "bpf_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "per-function", "machine", "status", "." ]	[ "bpf" ]	bpf	bpf_init_machine_status	bpf	Virtual ISA	GCC	9,145	18	1	[]
[ "<s>", "uint16_t", "getKind", "(", ")", "const", "{", "return", "NodeAttrs", "::", "kind", "(", "Attrs", ")", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "Hexagon" ]	RDFGraph	getKind	Hexagon	DSP	LLVM	9,146	15	1	[]
[ "<s>", "static", "void", "loongarch_option_override", "(", "void", ")", "{", "loongarch_option_override_internal", "(", "&", "global_options", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "loongarch" ]	loongarch	loongarch_option_override	loongarch	CPU	GCC	9,147	14	1	[]
[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "0", ";", "}", "</s>" ]	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...	[ "R600", "0", "0" ]	AMDGPUFrameLowering17	getCalleeSavedSpillSlots	R600	GPU	LLVM	9,148	23	1	[]
[ "<s>", "static", "void", "pdp11_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "", "cum", "+=", "arg", ".", ...	[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where",...	[ "pdp11" ]	pdp11	pdp11_function_arg_advance	pdp11	MPU	GCC	9,149	32	1	[]
[ "<s>", "static", "void", "find_constant", "(", "rtx", "in_rtx", ",", "imm_info", "*", "imm_values", ")", "{", "if", "(", "INSN_P", "(", "in_rtx", ")", ")", "in_rtx", "=", "PATTERN", "(", "in_rtx", ")", ";", "subrtx_iterator", "::", "array_type", "array", ...	[ "Compute", "number", "of", "immediate", "operands", "of", "an", "instruction", "." ]	[ "i386" ]	i3865	find_constant	i386	CPU	GCC	9,150	160	1	[]
[ "<s>", "bool", "MipsPostLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsPostLegalizerCombiner	runOnMachineFunction	Mips	CPU	LLVM	9,151	167	1	[]
[ "<s>", "bool", "preferred_la_operand_p", "(", "rtx", "op1", ",", "rtx", "op2", ")", "{", "struct", "s390_address", "addr", ";", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if",...	[ "Return", "true", "if", "it", "is", "valid", "", "and", "", "preferable", "to", "use", "LA", "to", "compute", "the", "sum", "of", "OP1", "and", "OP2", "." ]	[ "s390" ]	s390	preferred_la_operand_p	s390	MPU	GCC	9,152	169	1	[]
[ "<s>", "static", "rtx", "frv_frame_mem", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "int", "offset", ")", "{", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset", ")", ...	[ "Generate", "(", "mem", ":", "MODE", "(", "plus", ":", "Pmode", "BASE", "(", "frv_frame_offset", "OFFSET", ")", ")", ")", ")", ".", "The", "prologue", "and", "epilogue", "uses", "such", "expressions", "to", "access", "the", "stack", "." ]	[ "frv" ]	frv	frv_frame_mem	frv	VLIW	GCC	9,153	33	1	[]
[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::CMov", "\"MipsISD::CMov\"", "MipsISD::SelectCC", "\"MipsISD::SelectCC\""...	MipsISelLowering35	getTargetNodeName	Mips	CPU	LLVM	9,154	112	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...	[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]	[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]	R600InstrInfo21	fitsConstReadLimitations	AMDGPU	GPU	LLVM	9,155	243	1	[]
[ "<s>", "void", "MOSInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "MOS", "MOS" ]	MOSInstPrinter	printRegName	MOS	MPU	LLVM	9,156	22	1	[]
[ "<s>", "static", "int", "ia64_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "to", "==", "ADDL_REGS", ")", "to", "=", "GR_REGS", ";", "if", "(", "from", "==", "ADDL_REGS", ")", ...	[ "Calulate", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ",", "using", "MODE", "." ]	[ "ia64", "3", "3", "2" ]	ia64	ia64_register_move_cost	ia64	CPU	GCC	9,157	206	1	[]
[ "<s>", "bool", "BitSimplification", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "bool", "Changed", "...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "1", "0", "Hexagon::DoubleRegsRegClassID", "Hexagon::IntRegsRegClassID", "Hexagon::PredRegsRegClassID" ]	HexagonBitSimplify1	processBlock	Hexagon	DSP	LLVM	9,158	378	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_reg_using_pop", "(", "rtx", "reg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "insn", "=", "emit_insn", "(", "gen_pop", "(", "reg", ")", ")", ";", "ix86_add_cfa_rest...	[ "Emit", "code", "to", "restore", "REG", "using", "a", "POP", "insn", "." ]	[ "i386", "1", "1", "1" ]	i3864	ix86_emit_restore_reg_using_pop	i386	CPU	GCC	9,159	235	1	[]
[ "<s>", "bool", "RISCVTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine1	isNoopAddrSpaceCast	RISCV	CPU	LLVM	9,160	17	1	[]
[ "<s>", "void", "ix86_expand_vector_init", "(", "bool", "mmx_ok", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";",...	[ "Initialize", "vector", "TARGET", "via", "VALS", ".", "Suppress", "the", "use", "of", "MMX", "instructions", "unless", "MMX_OK", "is", "true", "." ]	[ "i386", "0", "1", "0", "0", "0", "2", "2", "0", "0", "0", "1", "2", "0", "0", "1", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	i386-expand1	ix86_expand_vector_init	i386	CPU	GCC	9,161	508	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "RISCV", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]	RISCVAsmBackend14	relaxInstruction	RISCV	CPU	LLVM	9,162	238	1	[]
[ "<s>", "TargetIRAnalysis", "NVPTXTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ","...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine (2)	getTargetIRAnalysis	NVPTX	GPU	LLVM	9,163	35	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering123	getPreIndexedAddressParts	PowerPC	CPU	LLVM	9,164	244	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering115	getSingleConstraintMatchWeight	PowerPC	CPU	LLVM	9,165	154	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "", "MIa", ",", "MachineInstr", "", "MIb", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo"...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]	AArch64InstrInfo85	areMemAccessesTriviallyDisjoint	AArch64	CPU	LLVM	9,166	199	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AMDGPUPerfHintAnalysis", ">", "(", ")", ";", "AU"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG	getAnalysisUsage	AMDGPU	GPU	LLVM	9,167	45	1	[]
[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "Align", "=", "1", "<<", "LogAlign", ";", "return", "(", "PO", "+", "Align", "-", "1", ")", "/",...	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "ARM64", "0", "1", "1" ]	ARM64BranchRelaxation	postOffset	ARM64	CPU	LLVM	9,168	38	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")",...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "R600", "2", "3", "1", "0", "0", "2", "3", "1", "0", "0" ]	AMDGPUInstrInfo41	expandPostRAPseudo	R600	GPU	LLVM	9,169	305	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc"...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::InputArg", "\"Unsupported calling convention\"" ]	SystemZISelLowering107	LowerFormalArguments	SystemZ	CPU	LLVM	9,170	84	1	[]
[ "<s>", "int", "arm_early_load_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "addr", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", "&", "addr", ")", ")", ...	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "load", ")", "does", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]	[ "arm", "0" ]	aarch-common	arm_early_load_addr_dep	arm	CPU	GCC	9,171	43	1	[]
[ "<s>", "enum", "attr_op_mem", "m68k_sched_attr_op_mem", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_op_type", "opx", ";", "enum", "attr_op_type", "opy", ";", "opx", "=", "sched_get_opxy_mem_type", "(", "insn", ",", "true", ")", ";", "opy", "=", "sc...	[ "Implement", "op_mem", "attribute", "." ]	[ "m68k" ]	m68k	m68k_sched_attr_op_mem	m68k	MPU	GCC	9,172	299	1	[]
[ "<s>", "bool", "AlphaAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Alpha", "Alpha", "0", "\"0(\"", "\")\"" ]	AlphaAsmPrinter1	PrintAsmMemoryOperand	Alpha	MPU	LLVM	9,173	53	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "NextMBB", ")", "{", "assert", "(", "(", "SchedStates", ".", "find", "(", "NextMBB", ")", "==", "SchedStates", ".", "end", "(", ")", ")", "&&", "\"Entering MBB twice?...	[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]	[ "SystemZ", "SystemZ", "\"Entering MBB twice?\"", "\" Entering \"", "SystemZ", "\" (Loop header)\"", "\":\\n\"", "\" Continued scheduling from \"", "\"\\n\"", "\"** Emitting incoming branch: \"" ]	SystemZMachineScheduler12	enterMBB	SystemZ	CPU	LLVM	9,174	283	1	[]
[ "<s>", "static", "bool", "callees_functions_use_frame_header", "(", "function", "", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gimple", "", "stmt", ";", "tree", "called_fn_tree", ";", "function", "*", "called_fn", ";", "if",...	[ "Return", "true", "if", "the", "argument", "stack", "space", "allocated", "by", "function", "FN", "is", "used", ".", "Return", "false", "if", "the", "space", "is", "needed", "or", "if", "the", "need", "for", "the", "space", "can", "not", "be", "determine...	[ "mips" ]	frame-header-opt	callees_functions_use_frame_header	mips	CPU	GCC	9,175	146	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "1", "0", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter18	runOnMachineFunction	ARM	CPU	LLVM	9,176	230	1	[]
[ "<s>", "const", "MCPhysReg", "", "AMDGPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPURegisterInfo7	getCalleeSavedRegs	AMDGPU	GPU	LLVM	9,177	19	1	[]
[ "<s>", "rtx", "sh_dwarf_register_span", "(", "rtx", "reg", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "WORDS_BIG_ENDIAN", "\|\|", "GET_MODE", "(", "reg", ")", "!=", "DFmode", ")", "return", "NULL_RTX", ";", "return", "gen...	[ "64", "bit", "floating", "points", "memory", "transfers", "are", "paired", "single", "precision", "loads", "or", "store", ".", "So", "DWARF", "information", "needs", "fixing", "in", "little", "endian", "(", "unless", "PR=SZ=1", "in", "FPSCR", ")", "." ]	[ "sh", "2", "1" ]	sh	sh_dwarf_register_span	sh	CPU	GCC	9,178	57	1	[]
[ "<s>", "int", "memreg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "GET_CODE", "(", "op", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "==", "REG", ";", "}...	[ "Return", "1", "if", "OP", "is", "(", "mem", "(", "reg", "...", ")", ")", ".", "This", "is", "used", "in", "insn", "length", "calcs", "." ]	[ "m32r", "0" ]	m32r3	memreg_operand	m32r	MPU	GCC	9,179	33	1	[]
[ "<s>", "static", "bool", "s390_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "false", ";", "case", "LABE...	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...	[ "s390", "0", "0", "0", "0", "1", "1" ]	s3904	s390_cannot_force_const_mem	s390	MPU	GCC	9,180	170	1	[]
[ "<s>", "bool", "SIPostRABundler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "0", "1", "0", "1" ]	SIPostRABundler1	runOnMachineFunction	AMDGPU	GPU	LLVM	9,181	437	1	[]
[ "<s>", "bool", "BitSimplification", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "bool", "Changed", "=", "false", ";", "RegisterSet", "AVB", "=", "AVs", ";", "RegisterSet", "Defs", ";", "for", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "1", "0", "Hexagon::DoubleRegsRegClassID", "Hexagon::IntRegsRegClassID", "Hexagon::PredRegsRegClassID" ]	HexagonBitSimplify (2)	processBlock	Hexagon	DSP	LLVM	9,182	364	1	[]
[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "bool", "word_mode_ok", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread",...	[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...	[ "powerpcspe" ]	powerpcspe	select_block_compare_mode	powerpcspe	CPU	GCC	9,183	176	1	[]
[ "<s>", "FunctionPass", "*", "PTXPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "createPTXRegisterAllocator", "(", ")", ";", "}", "</s>" ]	[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]	[ "PTX", "PTX", "PTX" ]	PTXTargetMachine2	createTargetRegisterAllocator	PTX	GPU	LLVM	9,184	15	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "M680x0InstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "M680x0", "M680x0", "0u" ]	M680x0InstrInfo	decomposeMachineOperandsTargetFlags	M680x0	MPU	LLVM	9,185	28	1	[]
[ "<s>", "int", "avr_function_arg_regno_p", "(", "int", "r", ")", "{", "return", "AVR_TINY", "?", "IN_RANGE", "(", "r", ",", "20", ",", "25", ")", ":", "IN_RANGE", "(", "r", ",", "8", ",", "25", ")", ";", "}", "</s>" ]	[ "Returns", "nonzero", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "function", "arguments", "are", "sometimes", "passed", "." ]	[ "avr", "20", "25", "8", "25" ]	avr	avr_function_arg_regno_p	avr	MPU	GCC	9,186	29	1	[]
[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::FP", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0", "Cpu0::GP" ]	Cpu0RegisterInfo2	getReservedRegs	Cpu0	CPU	LLVM	9,187	116	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SPUTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "CellSPU", "SPU", "1", "0", "MVT::i64", "0U", "SPU::R64CRegisterClass", "0U", "SPU::R32CRegisterClass", "MVT::f32", "0U", "SPU::R32FPRegisterClass", "MVT::f64", "0U", "SPU::R64FPRegisterClass", "0U", "SPU::GPRCRegisterClass" ]	SPUISelLowering1	getRegForInlineAsmConstraint	CellSPU	MPU	LLVM	9,188	157	1	[]
[ "<s>", "MCSection", "", "XtensaTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaTargetObje...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "Xtensa", "Xtensa", "\"XtensaTargetObjectFile::getExplicitSectionGlobal\"", "\" not implemented\"", "0" ]	XtensaTargetObjectFile	getExplicitSectionGlobal	Xtensa	MPU	LLVM	9,189	33	1	[]
[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "</s>" ]	[ "value", "(", "e.g", "." ]	[ "MINA32" ]	MINA32InstPrinter	printPCRelImm	MINA32	CPU	LLVM	9,190	28	1	[]
[ "<s>", "static", "dispatch_windows", "*", "allocate_next_window", "(", "int", "window_num", ")", "{", "if", "(", "window_num", "==", "0", ")", "{", "if", "(", "dispatch_window_list", "->", "next", ")", "init_window", "(", "1", ")", ";", "init_window", "(", ...	[ "Allocates", "a", "new", "dispatch", "window", "and", "adds", "it", "to", "WINDOW_LIST", ".", "WINDOW_NUM", "is", "either", "0", "or", "1", ".", "A", "maximum", "of", "two", "windows", "are", "generated", "for", "48", "bytes", "of", "instructions", ".", ...	[ "i386", "0", "1", "0" ]	i3864	allocate_next_window	i386	CPU	GCC	9,191	52	1	[]
[ "<s>", "static", "bool", "frv_issues_to_branch_unit_p", "(", "rtx", "insn", ")", "{", "return", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "==", "GROUP_B", ";", "}", "</s>" ]	[ "Return", "true", "if", "INSN", "issues", "to", "a", "branch", "unit", "." ]	[ "frv" ]	frv2	frv_issues_to_branch_unit_p	frv	VLIW	GCC	9,192	20	1	[]
[ "<s>", "Register", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "b...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "64", "32", "\"Invalid register global variable type\"", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "PPC::R2", "\"r13\"", "PPC::X13", "PPC::R13", "\"Invalid register name global variable\"" ]	PPCISelLowering100	getRegisterByName	PowerPC	CPU	LLVM	9,193	140	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	AArch64TargetTransformInfo2	getArithmeticReductionCost	AArch64	CPU	LLVM	9,194	191	1	[]
[ "<s>", "static", "void", "mips_sim_wait_reg", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ",", "rtx", "reg", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "HARD_REGNO_NREGS", "(", "REGNO", "(", "reg...	[ "Advance", "simulation", "state", "STATE", "until", "instruction", "INSN", "can", "read", "register", "REG", "." ]	[ "mips", "0", "0" ]	mips3	mips_sim_wait_reg	mips	CPU	GCC	9,195	119	1	[]
[ "<s>", "void", "Comet2RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Comet2", "Comet2", "\"### eliminateFrameIndex 0\\n\"", "0", "\"Unexpected non-zero SPAdj value\"", "1", "16", "\"Frame offsets outside of the signed 16-bit range not supported\"", "1" ]	Comet2RegisterInfo	eliminateFrameIndex	Comet2	CPU	LLVM	9,196	178	1	[]
[ "<s>", "static", "bool", "spu_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "int", "aligned", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "16", ";", "if", "(", "aligned", "&&", "GET_CODE", "(...	[ "Valid", "address", "are", ":", "-", "symbol_ref", ",", "label_ref", ",", "const", "-", "reg", "-", "reg", "+", "const_int", ",", "where", "const_int", "is", "16", "byte", "aligned", "-", "reg", "+", "reg", ",", "alignment", "does", "n't", "matter", "T...	[ "spu", "16", "1", "1", "16", "0", "0", "0x3ffff", "0", "0", "0", "1", "0", "0", "0x2000", "0x1fff", "15", "0" ]	spu	spu_legitimate_address_p	spu	MPU	GCC	9,197	343	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Branch Delay Reducer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"TMS320C64X Branch Delay Reducer\"" ]	BranchDelayExpansion	getPassName	TMS320C64X	VLIW	LLVM	9,198	13	1	[]
[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]	RISCVTargetMachine33	getSubtargetImpl	RISCV	CPU	LLVM	9,199	217	1	[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "0...

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU", "AMDGPU", "1", "0", "\"amdgpu-max-work-group-size\"", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]

AMDGPUSubtarget38

getWavesPerEU

AMDGPU

GPU

LLVM

9,100

183

1

[]

[ "<s>", "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Patmos" ]

PatmosSPBundling1

doFinalization

Patmos

VLIW

LLVM

9,101

13

1

[]

[ "<s>", "static", "void", "ix86_emit_vec_binop", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "tmp", ";", "tmp", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt...

[ "Emit", "x86", "binary", "operand", "CODE", "in", "mode", "MODE", "for", "SSE", "vector", "instructions", "that", "can", "be", "performed", "using", "GP", "registers", "." ]

[ "i386", "2" ]

i386-expand

ix86_emit_vec_binop

i386

CPU

GCC

9,102

100

1

[]

[ "<s>", "static", "SDValue", "matchBinOpReduction", "(", "SDNode", "*", "Extract", ",", "unsigned", "&", "BinOp", ",", "ArrayRef", "<", "ISD", "::", "NodeType", ">", "CandidateBinOps", ")", "{", "if", "(", "(", "Extract", "->", "getOpcode", "(", ")", "!=", ...

[ "Match", "a", "binop", "+", "shuffle", "pyramid", "that", "represents", "a", "horizontal", "reduction", "over", "the", "elements", "of", "a", "vector", "starting", "from", "the", "EXTRACT_VECTOR_ELT", "node", "/p", "Extract", "." ]

[ "X86", "ISD::NodeType", "ISD::EXTRACT_VECTOR_ELT", "1", "0", "ISD::NodeType", "0", "0", "1", "1", "0", "0", "0", "1" ]

X86ISelLowering102

matchBinOpReduction

X86

CPU

LLVM

9,103

287

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]

AArch64AsmBackend (2)1

relaxInstruction

AArch64

CPU

LLVM

9,104

22

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86" ]

X86IntelInstPrinter26

printInst

X86

CPU

LLVM

9,105

17

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "RISCV", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]

RISCVFrameLowering (2)

spillCalleeSavedRegisters

RISCV

CPU

LLVM

9,106

245

1

[]

[ "<s>", "void", "DLXPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createDLXMemAluCombinerPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "DLX", "DLX", "DLX" ]

DLXTargetMachine

addPreSched2

DLX

CPU

LLVM

9,107

15

1

[]

[ "<s>", "bool", "TPCPassConfig", "::", "addPreISel", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "addPass", "(", "createTPCFMAoptPass", "(", ")", ")", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "TPC", "TPC", "TPC", "TPC", "TPC", "TPC" ]

TPCTargetMachine

addPreISel

TPC

Virtual ISA

LLVM

9,108

66

1

[]

[ "<s>", "int", "fix_bit_operand", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "code", "==", "AND", "?", "single_zero_operand", "(", "operands", "[", "2", "]", ",", "QImode", ")", ":", "single_one_operand", "(", "oper...

[ "Fix", "the", "operands", "of", "a", "gen_xxx", "so", "that", "it", "could", "become", "a", "bit", "operating", "insn", "." ]

[ "h8300", "2", "2", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "1", "0", "1", "1", "1", "2", "1", "2", "1", "2", "0", "1" ]

h83003

fix_bit_operand

h8300

MPU

GCC

9,109

304

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "unsigned", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", ...

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]

[ "X86", "X86", "16", "32", "16" ]

X86TargetTransformInfo104

isLegalNTLoad

X86

CPU

LLVM

9,110

60

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction is not implemented yet\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "TOY", "\"relaxInstruction is not implemented yet\"" ]

TOYAsmBackend

relaxInstruction

TOY

CPU

LLVM

9,111

20

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "CallGraph", "CG", "=", "CallGraph", "(", "M", ")", ";", "UsedList", "=", "getUsedList", "(", "M", ")", ";", "bool", "Changed", "=", "superAlignLDSGlobals", "(", "M", ")", ";"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU::isKernel" ]

AMDGPULowerModuleLDSPass2

runOnModule

AMDGPU

GPU

LLVM

9,112

103

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "ARMSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "ARM", "ARM" ]

ARMSubtarget

getLegalizerInfo

ARM

CPU

LLVM

9,113

18

1

[]

[ "<s>", "static", "bool", "must_save_fp_p", "(", "void", ")", "{", "return", "df_regs_ever_live_p", "(", "REG_FP", ")", ";", "}", "</s>" ]

[ "Determine", "if", "we", "are", "going", "to", "save", "the", "frame", "pointer", "in", "the", "prologue", "." ]

[ "bfin" ]

bfin

must_save_fp_p

bfin

DSP

GCC

9,114

14

1

[]

[ "<s>", "int", "needs_regstack_p", "(", ")", "{", "int", "i", ";", "rtx", "insn", ";", "if", "(", "frame_pointer_needed", ")", "return", "1", ";", "for", "(", "i", "=", "R_LR", "(", "127", ")", ";", "i", ">=", "R_LR", "(", "0", ")", ";", "i", "-...

[ "Return", "1", "if", "the", "current", "function", "will", "adjust", "the", "register", "stack", "." ]

[ "a29k", "1", "127", "0", "1", "0", "0", "1", "0" ]

a29k

needs_regstack_p

a29k

MPU

GCC

9,115

116

1

[]

[ "<s>", "const", "MCExpr", "*", "ARMTargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "*", "Expr", ",", "SMLoc", "Loc", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", "4", ",", "Loc", ")", ";",...

[ "Add", "a", "new", "entry", "to", "the", "constant", "pool", "for", "the", "current", "section", "and", "return", "an", "MCExpr", "that", "can", "be", "used", "to", "refer", "to", "the", "constant", "pool", "location", "." ]

[ "ARM", "ARM", "4" ]

ARMTargetStreamer (2)

addConstantPoolEntry

ARM

CPU

LLVM

9,116

31

1

[]

[ "<s>", "static", "void", "unicosmk_gen_dsib", "(", "unsigned", "long", "*", "imaskP", "ATTRIBUTE_UNUSED", ")", "{", "}", "</s>" ]

[ "Set", "up", "the", "dynamic", "subprogram", "information", "block", "(", "DSIB", ")", "and", "update", "the", "frame", "pointer", "register", "(", "$", "15", ")", "for", "subroutines", "which", "have", "a", "frame", ".", "If", "the", "subroutine", "does",...

[ "alpha" ]

alpha3

unicosmk_gen_dsib

alpha

MPU

GCC

9,117

12

1

[]

[ "<s>", "static", "bool", "rs6000_expand_vec_perm_const_1", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "unsigned", "char", "perm0", ",", "unsigned", "char", "perm1", ")", "{", "rtx", "x", ";", "if", "(", "(", "perm0", "&", "2", ")"...

[ "Expand", "a", "Paired", "Single", "or", "VSX", "Permute", "Doubleword", "constant", "permutation", ".", "Return", "true", "if", "we", "match", "an", "efficient", "implementation", "." ]

[ "powerpcspe", "2", "2", "2", "1", "1", "2", "2", "2", "2", "2", "2", "0", "2", "4", "2" ]

powerpcspe

rs6000_expand_vec_perm_const_1

powerpcspe

CPU

GCC

9,118

239

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D14", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1", "Hexagon::UGP", "Hexagon::GP", "Hexagon::CS0", "Hexagon::CS1", "Hexagon::CS" ]

HexagonRegisterInfo5

getReservedRegs

Hexagon

DSP

LLVM

9,119

173

1

[]

[ "<s>", "bool", "ARMBasicBlockUtils", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "const", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "4", ":", "8", ";", "unsigned", "BrOff...

[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]

[ "ARM", "ARM", "4", "8", "\"Branch of destination \"", "\" from \"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]

ARMBasicBlockInfo

isBBInRange

ARM

CPU

LLVM

9,120

144

1

[]

[ "<s>", "bool", "aarch64_expand_vec_perm_const", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "targ...

[ "Expand", "a", "vec_perm_const", "pattern", "." ]

[ "aarch64", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1" ]

aarch642

aarch64_expand_vec_perm_const

aarch64

CPU

GCC

9,121

248

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "1", "1", "\"i\"", "PPC", "PPC::VSX32", "PPC::V0", "PPC", "PPC::VSX32", "PPC::VF0", "PPC", "PPC" ]

PPCAsmPrinter115

PrintAsmOperand

PowerPC

CPU

LLVM

9,122

267

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine12

addIRPasses

SystemZ

CPU

LLVM

9,123

14

1

[]

[ "<s>", "static", "bool", "loongarch_int_order_operand_ok_p", "(", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ...

[ "Return", "true", "if", "CMP1", "is", "a", "suitable", "second", "operand", "for", "integer", "ordering", "test", "CODE", "." ]

[ "loongarch" ]

loongarch

loongarch_int_order_operand_ok_p

loongarch

CPU

GCC

9,124

86

1

[]

[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Teak DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Teak", "\"Teak DAG->DAG Pattern Instruction Selection\"" ]

TeakISelDAGToDAG

getPassName

Teak

DSP

LLVM

9,125

12

1

[]

[ "<s>", "void", "avr_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "avr_log", ".", "rtx_costs", ")", "{", "rtx", "set", "=", "single_set", ...

[ "Output", "insn", "cost", "for", "next", "insn", "." ]

[ "avr", "\"/* DEBUG: cost = %d. */\\n\"", "\"/* DEBUG: pattern-cost = %d. */\\n\"", "0" ]

avr4

avr_final_prescan_insn

avr

MPU

GCC

9,126

81

1

[]

[ "<s>", "bool", "Inserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "Cpu0FunctionInfo", "*", "Cpu0FI", "=", "F", ".", "getInfo", "<", "Cpu0FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "TM", ".", "getRelocationModel", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::LD", "Cpu0::GP", "0", "Cpu0::JALR", "Cpu0::LD", "Cpu0::GP", "0" ]

Cpu0EmitGPRestore1

runOnMachineFunction

Cpu0

CPU

LLVM

9,127

279

1

[]

[ "<s>", "bool", "HexagonShuffler", "::", "check", "(", "const", "bool", "RequireShuffle", ")", "{", "const", "HexagonPacketSummary", "Summary", "=", "GetPacketSummary", "(", ")", ";", "if", "(", "!", "applySlotRestrictions", "(", "Summary", ",", "RequireShuffle", ...

[ "Check", "if", "the", "constraints", "are", "satisfiable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"invalid instruction packet\"" ]

HexagonShuffler4

check

Hexagon

DSP

LLVM

9,128

63

1

[]

[ "<s>", "static", "void", "emit_unlikely_jump", "(", "rtx", "cond", ",", "rtx", "label", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cond", ",", "label...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "alpha", "100", "1" ]

alpha6

emit_unlikely_jump

alpha

MPU

GCC

9,129

58

1

[]

[ "<s>", "bool", "arm_const_double_by_immediates", "(", "rtx", "val", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "DImode", ";", "part", "=", "gen_highp...

[ "Return", "true", "if", "it", "is", "possible", "to", "inline", "both", "the", "high", "and", "low", "parts", "of", "a", "64-bit", "constant", "into", "32-bit", "data", "processing", "instructions", "." ]

[ "arm" ]

arm

arm_const_double_by_immediates

arm

CPU

GCC

9,130

96

1

[]

[ "<s>", "MCS51Subtarget", "&", "MCS51Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "MCS51", "MCS51", "MCS51" ]

MCS51Subtarget

initializeSubtargetDependencies

MCS51

MPU

LLVM

9,131

32

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", "->", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachi...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine45

addInstSelector

Hexagon

DSP

LLVM

9,132

44

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]

MSP430RegisterInfo2

processFunctionBeforeFrameFinalized

MSP430

MPU

LLVM

9,133

79

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getUndefRegClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "hasUndefRegUpdate", "(", "MI", ".", "...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "certain", "undef", "register", "reads", "." ]

[ "X86", "X86", "0", "1", "0" ]

X86InstrInfo144

getUndefRegClearance

X86

CPU

LLVM

9,134

80

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isThroughputPattern", "(", "MachineCombinerPattern", "Pattern", ")", "const", "{", "switch", "(", "Pattern", ")", "{", "default", ":", "break", ";", "case", "MachineCombinerPattern", "::", "FMULADDH_OP1", ":", "case", "Mac...

[ "Return", "true", "when", "a", "code", "sequence", "can", "improve", "throughput", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo104

isThroughputPattern

AArch64

CPU

LLVM

9,135

502

1

[]

[ "<s>", "bool", "XCoreLowerThreadLocal", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "GlobalVariable", "*", ",", "16", ">", "ThreadLocalGlobals", ";", "for", "(", "Module", "::", "global...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "XCore", "XCore", "16", "0" ]

XCoreLowerThreadLocal

runOnModule

XCore

MPU

LLVM

9,136

113

1

[]

[ "<s>", "void", "aarch64_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "int", "nelt", "=", "GET_MODE_NUNITS", "(", ...

[ "Expand", "a", "vec_perm", "with", "the", "operands", "given", "by", "TARGET", ",", "OP0", ",", "OP1", "and", "SEL", ".", "NELT", "is", "the", "number", "of", "elements", "in", "the", "vector", "." ]

[ "aarch64", "1", "2", "1", "0", "1", "0" ]

aarch642

aarch64_expand_vec_perm

aarch64

CPU

GCC

9,137

137

1

[]

[ "<s>", "static", "void", "rs6000_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "first", "+", "size", "<=", "32768", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";",...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "powerpcspe", "32768", "12", "0", "32768", "32768" ]

powerpcspe

rs6000_emit_probe_stack_range

powerpcspe

CPU

GCC

9,138

237

1

[]

[ "<s>", "static", "bool", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "maybe_eh_return", ")", "{", "if", "(", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "rtx", "reg", "=", "crtl", "->", "return_rtx", ";", "if", ...

[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]

[ "i386", "0", "0", "0" ]

i3866

ix86_save_reg

i386

CPU

GCC

9,139

334

1

[]

[ "<s>", "int", "same_cmp_preceding_p", "(", "rtx", "i3", ")", "{", "rtx", "i1", ",", "i2", ";", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL_RTX", ")", "return", "0", ";", "i1", "=", "prev_nonnote_insn", "(", "i2",...

[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I3", "two", "insns", "before", "I3", ".", "I3", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]

[ "h8300", "0", "0" ]

h83003

same_cmp_preceding_p

h8300

MPU

GCC

9,140

76

1

[]

[ "<s>", "static", "int", "avr_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONST_INT", "&&", "(", "REG_P", "(", "XEXP", "(", "x", ...

[ "Calculate", "the", "cost", "of", "a", "memory", "address", "." ]

[ "avr", "1", "0", "0", "1", "61", "18", "1", "2", "4", "4" ]

avr3

avr_address_cost

avr

MPU

GCC

9,141

96

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "bool", "AffectsGrouping", "=", "(", "SC", "->", "isValid"...

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler13

releaseTopNode

SystemZ

CPU

LLVM

9,142

63

1

[]

[ "<s>", "const", "uint16_t", "*", "TOYRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "TOY", "::", "R4", ",", "TOY", "::", "R5", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TOY", "TOY", "TOY::R4", "TOY::R5", "TOY::R6", "TOY::R7", "TOY::R8", "TOY::R9", "0" ]

TOYRegisterInfo1

getCalleeSavedRegs

TOY

CPU

LLVM

9,143

53

1

[]

[ "<s>", "virtual", "const", "DLXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RegisterInfo", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

getRegisterInfo

DLX

CPU

LLVM

9,144

13

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "bpf_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "per-function", "machine", "status", "." ]

[ "bpf" ]

bpf

bpf_init_machine_status

bpf

Virtual ISA

GCC

9,145

18

1

[]

[ "<s>", "uint16_t", "getKind", "(", ")", "const", "{", "return", "NodeAttrs", "::", "kind", "(", "Attrs", ")", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "Hexagon" ]

RDFGraph

getKind

Hexagon

DSP

LLVM

9,146

15

1

[]

[ "<s>", "static", "void", "loongarch_option_override", "(", "void", ")", "{", "loongarch_option_override_internal", "(", "&", "global_options", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "loongarch" ]

loongarch

loongarch_option_override

loongarch

CPU

GCC

9,147

14

1

[]

[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "0", ";", "}", "</s>" ]

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...

[ "R600", "0", "0" ]

AMDGPUFrameLowering17

getCalleeSavedSpillSlots

R600

GPU

LLVM

9,148

23

1

[]

[ "<s>", "static", "void", "pdp11_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "*", "cum", "+=", "arg", ".", ...

[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where",...

[ "pdp11" ]

pdp11

pdp11_function_arg_advance

pdp11

MPU

GCC

9,149

32

1

[]

[ "<s>", "static", "void", "find_constant", "(", "rtx", "in_rtx", ",", "imm_info", "*", "imm_values", ")", "{", "if", "(", "INSN_P", "(", "in_rtx", ")", ")", "in_rtx", "=", "PATTERN", "(", "in_rtx", ")", ";", "subrtx_iterator", "::", "array_type", "array", ...

[ "Compute", "number", "of", "immediate", "operands", "of", "an", "instruction", "." ]

[ "i386" ]

i3865

find_constant

i386

CPU

GCC

9,150

160

1

[]

[ "<s>", "bool", "MipsPostLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsPostLegalizerCombiner

runOnMachineFunction

Mips

CPU

LLVM

9,151

167

1

[]

[ "<s>", "bool", "preferred_la_operand_p", "(", "rtx", "op1", ",", "rtx", "op2", ")", "{", "struct", "s390_address", "addr", ";", "if", "(", "op2", "!=", "const0_rtx", ")", "op1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if",...

[ "Return", "true", "if", "it", "is", "valid", "*", "and", "*", "preferable", "to", "use", "LA", "to", "compute", "the", "sum", "of", "OP1", "and", "OP2", "." ]

[ "s390" ]

s390

preferred_la_operand_p

s390

MPU

GCC

9,152

169

1

[]

[ "<s>", "static", "rtx", "frv_frame_mem", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "int", "offset", ")", "{", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset", ")", ...

[ "Generate", "(", "mem", ":", "MODE", "(", "plus", ":", "Pmode", "BASE", "(", "frv_frame_offset", "OFFSET", ")", ")", ")", ")", ".", "The", "prologue", "and", "epilogue", "uses", "such", "expressions", "to", "access", "the", "stack", "." ]

[ "frv" ]

frv

frv_frame_mem

frv

VLIW

GCC

9,153

33

1

[]

[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::Ret", "\"MipsISD::Ret\"", "MipsISD::CMov", "\"MipsISD::CMov\"", "MipsISD::SelectCC", "\"MipsISD::SelectCC\""...

MipsISelLowering35

getTargetNodeName

Mips

CPU

LLVM

9,154

112

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...

[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]

[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]

R600InstrInfo21

fitsConstReadLimitations

AMDGPU

GPU

LLVM

9,155

243

1

[]

[ "<s>", "void", "MOSInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "MOS", "MOS" ]

MOSInstPrinter

printRegName

MOS

MPU

LLVM

9,156

22

1

[]

[ "<s>", "static", "int", "ia64_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "to", "==", "ADDL_REGS", ")", "to", "=", "GR_REGS", ";", "if", "(", "from", "==", "ADDL_REGS", ")", ...

[ "Calulate", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ",", "using", "MODE", "." ]

[ "ia64", "3", "3", "2" ]

ia64

ia64_register_move_cost

ia64

CPU

GCC

9,157

206

1

[]

[ "<s>", "bool", "BitSimplification", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "if", "(", "!", "BT", ".", "reached", "(", "&", "B", ")", ")", "return", "false", ";", "bool", "Changed", "...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "1", "0", "Hexagon::DoubleRegsRegClassID", "Hexagon::IntRegsRegClassID", "Hexagon::PredRegsRegClassID" ]

HexagonBitSimplify1

processBlock

Hexagon

DSP

LLVM

9,158

378

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_reg_using_pop", "(", "rtx", "reg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "insn", "=", "emit_insn", "(", "gen_pop", "(", "reg", ")", ")", ";", "ix86_add_cfa_rest...

[ "Emit", "code", "to", "restore", "REG", "using", "a", "POP", "insn", "." ]

[ "i386", "1", "1", "1" ]

i3864

ix86_emit_restore_reg_using_pop

i386

CPU

GCC

9,159

235

1

[]

[ "<s>", "bool", "RISCVTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine1

isNoopAddrSpaceCast

RISCV

CPU

LLVM

9,160

17

1

[]

[ "<s>", "void", "ix86_expand_vector_init", "(", "bool", "mmx_ok", ",", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";",...

[ "Initialize", "vector", "TARGET", "via", "VALS", ".", "Suppress", "the", "use", "of", "MMX", "instructions", "unless", "MMX_OK", "is", "true", "." ]

[ "i386", "0", "1", "0", "0", "0", "2", "2", "0", "0", "0", "1", "2", "0", "0", "1", "1", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

i386-expand1

ix86_expand_vector_init

i386

CPU

GCC

9,161

508

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "RISCV", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]

RISCVAsmBackend14

relaxInstruction

RISCV

CPU

LLVM

9,162

238

1

[]

[ "<s>", "TargetIRAnalysis", "NVPTXTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "NVPTXTTIImpl", "(", "this", ","...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine (2)

getTargetIRAnalysis

NVPTX

GPU

LLVM

9,163

35

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::i64", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering123

getPreIndexedAddressParts

PowerPC

CPU

LLVM

9,164

244

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "PPCTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering115

getSingleConstraintMatchWeight

PowerPC

CPU

LLVM

9,165

154

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo"...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]

AArch64InstrInfo85

areMemAccessesTriviallyDisjoint

AArch64

CPU

LLVM

9,166

199

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "AMDGPUPerfHintAnalysis", ">", "(", ")", ";", "AU"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG

getAnalysisUsage

AMDGPU

GPU

LLVM

9,167

45

1

[]

[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "Align", "=", "1", "<<", "LogAlign", ";", "return", "(", "PO", "+", "Align", "-", "1", ")", "/",...

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "ARM64", "0", "1", "1" ]

ARM64BranchRelaxation

postOffset

ARM64

CPU

LLVM

9,168

38

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")",...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "R600", "2", "3", "1", "0", "0", "2", "3", "1", "0", "0" ]

AMDGPUInstrInfo41

expandPostRAPseudo

R600

GPU

LLVM

9,169

305

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc"...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::InputArg", "\"Unsupported calling convention\"" ]

SystemZISelLowering107

LowerFormalArguments

SystemZ

CPU

LLVM

9,170

84

1

[]

[ "<s>", "int", "arm_early_load_addr_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "addr", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", "&", "addr", ")", ")", ...

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "load", ")", "does", "need", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]

[ "arm", "0" ]

aarch-common

arm_early_load_addr_dep

arm

CPU

GCC

9,171

43

1

[]

[ "<s>", "enum", "attr_op_mem", "m68k_sched_attr_op_mem", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_op_type", "opx", ";", "enum", "attr_op_type", "opy", ";", "opx", "=", "sched_get_opxy_mem_type", "(", "insn", ",", "true", ")", ";", "opy", "=", "sc...

[ "Implement", "op_mem", "attribute", "." ]

[ "m68k" ]

m68k

m68k_sched_attr_op_mem

m68k

MPU

GCC

9,172

299

1

[]

[ "<s>", "bool", "AlphaAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", ...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Alpha", "Alpha", "0", "\"0(\"", "\")\"" ]

AlphaAsmPrinter1

PrintAsmMemoryOperand

Alpha

MPU

LLVM

9,173

53

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "enterMBB", "(", "MachineBasicBlock", "*", "NextMBB", ")", "{", "assert", "(", "(", "SchedStates", ".", "find", "(", "NextMBB", ")", "==", "SchedStates", ".", "end", "(", ")", ")", "&&", "\"Entering MBB twice?...

[ "Tell", "the", "strategy", "that", "MBB", "is", "about", "to", "be", "processed", "." ]

[ "SystemZ", "SystemZ", "\"Entering MBB twice?\"", "\"** Entering \"", "SystemZ", "\" (Loop header)\"", "\":\\n\"", "\"** Continued scheduling from \"", "\"\\n\"", "\"** Emitting incoming branch: \"" ]

SystemZMachineScheduler12

enterMBB

SystemZ

CPU

LLVM

9,174

283

1

[]

[ "<s>", "static", "bool", "callees_functions_use_frame_header", "(", "function", "*", "fn", ")", "{", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gimple", "*", "stmt", ";", "tree", "called_fn_tree", ";", "function", "*", "called_fn", ";", "if",...

[ "Return", "true", "if", "the", "argument", "stack", "space", "allocated", "by", "function", "FN", "is", "used", ".", "Return", "false", "if", "the", "space", "is", "needed", "or", "if", "the", "need", "for", "the", "space", "can", "not", "be", "determine...

[ "mips" ]

frame-header-opt

callees_functions_use_frame_header

mips

CPU

GCC

9,175

146

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "1", "0", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter18

runOnMachineFunction

ARM

CPU

LLVM

9,176

230

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AMDGPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPURegisterInfo7

getCalleeSavedRegs

AMDGPU

GPU

LLVM

9,177

19

1

[]

[ "<s>", "rtx", "sh_dwarf_register_span", "(", "rtx", "reg", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "WORDS_BIG_ENDIAN", "||", "GET_MODE", "(", "reg", ")", "!=", "DFmode", ")", "return", "NULL_RTX", ";", "return", "gen...

[ "64", "bit", "floating", "points", "memory", "transfers", "are", "paired", "single", "precision", "loads", "or", "store", ".", "So", "DWARF", "information", "needs", "fixing", "in", "little", "endian", "(", "unless", "PR=SZ=1", "in", "FPSCR", ")", "." ]

[ "sh", "2", "1" ]

sh

sh_dwarf_register_span

sh

CPU

GCC

9,178

57

1

[]

[ "<s>", "int", "memreg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "GET_CODE", "(", "op", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "0", ")", ")", "==", "REG", ";", "}...

[ "Return", "1", "if", "OP", "is", "(", "mem", "(", "reg", "...", ")", ")", ".", "This", "is", "used", "in", "insn", "length", "calcs", "." ]

[ "m32r", "0" ]

m32r3

memreg_operand

m32r

MPU

GCC

9,179

33

1

[]

[ "<s>", "static", "bool", "s390_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "false", ";", "case", "LABE...

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...

[ "s390", "0", "0", "0", "0", "1", "1" ]

s3904

s390_cannot_force_const_mem

s390

MPU

GCC

9,180

170

1

[]

[ "<s>", "bool", "SIPostRABundler", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "0", "1", "0", "1" ]

SIPostRABundler1

runOnMachineFunction

AMDGPU

GPU

LLVM

9,181

437

1

[]

[ "<s>", "bool", "BitSimplification", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "{", "bool", "Changed", "=", "false", ";", "RegisterSet", "AVB", "=", "AVs", ";", "RegisterSet", "Defs", ";", "for", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "1", "0", "Hexagon::DoubleRegsRegClassID", "Hexagon::IntRegsRegClassID", "Hexagon::PredRegsRegClassID" ]

HexagonBitSimplify (2)

processBlock

Hexagon

DSP

LLVM

9,182

364

1

[]

[ "<s>", "static", "machine_mode", "select_block_compare_mode", "(", "unsigned", "HOST_WIDE_INT", "offset", ",", "unsigned", "HOST_WIDE_INT", "bytes", ",", "unsigned", "HOST_WIDE_INT", "align", ",", "bool", "word_mode_ok", ")", "{", "unsigned", "HOST_WIDE_INT", "maxread",...

[ "Select", "the", "mode", "to", "be", "used", "for", "reading", "the", "next", "chunk", "of", "bytes", "in", "the", "compare", ".", "OFFSET", "is", "the", "current", "read", "offset", "from", "the", "beginning", "of", "the", "block", ".", "BYTES", "is", ...

[ "powerpcspe" ]

powerpcspe

select_block_compare_mode

powerpcspe

CPU

GCC

9,183

176

1

[]

[ "<s>", "FunctionPass", "*", "PTXPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "createPTXRegisterAllocator", "(", ")", ";", "}", "</s>" ]

[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]

[ "PTX", "PTX", "PTX" ]

PTXTargetMachine2

createTargetRegisterAllocator

PTX

GPU

LLVM

9,184

15

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "M680x0InstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "M680x0", "M680x0", "0u" ]

M680x0InstrInfo

decomposeMachineOperandsTargetFlags

M680x0

MPU

LLVM

9,185

28

1

[]

[ "<s>", "int", "avr_function_arg_regno_p", "(", "int", "r", ")", "{", "return", "AVR_TINY", "?", "IN_RANGE", "(", "r", ",", "20", ",", "25", ")", ":", "IN_RANGE", "(", "r", ",", "8", ",", "25", ")", ";", "}", "</s>" ]

[ "Returns", "nonzero", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "function", "arguments", "are", "sometimes", "passed", "." ]

[ "avr", "20", "25", "8", "25" ]

avr

avr_function_arg_regno_p

avr

MPU

GCC

9,186

29

1

[]

[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::FP", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0", "Cpu0::GP" ]

Cpu0RegisterInfo2

getReservedRegs

Cpu0

CPU

LLVM

9,187

116

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SPUTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "CellSPU", "SPU", "1", "0", "MVT::i64", "0U", "SPU::R64CRegisterClass", "0U", "SPU::R32CRegisterClass", "MVT::f32", "0U", "SPU::R32FPRegisterClass", "MVT::f64", "0U", "SPU::R64FPRegisterClass", "0U", "SPU::GPRCRegisterClass" ]

SPUISelLowering1

getRegForInlineAsmConstraint

CellSPU

MPU

LLVM

9,188

157

1

[]

[ "<s>", "MCSection", "*", "XtensaTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaTargetObje...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "Xtensa", "Xtensa", "\"XtensaTargetObjectFile::getExplicitSectionGlobal\"", "\" not implemented\"", "0" ]

XtensaTargetObjectFile

getExplicitSectionGlobal

Xtensa

MPU

LLVM

9,189

33

1

[]

[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "</s>" ]

[ "value", "(", "e.g", "." ]

[ "MINA32" ]

MINA32InstPrinter

printPCRelImm

MINA32

CPU

LLVM

9,190

28

1

[]

[ "<s>", "static", "dispatch_windows", "*", "allocate_next_window", "(", "int", "window_num", ")", "{", "if", "(", "window_num", "==", "0", ")", "{", "if", "(", "dispatch_window_list", "->", "next", ")", "init_window", "(", "1", ")", ";", "init_window", "(", ...

[ "Allocates", "a", "new", "dispatch", "window", "and", "adds", "it", "to", "WINDOW_LIST", ".", "WINDOW_NUM", "is", "either", "0", "or", "1", ".", "A", "maximum", "of", "two", "windows", "are", "generated", "for", "48", "bytes", "of", "instructions", ".", ...

[ "i386", "0", "1", "0" ]

i3864

allocate_next_window

i386

CPU

GCC

9,191

52

1

[]

[ "<s>", "static", "bool", "frv_issues_to_branch_unit_p", "(", "rtx", "insn", ")", "{", "return", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "==", "GROUP_B", ";", "}", "</s>" ]

[ "Return", "true", "if", "INSN", "issues", "to", "a", "branch", "unit", "." ]

[ "frv" ]

frv2

frv_issues_to_branch_unit_p

frv

VLIW

GCC

9,192

20

1

[]

[ "<s>", "Register", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "b...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "64", "32", "\"Invalid register global variable type\"", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "PPC::R2", "\"r13\"", "PPC::X13", "PPC::R13", "\"Invalid register name global variable\"" ]

PPCISelLowering100

getRegisterByName

PowerPC

CPU

LLVM

9,193

140

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

AArch64TargetTransformInfo2

getArithmeticReductionCost

AArch64

CPU

LLVM

9,194

191

1

[]

[ "<s>", "static", "void", "mips_sim_wait_reg", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ",", "rtx", "reg", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "HARD_REGNO_NREGS", "(", "REGNO", "(", "reg...

[ "Advance", "simulation", "state", "STATE", "until", "instruction", "INSN", "can", "read", "register", "REG", "." ]

[ "mips", "0", "0" ]

mips3

mips_sim_wait_reg

mips

CPU

GCC

9,195

119

1

[]

[ "<s>", "void", "Comet2RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Comet2", "Comet2", "\"### eliminateFrameIndex 0\\n\"", "0", "\"Unexpected non-zero SPAdj value\"", "1", "16", "\"Frame offsets outside of the signed 16-bit range not supported\"", "1" ]

Comet2RegisterInfo

eliminateFrameIndex

Comet2

CPU

LLVM

9,196

178

1

[]

[ "<s>", "static", "bool", "spu_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "int", "aligned", "=", "GET_MODE_SIZE", "(", "mode", ")", ">=", "16", ";", "if", "(", "aligned", "&&", "GET_CODE", "(...

[ "Valid", "address", "are", ":", "-", "symbol_ref", ",", "label_ref", ",", "const", "-", "reg", "-", "reg", "+", "const_int", ",", "where", "const_int", "is", "16", "byte", "aligned", "-", "reg", "+", "reg", ",", "alignment", "does", "n't", "matter", "T...

[ "spu", "16", "1", "1", "16", "0", "0", "0x3ffff", "0", "0", "0", "1", "0", "0", "0x2000", "0x1fff", "15", "0" ]

spu

spu_legitimate_address_p

spu

MPU

GCC

9,197

343

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TMS320C64X Branch Delay Reducer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"TMS320C64X Branch Delay Reducer\"" ]

BranchDelayExpansion

getPassName

TMS320C64X

VLIW

LLVM

9,198

13

1

[]

[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]

RISCVTargetMachine33

getSubtargetImpl

RISCV

CPU

LLVM

9,199

217

1

[]