docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "hasMFence", "(", ")", "const", "{", "return", "hasSSE2", "(", ")", "\|\|", "is64Bit", "(", ")", ";", "}", "</s>" ]	[ "Use", "mfence", "if", "we", "have", "SSE2", "or", "we", "'re", "on", "x86-64", "(", "even", "if", "we", "asked", "for", "no-sse2", ")", "." ]	[ "X86" ]	X86Subtarget (2)2	hasMFence	X86	CPU	LLVM	9,400	16	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "2", "4", "128" ]	X86ISelLowering144	isVectorClearMaskLegal	X86	CPU	LLVM	9,401	89	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "MINA32" ]	MINA32AsmParser	isReg	MINA32	CPU	LLVM	9,402	13	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "preferIncOfAddToSubOfNot", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "VT", ".",...	[ "These", "two", "forms", "are", "equivalent", ":", "sub", "y", ",", "(", "xor", "x", ",", "-1", ")", "add", "(", "add", "x", ",", "1", ")", ",", "y", "The", "variant", "with", "two", "add", "'s", "is", "IR-canonical", "." ]	[ "ARM", "ARM", "32" ]	ARMISelLowering (2)5	preferIncOfAddToSubOfNot	ARM	CPU	LLVM	9,403	49	1	[]
[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]	BlackfinInstrInfo1	loadRegFromStackSlot	Blackfin	DSP	LLVM	9,404	194	1	[]
[ "<s>", "SDValue", "SICTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SIC", "SIC", "ISD::OutputArg", "16", "SIC", "SIC", "SIC", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "SIC", "SIC", "SIC", "SIC", "\"sret virtual register not created in the entry block\"", "SIC::S", "1", "0", "SICISD::Ret", "MVT::Other" ]	SICISelLowering	LowerReturn	SIC	CPU	LLVM	9,405	443	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...	AArch64InstrInfo109	isAsCheapAsAMove	AArch64	CPU	LLVM	9,406	444	1	[]
[ "<s>", "bool", "JVMOffsetAllocator", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFN", ")", "{", "MF", "=", "&", "MFN", ";", "TII", "=", "static_cast", "<", "const", "JVMInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "JVM", "JVM", "JVM", "JVM", "\"\\n****** JVM Offset allocation ******\\n\"" ]	JVMOffsetAllocator	runOnMachineFunction	JVM	Virtual ISA	LLVM	9,407	96	1	[]
[ "<s>", "static", "rtx", "sparc_function_arg_1", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "bool", "incoming", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cons...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "CU...	[ "sparc", "1", "0", "16", "16", "16", "2", "2", "2", "2", "16", "0" ]	sparc	sparc_function_arg_1	sparc	CPU	GCC	9,408	481	1	[]
[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...	[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering (2)2	getWinEHFuncletFrameSize	X86	CPU	LLVM	9,409	101	1	[]
[ "<s>", "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "SPARC_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "sparc_builtins", "[", "code", "]", ...	[ "Implement", "TARGET_BUILTIN_DECL", "hook", "." ]	[ "sparc" ]	sparc	sparc_builtin_decl	sparc	CPU	GCC	9,410	28	1	[]
[ "<s>", "static", "void", "cris_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "ca", "->", "regs", "+=", "(", "3"...	[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", "." ]	[ "cris", "3", "4" ]	cris	cris_function_arg_advance	cris	MPU	GCC	9,411	44	1	[]
[ "<s>", "Register", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(",...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::ADDXri", "AArch64::GPR64spRegClass", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]	AArch64RegisterInfo25	materializeFrameBaseRegister	AArch64	CPU	LLVM	9,412	187	1	[]
[ "<s>", "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ptx_cfile_name", ")", "maybe_unlink", "(", "ptx_cfile_name", ")", ";", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";", "if", "(", "omp...	[ "Delete", "tempfiles", "." ]	[ "nvptx" ]	mkoffload1	tool_cleanup	nvptx	GPU	GCC	9,413	36	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	SubsumesPredicate	Hexagon	DSP	LLVM	9,414	23	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "MipsISD::CMovFP_F", "MipsISD::CMovFP_T", "ISD::AND", "ISD::OR", "ISD::ADD", "ISD::AssertZext", "ISD::SHL", "ISD::SUB" ]	MipsISelLowering113	PerformDAGCombine	Mips	CPU	LLVM	9,415	211	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::MEMBARRIER", "ISD::...	MipsISelLowering39	LowerOperation	Mips	CPU	LLVM	9,416	294	1	[]
[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "DisableILPPref", "\|\|", "PPCSubTarget", ".", "enableMachineScheduler", "(", ")", ")", "return", "TargetLowering", "::",...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCISelLowering (2)	getSchedulingPreference	PowerPC	CPU	LLVM	9,417	37	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo15	storeRegToStackSlot	AMDGPU	GPU	LLVM	9,418	439	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]	AArch64ISelLowering169	isLegalAddressingMode	AArch64	CPU	LLVM	9,419	226	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "us...	[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetObjectFile35	IsConstantInSmallSection	Mips	CPU	LLVM	9,420	58	1	[]
[ "<s>", "void", "AVRFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "AVR", "AVR", "AVR::R29R28", "AVR::R29", "AVR::R28" ]	AVRFrameLowering12	determineCalleeSaves	AVR	MPU	LLVM	9,421	67	1	[]
[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "(", "", "gen_m...	[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates",...	[ "aarch64", "1", "1", "0", "1", "1", "1" ]	aarch642	aarch64_save_callee_saves	aarch64	CPU	GCC	9,422	301	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "LoongArch" ]	LoongArchAsmParser	getStartLoc	LoongArch	CPU	LLVM	9,423	11	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "IMMEDIATE", ":", "OS", "<<", "\"Imm: \"", "<<", "getImm", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "TOKEN", "...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Lanai", "\"Imm: \"", "\"\\n\"", "\"Token: \"", "\"\\n\"", "\"Reg: %r\"", "\"\\n\"", "\"MemImm: \"", "\"\\n\"", "\"MemRegImm: \"", "\"+\"", "\"\\n\"", "\"MemRegReg: \"", "\"+\"", "\"%r\"", "\"\\n\"" ]	LanaiAsmParser (2)	print	Lanai	CPU	LLVM	9,424	132	1	[]
[ "<s>", "static", "inline", "bool", "offset_4bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "4-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "8", "7" ]	aarch64	offset_4bit_signed_scaled_p	aarch64	CPU	GCC	9,425	42	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "int_log2", "(", "HOST_WIDE_INT", "power", ")", "{", "HOST_WIDE_INT", "shift", "=", "0", ";", "while", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "1", "<<", "shift", ")", "&", "power", ")", "==", "0", ")", "{", "gcc_ass...	[ "Obtain", "the", "shift", "from", "the", "POWER", "of", "two", "." ]	[ "arm", "0", "1", "0", "31" ]	arm3	int_log2	arm	CPU	GCC	9,426	46	1	[]
[ "<s>", "static", "void", "i386_solaris_elf_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_64BIT", "&&", "strcmp", "(", "name", ",", "\".eh_frame\"", ")", "==", "0", ")",...	[ "Solaris", "named-section", "hook", ".", "Parameters", "are", "as", "for", "named_section_real", "." ]	[ "i386", "\".eh_frame\"", "0", "\"\\t.section\\t%s,\\\"%s\\\",@unwind\\n\"", "\"aw\"", "\"a\"" ]	i3864	i386_solaris_elf_named_section	i386	CPU	GCC	9,427	82	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";",...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine28	addInstSelector	Mips	CPU	LLVM	9,428	41	1	[]
[ "<s>", "void", "mmix_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0",...	[ "CONDITIONAL_REGISTER_USAGE", "." ]	[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]	mmix3	mmix_conditional_register_usage	mmix	CPU	GCC	9,429	126	1	[]
[ "<s>", "SDNode", "", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "switch", "...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::SELECT", "ISD::TRUNCATE", "ISD::MUL", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_WO_CHAIN" ]	HexagonISelDAGToDAG19	Select	Hexagon	DSP	LLVM	9,430	170	1	[]
[ "<s>", "void", "CJGDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "CJG", "CJG", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "CJG::ADDri", "MVT::i32", "0", "MVT::i32", "CJG::ADDri", "MVT::i32", "0", "MVT::i32" ]	CJGISelDAGToDAG	Select	CJG	CPU	LLVM	9,431	229	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SPU nop/lnop Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "CellSPU", "\"SPU nop/lnop Filler\"" ]	SPUNopFiller	getPassName	CellSPU	MPU	LLVM	9,432	13	1	[]
[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]	[ "Z80old" ]	Z80oldInstrInfo	isSubregFoldable	Z80old	MPU	LLVM	9,433	11	1	[]
[ "<s>", "int", "SystemZHazardRecognizer", "::", "groupingCost", "(", "SUnit", "", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ...	[ "Return", "the", "cost", "of", "decoder", "grouping", "for", "SU", "." ]	[ "SystemZ", "SystemZ", "0", "3", "1", "3", "3", "1", "0" ]	SystemZHazardRecognizer4	groupingCost	SystemZ	CPU	LLVM	9,434	97	1	[]
[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubta...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64DeadRegisterDefinitions ***\\n\"" ]	AArch64DeadRegisterDefinitionsPass	runOnMachineFunction	AArch64	CPU	LLVM	9,435	87	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\"LoopInfo:\\n\"" ]	AMDILCFGStructurizer37	runOnMachineFunction	R600	GPU	LLVM	9,436	168	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "i...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]	RISCVTargetTransformInfo11	getIntImmCostInst	RISCV	CPU	LLVM	9,437	207	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "M...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "Mips", "Mips", "Mips::NOP" ]	MipsInstrInfo8	insertNoop	Mips	CPU	LLVM	9,438	54	1	[]
[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]	WebAssemblyOptimizeLiveIntervals11	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	9,439	296	1	[]
[ "<s>", "int", "nds32_can_use_bitci_p", "(", "int", "ival", ")", "{", "return", "(", "TARGET_ISA_V3", "&&", "(", "ival", "<", "0", ")", "&&", "satisfies_constraint_Iu15", "(", "gen_int_mode", "(", "~", "ival", ",", "SImode", ")", ")", ")", ";", "}", "</s>...	[ "Function", "to", "check", "if", "'bitci", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "0" ]	nds32-predicates2	nds32_can_use_bitci_p	nds32	CPU	GCC	9,440	30	1	[]
[ "<s>", "int", "h8300_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "h8300_current_function_interrupt_function_p", "(", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]", ")",...	[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]	[ "h8300", "0", "1" ]	h83003	h8300_hard_regno_rename_ok	h8300	MPU	GCC	9,441	32	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "unsigned", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")", "return", "0", ";", "MVT", "PtrVT", "=", "...	[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]	[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]	AArch64FastISel21	getRegForGEPIndex	AArch64	CPU	LLVM	9,442	101	1	[]
[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "nullptr", ";", "}", "</s>" ]	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...	[ "R600", "0" ]	AMDGPUFrameLowering	getCalleeSavedSpillSlots	R600	GPU	LLVM	9,443	23	1	[]
[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", ...	[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "1", "AMDGPU::SCCRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::SCCRegBankID", "AMDGPU::VCCRegBankID" ]	AMDGPURegisterBankInfo14	copyCost	AMDGPU	GPU	LLVM	9,444	163	1	[]
[ "<s>", "void", "PTXFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "PTX", "PTX" ]	PTXFrameInfo	emitPrologue	PTX	GPU	LLVM	9,445	12	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "4", "1", "8", "0xff" ]	SparcAsmBackend17	applyFixup	Sparc	CPU	LLVM	9,446	95	1	[]
[ "<s>", "bool", "HexagonRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", ...	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonRegisterInfo (2)	useFPForScavengingIndex	Hexagon	DSP	LLVM	9,447	32	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "AMDGPURegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstrM...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "AMDGPU", "AMDGPU", "8", "AMDGPU::G_CONSTANT", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_GEP", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_STORE", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMDGPU::getValueM...	AMDGPURegisterBankInfo13	getInstrMapping	AMDGPU	GPU	LLVM	9,448	452	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "RISCV", "RISCV", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCVABI::isCheriPureCapABI", "RISCV::GPCRRegClass", "RI...	RISCVInstrInfo26	insertIndirectBranch	RISCV	CPU	LLVM	9,449	273	1	[]
[ "<s>", "int", "direct_return", "(", "void", ")", "{", "return", "(", "TARGET_ABI_OSF", "&&", "reload_completed", "&&", "alpha_sa_size", "(", ")", "==", "0", "&&", "get_frame_size", "(", ")", "==", "0", "&&", "crtl", "->", "outgoing_args_size", "==", "0", "...	[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]	[ "alpha", "0", "0", "0", "0" ]	alpha4	direct_return	alpha	MPU	GCC	9,450	40	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "AVRRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "AVR", "AVR", "MVT::i16", "AVR::DREGSRegClass", "MVT::i8", "AVR::GPR8RegClass", "\"Invalid register size\"" ]	AVRRegisterInfo1	getLargestLegalSuperClass	AVR	MPU	LLVM	9,451	84	1	[]
[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PIC16", "PIC16" ]	PIC16RegisterInfo	eliminateCallFramePseudoInstr	PIC16	MPU	LLVM	9,452	28	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&",...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "MSP430", "MSP430", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]	MSP430ISelLowering (2)	getPostIndexedAddressParts	MSP430	MPU	LLVM	9,453	198	1	[]
[ "<s>", "static", "rtx", "nvptx_static_chain", "(", "const_tree", "fndecl", ",", "bool", "incoming_p", ")", "{", "if", "(", "!", "DECL_STATIC_CHAIN", "(", "fndecl", ")", ")", "return", "NULL", ";", "if", "(", "incoming_p", ")", "return", "gen_rtx_REG", "(", ...	[ "Implement", "TARGET_STATIC_CHAIN", "." ]	[ "nvptx" ]	nvptx2	nvptx_static_chain	nvptx	GPU	GCC	9,454	44	1	[]
[ "<s>", "unsigned", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "4", ";", "}", "</s>" ]	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "Patmos", "4" ]	PatmosISelLowering1	getByValTypeAlignment	Patmos	VLIW	LLVM	9,455	19	1	[]
[ "<s>", "bool", "rs6000_split_128bit_ok_p", "(", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "!", "gpr_or_gpr_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")",...	[ "Return", "true", "if", "a", "128-bit", "move", "needs", "to", "be", "split", "." ]	[ "rs6000", "0", "1", "0", "1" ]	rs6000	rs6000_split_128bit_ok_p	rs6000	CPU	GCC	9,456	58	1	[]
[ "<s>", "static", "void", "nds32_asm_function_epilogue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\t! END EPILOGUE\\n\"", ")", ";", "}", "</s>" ]	[ "The", "content", "produced", "from", "this", "function", "will", "be", "placed", "after", "epilogue", "body", "." ]	[ "nds32", "\"\\t! END EPILOGUE\\n\"" ]	nds322	nds32_asm_function_epilogue	nds32	CPU	GCC	9,457	21	1	[]
[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far", ...	[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]	[ "visium", "0", "0", "0", "1", "0", "1" ]	visium	visium_setup_incoming_varargs	visium	Virtual ISA	GCC	9,458	276	1	[]
[ "<s>", "unsigned", "HexagonMCInst", "::", "getUnits", "(", "const", "HexagonTargetMachine", "", "TM", ")", "const", "{", "const", "HexagonInstrInfo", "", "QII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "I...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCInst2	getUnits	Hexagon	DSP	LLVM	9,459	77	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "MOV8rm", "...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "3", "0", "4", "4", "4", "1", "0", ...	X86InstrInfo43	isReallyTriviallyReMaterializable	X86	CPU	LLVM	9,460	477	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]	X86Subtarget105	X86Subtarget	X86	CPU	LLVM	9,461	294	1	[]
[ "<s>", "SDValue", "TVMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TVM", "TVM", "ISD::GlobalAddress", "ISD::LOAD", "ISD::STORE", "ISD::ExternalSymbol", "ISD::BR", "ISD::BRCOND", "ISD::TargetFrameIndex", "ISD::FrameIndex", "ISD::CopyToReg", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "\"unimplemented operand\"" ]	TVMISelLowering	LowerOperation	TVM	Virtual ISA	LLVM	9,462	167	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AArch64", "AArch64", "AArch64", "4095", "AArch64" ]	AArch64TargetMachine28	addPreISel	AArch64	CPU	LLVM	9,463	116	1	[]
[ "<s>", "const", "char", "", "output_v8plus_shift", "(", "rtx", "", "operands", ",", "rtx", "insn", ",", "const", "char", "*", "opcode", ")", "{", "static", "char", "asm_code", "[", "60", "]", ";", "if", "(", "which_alternative", "!=", "2", ")", "oper...	[ "Returns", "assembly", "code", "to", "perform", "a", "DImode", "shift", "using", "a", "64-bit", "global", "or", "out", "register", "on", "SPARC-V8+", "." ]	[ "sparc", "60", "2", "3", "0", "2", "2", "2", "0x3f", "1", "\"mov\\t%1, %3\"", "\"sllx\\t%H1, 32, %3\"", "1", "0", "\"srl\\t%L1, 0, %L1\"", "\"or\\t%L1, %3, %3\"", "2", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"" ]	sparc3	output_v8plus_shift	sparc	CPU	GCC	9,464	161	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86", "X86", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering109	restoreCalleeSavedRegisters	X86	CPU	LLVM	9,465	282	1	[]
[ "<s>", "bool", "m68k_matches_q_p", "(", "rtx", "x", ")", "{", "struct", "m68k_address", "address", ";", "return", "(", "m68k_legitimate_mem_p", "(", "x", ",", "&", "address", ")", "&&", "address", ".", "code", "==", "UNKNOWN", "&&", "address", ".", "base",...	[ "Return", "true", "if", "X", "matches", "the", "'", "Q", "'", "constraint", ".", "It", "must", "be", "a", "memory", "with", "a", "base", "address", "and", "no", "constant", "offset", "or", "index", "." ]	[ "m68k" ]	m68k	m68k_matches_q_p	m68k	MPU	GCC	9,466	43	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "OR1K" ]	OR1KAsmBackend	relaxInstruction	OR1K	CPU	LLVM	9,467	15	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12" ]	PPCFrameLowering1	spillCalleeSavedRegisters	PowerPC	CPU	LLVM	9,468	350	1	[]
[ "<s>", "static", "void", "microblaze_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", ...	[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]	[ "microblaze", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]	microblaze2	microblaze_function_arg_advance	microblaze	MPU	GCC	9,469	245	1	[]
[ "<s>", "void", "alpha_emit_xfloating_cvt", "(", "enum", "rtx_code", "orig_code", ",", "rtx", "operands", "[", "]", ")", "{", "int", "noperands", "=", "1", ",", "mode", ";", "rtx", "out_operands", "[", "2", "]", ";", "rtx", "func", ";", "enum", "rtx_code"...	[ "Emit", "an", "X_floating", "library", "function", "call", "for", "a", "conversion", "." ]	[ "alpha", "1", "2", "0", "1", "1", "2", "1", "2", "0", "0", "1" ]	alpha	alpha_emit_xfloating_cvt	alpha	MPU	GCC	9,470	161	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "RISCV", "RISCV", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV", "0" ]	RISCVInstrInfo18	getInstSizeInBytes	RISCV	CPU	LLVM	9,471	172	1	[]
[ "<s>", "static", "int", "visium_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "const", "int", "numwords", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", "?",...	[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ".", "A", "value", "of", "2", "is", "the", "default", ";", "other", "values", "are", "interpreted",...	[ "visium", "1", "2", "4", "4", "2" ]	visium2	visium_register_move_cost	visium	Virtual ISA	GCC	9,472	80	1	[]
[ "<s>", "static", "bool", "mips_valid_lo_sum_p", "(", "enum", "mips_symbol_type", "symbol_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "0", ")", "return", "false", ";", "if", "(", "m...	[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYMBOL_TYPE", "." ]	[ "mips", "0" ]	mips	mips_valid_lo_sum_p	mips	CPU	GCC	9,473	74	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_stack_reset", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "HOST_WIDE_INT", "frame_off", ",", "unsigned", "updt_regno", ")", "{", "if", "(", "frame_off", "==", "0", "&&", "REGNO", "(", "frame_reg_rtx"...	[ "Emit", "a", "sequence", "of", "insns", ",", "including", "a", "stack", "tie", "if", "needed", ",", "for", "resetting", "the", "stack", "pointer", ".", "If", "UPDT_REGNO", "is", "not", "1", ",", "then", "do", "n't", "reset", "the", "stack", "pointer", ...	[ "powerpcspe", "0", "0", "32", "0" ]	powerpcspe	rs6000_emit_stack_reset	powerpcspe	CPU	GCC	9,474	117	1	[]
[ "<s>", "const", "DLXTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "DLX", "DLX" ]	DLXTargetTransformInfo	getTLI	DLX	CPU	LLVM	9,475	12	1	[]
[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...	[ "Initialize", "the", "arc_mode_class", "array", "." ]	[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "1", "1", "0" ]	arc6	arc_init_reg_tables	arc	MPU	GCC	9,476	396	1	[]
[ "<s>", "static", "struct", "machine_function", "", "arc_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "fn_type", ...	[ "The", "usual", ";", "we", "set", "up", "our", "machine_function", "data", "." ]	[ "arc", "1" ]	arc4	arc_init_machine_status	arc	MPU	GCC	9,477	40	1	[]
[ "<s>", "bool", "isCheapToSpeculateCttz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "Hexagon" ]	HexagonISelLowering (2)3	isCheapToSpeculateCttz	Hexagon	DSP	LLVM	9,478	11	1	[]
[ "<s>", "static", "inline", "built_in_function", "complex_multiply_builtin_code", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "IN_RANGE", "(", "mode", ",", "MIN_MODE_COMPLEX_FLOAT", ",", "MAX_MODE_COMPLEX_FLOAT", ")", ")", ";", "int", "func", "=", "BUIL...	[ "Internal", "function", "to", "return", "the", "built-in", "function", "id", "for", "the", "complex", "multiply", "operation", "for", "a", "given", "mode", "." ]	[ "rs6000" ]	rs60001	complex_multiply_builtin_code	rs6000	CPU	GCC	9,479	37	1	[]
[ "<s>", "void", "pdp11_output_labelref", "(", "FILE", "", "file", ",", "const", "char", "", "name", ")", "{", "if", "(", "!", "TARGET_DEC_ASM", ")", "fputs", "(", "USER_LABEL_PREFIX", ",", "file", ")", ";", "fputs", "(", "name", ",", "file", ")", ";",...	[ "This", "emits", "a", "(", "user", ")", "label", ",", "which", "gets", "a", "``", "_", "''", "prefix", "except", "for", "DEC", "assembler", "output", "." ]	[ "pdp11" ]	pdp11	pdp11_output_labelref	pdp11	MPU	GCC	9,480	33	1	[]
[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "if", "(", "TARGET_IWMMXT", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "i...	[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]	[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"-g with -mno-apcs...	arm6	arm_option_check_internal	arm	CPU	GCC	9,481	226	1	[]
[ "<s>", "static", "rtx", "tilegx_emit_cc_test", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ",", "bool", "eq_ne_only", ")", "{", "enum", "rtx_code", "branch_code", ";", "rtx", "temp", ";", "if", "(...	[ "Generate", "the", "comparison", "for", "a", "DImode", "conditional", "branch", "." ]	[ "tilegx", "128", "1", "1", "1" ]	tilegx	tilegx_emit_cc_test	tilegx	VLIW	GCC	9,482	478	1	[]
[ "<s>", "static", "tree", "avr_handle_progmem_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*...	[ "Handle", "a", "``", "progmem", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "avr", "0", "\"only initialized variables can be placed into \"", "\"program memory area\"", "\"%qs attribute ignored\"" ]	avr3	avr_handle_progmem_attribute	avr	MPU	GCC	9,483	176	1	[]
[ "<s>", "static", "bool", "aarch64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "R0_REGNUM", "\|\|", "regno", "==", "R1_REGNUM", ")", "return", "true", ";", "if", "(", "regno", ">=", "V0_REGNUM", "&&", ...	[ "Implements", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "Return", "true", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "the", "values", "of", "called", "function", "may", "come", "back", "." ]	[ "aarch64" ]	aarch642	aarch64_function_value_regno_p	aarch64	CPU	GCC	9,484	43	1	[]
[ "<s>", "SDValue", "TVMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TVM", "TVM", "ISD::InputArg", "\"TVM doesn't support non-C calling conventions\"", "\"VarArg is not supported yet\"", "TVM::ARGUMENTS", "TVM", "ISD::InputArg", "\"TVM hasn't implemented inalloca arguments\"", "\"TVM hasn't implemented nest arguments\"", "\"TVM hasn't implemented cons regs argum...	TVMISelLowering	LowerFormalArguments	TVM	Virtual ISA	LLVM	9,485	269	1	[]
[ "<s>", "rtx", "aarch64_simd_expand_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ")", "{", "rtx", "totalsize", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...	[ "Expand", "an", "AArch64", "AdvSIMD", "builtin", "(", "intrinsic", ")", "." ]	[ "aarch64", "0", "1", "0", "0", "2", "0", "\"lane index must be a constant immediate\"", "\"total size and element size must be a nonzero \"", "\"constant immediate\"", "1", "0", "0", "1", "1", "1" ]	aarch64-builtins	aarch64_simd_expand_builtin	aarch64	CPU	GCC	9,486	454	1	[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "MCRegisterInfo", "&", ",", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "WebAssemblyMCAsmInfoELF", "(", "TT", ")", ";"...	[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyMCTargetDesc14	createMCAsmInfo	WebAssembly	Virtual ISA	LLVM	9,487	38	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"rvex VLIW Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "rvex", "\"rvex VLIW Packetizer\"" ]	rvexVLIWPacketizer	getPassName	rvex	VLIW	LLVM	9,488	12	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]	SystemZInstrInfo (2)2	analyzeCompare	SystemZ	CPU	LLVM	9,489	115	1	[]
[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "R600" ]	AMDGPUTargetMachine10	getInstrInfo	R600	GPU	LLVM	9,490	17	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TargetMachine", "&", "Target", "=", "const_cast", "<", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "assert", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter	runOnMachineFunction	ARM	CPU	LLVM	9,491	308	1	[]
[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui...	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...	AArch64LoadStoreOptimizer (2)	getMemScale	AArch64	CPU	LLVM	9,492	267	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...	XCoreRegisterInfo6	eliminateFrameIndex	XCore	MPU	LLVM	9,493	451	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::BUILD_VECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::SHL_...	RISCVISelLowering49	LowerOperation	RISCV	CPU	LLVM	9,494	328	1	[]
[ "<s>", "void", "SHUXIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "SHUXI", "SHUXI", "4", "4", "\"Slot for FP register must be last in order to be found!\"" ]	SHUXIFrameLowering	processFunctionBeforeFrameFinalized	SHUXI	CPU	LLVM	9,495	65	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "2", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]	X86ISelLowering191	LowerCallResult	X86	CPU	LLVM	9,496	375	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Mips", "Mips", "1", "0", "0U", "Mips::CPURegsRegisterClass", "MVT::f32", "0U", "Mips::FGR32RegisterClass", "MVT::f64", "0U", "Mips::AFGR64RegisterClass" ]	MipsISelLowering109	getRegForInlineAsmConstraint	Mips	CPU	LLVM	9,497	144	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand typ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "ARM", "ARM", "\"unknown operand type\"", "\"Subregs should be eliminated!\"", "ARM", "\"execute-only should not generate constant pools\"" ]	ARMMCInstLower19	lowerOperand	ARM	CPU	LLVM	9,498	328	1	[]
[ "<s>", "void", "IA64RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", ":...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "IA64", "IA64", "IA64::RET", "\"Can only insert epilog into returning blocks\"", "IA64::MOV", "IA64::r12", "IA64::r5", "IA64::LD8", "IA64::r5", "IA64::r5", "0", "8191", "IA64::ADDIMM22", "IA64::r12", "IA64::r12", "IA64::MOVLIMM64", "IA64::r22", "IA64::ADD", "IA64::r12", "IA64::...	IA64RegisterInfo	emitEpilogue	IA64	CPU	LLVM	9,499	262	1	[]

[ "<s>", "bool", "hasMFence", "(", ")", "const", "{", "return", "hasSSE2", "(", ")", "||", "is64Bit", "(", ")", ";", "}", "</s>" ]

[ "Use", "mfence", "if", "we", "have", "SSE2", "or", "we", "'re", "on", "x86-64", "(", "even", "if", "we", "asked", "for", "no-sse2", ")", "." ]

[ "X86" ]

X86Subtarget (2)2

hasMFence

X86

CPU

LLVM

9,400

16

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", ...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "2", "4", "128" ]

X86ISelLowering144

isVectorClearMaskLegal

X86

CPU

LLVM

9,401

89

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "MINA32" ]

MINA32AsmParser

isReg

MINA32

CPU

LLVM

9,402

13

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "preferIncOfAddToSubOfNot", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "VT", ".",...

[ "These", "two", "forms", "are", "equivalent", ":", "sub", "y", ",", "(", "xor", "x", ",", "-1", ")", "add", "(", "add", "x", ",", "1", ")", ",", "y", "The", "variant", "with", "two", "add", "'s", "is", "IR-canonical", "." ]

[ "ARM", "ARM", "32" ]

ARMISelLowering (2)5

preferIncOfAddToSubOfNot

ARM

CPU

LLVM

9,403

49

1

[]

[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]

BlackfinInstrInfo1

loadRegFromStackSlot

Blackfin

DSP

LLVM

9,404

194

1

[]

[ "<s>", "SDValue", "SICTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SIC", "SIC", "ISD::OutputArg", "16", "SIC", "SIC", "SIC", "4", "1", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "SIC", "SIC", "SIC", "SIC", "\"sret virtual register not created in the entry block\"", "SIC::S", "1", "0", "SICISD::Ret", "MVT::Other" ]

SICISelLowering

LowerReturn

SIC

CPU

LLVM

9,405

443

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...

AArch64InstrInfo109

isAsCheapAsAMove

AArch64

CPU

LLVM

9,406

444

1

[]

[ "<s>", "bool", "JVMOffsetAllocator", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFN", ")", "{", "MF", "=", "&", "MFN", ";", "TII", "=", "static_cast", "<", "const", "JVMInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "JVM", "JVM", "JVM", "JVM", "\"\\n******** JVM Offset allocation ********\\n\"" ]

JVMOffsetAllocator

runOnMachineFunction

JVM

Virtual ISA

LLVM

9,407

96

1

[]

[ "<s>", "static", "rtx", "sparc_function_arg_1", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "bool", "incoming", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "cons...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "CU...

[ "sparc", "1", "0", "16", "16", "16", "2", "2", "2", "2", "16", "0" ]

sparc

sparc_function_arg_1

sparc

CPU

GCC

9,408

481

1

[]

[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...

[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering (2)2

getWinEHFuncletFrameSize

X86

CPU

LLVM

9,409

101

1

[]

[ "<s>", "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "SPARC_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "sparc_builtins", "[", "code", "]", ...

[ "Implement", "TARGET_BUILTIN_DECL", "hook", "." ]

[ "sparc" ]

sparc

sparc_builtin_decl

sparc

CPU

GCC

9,410

28

1

[]

[ "<s>", "static", "void", "cris_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "ca", "->", "regs", "+=", "(", "3"...

[ "Worker", "function", "for", "TARGET_FUNCTION_ARG_ADVANCE", "." ]

[ "cris", "3", "4" ]

cris

cris_function_arg_advance

cris

MPU

GCC

9,411

44

1

[]

[ "<s>", "Register", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(",...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::ADDXri", "AArch64::GPR64spRegClass", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]

AArch64RegisterInfo25

materializeFrameBaseRegister

AArch64

CPU

LLVM

9,412

187

1

[]

[ "<s>", "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "ptx_cfile_name", ")", "maybe_unlink", "(", "ptx_cfile_name", ")", ";", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";", "if", "(", "omp...

[ "Delete", "tempfiles", "." ]

[ "nvptx" ]

mkoffload1

tool_cleanup

nvptx

GPU

GCC

9,413

36

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

SubsumesPredicate

Hexagon

DSP

LLVM

9,414

23

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "MipsISD::CMovFP_F", "MipsISD::CMovFP_T", "ISD::AND", "ISD::OR", "ISD::ADD", "ISD::AssertZext", "ISD::SHL", "ISD::SUB" ]

MipsISelLowering113

PerformDAGCombine

Mips

CPU

LLVM

9,415

211

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::MEMBARRIER", "ISD::...

MipsISelLowering39

LowerOperation

Mips

CPU

LLVM

9,416

294

1

[]

[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "DisableILPPref", "||", "PPCSubTarget", ".", "enableMachineScheduler", "(", ")", ")", "return", "TargetLowering", "::",...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCISelLowering (2)

getSchedulingPreference

PowerPC

CPU

LLVM

9,417

37

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo15

storeRegToStackSlot

AMDGPU

GPU

LLVM

9,418

439

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]

AArch64ISelLowering169

isLegalAddressingMode

AArch64

CPU

LLVM

9,419

226

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "us...

[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetObjectFile35

IsConstantInSmallSection

Mips

CPU

LLVM

9,420

58

1

[]

[ "<s>", "void", "AVRFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "AVR", "AVR", "AVR::R29R28", "AVR::R29", "AVR::R28" ]

AVRFrameLowering12

determineCalleeSaves

AVR

MPU

LLVM

9,421

67

1

[]

[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "(", "*", "gen_m...

[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates",...

[ "aarch64", "1", "1", "0", "1", "1", "1" ]

aarch642

aarch64_save_callee_saves

aarch64

CPU

GCC

9,422

301

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "LoongArch" ]

LoongArchAsmParser

getStartLoc

LoongArch

CPU

LLVM

9,423

11

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "IMMEDIATE", ":", "OS", "<<", "\"Imm: \"", "<<", "getImm", "(", ")", "<<", "\"\\n\"", ";", "break", ";", "case", "TOKEN", "...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Lanai", "\"Imm: \"", "\"\\n\"", "\"Token: \"", "\"\\n\"", "\"Reg: %r\"", "\"\\n\"", "\"MemImm: \"", "\"\\n\"", "\"MemRegImm: \"", "\"+\"", "\"\\n\"", "\"MemRegReg: \"", "\"+\"", "\"%r\"", "\"\\n\"" ]

LanaiAsmParser (2)

print

Lanai

CPU

LLVM

9,424

132

1

[]

[ "<s>", "static", "inline", "bool", "offset_4bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "4-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "8", "7" ]

aarch64

offset_4bit_signed_scaled_p

aarch64

CPU

GCC

9,425

42

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "int_log2", "(", "HOST_WIDE_INT", "power", ")", "{", "HOST_WIDE_INT", "shift", "=", "0", ";", "while", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "1", "<<", "shift", ")", "&", "power", ")", "==", "0", ")", "{", "gcc_ass...

[ "Obtain", "the", "shift", "from", "the", "POWER", "of", "two", "." ]

[ "arm", "0", "1", "0", "31" ]

arm3

int_log2

arm

CPU

GCC

9,426

46

1

[]

[ "<s>", "static", "void", "i386_solaris_elf_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "TARGET_64BIT", "&&", "strcmp", "(", "name", ",", "\".eh_frame\"", ")", "==", "0", ")",...

[ "Solaris", "named-section", "hook", ".", "Parameters", "are", "as", "for", "named_section_real", "." ]

[ "i386", "\".eh_frame\"", "0", "\"\\t.section\\t%s,\\\"%s\\\",@unwind\\n\"", "\"aw\"", "\"a\"" ]

i3864

i386_solaris_elf_named_section

i386

CPU

GCC

9,427

82

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createMips16ISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";",...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine28

addInstSelector

Mips

CPU

LLVM

9,428

41

1

[]

[ "<s>", "void", "mmix_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "TARGET_ABI_GNU", ")", "{", "static", "const", "int", "gnu_abi_reg_alloc_order", "[", "]", "=", "MMIX_GNU_ABI_REG_ALLOC_ORDER", ";", "for", "(", "i", "=", "0",...

[ "CONDITIONAL_REGISTER_USAGE", "." ]

[ "mmix", "0", "15", "30", "0", "0", "0", "0" ]

mmix3

mmix_conditional_register_usage

mmix

CPU

GCC

9,429

126

1

[]

[ "<s>", "SDNode", "*", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "switch", "...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::SELECT", "ISD::TRUNCATE", "ISD::MUL", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_WO_CHAIN" ]

HexagonISelDAGToDAG19

Select

Hexagon

DSP

LLVM

9,430

170

1

[]

[ "<s>", "void", "CJGDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "CJG", "CJG", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "CJG::ADDri", "MVT::i32", "0", "MVT::i32", "CJG::ADDri", "MVT::i32", "0", "MVT::i32" ]

CJGISelDAGToDAG

Select

CJG

CPU

LLVM

9,431

229

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SPU nop/lnop Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "CellSPU", "\"SPU nop/lnop Filler\"" ]

SPUNopFiller

getPassName

CellSPU

MPU

LLVM

9,432

13

1

[]

[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]

[ "Z80old" ]

Z80oldInstrInfo

isSubregFoldable

Z80old

MPU

LLVM

9,433

11

1

[]

[ "<s>", "int", "SystemZHazardRecognizer", "::", "groupingCost", "(", "SUnit", "*", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ...

[ "Return", "the", "cost", "of", "decoder", "grouping", "for", "SU", "." ]

[ "SystemZ", "SystemZ", "0", "3", "1", "3", "3", "1", "0" ]

SystemZHazardRecognizer4

groupingCost

SystemZ

CPU

LLVM

9,434

97

1

[]

[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "getSubta...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64DeadRegisterDefinitions *****\\n\"" ]

AArch64DeadRegisterDefinitionsPass

runOnMachineFunction

AArch64

CPU

LLVM

9,435

87

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\"LoopInfo:\\n\"" ]

AMDILCFGStructurizer37

runOnMachineFunction

R600

GPU

LLVM

9,436

168

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "i...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]

RISCVTargetTransformInfo11

getIntImmCostInst

RISCV

CPU

LLVM

9,437

207

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "M...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "Mips", "Mips", "Mips::NOP" ]

MipsInstrInfo8

insertNoop

Mips

CPU

LLVM

9,438

54

1

[]

[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]

WebAssemblyOptimizeLiveIntervals11

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

9,439

296

1

[]

[ "<s>", "int", "nds32_can_use_bitci_p", "(", "int", "ival", ")", "{", "return", "(", "TARGET_ISA_V3", "&&", "(", "ival", "<", "0", ")", "&&", "satisfies_constraint_Iu15", "(", "gen_int_mode", "(", "~", "ival", ",", "SImode", ")", ")", ")", ";", "}", "</s>...

[ "Function", "to", "check", "if", "'bitci", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "0" ]

nds32-predicates2

nds32_can_use_bitci_p

nds32

CPU

GCC

9,440

30

1

[]

[ "<s>", "int", "h8300_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "h8300_current_function_interrupt_function_p", "(", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]", ")",...

[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]

[ "h8300", "0", "1" ]

h83003

h8300_hard_regno_rename_ok

h8300

MPU

GCC

9,441

32

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "getRegForGEPIndex", "(", "const", "Value", "*", "Idx", ")", "{", "unsigned", "IdxN", "=", "getRegForValue", "(", "Idx", ")", ";", "if", "(", "IdxN", "==", "0", ")", "return", "0", ";", "MVT", "PtrVT", "=", "...

[ "This", "is", "a", "wrapper", "around", "getRegForValue", "that", "also", "takes", "care", "of", "truncating", "or", "sign-extending", "the", "given", "getelementptr", "index", "value", "." ]

[ "AArch64", "AArch64", "0", "0", "\"AArch64 FastISel doesn't support types larger than i64\"" ]

AArch64FastISel21

getRegForGEPIndex

AArch64

CPU

LLVM

9,442

101

1

[]

[ "<s>", "const", "TargetFrameLowering", "::", "SpillSlot", "*", "AMDGPUFrameLowering", "::", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "{", "NumEntries", "=", "0", ";", "return", "nullptr", ";", "}", "</s>" ]

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...

[ "R600", "0" ]

AMDGPUFrameLowering

getCalleeSavedSpillSlots

R600

GPU

LLVM

9,443

23

1

[]

[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", ...

[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "1", "AMDGPU::SCCRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::VGPRRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::SCCRegBankID", "AMDGPU::VCCRegBankID" ]

AMDGPURegisterBankInfo14

copyCost

AMDGPU

GPU

LLVM

9,444

163

1

[]

[ "<s>", "void", "PTXFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "PTX", "PTX" ]

PTXFrameInfo

emitPrologue

PTX

GPU

LLVM

9,445

12

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "4", "1", "8", "0xff" ]

SparcAsmBackend17

applyFixup

Sparc

CPU

LLVM

9,446

95

1

[]

[ "<s>", "bool", "HexagonRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", ...

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonRegisterInfo (2)

useFPForScavengingIndex

Hexagon

DSP

LLVM

9,447

32

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "AMDGPURegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "Mapping", "=", "getInstrM...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "AMDGPU", "AMDGPU", "8", "AMDGPU::G_CONSTANT", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_GEP", "0", "AMDGPU::getValueMapping", "AMDGPU::SGPRRegBankID", "AMDGPU::G_STORE", "0", "0", "AMDGPU::getValueMapping", "AMDGPU::VGPRRegBankID", "AMDGPU::getValueM...

AMDGPURegisterBankInfo13

getInstrMapping

AMDGPU

GPU

LLVM

9,448

452

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", ...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "RISCV", "RISCV", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "RISCV", "RISCV", "32", "\"Branch offsets outside of the signed 32-bit range not supported\"", "RISCVABI::isCheriPureCapABI", "RISCV::GPCRRegClass", "RI...

RISCVInstrInfo26

insertIndirectBranch

RISCV

CPU

LLVM

9,449

273

1

[]

[ "<s>", "int", "direct_return", "(", "void", ")", "{", "return", "(", "TARGET_ABI_OSF", "&&", "reload_completed", "&&", "alpha_sa_size", "(", ")", "==", "0", "&&", "get_frame_size", "(", ")", "==", "0", "&&", "crtl", "->", "outgoing_args_size", "==", "0", "...

[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]

[ "alpha", "0", "0", "0", "0" ]

alpha4

direct_return

alpha

MPU

GCC

9,450

40

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "AVRRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "AVR", "AVR", "MVT::i16", "AVR::DREGSRegClass", "MVT::i8", "AVR::GPR8RegClass", "\"Invalid register size\"" ]

AVRRegisterInfo1

getLargestLegalSuperClass

AVR

MPU

LLVM

9,451

84

1

[]

[ "<s>", "void", "PIC16RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PIC16", "PIC16" ]

PIC16RegisterInfo

eliminateCallFramePseudoInstr

PIC16

MPU

LLVM

9,452

28

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&",...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "MSP430", "MSP430", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]

MSP430ISelLowering (2)

getPostIndexedAddressParts

MSP430

MPU

LLVM

9,453

198

1

[]

[ "<s>", "static", "rtx", "nvptx_static_chain", "(", "const_tree", "fndecl", ",", "bool", "incoming_p", ")", "{", "if", "(", "!", "DECL_STATIC_CHAIN", "(", "fndecl", ")", ")", "return", "NULL", ";", "if", "(", "incoming_p", ")", "return", "gen_rtx_REG", "(", ...

[ "Implement", "TARGET_STATIC_CHAIN", "." ]

[ "nvptx" ]

nvptx2

nvptx_static_chain

nvptx

GPU

GCC

9,454

44

1

[]

[ "<s>", "unsigned", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "4", ";", "}", "</s>" ]

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "Patmos", "4" ]

PatmosISelLowering1

getByValTypeAlignment

Patmos

VLIW

LLVM

9,455

19

1

[]

[ "<s>", "bool", "rs6000_split_128bit_ok_p", "(", "rtx", "operands", "[", "]", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "!", "gpr_or_gpr_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")",...

[ "Return", "true", "if", "a", "128-bit", "move", "needs", "to", "be", "split", "." ]

[ "rs6000", "0", "1", "0", "1" ]

rs6000

rs6000_split_128bit_ok_p

rs6000

CPU

GCC

9,456

58

1

[]

[ "<s>", "static", "void", "nds32_asm_function_epilogue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "fprintf", "(", "file", ",", "\"\\t! END EPILOGUE\\n\"", ")", ";", "}", "</s>" ]

[ "The", "content", "produced", "from", "this", "function", "will", "be", "placed", "after", "epilogue", "body", "." ]

[ "nds32", "\"\\t! END EPILOGUE\\n\"" ]

nds322

nds32_asm_function_epilogue

nds32

CPU

GCC

9,457

21

1

[]

[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far", ...

[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]

[ "visium", "0", "0", "0", "1", "0", "1" ]

visium

visium_setup_incoming_varargs

visium

Virtual ISA

GCC

9,458

276

1

[]

[ "<s>", "unsigned", "HexagonMCInst", "::", "getUnits", "(", "const", "HexagonTargetMachine", "*", "TM", ")", "const", "{", "const", "HexagonInstrInfo", "*", "QII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "I...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCInst2

getUnits

Hexagon

DSP

LLVM

9,459

77

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "MOV8rm", "...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "1", "2", "3", "3", "0", "4", "4", "4", "1", "0", ...

X86InstrInfo43

isReallyTriviallyReMaterializable

X86

CPU

LLVM

9,460

477

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]

X86Subtarget105

X86Subtarget

X86

CPU

LLVM

9,461

294

1

[]

[ "<s>", "SDValue", "TVMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerG...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TVM", "TVM", "ISD::GlobalAddress", "ISD::LOAD", "ISD::STORE", "ISD::ExternalSymbol", "ISD::BR", "ISD::BRCOND", "ISD::TargetFrameIndex", "ISD::FrameIndex", "ISD::CopyToReg", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN", "\"unimplemented operand\"" ]

TVMISelLowering

LowerOperation

TVM

Virtual ISA

LLVM

9,462

167

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AArch64", "AArch64", "AArch64", "4095", "AArch64" ]

AArch64TargetMachine28

addPreISel

AArch64

CPU

LLVM

9,463

116

1

[]

[ "<s>", "const", "char", "*", "output_v8plus_shift", "(", "rtx", "*", "operands", ",", "rtx", "insn", ",", "const", "char", "*", "opcode", ")", "{", "static", "char", "asm_code", "[", "60", "]", ";", "if", "(", "which_alternative", "!=", "2", ")", "oper...

[ "Returns", "assembly", "code", "to", "perform", "a", "DImode", "shift", "using", "a", "64-bit", "global", "or", "out", "register", "on", "SPARC-V8+", "." ]

[ "sparc", "60", "2", "3", "0", "2", "2", "2", "0x3f", "1", "\"mov\\t%1, %3\"", "\"sllx\\t%H1, 32, %3\"", "1", "0", "\"srl\\t%L1, 0, %L1\"", "\"or\\t%L1, %3, %3\"", "2", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"" ]

sparc3

output_v8plus_shift

sparc

CPU

GCC

9,464

161

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86", "X86", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering109

restoreCalleeSavedRegisters

X86

CPU

LLVM

9,465

282

1

[]

[ "<s>", "bool", "m68k_matches_q_p", "(", "rtx", "x", ")", "{", "struct", "m68k_address", "address", ";", "return", "(", "m68k_legitimate_mem_p", "(", "x", ",", "&", "address", ")", "&&", "address", ".", "code", "==", "UNKNOWN", "&&", "address", ".", "base",...

[ "Return", "true", "if", "X", "matches", "the", "'", "Q", "'", "constraint", ".", "It", "must", "be", "a", "memory", "with", "a", "base", "address", "and", "no", "constant", "offset", "or", "index", "." ]

[ "m68k" ]

m68k

m68k_matches_q_p

m68k

MPU

GCC

9,466

43

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "OR1K" ]

OR1KAsmBackend

relaxInstruction

OR1K

CPU

LLVM

9,467

15

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12" ]

PPCFrameLowering1

spillCalleeSavedRegisters

PowerPC

CPU

LLVM

9,468

350

1

[]

[ "<s>", "static", "void", "microblaze_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", ...

[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]

[ "microblaze", "1", "1", "1", "1", "2", "1", "1", "2", "2", "2", "2", "1", "2", "1", "2", "1" ]

microblaze2

microblaze_function_arg_advance

microblaze

MPU

GCC

9,469

245

1

[]

[ "<s>", "void", "alpha_emit_xfloating_cvt", "(", "enum", "rtx_code", "orig_code", ",", "rtx", "operands", "[", "]", ")", "{", "int", "noperands", "=", "1", ",", "mode", ";", "rtx", "out_operands", "[", "2", "]", ";", "rtx", "func", ";", "enum", "rtx_code"...

[ "Emit", "an", "X_floating", "library", "function", "call", "for", "a", "conversion", "." ]

[ "alpha", "1", "2", "0", "1", "1", "2", "1", "2", "0", "0", "1" ]

alpha

alpha_emit_xfloating_cvt

alpha

MPU

GCC

9,470

161

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return",...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "RISCV", "RISCV", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV", "0" ]

RISCVInstrInfo18

getInstSizeInBytes

RISCV

CPU

LLVM

9,471

172

1

[]

[ "<s>", "static", "int", "visium_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "const", "int", "numwords", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", "?",...

[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "MODE", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ".", "A", "value", "of", "2", "is", "the", "default", ";", "other", "values", "are", "interpreted",...

[ "visium", "1", "2", "4", "4", "2" ]

visium2

visium_register_move_cost

visium

Virtual ISA

GCC

9,472

80

1

[]

[ "<s>", "static", "bool", "mips_valid_lo_sum_p", "(", "enum", "mips_symbol_type", "symbol_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "mips_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "0", ")", "return", "false", ";", "if", "(", "m...

[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYMBOL_TYPE", "." ]

[ "mips", "0" ]

mips

mips_valid_lo_sum_p

mips

CPU

GCC

9,473

74

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_stack_reset", "(", "rs6000_stack_t", "*", "info", ",", "rtx", "frame_reg_rtx", ",", "HOST_WIDE_INT", "frame_off", ",", "unsigned", "updt_regno", ")", "{", "if", "(", "frame_off", "==", "0", "&&", "REGNO", "(", "frame_reg_rtx"...

[ "Emit", "a", "sequence", "of", "insns", ",", "including", "a", "stack", "tie", "if", "needed", ",", "for", "resetting", "the", "stack", "pointer", ".", "If", "UPDT_REGNO", "is", "not", "1", ",", "then", "do", "n't", "reset", "the", "stack", "pointer", ...

[ "powerpcspe", "0", "0", "32", "0" ]

powerpcspe

rs6000_emit_stack_reset

powerpcspe

CPU

GCC

9,474

117

1

[]

[ "<s>", "const", "DLXTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "DLX", "DLX" ]

DLXTargetTransformInfo

getTLI

DLX

CPU

LLVM

9,475

12

1

[]

[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...

[ "Initialize", "the", "arc_mode_class", "array", "." ]

[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "1", "1", "0" ]

arc6

arc_init_reg_tables

arc

MPU

GCC

9,476

396

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "arc_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "fn_type", ...

[ "The", "usual", ";", "we", "set", "up", "our", "machine_function", "data", "." ]

[ "arc", "1" ]

arc4

arc_init_machine_status

arc

MPU

GCC

9,477

40

1

[]

[ "<s>", "bool", "isCheapToSpeculateCttz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "Hexagon" ]

HexagonISelLowering (2)3

isCheapToSpeculateCttz

Hexagon

DSP

LLVM

9,478

11

1

[]

[ "<s>", "static", "inline", "built_in_function", "complex_multiply_builtin_code", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "IN_RANGE", "(", "mode", ",", "MIN_MODE_COMPLEX_FLOAT", ",", "MAX_MODE_COMPLEX_FLOAT", ")", ")", ";", "int", "func", "=", "BUIL...

[ "Internal", "function", "to", "return", "the", "built-in", "function", "id", "for", "the", "complex", "multiply", "operation", "for", "a", "given", "mode", "." ]

[ "rs6000" ]

rs60001

complex_multiply_builtin_code

rs6000

CPU

GCC

9,479

37

1

[]

[ "<s>", "void", "pdp11_output_labelref", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ")", "{", "if", "(", "!", "TARGET_DEC_ASM", ")", "fputs", "(", "USER_LABEL_PREFIX", ",", "file", ")", ";", "fputs", "(", "name", ",", "file", ")", ";",...

[ "This", "emits", "a", "(", "user", ")", "label", ",", "which", "gets", "a", "``", "_", "''", "prefix", "except", "for", "DEC", "assembler", "output", "." ]

[ "pdp11" ]

pdp11

pdp11_output_labelref

pdp11

MPU

GCC

9,480

33

1

[]

[ "<s>", "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "if", "(", "TARGET_IWMMXT", "&&", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "i...

[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]

[ "arm", "\"iWMMXt and NEON are incompatible\"", "\"target CPU does not support ARM mode\"", "0", "\"enabling backtrace support is only meaningful when compiling for the Thumb\"", "0", "\"enabling callee interworking support is only meaningful when compiling for the Thumb\"", "0", "\"-g with -mno-apcs...

arm6

arm_option_check_internal

arm

CPU

GCC

9,481

226

1

[]

[ "<s>", "static", "rtx", "tilegx_emit_cc_test", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "cmp_mode", ",", "bool", "eq_ne_only", ")", "{", "enum", "rtx_code", "branch_code", ";", "rtx", "temp", ";", "if", "(...

[ "Generate", "the", "comparison", "for", "a", "DImode", "conditional", "branch", "." ]

[ "tilegx", "128", "1", "1", "1" ]

tilegx

tilegx_emit_cc_test

tilegx

VLIW

GCC

9,482

478

1

[]

[ "<s>", "static", "tree", "avr_handle_progmem_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*...

[ "Handle", "a", "``", "progmem", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "avr", "0", "\"only initialized variables can be placed into \"", "\"program memory area\"", "\"%qs attribute ignored\"" ]

avr3

avr_handle_progmem_attribute

avr

MPU

GCC

9,483

176

1

[]

[ "<s>", "static", "bool", "aarch64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "R0_REGNUM", "||", "regno", "==", "R1_REGNUM", ")", "return", "true", ";", "if", "(", "regno", ">=", "V0_REGNUM", "&&", ...

[ "Implements", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "Return", "true", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "the", "values", "of", "called", "function", "may", "come", "back", "." ]

[ "aarch64" ]

aarch642

aarch64_function_value_regno_p

aarch64

CPU

GCC

9,484

43

1

[]

[ "<s>", "SDValue", "TVMTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TVM", "TVM", "ISD::InputArg", "\"TVM doesn't support non-C calling conventions\"", "\"VarArg is not supported yet\"", "TVM::ARGUMENTS", "TVM", "ISD::InputArg", "\"TVM hasn't implemented inalloca arguments\"", "\"TVM hasn't implemented nest arguments\"", "\"TVM hasn't implemented cons regs argum...

TVMISelLowering

LowerFormalArguments

TVM

Virtual ISA

LLVM

9,485

269

1

[]

[ "<s>", "rtx", "aarch64_simd_expand_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ")", "{", "rtx", "totalsize", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "e...

[ "Expand", "an", "AArch64", "AdvSIMD", "builtin", "(", "intrinsic", ")", "." ]

[ "aarch64", "0", "1", "0", "0", "2", "0", "\"lane index must be a constant immediate\"", "\"total size and element size must be a nonzero \"", "\"constant immediate\"", "1", "0", "0", "1", "1", "1" ]

aarch64-builtins

aarch64_simd_expand_builtin

aarch64

CPU

GCC

9,486

454

1

[]

[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "MCRegisterInfo", "&", ",", "const", "Triple", "&", "TT", ")", "{", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "WebAssemblyMCAsmInfoELF", "(", "TT", ")", ";"...

[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyMCTargetDesc14

createMCAsmInfo

WebAssembly

Virtual ISA

LLVM

9,487

38

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"rvex VLIW Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "rvex", "\"rvex VLIW Packetizer\"" ]

rvexVLIWPacketizer

getPassName

rvex

VLIW

LLVM

9,488

12

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]

SystemZInstrInfo (2)2

analyzeCompare

SystemZ

CPU

LLVM

9,489

115

1

[]

[ "<s>", "virtual", "const", "AMDGPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "R600" ]

AMDGPUTargetMachine10

getInstrInfo

R600

GPU

LLVM

9,490

17

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TargetMachine", "&", "Target", "=", "const_cast", "<", "TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "assert", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "0", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter

runOnMachineFunction

ARM

CPU

LLVM

9,491

308

1

[]

[ "<s>", "static", "int", "getMemScale", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui...

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "AArch64::STURH...

AArch64LoadStoreOptimizer (2)

getMemScale

AArch64

CPU

LLVM

9,492

267

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...

XCoreRegisterInfo6

eliminateFrameIndex

XCore

MPU

LLVM

9,493

451

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::BUILD_VECTOR", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::SHL_...

RISCVISelLowering49

LowerOperation

RISCV

CPU

LLVM

9,494

328

1

[]

[ "<s>", "void", "SHUXIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "SHUXI", "SHUXI", "4", "4", "\"Slot for FP register must be last in order to be found!\"" ]

SHUXIFrameLowering

processFunctionBeforeFrameFinalized

SHUXI

CPU

LLVM

9,495

65

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::ST0", "X86::ST1", "MVT::f80", "X86::FpPOP_RETVAL", "MVT::Other", "MVT::Glue", "2", "1", "0", "ISD::FP_ROUND", "1", "1", "0", "2" ]

X86ISelLowering191

LowerCallResult

X86

CPU

LLVM

9,496

375

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Mips", "Mips", "1", "0", "0U", "Mips::CPURegsRegisterClass", "MVT::f32", "0U", "Mips::FGR32RegisterClass", "MVT::f64", "0U", "Mips::AFGR64RegisterClass" ]

MipsISelLowering109

getRegForInlineAsmConstraint

Mips

CPU

LLVM

9,497

144

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand typ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "ARM", "ARM", "\"unknown operand type\"", "\"Subregs should be eliminated!\"", "ARM", "\"execute-only should not generate constant pools\"" ]

ARMMCInstLower19

lowerOperand

ARM

CPU

LLVM

9,498

328

1

[]

[ "<s>", "void", "IA64RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", ":...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "IA64", "IA64", "IA64::RET", "\"Can only insert epilog into returning blocks\"", "IA64::MOV", "IA64::r12", "IA64::r5", "IA64::LD8", "IA64::r5", "IA64::r5", "0", "8191", "IA64::ADDIMM22", "IA64::r12", "IA64::r12", "IA64::MOVLIMM64", "IA64::r22", "IA64::ADD", "IA64::r12", "IA64::...

IA64RegisterInfo

emitEpilogue

IA64

CPU

LLVM

9,499

262

1

[]