Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
gcn
MD
next_suggestion
GPU
11,800
[ "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]" ]
[ "(", "plus", ":", "V_noHI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "even", "=", "gen_rtx_REG", "(", "DImode", ",", "EXEC_REG", ")", "emit_mo...
LLVM
R600
CPP
next_suggestion
GPU
11,801
[ "return", "<NUM_LIT>", ";" ]
[ "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "AMDGPU", "::", "JUMP", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "MachineInstr", "*...
LLVM
AArch64
TD
stmt_completion
CPU
11,802
[ ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";" ]
[ "def", "shl_imm32", ":", "shl_imm", "<", "<STR_LIT>", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
11,803
[ ")", ";" ]
[ "void", "BPFInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotat...
LLVM
X86
CPP
next_suggestion
CPU
11,804
[ "return", "(", "Opcode", "==", "ISD", "::", "SRA", ")", "?", "AShift", ":", "LShift", ";" ]
[ "static", "bool", "SupportedVectorShiftWithImm", "(", "MVT", "VT", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "unsigned", "Opcode", ")", "{", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if"...
GCC
arm
CPP
stmt_completion
CPU
11,805
[ "_", "_", "c", ")", "{" ]
[ "vqdmull_lane_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ",", "const", "int" ]
LLVM
X86
CPP
code_generation
CPU
11,806
[ "bool", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy", "Perfo...
[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]
LLVM
ARM
TD
next_suggestion
CPU
11,807
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "class", "VST2LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", ...
GCC
ia64
CPP
next_suggestion
CPU
11,808
[ "return", "true", ";" ]
[ "static", "bool", "ia64_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "BR_REGS", ")", ")", "return", "from", "==", "to", ";", "i...
LLVM
TVM
CPP
stmt_completion
Virtual ISA
11,809
[ "<STR_LIT>", "Non-fixed begin in TVMStackBlockInfo", "<STR_LIT>", ")", ";" ]
[ "assert", "(", "FixedBegin", "&&" ]
LLVM
Cpu0
CPP
stmt_completion
CPU
11,810
[ ";" ]
[ "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs" ]
GCC
i386
CPP
stmt_completion
CPU
11,811
[ ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256h", ")", "_", "_", "builtin_ia32_vfmsubph256_maskz", "(", "(", "_", "_", "v16hf", ")", "_", "_", "A", ",", "(", "_", "_", "v16hf", ")", "_", "_", "B", ",", "(", "_", "_", "v16hf", ")", "_", "_", "C", ",", "(", ...
GCC
xtensa
CPP
next_suggestion
MPU
11,812
[ "df_insn_rescan", "(", "insn", ")", ";" ]
[ "if", "(", "TARGET_WINDOWED_ABI", ")", "{", "if", "(", "total_size", "<", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ")", "insn", "=", "emit_insn", "(", "gen_entry", "(", "GEN_INT", "(", "total_size", ")", ")", ")", ";", "els...
LLVM
PIC16
CPP
next_suggestion
MPU
11,813
[ "std", "::", "string", "MangMemName", "=", "DITy", ".", "getName", "(", ")", ".", "str", "(", ")", "+", "SuffixNo", ";" ]
[ "void", "PIC16DbgInfo", "::", "EmitCompositeTypeElements", "(", "DICompositeType", "CTy", ",", "std", "::", "string", "SuffixNo", ")", "{", "unsigned", "long", "Value", "=", "<NUM_LIT>", ";", "DIArray", "Elements", "=", "CTy", ".", "getTypeArray", "(", ")", ";...
GCC
rs6000
CPP
stmt_completion
CPU
11,814
[ "vec_uint4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";" ]
[ "return", "(", "(", "qword", ")", "(", "vec_rl", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "vec_splat", "(", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,815
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ","...
GCC
rs6000
CPP
code_generation
CPU
11,816
[ "static", "tree", "get_prev_label", "(", "tree", "function_name", ")", "{", "tree", "branch_island", ";", "for", "(", "branch_island", "=", "branch_island_list", ";", "branch_island", ";", "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", "if", ...
[ "GET_PREV_LABEL", "gets", "the", "label", "name", "from", "the", "previous", "definition", "of", "the", "function", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,817
[ "&&", "<STR_LIT>", "Can't use SP when we have var sized objects.", "<STR_LIT>", ")", ";" ]
[ "}", "}", "assert", "(", "(", "(", "isFixed", "||", "isCSR", ")", "||", "!", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", "In the presence of dynamic stack pointer realignment, ", "<STR_LIT>", "<STR_LIT>", "...
LLVM
CellSPU
TD
stmt_completion
MPU
11,818
[ ",", "v16i8", ">", ";" ]
[ "def", "v8i16", ":", "SHUFBVecInst", "<", "v8i16" ]
GCC
cris
CPP
program_repair
MPU
11,819
[ "<FIXS>", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "cris_asm_output_symbol_ref", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", ";", "<BUGS>", "if", "(", "flag_pic", "&&", "in_code", ">", "<NUM_LIT>", ")", "{", "const", "char", ...
LLVM
X86
CPP
next_suggestion
CPU
11,820
[ "for", "(", "int", "Scale", "=", "<NUM_LIT>", ";", "Scale", "*", "ScalarSizeInBits", "<=", "MaxWidth", ";", "Scale", "*=", "<NUM_LIT>", ")", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "Scale", ";", "++", "Shift", ")", "for", "(",...
[ "unsigned", "Low", "=", "Left", "?", "i", ":", "i", "+", "Shift", ";", "unsigned", "Len", "=", "Scale", "-", "Shift", ";", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "Pos", ",", "Len", ",", "Low", "+", "MaskOffset", ")", ")", "...
LLVM
PowerPC
TD
program_repair
CPU
11,821
[ "<FIXS>", "(", "instregex", "<STR_LIT>", ")", ",", "<FIXE>" ]
[ "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ")", ",", "<BUGS>", "(", "instregex", "<STR_LIT>", ")", ",", "<BUGE>", "(", "instregex", "<STR_LIT>", ")", ",", "(", "instregex", "<STR_LIT>", ...
GCC
mep
MD
stmt_completion
CPU
11,822
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNS_BLOCKAGE", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,823
[ "break", ";" ]
[ "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst"...
LLVM
AArch64
CPP
next_suggestion
CPU
11,824
[ "MBBI", "=", "promoteLoadFromStore", "(", "MBBI", ",", "StoreI", ")", ";" ]
[ "if", "(", "!", "AArch64InstrInfo", "::", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "StoreI", ";", "if", "(", "findMatchingStore", "(", "MBBI", ",", "LdStLimit", ",", "Sto...
LLVM
ARM
TD
program_repair
CPU
11,825
[ "<FIXS>", "def", "VUSDOTD", ":", "VDOT", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DPR", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v2i32", ",", "v8i8", ",", "int_arm_neon_usdot", ">", ";", "def", "VUSDOTQ", ":", "VDOT", "<NUM_LIT>", ",", "<NUM...
[ "def", "VSMMLA", ":", "N3VMatMul", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "int_arm_neon_smmla", ">", ";", "def", "VUMMLA", ":", "N3VMatMul", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "int_arm_neon_um...
GCC
mips
MD
next_suggestion
CPU
11,826
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
AArch64
CPP
code_generation
CPU
11,827
[ "SDValue", "AArch64TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ")", "const", "{", "if", "(", "Enabled", "==", "ReciprocalEstimate", "::", "Enabled", ...
[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
11,828
[ "MIB", ".", "addUse", "(", "buildConstantIntReg", "(", "DL", ".", "getTypeStoreSize", "(", "PType", ")", ",", "MIRBuilder", ",", "GR", ")", ")", ";" ]
[ "const", "DataLayout", "&", "DL", "=", "MIRBuilder", ".", "getDataLayout", "(", ")", ";", "bool", "IsSpirvOp", "=", "Call", "->", "isSpirvOp", "(", ")", ";", "bool", "HasEvents", "=", "Call", "->", "Builtin", "->", "Name", ".", "contains", "(", "<STR_LIT...
GCC
visium
MD
next_suggestion
Virtual ISA
11,829
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", ...
LLVM
AArch64
TD
stmt_completion
CPU
11,830
[ "<NUM_LIT>", ">", ";" ]
[ "def", ":", "ReadAdvance", "<", "ReadExtrHi", "," ]
GCC
sh
MD
stmt_completion
CPU
11,831
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
11,832
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperan...
[ "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", ...
GCC
rs6000
CPP
code_generation
CPU
11,833
[ "bool", "rs6000_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "!", "arg", ".", "type", ")", "return", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_IEEEQUAD", "&&",...
[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...
GCC
i386
CPP
program_repair
CPU
11,834
[ "<FIXS>", "dst", "=", "expand_set_or_cpymem_prologue", "(", "dst", ",", "src", ",", "destreg", ",", "srcreg", ",", "<FIXE>" ]
[ "dst", "=", "change_address", "(", "dst", ",", "BLKmode", ",", "destreg", ")", ";", "if", "(", "!", "issetmem", ")", "src", "=", "change_address", "(", "src", ",", "BLKmode", ",", "srcreg", ")", ";", "<BUGS>", "dst", "=", "expand_set_or_movmem_prologue", ...
LLVM
R600
CPP
stmt_completion
GPU
11,835
[ "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "zero", ")", ";" ]
[ "EVT", "HalfVT", "=", "VT", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "one", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "HalfVT", ")", ";", "SDValue", "zero", "=", "DAG", "...
GCC
tilegx
MD
next_suggestion
VLIW
11,836
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC248MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC248MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
GCC
visium
CPP
code_generation
Virtual ISA
11,837
[ "void", "visium_expand_copysign", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op2", "=", "operands", "["...
[ "Expand", "a", "copysign", "of", "OPERANDS", "in", "MODE", "." ]
GCC
alpha
MD
next_suggestion
MPU
11,838
[ "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")", "]" ]
[ "[", "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,839
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_sfsub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", "{...
GCC
i386
MD
next_suggestion
CPU
11,840
[ "(", "if_then_else" ]
[ "[", "(", "set", "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_shiftrt", ":", "SWI12", "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<S...
GCC
msp430
MD
stmt_completion
MPU
11,841
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>" ]
LLVM
R600
CPP
next_suggestion
GPU
11,842
[ "}" ]
[ "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "In", ")", ",", "MVT", "::", "i32", ")", ";", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
11,843
[ "+", "findSourceFunc", "(", "F", ")", "->", "getName", "(", ")", "+", "<STR_LIT>", "'!", "<STR_LIT>", ")", ";" ]
[ "if", "(", "!", "ClonedFunctions", ".", "count", "(", "Callee", ")", ")", "{", "SPCallee", "=", "cloneAndMark", "(", "Callee", ",", "fromUsed", ")", ";", "explore", "(", "SPCallee", ",", "fromUsed", ")", ";", "}", "else", "{", "SPCallee", "=", "ClonedF...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
11,844
[ "Instr", "->", "explicit_uses", "(", ")", ")", ";" ]
[ "Worklist", ".", "back", "(", ")", "=", "reverse", "(" ]
LLVM
Mips
CPP
stmt_completion
CPU
11,845
[ ")", "const", "{" ]
[ "bool", "isNaN2008", "(" ]
LLVM
X86
CPP
program_repair
CPU
11,846
[ "<FIXS>", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MaskVT", ")", ",", "<FIXE>", "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "X86CC", "=", "TranslateX86CC", ...
[ "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "CmpMask", "=", "getVectorMaskingNode", "(", "Cmp", ",", "Mask", ",", "<BUGS>", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MaskVT", ")", ",", "<BUGE>", "Subtarget", ","...
GCC
rs6000
CPP
code_generation
CPU
11,847
[ "static", "rtx", "rs6000_debug_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "rtx", "ret", ";", "rtx_insn", "*", "insns", ";", "start_sequence", "(", ")", ";", "ret", "=", "rs6000_legitimize_address", "(", "...
[ "Debug", "version", "of", "rs6000_legitimize_address", "." ]
LLVM
X86
CPP
program_repair
CPU
11,848
[ "<FIXS>", "case", "X86", "::", "VPERMI2", "#", "#", "Suffix", "#", "#", "Z128rr", ":", "\\", "case", "X86", "::", "VPERMT2", "#", "#", "Suffix", "#", "#", "Z128rr", ":", "\\", "case", "X86", "::", "VPERMI2", "#", "#", "Suffix", "#", "#", "Z256rr", ...
[ "static", "bool", "isCommutableVPERMV3Instruction", "(", "unsigned", "Opcode", ")", "{", "#", "define", "VPERM_CASES", "(", "Suffix", ")", "\\", "<BUGS>", "case", "X86", "::", "VPERMI2", "#", "#", "Suffix", "#", "#", "<NUM_LIT>", "rr", ":", "\\", "case", "...
LLVM
Hexagon
TD
next_suggestion
DSP
11,849
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ...
LLVM
ARM
TD
stmt_completion
CPU
11,850
[ "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
11,851
[ "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClas...
[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
GCC
mips
MD
stmt_completion
CPU
11,852
[ "\t", "<STR_LIT>", ")" ]
[ "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MUL_PH", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[...
GCC
arm
CPP
stmt_completion
CPU
11,853
[ "_", "c", ")", ";" ]
[ "return", "_", "_", "arm_vqdmlahq_n_s32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,854
[ ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "(", "Vec", ".", "H", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int8_t", ">", "(", "Imm", ...
LLVM
X86
CPP
stmt_completion
CPU
11,855
[ ")", "const", "{" ]
[ "bool", "hasCRC32", "(" ]
LLVM
Hexagon
CPP
program_repair
DSP
11,856
[ "<FIXS>", "auto", "F", "=", "llvm", "::", "find_if", "(", "Phis", ",", "LoopInpEq", ")", ";", "<FIXE>" ]
[ "auto", "LoopInpEq", "=", "[", "G", "]", "(", "const", "PhiInfo", "&", "P", ")", "->", "bool", "{", "return", "G", ".", "Out", ".", "Reg", "==", "P", ".", "LR", ".", "Reg", ";", "}", ";", "<BUGS>", "auto", "F", "=", "find_if", "(", "Phis", ",...
LLVM
rvex
TD
next_suggestion
VLIW
11,857
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ra", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "ra", ";", "bits", "<", "<NUM_LIT>", ">", "rb", ";", "bits", "<", "<NUM_LIT>", ">", "rc", ";", "bits", "<", "<NUM_LIT>", ">", "shamt", ";", "let", "Opcode", "=", "op", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
11,858
[ "prev", "(", "MI", ".", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "{" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "WebAssembly...
LLVM
Mips
CPP
stmt_completion
CPU
11,859
[ "RegIdx", ".", "Index", ")", ";" ]
[ "unsigned", "getFCCReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_FCC", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "RegIdx", ".", "RegInfo", "->", "getRegC...
GCC
pa
MD
next_suggestion
CPU
11,860
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<S...
LLVM
Hexagon
TD
stmt_completion
DSP
11,861
[ "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
ARM64
TD
next_suggestion
CPU
11,862
[ "}" ]
[ "def", "Srr", ":", "BaseTwoOperandFPData", "<", "opcode", ",", "FPR32", ",", "asm", ",", "[", "(", "set", "(", "f32", "FPR32", ":", "$", "Rd", ")", ",", "(", "node", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
11,863
[ "bits", "<", "<NUM_LIT>", ">", "op1", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "op1", ",", "VRF", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "funcId", ...
GCC
s390
CPP
next_suggestion
MPU
11,864
[ "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2%K2", "<STR_LIT>", ",", "op", ")", ";" ]
[ "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CONST", "(", "Pmode", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "flag_record_mcount", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "flag_fentry"...
LLVM
ARM
CPP
stmt_completion
CPU
11,865
[ "::", "arm_ldrex", ";" ]
[ "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")",...
GCC
i386
CPP
next_suggestion
CPU
11,866
[ "}" ]
[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "blsi_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "_", "_", "X", "&", "-", "_",...
LLVM
PowerPC
CPP
next_suggestion
CPU
11,867
[ "}" ]
[ "unsigned", "PPCRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "!", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "LR", ":", "PPC", "::", "LR8", ";" ]
LLVM
Mips
TD
next_suggestion
CPU
11,868
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Operation", ".", "Value", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
11,869
[ ")", ";" ]
[ "return", "lookupFoldTableImpl", "(", "Table2Addr", ",", "RegOp" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,870
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
[ "class", "SignAuthZero", "<", "bits", "<", "<NUM_LIT>", ">", "opcode_prefix", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "sr...
GCC
csky
CPP
next_suggestion
CPU
11,871
[ "return", ";" ]
[ "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "CONST_DOUBLE", ":", "fprintf", "(", "f", ",", "<STR_LIT>", "<0x%lx,0x%lx>", "<STR_LIT>", ",", "(", "long", ")", "XWINT", "(", "x", ",", ...
GCC
c6x
CPP
next_suggestion
VLIW
11,872
[ "return", "false", ";" ]
[ "static", "bool", "c6x_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2HImode", ":", "case", "V4QImode", ":", "case", "V2SImode", ":", "case", "V4HImode", ":", "case", "V8QImode", ":", "return", "t...
GCC
arm
MD
stmt_completion
CPU
11,873
[ "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_widen", ">", "[", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_L...
LLVM
ARM64
TD
stmt_completion
CPU
11,874
[ "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
LLVM
Hexagon
TD
next_suggestion
DSP
11,875
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
11,876
[ ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
11,877
[ "(", ")", ";" ]
[ "AU", ".", "addRequired", "<", "DXILResourceWrapper", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ShaderFlagsAnalysisWrapper", ">" ]
GCC
pa
MD
next_suggestion
CPU
11,878
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
stmt_completion
CPU
11,879
[ "i64", ",", "Legal", ")", ";" ]
[ "}", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "IS...
GCC
i386
CPP
next_suggestion
CPU
11,880
[ "src", "=", "d", "->", "op0", ";" ]
[ "if", "(", "cnt_d", "!=", "-", "<NUM_LIT>", ")", "{", "cnt_d", "=", "-", "<NUM_LIT>", ";", "break", ";", "}", "cnt_d", "=", "i", ";", "}", "if", "(", "cnt_d", "==", "-", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", ...
GCC
m68k
MD
stmt_completion
MPU
11,881
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "zero_extract", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>"...
GCC
arm
CPP
stmt_completion
CPU
11,882
[ "a", ",", "const", "int", "_", "_", "imm", ")", "{" ]
[ "_", "_", "arm_vidupq_u32", "(", "uint32_t", "*", "_", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,883
[ "let", "isFP", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
pa
CPP
code_generation
CPU
11,884
[ "int", "pa_reloc_needed", "(", "tree", "exp", ")", "{", "int", "reloc", "=", "<NUM_LIT>", ";", "switch", "(", "TREE_CODE", "(", "exp", ")", ")", "{", "case", "ADDR_EXPR", ":", "return", "<NUM_LIT>", ";", "case", "POINTER_PLUS_EXPR", ":", "case", "PLUS_EXPR...
[ "Examine", "EXP", "and", "return", "nonzero", "if", "it", "contains", "an", "ADDR_EXPR", "(", "meaning", "it", "will", "need", "a", "link/runtime", "reloc", ")", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,885
[ ":" ]
[ "case", "MCExpr", "::", "Binary", ":", "{", "auto", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "return", "false", ";", "return", "ne...
LLVM
Hexagon
TD
next_suggestion
DSP
11,886
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
11,887
[ ":", "$", "imm", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVIv8i16", "V128", ":", "$", "Vd", ",", "imm0_255" ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,888
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
arm
CPP
stmt_completion
CPU
11,889
[ "int", "i", ")", "const", "{" ]
[ "inline", "tree", "function_instance", "::", "vector_type", "(", "unsigned" ]
LLVM
AArch64
TD
stmt_completion
CPU
11,890
[ "=", "Pd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
AArch64
CPP
stmt_completion
CPU
11,891
[ "MachineOutlinerDefault", ")", "return", ";" ]
[ "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "MachineInstr",...
LLVM
AArch64
TD
stmt_completion
CPU
11,892
[ ",", "v2i64", ",", "v2i32", ">", ";" ]
[ "def", "_2d2s", ":", "NeonI_3VD_2Op", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "VPR128", ",", "VPR64" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,893
[ "Register", "FPReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "Register", "ScratchWaveOffsetReg", ";", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "PreloadedScratchWaveOffsetReg", ")", ")", "{", "ArrayRef", "<", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,894
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
arm
CPP
stmt_completion
CPU
11,895
[ "_", "_", "c", ",", "const", "int", "_", "_", "d", ")", "{" ]
[ "vmlsl_lane_s32", "(", "int64x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "int32x2_t" ]
LLVM
ARM
CPP
code_generation
CPU
11,896
[ "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")"...
[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]
LLVM
Hexagon
CPP
program_repair
DSP
11,897
[ "<FIXS>", "Register", "VecR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "Hexagon", "::", "V6_extractw", ")", "continue", ";", "<BUGS>", "unsigned", "VecR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "...
GCC
i386
CPP
program_repair
CPU
11,898
[ "<FIXS>", "struct", "cgraph_local_info", "*", "i", "=", "cgraph_local_info", "(", "(", "tree", ")", "CONST_CAST", "(", "decl", ")", ")", ";", "<FIXE>" ]
[ "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "flag_unit_at_a_time", "&&", "!", "profile_flag", ")", "{", "<BUGS>", "struct", "cgraph_local_info", "*", "i", "=", "cgraph_local_info", "(", "decl", ")", ";", "<BUGE>", "if...
GCC
rs6000
MD
next_suggestion
CPU
11,899
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lo_sum", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<...