Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
program_repair
CPU
14,300
[ "<FIXS>", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "<FIXE>" ]
[ "}", "static", "bool", "CheckMACMemory", "(", "OpChainList", "&", "Candidates", ")", "{", "<BUGS>", "for", "(", "auto", "*", "C", ":", "Candidates", ")", "{", "<BUGE>", "if", "(", "C", "->", "size", "(", ")", "<NUM_LIT>", ")", "{" ]
LLVM
XCore
CPP
stmt_completion
MPU
14,301
[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "Offset", "/", "=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "storeToStack offset too big ", "<STR_LIT>", "+", ...
LLVM
Mips
CPP
next_suggestion
CPU
14,302
[ "needHelper", "=", "true", ";" ]
[ "result", "=", "sfMips16Helper", "[", "stubNum", "]", ";", "}", "else", "if", "(", "RetTy", "->", "isDoubleTy", "(", ")", ")", "{", "result", "=", "dfMips16Helper", "[", "stubNum", "]", ";", "}", "else", "if", "(", "StructType", "*", "SRetTy", "=", "...
GCC
mips
MD
next_suggestion
CPU
14,303
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "FMSA", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMSA", "<NUM_LIT>", "<STR_LIT>"...
LLVM
SPIRV
CPP
program_repair
Virtual ISA
14,304
[ "<FIXS>", "return", "buildConstantIntReg32", "(", "Semantics", ",", "MIRBuilder", ",", "GR", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "Sz", ";", "++", "i", ")", "MIB", ".", "addUse", "(", ...
[ "return", "SemanticsRegister", ";", "}", "}", "<BUGS>", "return", "buildConstantIntReg", "(", "Semantics", ",", "MIRBuilder", ",", "GR", ")", ";", "<BUGE>", "}", "static", "bool", "buildOpFromWrapper", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "unsigned", ...
LLVM
ARM
CPP
stmt_completion
CPU
14,305
[ "ARM", "::", "HasV6MOps", "]", ";" ]
[ "return", "STI", ".", "getFeatureBits", "(", ")", "[" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
14,306
[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]
[ "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext...
GCC
rs6000
CPP
code_generation
CPU
14,307
[ "static", "int", "rs6000_compare_version_priority", "(", "tree", "decl1", ",", "tree", "decl2", ")", "{", "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", "int", ...
[ "This", "compares", "the", "priority", "of", "target", "features", "in", "function", "DECL1", "and", "DECL2", ".", "It", "returns", "positive", "value", "if", "DECL1", "is", "higher", "priority", ",", "negative", "value", "if", "DECL2", "is", "higher", "prio...
LLVM
AArch64
TD
stmt_completion
CPU
14,308
[ "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
14,309
[ "PR", ")", ";" ]
[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeDirectXTarget", "(", ")", "{", "RegisterTargetMachine", "<", "DirectXTargetMachine", ">", "X", "(", "getTheDirectXTarget", "(", ")", ")", ";", "auto", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")...
LLVM
PowerPC
TD
stmt_completion
CPU
14,310
[ "$", "lhs", ",", "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "f64", ":", "$", "tval", ",", "f64", ":", "$", "fval", ",", "SETLT", ")", ")", ",", "(", "SELECT_VSFRC", "(", "CRANDC" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,311
[ "'", ";" ]
[ "}", "else", "{", "O", "<<", "<STR_LIT>", "gpr_idx(", "<STR_LIT>", ";", "bool", "NeedComma", "=", "false", ";", "for", "(", "unsigned", "ModeId", "=", "ID_MIN", ";", "ModeId", "<=", "ID_MAX", ";", "++", "ModeId", ")", "{", "if", "(", "Val", "&", "(",...
GCC
mips
CPP
next_suggestion
CPU
14,312
[ "if", "(", "!", "call_insn_operand", "(", "fn", ",", "VOIDmode", ")", ")", "fn", "=", "force_reg", "(", "Pmode", ",", "fn", ")", ";" ]
[ "rtx", "fn", "=", "mips16_stub_function", "(", "stub", "->", "get_name", "(", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "fn", ")", "|=", "SYMBOL_FLAG_LOCAL", ";" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
14,313
[ "}" ]
[ "let", "usesCustomInserter", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
14,314
[ ";" ]
[ "if", "(", "!", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "StoredVal", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", ...
LLVM
ARM
CPP
next_suggestion
CPU
14,315
[ "return", "false", ";" ]
[ "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOptLevel", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", ...
GCC
nds32
MD
stmt_completion
CPU
14,316
[ "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
14,317
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,318
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
program_repair
CPU
14,319
[ "<FIXS>", "<FIXE>", "<FIXS>", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "X86", "::", "INT3", ")", ";", "Inst", "=", "TmpInst", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "}", "return", "false", ";", "case", "X86", "::", "INT", ":", "{", "<BUGS>", "<BUGE>", "if", "(", "!", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
14,320
[ "}" ]
[ "SAddr", "=", "Addr", ";", "int64_t", "COffsetVal", "=", "<NUM_LIT>", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_...
LLVM
AVR
CPP
code_generation
MPU
14,321
[ "void", "AVRRegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", "can o...
[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]
LLVM
Sparc
CPP
stmt_completion
CPU
14,322
[ "(", ")", ";" ]
[ "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ...
LLVM
AArch64
TD
stmt_completion
CPU
14,323
[ ">", "idx", ";" ]
[ "def", "v2i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "...
LLVM
Hexagon
CPP
program_repair
DSP
14,324
[ "<FIXS>", "bool", "HexagonInstrInfo", "::", "getMemOperandsWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", ...
[ "}", "<BUGS>", "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const"...
LLVM
ARM
TD
next_suggestion
CPU
14,325
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
msp430
CPP
stmt_completion
MPU
14,326
[ "=", "op12", ";" ]
[ "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op02", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";"...
LLVM
AArch64
TD
next_suggestion
CPU
14,327
[ "let", "DestructiveInstType", "=", "Destructive", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>",...
LLVM
ARM
CPP
stmt_completion
CPU
14,328
[ ",", "FI", ")", ")", ")", ";" ]
[ "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2f64", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]...
LLVM
Hexagon
CPP
stmt_completion
DSP
14,329
[ ")", ";" ]
[ "return", "new", "HexagonCFGOptimizer", "(", "TM" ]
LLVM
Hexagon
TD
next_suggestion
DSP
14,330
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "J2_jumprtnew", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "let"...
LLVM
Mips
TD
stmt_completion
CPU
14,331
[ "ADDS_U_W_ENC", ",", "ADDS_U_W_DESC", ";" ]
[ "def", "ADDS_U_W", ":" ]
GCC
sh
MD
next_suggestion
CPU
14,332
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LI...
LLVM
ARM64
TD
next_suggestion
CPU
14,333
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_...
GCC
s390
CPP
stmt_completion
MPU
14,334
[ "code", "!=", "UNKNOWN", ")", "{" ]
[ "default", ":", "break", ";", "}", "if", "(", "new", "_", "code", "!=", "UNKNOWN", ")", "{", "*", "op0", "=", "XVECEXP", "(", "*", "op0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "*", "code", "=", "new", "_", "code", ";", "}", "}", "if", ...
LLVM
AArch64
TD
stmt_completion
CPU
14,335
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", ...
LLVM
Mips
CPP
next_suggestion
CPU
14,336
[ "}" ]
[ "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "HWRegsRegClassID", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
GCC
alpha
MD
next_suggestion
MPU
14,337
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
14,338
[ ";" ]
[ "bool", "isFP64bit", "(", ")", "const", "{", "return", "IsFP64bit" ]
GCC
csky
MD
stmt_completion
CPU
14,339
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "eq", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", "...
LLVM
Hexagon
TD
next_suggestion
DSP
14,340
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM...
LLVM
ARM64
TD
next_suggestion
CPU
14,341
[ "}" ]
[ "def", "Xri", ":", "BaseAddSubImm", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "addsub_shifted_imm64", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
14,342
[ "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump"...
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
14,343
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
stmt_completion
CPU
14,344
[ "<NUM_LIT>", "]", ")" ]
[ "(", "match_operand", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_init", "(", "false", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM
Hexagon
TD
next_suggestion
DSP
14,345
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
Hexagon
TD
next_suggestion
DSP
14,346
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
arm
CPP
stmt_completion
CPU
14,347
[ "_", "_", "ptr", ")", ";" ]
[ "vld1q_bf16", "(", "const", "bfloat16_t", "*", "_", "_", "ptr", ")", "{", "return", "_", "_", "builtin_neon_vld1v8bf", "(" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
14,348
[ "}" ]
[ "bool", "Complete", "=", "false", ";", "Size", "=", "<NUM_LIT>", ";", "*", "CurrentBundle", "=", "&", "MI", ";", "MI", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_...
LLVM
SystemZ
CPP
next_suggestion
CPU
14,349
[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";" ]
[ "unsigned", "SystemZRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LI...
LLVM
Hexagon
TD
next_suggestion
DSP
14,350
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
aarch64
MD
next_suggestion
CPU
14,351
[ ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC
nios2
MD
next_suggestion
MPU
14,352
[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
mmix
CPP
next_suggestion
CPU
14,353
[ "}" ]
[ "if", "(", "code", "==", "CONST_INT", "||", "code", "==", "CONST_DOUBLE", ")", "return", "<NUM_LIT>", ";", "return", "CONSTANT_ADDRESS_P", "(", "x", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,354
[ "(", ")", ";" ]
[ "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "int", "NumDst", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "NumDst", ")", ";"...
LLVM
SystemZ
TD
next_suggestion
CPU
14,355
[ "let", "M3", "=", "<NUM_LIT>", ";" ]
[ "class", "CompareRXE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstR...
LLVM
Mips
TD
next_suggestion
CPU
14,356
[ "}" ]
[ "class", "ISA_DSPR2", "{", "list", "<", "Predicate", ">", "InsnPredicates", "=", "[", "HasDSPR2", "]", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
14,357
[ "L4_ior_memoph_io", ":" ]
[ "case", "Hexagon", "::", "L4_iadd_memoph_io", ":", "case", "Hexagon", "::", "L4_isub_memoph_io", ":", "case", "Hexagon", "::", "L4_add_memoph_io", ":", "case", "Hexagon", "::", "L4_sub_memoph_io", ":", "case", "Hexagon", "::", "L4_and_memoph_io", ":", "case", "Hex...
GCC
arm
CPP
stmt_completion
CPU
14,358
[ "_", "base", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vldrwq_sv4si", "(", "(", "_", "_", "builtin_neon_si", "*", ")", "_" ]
LLVM
XNCM
CPP
next_suggestion
CPU
14,359
[ "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";" ]
[ "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "XNCMMachineFunctionInfo", "*", "MF...
LLVM
X86
CPP
stmt_completion
CPU
14,360
[ ")", ";" ]
[ "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "R", "=", "CMPEQCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "R", ".", "getNode", "(", ")", ")", "re...
LLVM
X86
CPP
code_generation
CPU
14,361
[ "bool", "X86InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "*", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", ...
[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...
LLVM
ARM
CPP
next_suggestion
CPU
14,362
[ "}" ]
[ "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "I", "->", "isReturn", "(", ")", ")", "{", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
14,363
[ "Cost", "*", "NumLoads", ";" ]
[ "if", "(", "isHVXVectorType", "(", "VecTy", ")", ")", "{", "unsigned", "RegWidth", "=", "getRegisterBitWidth", "(", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ")", ".", "getFixedValue", "(", ")", ";", "assert", "(", "RegWidth", "&&", "<STR_LIT>", "Non-...
GCC
arm
CPP
stmt_completion
CPU
14,364
[ "a", ")", "{" ]
[ "vld1_u64", "(", "const", "uint64_t", "*", "_", "_" ]
LLVM
AArch64
TD
next_suggestion
CPU
14,365
[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]
[ "def", "vecshiftR64Narrow", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_...
LLVM
Hexagon
TD
next_suggestion
DSP
14,366
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vrsadub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_bafaade3", ",", "TypeM", ">", ",", "Enc...
LLVM
Hexagon
TD
next_suggestion
DSP
14,367
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
SystemZ
CPP
stmt_completion
CPU
14,368
[ "getTargetConstant", "(", "CCMaskVal", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCReg", ")", ";" ]
[ "SDValue", "CCReg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "combineCCMask", "(", "CCReg", ",", "CCValidVal", ",", "CCMaskVal", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "("...
GCC
rs6000
CPP
next_suggestion
CPU
14,369
[ "machopic_output_function_base_name", "(", "file", ")", ";" ]
[ "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "x", "==", "tocrel_base", "&&", "tocrel_offset", "!=", "const0_rtx", ")", "{", "if", "(", "INTVAL", "(", "tocrel_offset", ")", ">=",...
LLVM
AArch64
CPP
next_suggestion
CPU
14,370
[ "assert", "(", "MO", ".", "getFPImm", "(", ")", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Only FP 0.0 expected", "<STR_LIT>", ")", ";" ]
[ "if", "(", "!", "printModifiedGPRAsmOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "TRI", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "O", ")", ")", "return", "false", ";", "break", ";", "case", "'", "H", "'", ":", "case", "'", "Q", ...
GCC
powerpcspe
CPP
next_suggestion
CPU
14,371
[ "}" ]
[ "static", "_", "_", "inline", "qword", "si_mpyhhau", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_add", "(", "vec_mule", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec...
LLVM
X86
TD
stmt_completion
CPU
14,372
[ "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "IN8ri", ":", "Ii8", "<", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", "u8imm", ":", "$", "port", ")", "," ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
14,373
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "funcId", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ...
GCC
aarch64
CPP
stmt_completion
CPU
14,374
[ "d", "->", "op1", ",", "sel", ")", ";" ]
[ "static", "bool", "aarch64_evpc_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "rtx", "rperm", "[", "MAX_COMPILE_TIME_VEC_BYTES", "]", ",", "sel", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "unsigned", "int", "encoded_nelts", "=...
LLVM
X86
CPP
program_repair
CPU
14,375
[ "<FIXS>", "Register", "SspFirstShrReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "<FIXE>" ]
[ "unsigned", "ShrRIOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "SHR64ri", ":", "X86", "::", "SHR32ri", ";", "unsigned", "Offset", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<...
GCC
i386
CPP
stmt_completion
CPU
14,376
[ ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_getexp_pd", "(", "_", "_", "m512d", "_", "_", "A", ...
LLVM
R600
CPP
next_suggestion
GPU
14,377
[ "}" ]
[ "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "i...
GCC
arm
MD
next_suggestion
CPU
14,378
[ "}", ")" ]
[ "<", "MODE", ">", "mode", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]
LLVM
TGSI
CPP
stmt_completion
Virtual ISA
14,379
[ ";" ]
[ "r", "=", "CurDAG", "->", "getTargetConstantPool", "(", "c", "->", "getConstVal", "(", ")", ",", "MVT", "::", "i32", ",", "c", "->", "getAlignment", "(", ")", ")", ";", "return", "true", ";", "}", "}", "else", "{", "if", "(", "(", "v", "=", "cast...
GCC
mips
MD
stmt_completion
CPU
14,380
[ "]", ")", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "clobber", "(", "reg", ":", ...
GCC
epiphany
MD
stmt_completion
MPU
14,381
[ "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_attr", "si_pattern_suffix", "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "(", "ior" ]
GCC
arm
MD
stmt_completion
CPU
14,382
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
14,383
[ "}" ]
[ "SDValue", "CP", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "ValTy", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "GOTFlag", ")", ";", "CP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", ...
LLVM
AArch64
TD
next_suggestion
CPU
14,384
[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
[ "def", "MovImm64ShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
R600
CPP
next_suggestion
GPU
14,385
[ "}" ]
[ "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "All...
LLVM
ARM
CPP
stmt_completion
CPU
14,386
[ "return", "true", ";" ]
[ "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "while", "(", "isPredicated", "(", "*", "I", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ")", "{", ...
LLVM
Hexagon
TD
stmt_completion
DSP
14,387
[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16" ]
GCC
gcn
CPP
stmt_completion
GPU
14,388
[ "<STR_LIT>", ")", ";" ]
[ "Elf64_Ehdr", "*", "image", "=", "(", "void", "*", ")", "read_file", "(", "filename", ",", "&", "image_size", ")", ";", "XHSA", "(", "hsa_fns", ".", "hsa_executable_create_fn", "(", "HSA_PROFILE_FULL", ",", "HSA_EXECUTABLE_STATE_UNFROZEN", ",", "<STR_LIT>", "<ST...
LLVM
Hexagon
CPP
next_suggestion
DSP
14,389
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Work", "[", "ThisW", "]", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{" ]
[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "SMask", ";", "std", "::", "vector", "<", "Value", "*", ">", "Work", "[", "<NUM_LIT>", "]", ";", "int", "ThisW", "=", "<NUM_LIT>", ",", "OtherW", "=", "<NUM_LIT>", ";", "Work", "[", "ThisW", "]", ".",...
LLVM
ARM
CPP
stmt_completion
CPU
14,390
[ ":", "-", "Offset", ";" ]
[ "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "?", "Offset" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,391
[ "<NUM_LIT>", ")", "{" ]
[ "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ...
GCC
ia64
CPP
next_suggestion
CPU
14,392
[ "flag_schedule_insns_after_reload", "=", "<NUM_LIT>", ";" ]
[ "warning", "(", "<STR_LIT>", "cannot optimize division for both latency and throughput", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_INLINE_DIV_THR", ";", "}", "if", "(", "ia64_fixed_range_string", ")", "fix_range", "(", "ia64_fixed_range_string", ")", ";", "i...
LLVM
VideoCore4
CPP
stmt_completion
DSP
14,393
[ "<STR_LIT>", "VideoCore4ISD::GLOBAL", "<STR_LIT>", ";" ]
[ "const", "char", "*", "VideoCore4TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LI...
LLVM
SystemZ
CPP
next_suggestion
CPU
14,394
[ "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";" ]
[ "uint64_t", "ThisDestReg", "=", "(", "HaveSingleBase", "?", "ThisSrcReg", ":", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ")", ";", "uint64_t", "NextSrcReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "uint64_t", "NextDestReg", "=...
LLVM
X86
TD
program_repair
CPU
14,395
[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup6", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "BWWriteResGroup6", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "def", ":", "InstRW", "[", "BWWriteResGroup6", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "BWWriteResGroup6", "]", ",", "(", "instregex", "<S...
LLVM
ARM
TD
next_suggestion
CPU
14,396
[ "}" ]
[ "def", "VLD2LNd16", ":", "VLD2LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
LLVM
ARM
TD
next_suggestion
CPU
14,397
[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ")", ";" ]
[ "def", "am6offset", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "SDNPWantRoot", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
14,398
[ "}" ]
[ "if", "(", "IsSGPR", ")", "{", "switch", "(", "EltSize", ")", "{", "case", "<NUM_LIT>", ":", "return", "get", "(", "getIndirectSGPRWriteMovRelPseudo32", "(", "VecSize", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "get", "(", "getIndirectSGPRWriteMovRelP...
GCC
rs6000
CPP
stmt_completion
CPU
14,399
[ "<NUM_LIT>", ")", ")", ")", ")", ";" ]
[ "static", "_", "_", "inline", "qword", "si_cgti", "(", "qword", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_int4", ")", "...