Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
rs6000
MD
next_suggestion
CPU
14,500
[ "(", "clobber", "(", "reg", ":", "P", "LR_REGNO", ")", ")", "]" ]
[ "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
stmt_completion
CPU
14,501
[ ",", "_", "_", "c", ")", ";" ]
[ "return", "(", "int16x4_t", ")", "_", "_", "builtin_neon_vsri_nv4hi", "(", "_", "_", "a", ",", "_", "_", "b" ]
LLVM
X86
CPP
program_repair
CPU
14,502
[ "<FIXS>", "MCRegister", "getX86SubSuperRegister", "(", "MCRegister", "Reg", ",", "unsigned", "Size", ",", "bool", "High", "=", "false", ")", ";", "<FIXE>" ]
[ "std", "::", "unique_ptr", "MCObjectTargetWriter", ">", "createX86WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ";", "<BUGS>", "MCRegister", "getX86SubSuperRegister", "(", "MCRegister", ",", "unsigned", ",", "bool", "High", "=", "false", ")", ";", "MCRegister",...
LLVM
X86
CPP
next_suggestion
CPU
14,503
[ "replacePhiDefWithLoad", "(", "PHI", ",", "StorePtr", ")", ";" ]
[ "Value", "*", "Op", "=", "PHI", "->", "getIncomingValue", "(", "I", ")", ";", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "assert", "(", "Inst", "&&", "<STR_LIT>", "We shouldn't fold AMX instrution!", "<STR_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
14,504
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...
LLVM
AArch64
CPP
code_generation
CPU
14,505
[ "unsigned", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isT...
[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]
LLVM
Mips
TD
next_suggestion
CPU
14,506
[ "}" ]
[ "class", "Mult", "<", "string", "opstr", ",", "InstrItinClass", "itin", ",", "RegisterOperand", "RO", ",", "list", "<", "Register", ">", "DefRegs", ">", ":", "InstSE", "<", "(", "outs", ")", ",", "(", "ins", "RO", ":", "$", "rs", ",", "RO", ":", "$...
LLVM
X86
TD
program_repair
CPU
14,507
[ "<FIXS>", "def", "PDr", ":", "SS4AIi8", "opcpd", ",", "MRMSrcReg", ",", "<FIXE>" ]
[ "Requires", "[", "HasSSE41", "]", ">", ";", "<BUGS>", "def", "PDr_Int", ":", "SS4AIi8", "opcpd", ",", "MRMSrcReg", ",", "<BUGE>", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,508
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
Mips
TD
stmt_completion
CPU
14,509
[ "idx", ",", "i32", ")", ">", ";" ]
[ "def", "vextract_zext_i32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "vec", ",", "node", ":", "$", "idx", ")", ",", "(", "MipsVExtractZExt", "node", ":", "$", "vec", ",", "node", ":", "$" ]
GCC
pdp11
MD
stmt_completion
MPU
14,510
[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
14,511
[ "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>...
GCC
arm
CPP
stmt_completion
CPU
14,512
[ ")", "{" ]
[ "_", "_", "arm_vabdq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b" ]
GCC
sh
MD
program_repair
CPU
14,513
[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<BUGE>", "enum", "rtx_code", "code", "=", "GET_CO...
GCC
sparc
MD
stmt_completion
CPU
14,514
[ ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4HI", "[", "(", "match_operand" ]
GCC
sh
CPP
program_repair
CPU
14,515
[ "<FIXS>", "d_rounding", "=", "(", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "-", "d", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", ";", "<FIXE>" ]
[ "int", "tregs_space", "=", "shmedia_target_regs_stack_adjust", "(", "&", "live_regs_mask", ")", ";", "int", "total_size", ";", "if", "(", "d", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", "<BUGS>", "d_rounding", "=", "(", "(", "STACK_BOUNDARY", ...
LLVM
X86
CPP
next_suggestion
CPU
14,516
[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "Expected '[' token!", "<STR_LIT>", ")", ";" ]
[ "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "End", ";", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex",...
LLVM
X86
CPP
stmt_completion
CPU
14,517
[ ")", "return", "true", ";" ]
[ "bool", "IsCallReturnTwice", "(", "llvm", "::", "MachineOperand", "&", "MOp", ")", "{", "if", "(", "!", "MOp", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "auto", "*", "CalleeFn", "=", "dyn_cast", "<", "Function", ">", "(", "MOp", ".", "g...
LLVM
AArch64
TD
next_suggestion
CPU
14,518
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_...
LLVM
AArch64
TD
stmt_completion
CPU
14,519
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", "MemWExtend32Operand", ":", "MemExtendOperand", "<", "<STR_LIT>" ]
GCC
nds32
CPP
next_suggestion
CPU
14,520
[ "}" ]
[ "rtx", "result0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "result1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_mulhisi3v", "(", "result0", ",", "in0", ",", "in1", ",", "in0_idx0", ",", "in1_idx0", ")", ")", ";", "e...
LLVM
Z80old
CPP
stmt_completion
MPU
14,521
[ "(", ")", ",", "N1", ",", "N0", ")", ";" ]
[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand"...
GCC
ia64
MD
stmt_completion
CPU
14,522
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
14,523
[ "SDValue", "V", ":", "{", "V1", ",", "V2", "}", ")", "if", "(", "SDValue", "Match", "=", "MatchShift", "(", "Shift", ",", "Scale", ",", "Left", ",", "V", ")", ")", "return", "Match", ";" ]
[ "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "Pos", ",", "Len", ",", "Low", "+", "(", "V", "==", "V1", "?", "<NUM_LIT>", ":", "Size", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "int", "ShiftEltBits", "=", "VT", ".", ...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
14,524
[ "<FIXS>", "&", "WebAssembly", "::", "EXNREFRegClass", ";", "<FIXE>" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "IsBrOnExn", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "MRI", ".", "g...
LLVM
ARM
TD
stmt_completion
CPU
14,525
[ ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>"...
LLVM
Hexagon
CPP
stmt_completion
DSP
14,526
[ "MO", ".", "isDef", "(", ")", ")", "continue", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,527
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM
Blackfin
CPP
next_suggestion
DSP
14,528
[ "Reserved", ".", "set", "(", "L1", ")", ";" ]
[ "Reserved", ".", "set", "(", "AV0", ")", ";", "Reserved", ".", "set", "(", "AV0S", ")", ";", "Reserved", ".", "set", "(", "AV1", ")", ";", "Reserved", ".", "set", "(", "AV1S", ")", ";", "Reserved", ".", "set", "(", "V", ")", ";", "Reserved", "....
LLVM
AArch64
TD
next_suggestion
CPU
14,529
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
14,530
[ "MRI", ")", ";" ]
[ "void", "SIInstrInfo", "::", "legalizeOperandsSMRD", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "*", "MI", ")", "const", "{", "MachineOperand", "*", "SBase", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "sbase"...
GCC
rs6000
CPP
program_repair
CPU
14,531
[ "<FIXS>", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "lr", ",", "reg", ")", ";", "<FIXE>" ]
[ "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "<BUGS>", "rtx", "insn", "=", "emit_move_insn", "(", "lr", ",", "reg", ")", ";", "<BUGE>", "if", ...
LLVM
AArch64
CPP
stmt_completion
CPU
14,532
[ "::", "VK_None", ",", "Ctx", ")", ";" ]
[ "uint32_t", "RefFlags", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefFlags", "|=", "AArch64MCExpr", "::", "VK_GOT", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "...
LLVM
CellSPU
CPP
code_generation
MPU
14,533
[ "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "const", "...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
GCC
arm
CPP
stmt_completion
CPU
14,534
[ "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vmladavq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
GCC
nds32
CPP
next_suggestion
CPU
14,535
[ "}" ]
[ "if", "(", "NDS32_IS_FPR_REGNUM", "(", "regno", ")", ")", "return", "regno", "+", "<NUM_LIT>", ";", "return", "regno", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
14,536
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", ...
LLVM
Mips
CPP
program_repair
CPU
14,537
[ "<FIXS>", "MipsTargetLowering", "(", "MipsTargetMachine", "&", "TM", ")", ":", "TargetLowering", "(", "TM", ",", "new", "TargetLoweringObjectFileELF", "(", ")", ")", "{", "<FIXE>" ]
[ "}", "MipsTargetLowering", "::", "<BUGS>", "MipsTargetLowering", "(", "MipsTargetMachine", "&", "TM", ")", ":", "TargetLowering", "(", "TM", ")", "{", "<BUGE>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ";" ]
LLVM
R600
CPP
next_suggestion
GPU
14,538
[ "}" ]
[ "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_MOV_B32_e32", ":", "case", "AMDGPU", "::", "V_MOV_B32_e64", ":", "case", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":"...
LLVM
ARM
CPP
stmt_completion
CPU
14,539
[ "<NUM_LIT>", "]", "=", "ARM", "::", "LR", ";" ]
[ "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM",...
LLVM
VE
TD
next_suggestion
CPU
14,540
[ "def", "ZeroAsmOperand", ":", "AsmOperandClass", "{" ]
[ "uint64_t", "Val", "=", "getFpImmVal", "(", "N", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "SignExtend32", "(", "Val", ",", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">",...
LLVM
MSP430
CPP
stmt_completion
MPU
14,541
[ "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";" ]
[ "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", ...
GCC
i386
MD
program_repair
CPU
14,542
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "ssevecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "ssevecmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")...
LLVM
PIC16
CPP
stmt_completion
MPU
14,543
[ "<STR_LIT>", ";" ]
[ "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", "...
GCC
arm
MD
program_repair
CPU
14,544
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "...
GCC
s390
CPP
code_generation
MPU
14,545
[ "void", "s390_expand_setmem", "(", "rtx", "dst", ",", "rtx", "len", ",", "rtx", "val", ")", "{", "if", "(", "GET_CODE", "(", "len", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "len", ")", "<=", "<NUM_LIT>", ")", "return", ";", "gcc_assert", "(", "GE...
[ "Emit", "code", "to", "set", "LEN", "bytes", "at", "DST", "to", "VAL", ".", "Make", "use", "of", "clrmem", "if", "VAL", "is", "zero", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
14,546
[ "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{" ]
[ "StringRef", "SymName", "=", "Tok", ".", "getIdentifier", "(", ")", ".", "drop_back", "(", "strlen", "(", "<STR_LIT>", "@AUTH", "<STR_LIT>", ")", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ...
GCC
aarch64
MD
program_repair
CPU
14,547
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
i386
MD
program_repair
CPU
14,548
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "unspec", ":", "V2SF", "[", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PFRCP", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_a...
LLVM
ARM
TD
stmt_completion
CPU
14,549
[ ">", ";" ]
[ "def", "MVE_SQRSHR", ":", "MVE_ScalarShiftSRegReg", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
14,550
[ "]", "=", "Reg", ";" ]
[ "void", "pushReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "Reg", "<", "NumFPRegs", "&&", "<STR_LIT>", "Register number out of range!", "<STR_LIT>", ")", ";", "if", "(", "StackTop", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Stack ...
LLVM
X86
TD
next_suggestion
CPU
14,551
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
arm
MD
stmt_completion
CPU
14,552
[ ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
14,553
[ "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "Inst", "...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
LLVM
SPIRV
TD
stmt_completion
Virtual ISA
14,554
[ ";" ]
[ "}", "]", ">", ";", "def", "fimm_to_i32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "...
LLVM
X86
CPP
stmt_completion
CPU
14,555
[ ".", "get", "(", "OpReg", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0Reg", ")", ";" ]
[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "("...
GCC
i386
CPP
stmt_completion
CPU
14,556
[ ")", ";" ]
[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_reduce_max_ph", "(", "_", "_", "m512h", "_", "_", "A", "...
GCC
i386
MD
program_repair
CPU
14,557
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "unspec", ":", "V16SF", "[", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VCVTPH2PS", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V16SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BU...
LLVM
R600
TD
next_suggestion
GPU
14,558
[ "}" ]
[ "string", "Op", "=", "op", ";", "int", "Channels", "=", "channels", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
14,559
[ "AVER_U_D_DESC", ";" ]
[ "def", "AVER_U_D", ":", "AVER_U_D_ENC", "," ]
GCC
arm
CPP
stmt_completion
CPU
14,560
[ ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "vshl_u32", "(", "uint32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vshluv2si", "(", "(", "int32x2_t" ]
LLVM
X86
CPP
next_suggestion
CPU
14,561
[ "if", "(", "VT", "==", "MVT", "::", "v2i64", "&&", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "&&", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "Src", "."...
[ "if", "(", "VT", "==", "MVT", "::", "v1i1", "&&", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
14,562
[ "llvm_unreachable", "(", "<STR_LIT>", "Unsupported absolute address", "<STR_LIT>", ")", ";" ]
[ "case", "FK_Data_4", ":", "return", "ELF", "::", "R_390_TLS_LDM32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_TLS_LDM64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_TLS_LDCALL", ";", "}" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
14,563
[ ")", ";" ]
[ "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true" ]
GCC
mcore
MD
stmt_completion
MPU
14,564
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
14,565
[ "v8si", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")", "_", "_", "C", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpshldv_v8si", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM
AArch64
TD
next_suggestion
CPU
14,566
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx",...
LLVM
Mips
CPP
stmt_completion
CPU
14,567
[ "Opc", "=", "Mips", "::", "LDC1", ";" ]
[ "else", "if", "(", "Mips", "::", "ACRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LOAD_AC64_P8", ":", "Mips", "::", "LOAD_AC64", ";", "else", "if", "(", "Mips", "::", "ACRegsDSPRegClass", ".", "hasSubC...
GCC
arm
CPP
next_suggestion
CPU
14,568
[ "uint32x4_t", "_", "_", "res", "=", "_", "_", "builtin_mve_vsbcq_m_uv4si", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vsbcq_m_u32", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "unsigned", "*", "_", "_", "carry", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "_", "_", "builtin_arm_se...
LLVM
Hexagon
CPP
next_suggestion
DSP
14,569
[ "SDValue", "Frc00", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "ResTy", ",", "{", "Inp", ",", "ExpW", "}", ")", ";" ]
[ "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "ISD", "::", "FP_TO_SINT", "||", "Opc", "==", "ISD", "::", "FP_TO_UINT", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "SDValue", "Op0", "=", ...
GCC
i386
MD
program_repair
CPU
14,570
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "s...
GCC
rs6000
MD
stmt_completion
CPU
14,571
[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", ...
LLVM
ARM
TD
stmt_completion
CPU
14,572
[ ",", "r", ">", ";" ]
[ "def", "<STR_LIT>", ":", "MVE_VxSHL_qr", "<", "iname", ",", "VTI", ".", "Suffix", ",", "VTI", ".", "Unsigned", ",", "VTI", ".", "Size", ",", "q" ]
GCC
rs6000
CPP
program_repair
CPU
14,573
[ "<FIXS>", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P10", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "%qs requires the %qs option", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", "-mcpu=power10", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "<STR_LIT>", "-m64", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "<STR_LIT>", "%qs requires the %qs option", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", "-mcpu=power9", "<S...
GCC
mep
MD
stmt_completion
CPU
14,574
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM
X86
CPP
code_generation
CPU
14,575
[ "Value", "*", "X86TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "...
[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]
LLVM
ARM64
CPP
next_suggestion
CPU
14,576
[ "}" ]
[ "static", "inline", "uint8_t", "encodeAdvSIMDModImmType2", "(", "uint64_t", "Imm", ")", "{", "return", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ">>", "<NUM_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
14,577
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
14,578
[ ">", ";" ]
[ "def", "_S64", ":", "HSAILInstBasic_1Op", "<", "opName", ",", "BrigVal", ",", "Inst_S64_S64" ]
GCC
rs6000
MD
next_suggestion
CPU
14,579
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
ARM
CPP
code_generation
CPU
14,580
[ "Value", "*", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "G...
[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]
LLVM
X86
TD
next_suggestion
CPU
14,581
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM
MOS
CPP
next_suggestion
MPU
14,582
[ "Parts", ".", "push_back", "(", "Op", ".", "getReg", "(", ")", ")", ";" ]
[ "auto", "Zero", "=", "Builder", ".", "buildConstant", "(", "S8", ",", "<NUM_LIT>", ")", ";", "Register", "Fill", "=", "Builder", ".", "buildSelect", "(", "S8", ",", "Neg", ",", "NegOne", ",", "Zero", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "S...
LLVM
X86
CPP
next_suggestion
CPU
14,583
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v8i16", ",", "res", ")", ";" ]
[ "}", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v32i8", ",", "&", "pshufbMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ...
LLVM
SystemZ
CPP
code_generation
CPU
14,584
[ "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "...
[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
14,585
[ "}" ]
[ "return", "<NUM_LIT>", ";", "}", "}", "else", "{", "MachineInstr", "*", "PredSet", "=", "findFirstPredicateSetterFrom", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "PredSet", "&&", "<STR_LIT>", "No previous predicate !", "<STR_LIT>",...
GCC
i386
MD
next_suggestion
CPU
14,586
[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MEMORY_BLOCKAGE", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
X86
CPP
next_suggestion
CPU
14,587
[ "return", "true", ";" ]
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "X86", "::", "LFENCE", ")", "break", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "X86", "::", "MFENCE", ")", ...
GCC
loongarch
CPP
stmt_completion
CPU
14,588
[ "sym", ")", ";" ]
[ "static", "rtx", "loongarch_got_load_tls_gd", "(", "rtx", "dest", ",", "rtx", "sym", ")", "{", "return", "gen_got_load_tls_gd", "(", "Pmode", ",", "dest", "," ]
LLVM
SystemZ
TD
stmt_completion
CPU
14,589
[ "GR32", ">", ";" ]
[ "def", "LOCR", ":", "CondUnaryRRF", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "GR32", "," ]
LLVM
PowerPC
CPP
stmt_completion
CPU
14,590
[ "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MFOCRF8", ")", "||", "MO", ".", "getReg", "(", ")", "<", "PPC", "::", "CR0", "||", "MO", ".", "getReg", "(", ")", ">", "PPC", "::", "CR7", ")", ";" ]
[ "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "PPC", "::", "MTOCRF8", "&&", "MI", ".", "getOpcode", "(", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,591
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isSolo", ...
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
14,592
[ "<NUM_LIT>", ";" ]
[ "def", "BrigImageChannelOrder", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "int", "A", "=", "<NUM_LIT>", ";", "int", "R", "=", "<NUM_LIT>", ";", "int", "RX", "=", "<NUM_LIT>", ";", "int", "RG", "=", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
14,593
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
mmix
CPP
code_generation
CPU
14,594
[ "int", "mmix_constant_address_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "int", "addend", "=", "<NUM_LIT>", ";", "int", "constant_ok", "=", "TARGET_BASE_ADDRESSES", "!=", "<NUM_LIT>", ";", "switch", "(", "code", ...
[ "We", "must", "exclude", "constant", "addresses", "that", "have", "an", "increment", "that", "is", "not", "a", "multiple", "of", "four", "bytes", "because", "of", "restrictions", "of", "the", "GETA", "instruction", ",", "unless", "TARGET_BASE_ADDRESSES", "." ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
14,595
[ "false", ";" ]
[ "BasicBlock", "*", "B1", "=", "B2", "->", "getSinglePredecessor", "(", ")", ";", "if", "(", "!", "B1", ")", "return", "false", ";", "Instruction", "*", "TI", "=", "B2", "->", "getTerminator", "(", ")", ";", "auto", "*", "BI", "=", "dyn_cast", "<", ...
LLVM
AMDGPU
CPP
program_repair
GPU
14,596
[ "<FIXS>", "SIBlockSchedCandidate", "(", ")", "=", "default", ";", "<FIXE>" ]
[ "unsigned", "LastPosHighLatParentScheduled", ";", "unsigned", "Height", ";", "<BUGS>", "SIBlockSchedCandidate", "(", ")", ":", "Block", "(", "nullptr", ")", "{", "}", "<BUGE>", "bool", "isValid", "(", ")", "const", "{", "return", "Block", ";", "}" ]
GCC
arm
MD
stmt_completion
CPU
14,597
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
14,598
[ "(", "extract_high_v8i16", "V128", ":", "$", "Rm", ")", ")", ")", ")", ")", "]", ">", ";" ]
[ "def", "v8i16_v4i32", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "...
LLVM
AMDGPU
TD
next_suggestion
GPU
14,599
[ "let", "SchedRW", "=", "[", "WriteVMEM", "]", ";" ]
[ "let", "Size", "=", "<NUM_LIT>", ";", "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=", "opName", ";", "string", "AsmOperands", "=", "asmOps", ";", "Instruction", "Opcode", "=", "!", "cast", "<", "Instruction", ">", "(", "NAME"...