Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
19,600
[ "}" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
LLVM
Hexagon
TD
next_suggestion
DSP
19,601
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
sparc
CPP
next_suggestion
CPU
19,602
[ "emit_move_insn_1", "(", "low_part", ",", "word1", ")", ";" ]
[ "rtx", "high_part", "=", "gen_highpart", "(", "mode", ",", "dest", ")", ";", "rtx", "low_part", "=", "gen_lowpart", "(", "mode", ",", "dest", ")", ";", "rtx", "word0", "=", "adjust_address", "(", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "rtx", ...
LLVM
MBlaze
CPP
next_suggestion
MPU
19,603
[ "}" ]
[ "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if",...
LLVM
X86
TD
next_suggestion
CPU
19,604
[ "}" ]
[ "def", "ICXWriteResGroup21", ":", "SchedWriteRes", "<", "[", "ICXPort237", ",", "ICXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>"...
LLVM
AMDGPU
TD
program_repair
GPU
19,605
[ "<FIXS>", "const", "int", "ConstantBusLimit", "=", "Subtarget", "-", ">", "getConstantBusLimit", "(", "AMDGPU", ":", ":", "V_ADD3_U32_e64", ")", ";", "<FIXE>" ]
[ "let", "GISelPredicateCode", "=", "[", "{", "<BUGS>", "const", "int", "ConstantBusLimit", "=", "Subtarget", "-", ">", "getConstantBusLimit", "(", "AMDGPU", ":", ":", "V_ADD3_U32", ")", ";", "<BUGE>", "int", "ConstantBusUses", "=", "<NUM_LIT>", ";", "for", "(",...
LLVM
Sparc
CPP
code_generation
CPU
19,606
[ "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LI...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
GCC
s390
MD
stmt_completion
MPU
19,607
[ ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
cr16
CPP
stmt_completion
MPU
19,608
[ "(", "-", "offset", ")", ")", ")", ";" ]
[ "dwarf_par_index", "=", "num_regs", ";", "from", "=", "current_frame_info", ".", "last_reg_to_save", "+", "<NUM_LIT>", ";", "to", "=", "current_frame_info", ".", "last_reg_to_save", ";", "word_cnt", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "current_frame_info"...
LLVM
AArch64
CPP
stmt_completion
CPU
19,609
[ ";" ]
[ "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", "&", "*", "I", "!=", "&", "MI", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't f...
LLVM
AGC
CPP
next_suggestion
MPU
19,610
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createAGCISelDag", "(", "AGCTargetMachine", "&", "TM", ")", "{", "return", "new", "AGCDAGToDAGISel", "(", "TM", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
19,611
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
code_generation
CPU
19,612
[ "static", "rtx", "neon_vdup_constant", "(", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "rtx", "x", ";", "if", "(", "GET_CODE", "(", ...
[ "Return", "a", "non-NULL", "RTX", "iff", "VALS", "is", "a", "vector", "constant", "that", "can", "be", "loaded", "into", "a", "register", "using", "VDUP", ".", "If", "this", "is", "the", "case", ",", "and", "GENERATE", "is", "set", ",", "we", "also", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
19,613
[ "dest", "}", ";" ]
[ "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_...
LLVM
ARM
TD
next_suggestion
CPU
19,614
[ "let", "Predicates", "=", "[", "HasMVEFloat", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_21", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
19,615
[ "SI_SPILL_S32_RESTORE", ":" ]
[ "case", "AMDGPU", "::", "SI_SPILL_S256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_S256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_RESTORE", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "S...
GCC
i386
MD
stmt_completion
CPU
19,616
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "sseintconvert", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_L...
LLVM
AMDGPU
CPP
code_generation
GPU
19,617
[ "bool", "SIPreAllocateWWMRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "SIPreAllocateWWMRegs: function ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
i386
CPP
stmt_completion
CPU
19,618
[ "(", "_", "_", "v8si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_extracti32x8_epi32", "(", "_", "_", "m256i", "_", ...
LLVM
SystemZ
TD
stmt_completion
CPU
19,619
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
program_repair
GPU
19,620
[ "<FIXS>", "int64_t", "getMsgId", "(", "StringRef", "Name", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "getEncodingFromOperandTable", "(", "MsgOperands", ",", "Name", ",", "STI", ")", ";", "}", "<FIXE>", "<FIXS>", "StringRef", "getMsgName", ...
[ "{", "{", "<STR_LIT>", "MSG_RTN_GET_TBA_TO_PC", "<STR_LIT>", "}", ",", "ID_RTN_GET_TBA_TO_PC", ",", "isGFX11Plus", "}", ",", "{", "{", "<STR_LIT>", "MSG_RTN_GET_SE_AID_ID", "<STR_LIT>", "}", ",", "ID_RTN_GET_SE_AID_ID", ",", "isGFX12Plus", "}", ",", "}", ";", "<BU...
GCC
s390
CPP
program_repair
MPU
19,621
[ "<FIXS>", "*", "call", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "addr_location", ",", "const0_rtx", ")", ";", "<FIXE>", "<FIXS>", "*", "call", "=", "gen_rtx_SET", "(", "result_reg", ",", "*", "call", ")", ";", "<FIXE>", "<FIXS>", "*", "clobber_ret_reg", ...
[ "addr_location", "=", "gen_rtx_REG", "(", "Pmode", ",", "SIBCALL_REGNUM", ")", ";", "}", "addr_location", "=", "gen_rtx_MEM", "(", "QImode", ",", "addr_location", ")", ";", "<BUGS>", "call", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "addr_location", ",", "con...
GCC
nds32
CPP
stmt_completion
CPU
19,622
[ "\\t! ------------------------------------\\n", "<STR_LIT>", ")", ";" ]
[ "nds32_asm_file_end_for_isr", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
19,623
[ "return", "false", ";" ]
[ "bool", "llvm", "::", "parseAmdKernelCodeField", "(", "StringRef", "ID", ",", "MCAsmParser", "&", "MCParser", ",", "amd_kernel_code_t", "&", "C", ",", "raw_ostream", "&", "Err", ")", "{", "const", "int", "Idx", "=", "get_amd_kernel_code_t_FieldIndex", "(", "ID",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
19,624
[ ".", "isReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "false", ")", ";" ]
[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "MI", "!=", "MBB", ".", "end", "(", ")", ";", "++", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", "&&",...
LLVM
Hexagon
TD
next_suggestion
DSP
19,625
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let",...
GCC
pa
MD
stmt_completion
CPU
19,626
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
19,627
[ "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>",...
GCC
sh
MD
next_suggestion
CPU
19,628
[ "else" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BUILTIN_STRLEN", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "optimize_insn_for_size_p", "(", ")", "&", "&", "sh...
GCC
i386
CPP
next_suggestion
CPU
19,629
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmsub_sd", "(", "_", "_", "m128d", "_", "_", "W",...
LLVM
Mips
CPP
stmt_completion
CPU
19,630
[ "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Flag", ")", ")", ";" ]
[ "SDValue", "getAddrGlobal", "(", "NodeTy", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ",", "SDValue", "Chain", ",", "const", "MachinePointerInfo", "&", "PtrInfo", ")", "const", "{", "SDValue", ...
GCC
fr30
MD
stmt_completion
DSP
19,631
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI" ]
LLVM
ARM
CPP
next_suggestion
CPU
19,632
[ "}" ]
[ "if", "(", "DefRC", "==", "&", "ARM", "::", "SPRRegClass", "&&", "DefSubReg", "==", "<NUM_LIT>", "&&", "SrcRC", "==", "&", "ARM", "::", "DPRRegClass", "&&", "(", "SrcSubReg", "==", "ARM", "::", "ssub_0", "||", "SrcSubReg", "==", "ARM", "::", "ssub_1", ...
GCC
aarch64
MD
next_suggestion
CPU
19,633
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
19,634
[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "PPC", "::", "PRED_NE", ")", ".", "addReg", "(", "PPC", "::", "CR0", ")", ".", "addMBB", "(", "loopMBB", ")", ";" ]
[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "d...
GCC
sparc
MD
next_suggestion
CPU
19,635
[ "<STR_LIT>" ]
[ "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT...
GCC
arm
MD
stmt_completion
CPU
19,636
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
19,637
[ "}" ]
[ "assert", "(", "NumTZ", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid IT mask!", "<STR_LIT>", ")", ";", "ITBlockSize", "=", "<NUM_LIT>", "-", "NumTZ", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "for", "(", "unsigned", "i", "=", "<NUM_L...
GCC
rs6000
MD
program_repair
CPU
19,638
[ "<FIXS>", "if", "(", "BYTES_BIG_ENDIAN", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "<BUGE>", "emit_insn", "(", "gen_vsx_xvcvdpuxws", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands"...
LLVM
ARM
CPP
stmt_completion
CPU
19,639
[ ",", "<NUM_LIT>", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemNoOffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", ...
LLVM
SystemZ
CPP
program_repair
CPU
19,640
[ "<FIXS>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ HazardRecognizer emitting ", "<STR_LIT>", ";", "dumpSU", "(", "SU", ",", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", ...
[ "void", "SystemZHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "<BUGS>", "DEBUG", "(", "dumpCurrGroup", "(", "<STR_LIT>", "Decode group before emissi...
LLVM
Hexagon
CPP
stmt_completion
DSP
19,641
[ ")", ";" ]
[ "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
19,642
[ "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
AMDGPU
CPP
program_repair
GPU
19,643
[ "<FIXS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ".", "getReg", "(", ")", ",", "<FIXE>" ]
[ "AMDGPUInstructionSelector", "::", "selectVINTERPMods", "(", "MachineOperand", "&", "Root", ")", "const", "{", "Register", "Src", ";", "unsigned", "Mods", ";", "<BUGS>", "std", "::", "tie", "(", "Src", ",", "Mods", ")", "=", "selectVOP3ModsImpl", "(", "Root", ...
LLVM
Mips
CPP
stmt_completion
CPU
19,644
[ ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "unsigned", "SType", "=", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
19,645
[ "}", ";" ]
[ "const", "auto", "TTIGetter", "=", "[", "&", "FAM", "]", "(", "Function", "&", "F", ")", "->", "const", "TargetTransformInfo", "&", "{", "return", "FAM", ".", "getResult", "<", "TargetIRAnalysis", ">", "(", "F", ")", ";" ]
LLVM
XNCM
CPP
stmt_completion
CPU
19,646
[ ".", "getValueType", "(", ")", ";" ]
[ "SDValue", "XNCMTargetLowering", "::", "LowerSIGN_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op" ]
LLVM
LoongArch
CPP
program_repair
CPU
19,647
[ "<FIXS>", "TII", "->", "get", "(", "IsLA64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "VR", ")", "<FIXE>", "<FIXS>", "TII", "->", "get", "(", "IsLA64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::"...
[ "Register", "VR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<BUGS>", "TII", "->", "get", "(", "STI", ".", "is64Bit", ...
GCC
gcn
CPP
next_suggestion
GPU
19,648
[ "TREE_STATIC", "(", "var", ")", "=", "<NUM_LIT>", ";" ]
[ "tree", "type", "=", "TREE_TYPE", "(", "var", ")", ";", "tree", "lds_type", "=", "build_qualified_type", "(", "type", ",", "TYPE_QUALS_NO_ADDR_SPACE", "(", "type", ")", "|", "ENCODE_QUAL_ADDR_SPACE", "(", "ADDR_SPACE_LDS", ")", ")", ";", "machine_function", "*",...
LLVM
X86
CPP
next_suggestion
CPU
19,649
[ "SDValue", "Res", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MPI", ")", ";" ]
[ "SDValue", "FltOfs", "=", "DAG", ".", "getSelect", "(", "DL", ",", "TheVT", ",", "Cmp", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "TheVT", ")", ",", "ThreshVal", ")", ";", "if", "(", "IsStrict", ")", "{", "Value", "=", "DA...
LLVM
X86
CPP
stmt_completion
CPU
19,650
[ "CMOVNS64rr", ";", "break", ";" ]
[ "return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "default", ":", "return", "nullptr", ";", "}", "}", "case", "X86", "::", "VPCOMBri", ":", "case", "X86", "::", "VPCOMUBri", ":", ...
LLVM
ARM
CPP
next_suggestion
CPU
19,651
[ "}" ]
[ "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ARM", "::...
LLVM
PowerPC
TD
next_suggestion
CPU
19,652
[ "}", "]", ">", ";" ]
[ "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", ...
GCC
sparc
CPP
program_repair
CPU
19,653
[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tsethi\\t%%hi(%s__bb), %%g1\\n", "<STR_LIT>", ",", "user_label_prefix", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tsethi\\t%%hi(%d), %%g%d\\n", "<STR_LIT>", ",", "blockno", ",", "bbreg", ")", ";", "...
[ "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "LPBX", ",", "<STR_LIT>", "LPBX", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tsethi\\t%%hi(%s__bb),%%g1\\n", "<STR_LIT>", ",", "user_label_prefix", ")", ";", "fprintf", "("...
LLVM
ARM
CPP
stmt_completion
CPU
19,654
[ "DAG", ")", ";" ]
[ "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "("...
GCC
arm
MD
stmt_completion
CPU
19,655
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
19,656
[ ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "return", "std", "::", "make_pair", "(", "emitADDS", "(", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_SSUBO", ":", "return", "std", "::", "make_pair", "(", "emitSU...
LLVM
AArch64
TD
next_suggestion
CPU
19,657
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
19,658
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
X86
TD
program_repair
CPU
19,659
[ "<FIXS>", "SDValue", "ClrNode", "=", "SDValue", "(", "CurDAG", "-", ">", "getMachineNode", "(", "X86", ":", ":", "MOV32r0", ",", "dl", ",", "NVT", ")", ",", "<NUM_LIT>", ")", ";", "switch", "(", "NVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "...
[ "SDValue", "(", "CurDAG", "-", ">", "getMachineNode", "(", "SExtOpcode", ",", "dl", ",", "MVT", ":", ":", "Glue", ",", "InFlag", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "<BUGS>", "SDValue", "ClrNode", "=", "SDValue", "(", "CurDAG", "-", ">...
LLVM
VE
CPP
stmt_completion
CPU
19,660
[ ";" ]
[ "static", "DecodeStatus", "DecodeCCOperand", "(", "MCInst", "&", "MI", ",", "uint64_t", "cf", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "VEValToCondCode", "(...
GCC
sh
CPP
next_suggestion
CPU
19,661
[ "}" ]
[ "rtx", "pat", "=", "PATTERN", "(", "PREV_INSN", "(", "barrier_or_label", ")", ")", ";", "return", "(", "(", "optimize_size", "||", "(", "(", "unsigned", ")", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", "*", "GET_MODE_SIZE", "(", "GET_MODE", "(", "pat",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
19,662
[ "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";" ]
[ "}", "assert", "(", "!", "Info", "->", "hasDispatchPtr", "(", ")", "&&", "!", "Info", "->", "hasKernargSegmentPtr", "(", ")", "&&", "!", "Info", "->", "hasFlatScratchInit", "(", ")", "&&", "!", "Info", "->", "hasWorkGroupIDX", "(", ")", "&&", "!", "Inf...
LLVM
CellSPU
CPP
stmt_completion
MPU
19,663
[ "(", ")", "const", "{" ]
[ "virtual", "const", "SPURegisterInfo", "&", "getRegisterInfo" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
19,664
[ "if", "(", "Sub", "!=", "<NUM_LIT>", ")", "Reg", "=", "TRI", ".", "getSubReg", "(", "Reg", ",", "Sub", ")", ";" ]
[ "RegisterRef", "DataFlowGraph", "::", "makeRegRef", "(", "unsigned", "Reg", ",", "unsigned", "Sub", ")", "const", "{", "assert", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "Reg", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ...
LLVM
X86
CPP
stmt_completion
CPU
19,665
[ ")", ")", ";" ]
[ "X86LowerAMXTypeLegacyPass", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{", "initializeX86LowerAMXTypeLegacyPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
19,666
[ "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ","...
LLVM
ARM
CPP
stmt_completion
CPU
19,667
[ "NewMBB", "->", "getIterator", "(", ")", ";" ]
[ "unsigned", "CPI", "=", "getCombinedIndex", "(", "CPEMI", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "res...
LLVM
AArch64
TD
stmt_completion
CPU
19,668
[ "Rn", ";" ]
[ "class", "LoadStore8RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", ...
LLVM
ARM
TD
next_suggestion
CPU
19,669
[ "bits", "<", "<NUM_LIT>", ">", "addr", ";" ]
[ "def", "LDRBT_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rt", ",", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
19,670
[ "return", "FunctionType", "::", "get", "(", "F", "->", "getReturnType", "(", ")", ",", "ArgTys", ",", "F", "->", "isVarArg", "(", ")", ")", ";" ]
[ "SmallVector", "<", "Type", "*", ">", "ArgTys", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "F", "->", "arg_size", "(", ")", ";", "++", "i", ")", "ArgTys", ".", "push_back", "(", "F", "->", "getArg", "(", "i", ")", "->", ...
GCC
arm
CPP
next_suggestion
CPU
19,671
[ "}" ]
[ "vpadd_u8", "(", "uint8x8_t", "_", "_", "a", ",", "uint8x8_t", "_", "_", "b", ")", "{", "return", "(", "uint8x8_t", ")", "_", "_", "builtin_neon_vpaddv8qi", "(", "(", "int8x8_t", ")", "_", "_", "a", ",", "(", "int8x8_t", ")", "_", "_", "b", ")", ...
LLVM
ARM
TD
stmt_completion
CPU
19,672
[ "bit_12", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";"...
LLVM
Hexagon
CPP
stmt_completion
DSP
19,673
[ ",", "dl", ",", "DAG", ",", "InVals", ",", "OutVals", ",", "Callee", ")", ";" ]
[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", ...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
19,674
[ "else", "if", "(", "MOImm", ".", "isFPImm", "(", ")", ")", "{" ]
[ "uint64_t", "TPCInstrInfo", "::", "getInstImm", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MC", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TPCII", "::", "getHasImm", "(", "MC", ")", ")", "{", ...
LLVM
AMDGPU
CPP
program_repair
GPU
19,675
[ "<FIXS>", "BufferIdx", "=", "GetElementPtrInst", "::", "Create", "(", "nullptr", ",", "pcall", ",", "FourthIdxList", ",", "<STR_LIT>", "PrintBuffGep", "<STR_LIT>", ",", "Brnch", ")", ";", "<FIXE>" ]
[ "FourthIdxList", ".", "push_back", "(", "fourInt", ")", ";", "<BUGS>", "BufferIdx", "=", "cast", "GetElementPtrInst", ">", "(", "GetElementPtrInst", "::", "Create", "(", "nullptr", ",", "pcall", ",", "FourthIdxList", ",", "<STR_LIT>", "PrintBuffGep", "<STR_LIT>", ...
GCC
csky
MD
next_suggestion
CPU
19,676
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "eq", "(", "reg", ":", "CC", "CSKY_CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
19,677
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_...
LLVM
AMDGPU
CPP
next_suggestion
GPU
19,678
[ "}" ]
[ "const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "AMDGPUDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::", "AMDGPUDisassembler", "::", "OPW32", ",", "I...
LLVM
Hexagon
TD
next_suggestion
DSP
19,679
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
LC2200
CPP
stmt_completion
CPU
19,680
[ ")", "return", "true", ";" ]
[ "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Operands", ";", "if", "(", "ParseRegister", "(", "RegNo", ",", "Operands", ")" ]
GCC
i386
CPP
next_suggestion
CPU
19,681
[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_gathersiv8df", "(", "(", "_", "_", "v8df", ")", "_", "_", "v1_old", ",", "_", "_", "addr", ",", "(", "_", "_", "v8si", ")", "_", "_", "index", ",", "_", "_", "mask", ",", "_", "_"...
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_i32gather_pd", "(", "_", "_", "m256i", "_", "_", "ind...
LLVM
CellSPU
CPP
next_suggestion
MPU
19,682
[ "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
[ "}", "else", "{", "insertEltOffs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "{", "if", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
19,683
[ "LoadZU", ")", ";" ]
[ "DispatchPtr", "->", "addAttribute", "(", "AttributeList", "::", "ReturnIndex", ",", "Attribute", "::", "NonNull", ")", ";", "DispatchPtr", "->", "addDereferenceableAttr", "(", "AttributeList", "::", "ReturnIndex", ",", "<NUM_LIT>", ")", ";", "Type", "*", "I32Ty",...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
19,684
[ "if", "(", "Subtarget", "->", "hasReferenceTypes", "(", ")", ")", "{" ]
[ "case", "MVT", "::", "i64", ":", "ResultReg", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I64RegClass", ")", ";", "break", ";", "case", "MVT", "::", "f32", ":", "ResultReg", "=", "createResultReg", "(", "&", "WebAssembly", "::", "F32RegClass", ...
LLVM
SystemZ
TD
next_suggestion
CPU
19,685
[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]
[ "class", "BranchBinaryRSI", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstRSI", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R...
LLVM
BPF
CPP
program_repair
Virtual ISA
19,686
[ "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "override", ";", "<FIXE>", "<FIXS>", "const", "TargetRegisterInfo", "*", "TRI", ",", "Register", "VReg", ")", "const", "override", ";", "<FIXE>" ]
[ "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "<BUGS>", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "override", ";", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
19,687
[ "SDValue", "Glue", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "auto", "*", "CCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "CCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ...
GCC
rx
CPP
stmt_completion
CPU
19,688
[ "label", ",", "pc_rtx", ")", ";" ]
[ "void", "rx_split_cbranch", "(", "machine_mode", "cc_mode", ",", "enum", "rtx_code", "cmp1", ",", "rtx", "c1", ",", "rtx", "c2", ",", "rtx", "label", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cc_mode", ",", "CC_REG", "...
GCC
aarch64
MD
stmt_completion
CPU
19,689
[ ")", ")", ")" ]
[ "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
19,690
[ "==", "SOUTHERN_ISLANDS", ";" ]
[ "return", "getGeneration", "(", ")" ]
LLVM
PowerPC
TD
next_suggestion
CPU
19,691
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "memri", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "dispRI", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
19,692
[ "B", ")", ";" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_stream_si64", "(", "long", "long", "int", "*", "_", "_", "A", ",", ...
GCC
visium
MD
stmt_completion
Virtual ISA
19,693
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
19,694
[ "return", "BB", ";" ]
[ "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "BNE", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
19,695
[ "}" ]
[ "const", "DebugLoc", "&", "DL", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "unsigned", "IndirectBaseReg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "getIndirectIndexBegin", "(", "*", "MBB", "->", "getParent", "(", ")", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
19,696
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e",...
GCC
h8300
MD
next_suggestion
MPU
19,697
[ "<STR_LIT>" ]
[ "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
19,698
[ "None", ";" ]
[ "return", "AtomicExpansionKind", "::" ]
GCC
arm
CPP
stmt_completion
CPU
19,699
[ ")", "{" ]
[ "vreinterpret_s8_f16", "(", "float16x4_t", "_", "_", "a" ]