Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
program_repair
CPU
20,600
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "isInt", "<NUM_LIT>", ">", "(", "RHSC", "->", "getSExtValue", "(", ")", ")", "?", "X86", "::", "CMP64ri32", ":", "<NUM_LIT>", ";", "<FIXE>" ]
[ "case", "MVT", "::", "i8", ":", "return", "X86", "::", "CMP8ri", ";", "case", "MVT", "::", "i16", ":", "<BUGS>", "if", "(", "isInt", "<NUM_LIT>", ">", "(", "Val", ")", ")", "return", "X86", "::", "CMP16ri8", ";", "<BUGE>", "return", "X86", "::", "C...
GCC
m68k
CPP
code_generation
MPU
20,601
[ "static", "void", "m68k_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "HARD_REG_SET", "x", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "COPY_HARD_REG_SET", "(", "x", ",", "reg_class_contents", "[", "(", "int", ")", "FP_REGS", "...
[ "Make", "sure", "everything", "'s", "fine", "if", "we", "*", "do", "n't", "*", "have", "a", "given", "processor", ".", "This", "assumes", "that", "putting", "a", "register", "in", "fixed_regs", "will", "keep", "the", "compiler", "'s", "mitts", "completely"...
GCC
i386
MD
program_repair
CPU
20,602
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "se...
[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ...
LLVM
PowerPC
TD
next_suggestion
CPU
20,603
[ "}" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CR", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", ...
LLVM
X86
CPP
next_suggestion
CPU
20,604
[ "if", "(", "!", "performCustomAdjustments", "(", "MI", ",", "NewOpc", ")", ")", "return", "false", ";" ]
[ "if", "(", "It", "!=", "EvexToVex256Table", ".", "end", "(", ")", ")", "NewOpc", "=", "It", "->", "second", ";", "}", "else", "if", "(", "IsEVEX_V128", ")", "{", "auto", "It", "=", "EvexToVex128Table", ".", "find", "(", "MI", ".", "getOpcode", "(", ...
GCC
pa
MD
stmt_completion
CPU
20,605
[ "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "copy_addr_to_reg", "(" ]
LLVM
AMDGPU
CPP
code_generation
GPU
20,606
[ "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", "...
[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
20,607
[ "}", "=", "idx2", ";" ]
[ "def", "vi8lane", ":", "SIMDInsFromElement", "<", "<STR_LIT>", ",", "v16i8", ",", "i32", ",", "VectorIndexB", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT...
LLVM
ARM
TD
stmt_completion
CPU
20,608
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst",...
LLVM
Alpha
CPP
stmt_completion
MPU
20,609
[ "<STR_LIT>", ";" ]
[ "PrivateGlobalPrefix", "=", "<STR_LIT>", "$", "<STR_LIT>", ";", "PICJumpTableDirective", "=", "<STR_LIT>", ".gprel32" ]
LLVM
X86
CPP
next_suggestion
CPU
20,610
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]
[ "static", "const", "uint16_t", "CallerSavedRegs64Bit", "[", "]", "=", "{", "X86", "::", "RAX", ",", "X86", "::", "RDX", ",", "X86", "::", "RCX", ",", "X86", "::", "RSI", ",", "X86", "::", "RDI", ",", "X86", "::", "R8", ",", "X86", "::", "R9", ","...
LLVM
ARM
CPP
program_repair
CPU
20,611
[ "<FIXS>", "explicit", "ARMJITInfo", "(", "ARMTargetMachine", "&", "tm", ")", ":", "TM", "(", "tm", ")", "{", "useGOT", "=", "false", ";", "}", "<FIXE>" ]
[ "#", "define", "ARMJITINFO_H", "#", "include", "<STR_LIT>", "llvm/Target/TargetJITInfo.h", "<STR_LIT>", "namespace", "llvm", "{", "class", "ARMTargetMachine", ";", "class", "ARMJITInfo", ":", "public", "TargetJITInfo", "{", "ARMTargetMachine", "&", "TM", ";", "public"...
LLVM
AArch64
TD
next_suggestion
CPU
20,612
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
20,613
[ "<FIXS>", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "}", "}", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "<BUGS>", "Op", ".", "addRegWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "Op",...
GCC
mapip
CPP
stmt_completion
Virtual ISA
20,614
[ "Nested functions/trampolines are not supported !!\\n", "<STR_LIT>", ")", ";" ]
[ "error", "(", "<STR_LIT>" ]
GCC
pdp11
CPP
program_repair
MPU
20,615
[ "<FIXS>", "fprintf", "(", "(", "stream", ")", ",", "<STR_LIT>", "\\tadd $0%o, sp\\n", "<STR_LIT>", ",", "(", "fsize", ")", "&", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmov (sp)+, %s\\n", "<STR_LIT>", ",", "reg_names", "[", "i", "]", ")", ";", "if", "(", "fsize", ")", "<BUGS>", "fprintf", "(", "(", "stream", ")", ",", "<STR_LIT>", "\\tadd $%o, sp\\n", "<STR_LIT>", ",", "fsize"...
LLVM
X86
CPP
program_repair
CPU
20,616
[ "<FIXS>", "FPS", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{", "<FIXE>" ]
[ "namespace", "{", "struct", "FPS", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";", "<BUGS>", "FPS", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "<BUGE>", "memset", "(", "Stack", ",", "<NUM_LIT>", ",", "sizeof", "(", ...
LLVM
ARM
CPP
stmt_completion
CPU
20,617
[ "getValue", "(", ")", ";" ]
[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->" ]
LLVM
X86
CPP
stmt_completion
CPU
20,618
[ "MI", ")", "{" ]
[ "void", "addLiveInstr", "(", "MachineInstr", "*" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,619
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", ...
LLVM
X86
CPP
next_suggestion
CPU
20,620
[ "X86OutgoingValueHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";" ]
[ "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", ".", "empty", "(", ")", ")", "||", "(", "!", "Val", "&&", "VRegs", ".", "empty", "(", ")", ")", ")", "&&", "<STR_LIT>", "Return value without a vreg", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "M...
LLVM
MOS
TD
next_suggestion
MPU
20,621
[ "}" ]
[ "dag", "OutOperandList", "=", "(", "outs", "GPR", ":", "$", "dst", ")", ";", "dag", "InOperandList", "=", "(", "ins", "i16imm", ":", "$", "src", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
20,622
[ "(", ")", ")", "return", "nullptr", ";" ]
[ "ConstantPoolMapTy", "::", "iterator", "CP", "=", "ConstantPools", ".", "find", "(", "Section", ")", ";", "if", "(", "CP", "==", "ConstantPools", ".", "end" ]
LLVM
ARM
TD
next_suggestion
CPU
20,623
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...
LLVM
PowerPC
CPP
next_suggestion
CPU
20,624
[ "}" ]
[ "unsigned", "FP8Reg", "=", "is31", "?", "PPC", "::", "X31", ":", "PPC", "::", "X1", ";", "const", "PPCRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "PPCRegisterInfo", "*", ">", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", "...
GCC
avr
CPP
next_suggestion
MPU
20,625
[ "if", "(", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "zero_reg_rtx", ";" ]
[ "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "int", "*", "real_l", "=", "l", ";", "if", "(", "avr_mem_flash_p", "(", "src", ")", "||", "avr_mem_flash_p", "(", "dest", ")", ")", "{", "return", "avr_out_lpm", "(", "insn", ",", "operands", ...
GCC
i386
CPP
next_suggestion
CPU
20,626
[ "return", "(", "ix86_harden_sls", "&", "harden_sls_return", ")", "?", "<STR_LIT>", "int3", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ";" ]
[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tjmp\\t", "<STR_LIT>", ")", ";", "assemble_name", "(", "asm_out_file", ",", "thunk_name", ")", ";", "putc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "}", "else", "output_indirect_thunk", "(", "...
LLVM
TPC
TD
next_suggestion
Virtual ISA
20,627
[ "}" ]
[ "let", "InOperandList", "=", "(", "ins", "IRF", ":", "$", "income", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern"...
LLVM
X86
CPP
stmt_completion
CPU
20,628
[ "Chain", ";" ]
[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back"...
GCC
rl78
CPP
stmt_completion
MPU
20,629
[ "]", "=", "NOT_KNOWN", ";" ]
[ "content_memory", "[", "val", "]", "=", "index", "+", "<NUM_LIT>", ";", "--", "val", ";", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "content_memory", ";", "i", "++", ")", "{", "if", "(", "i", "==", "index", "||", "(", ...
GCC
rs6000
CPP
program_repair
CPU
20,630
[ "<FIXS>", "new", "_", "target", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "<FIXE>", "<FIXS>", "new", "_", "optimize", "=", "build_optimization_node", "(", "&", "global_options", ",", "&", "global_options...
[ "if", "(", "ret", ")", "{", "ret", "=", "rs6000_option_override_internal", "(", "false", ")", ";", "<BUGS>", "new", "_", "target", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "<BUGE>", "}", "elsenew_target", "=", "NULL", ";", "<BUG...
GCC
i386
CPP
next_suggestion
CPU
20,631
[ "}" ]
[ "else", "dst", "=", "emit_memmov", "(", "dst", ",", "&", "src", ",", "destreg", ",", "srcreg", ",", "piece_size", ")", ";", "copied_bytes", "+=", "piece_size", ";", "}", "}", "if", "(", "MEM_ALIGN", "(", "dst", ")", "<", "(", "unsigned", "int", ")", ...
GCC
i386
MD
stmt_completion
CPU
20,632
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>"...
LLVM
ARM64
TD
next_suggestion
CPU
20,633
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "o1", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "o2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
Hexagon
TD
stmt_completion
DSP
20,634
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
aarch64
CPP
next_suggestion
CPU
20,635
[ "return", "aarch64_builtin_rsqrt", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", ";" ]
[ "static", "tree", "aarch64_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "if", "(", "!", "use_rsqrt_p", "(", ")", ")", "return", "NULL_TREE", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
20,636
[ "=", "OffsetStride", ";" ]
[ "MachineBasicBlock", "::", "iterator", "AArch64LoadStoreOpt", "::", "mergePairedInsns", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "Paired", ",", "bool", "MergeForward", ",", "int", "SExtIdx", ")", "{", "MachineBasicBl...
LLVM
Hexagon
TD
next_suggestion
DSP
20,637
[ "}" ]
[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LI...
GCC
frv
CPP
stmt_completion
VLIW
20,638
[ "op", ",", "<NUM_LIT>", ")", ",", "reload_completed", ",", "condexec_p", ",", "FALSE", ")", ")", ";" ]
[ "int", "frv_legitimate_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "int", "condexec_p", ")", "{", "return", "(", "(", "GET_MODE", "(", "op", ")", "==", "mode", "||", "mode", "==", "VOIDmode", ")", "&&", "GET_CODE", "(", "...
LLVM
X86
CPP
stmt_completion
CPU
20,639
[ "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", "disable-tail-calls", "<STR_LIT>", ")", ";" ]
[ "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent" ]
GCC
pa
CPP
next_suggestion
CPU
20,640
[ "emit_insn", "(", "gen_dcacheflushdi", "(", "start_addr", ",", "end_addr", ",", "line_length", ")", ")", ";" ]
[ "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "r_tramp", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")",...
GCC
i386
CPP
stmt_completion
CPU
20,641
[ "_", "Y", ",", "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "_", "_", "M", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cmpss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "X", ",", "(", "_", "_", "v4sf", ")", "_" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
20,642
[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_PPC_SVR4", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "V...
GCC
i386
CPP
stmt_completion
CPU
20,643
[ "min_epi8", ")", ";" ]
[ "_", "mm256_reduce_min_epi8", "(", "_", "_", "m256i", "_", "_", "V", ")", "{", "_", "MM256_REDUCE_OPERATOR_MAX_MIN_EP8", "(" ]
GCC
m68k
CPP
next_suggestion
MPU
20,644
[ "default", ":" ]
[ "case", "XFmode", ":", "if", "(", "TARGET_68881", ")", "return", "gen_rtx_REG", "(", "mode", ",", "FP0_REG", ")", ";", "break", ";" ]
GCC
microblaze
MD
stmt_completion
MPU
20,645
[ ")", ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
20,646
[ "::", "TAILJMPm", ":" ]
[ "case", "X86", "::", "TCRETURNri", ":", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "RET", ":", "case", "X86", "::", "RETI", ":", "case", "X86", "::", "TAILJMPd", ":", "case", "X86", "::", "TAILJMPr", ":", "case", "X86" ]
GCC
i386
MD
stmt_completion
CPU
20,647
[ ")", ")", ")", "]" ]
[ "(", "vec_merge", ":", "<", "mmxxmmmode", ">", "(", "vec_duplicate", ":", "<", "mmxxmmmode", ">", "(", "match_operand", ":", "V2FI_32", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "<", "mmxxmmmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(",...
GCC
i386
MD
stmt_completion
CPU
20,648
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand...
GCC
s390
MD
stmt_completion
MPU
20,649
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
program_repair
GPU
20,650
[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "getInstSubclass", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "*", "TII", ")", "!=", "InstSubclass", ")", ")", "{", "<FIXE>" ]
[ "addDefsUsesToList", "(", "*", "CI", ".", "I", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "<BUGS>", "const", "bool", "IsDS", "=", "(", "InstClass", "==", "DS_READ", ")", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,651
[ "if", "(", "VerifyHSAMetadata", ")", "verify", "(", "StrOS", ".", "str", "(", ")", ")", ";" ]
[ "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "HSAMetadataDoc", "->", "toYAML", "(", "StrOS", ")", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "StrOS", ".", "str", "(", ")", ")", ...
LLVM
ARM
CPP
stmt_completion
CPU
20,652
[ "<NUM_LIT>", ";" ]
[ "removeOperands", "(", "MI", ",", "FrameRegIdx", ")", ";", "MachineInstrBuilder", "MIB", "(", "&", "MI", ")", ";", "AddDefaultPred", "(", "AddDefaultT1CC", "(", "MIB", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Mask", ")", ")", ";", ...
LLVM
P2
CPP
stmt_completion
MPU
20,653
[ "InstrInfo", ";" ]
[ "const", "P2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&" ]
GCC
xtensa
CPP
program_repair
MPU
20,654
[ "<FIXS>", "machine_mode", "mode", ")", "<FIXE>" ]
[ "rtxxtensa_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "<BUGS>", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "if", "(", "xtensa_tls_symbol_p", "(", "x", ")", ")", "return", "xtensa_legitimize_tls_address", "(", "x", ...
LLVM
Hexagon
TD
next_suggestion
DSP
20,655
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_mask", ":", "SInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "S_2op_tc_1_SLOT23", ">", "{", "bits", "<", "<NUM_LIT>", ...
GCC
rs6000
MD
stmt_completion
CPU
20,656
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,657
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
i386
MD
program_repair
CPU
20,658
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "clobber", "(", "match_scratch", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
i386
MD
stmt_completion
CPU
20,659
[ "<NUM_LIT>", "]", ")", "=", "=", "MEM", ")" ]
[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "MEM", "&", "&", "GET_CODE", "(", "operands", "[" ]
LLVM
ARM
TD
program_repair
CPU
20,660
[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]
[ "def", "VLD2d32", ":", "VLD2D", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "VLD2d64", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "dst1", ",", "DPR", ":", "$", "dst2", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
20,661
[ "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
arm
MD
stmt_completion
CPU
20,662
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
20,663
[ "bool", "ARMTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", ...
[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]
LLVM
SystemZ
TD
next_suggestion
CPU
20,664
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "V4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ...
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
20,665
[ ")", ";" ]
[ "ParamList", "=", "&", "CallRetParams", ";", "DefName", "=", "<STR_LIT>", "__ret_", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "ParamName", ".", "empty", "(", ")", ")", "{", "Name", "=", "DefName", ";", "Name", "+=", "utostr", "(", "ParamList", "-...
GCC
rx
MD
stmt_completion
CPU
20,666
[ ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_...
LLVM
ARM
CPP
next_suggestion
CPU
20,667
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new load/store: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MB...
LLVM
X86
CPP
stmt_completion
CPU
20,668
[ "X86", "::", "VPCMPESTRIrm", ";", "break", ";" ]
[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "illegal opcode!", "<STR_LIT>", ")", ";", "case", "X86", "::", "PCMPISTRIREG", ":", "Opc", "=", "X86", "::", "PCMPISTRIrr", ";", "break", ";",...
GCC
stormy16
CPP
next_suggestion
CPU
20,669
[ "}" ]
[ "case", "'", "C", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "LABEL_P", "(", "x", ")", ")", "output_asm_label", ...
GCC
sparc
CPP
stmt_completion
CPU
20,670
[ "B", ")", ";" ]
[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fnhadds", "(", "float", "_", "_", "A", ",", "float", "_", ...
LLVM
AArch64
TD
next_suggestion
CPU
20,671
[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
[ "def", "Hrr", ":", "BaseTwoOperandFPData", "<", "opcode", ",", "FPR16", ",", "asm", ",", "[", "(", "set", "(", "f16", "FPR16", ":", "$", "Rd", ")", ",", "(", "node", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":", "$", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,672
[ "}" ]
[ "bool", "hasRegisterBanking", "(", ")", "const", "{", "return", "HasRegisterBanking", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
20,673
[ "unsigned", "N", "=", "(", "(", "NImms", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ";" ]
[ "unsigned", "Size", "=", "RegSize", ";", "do", "{", "Size", "/", "=", "<NUM_LIT>", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "ULL", "<<", "Size", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "Imm", "&", "Mask", ")", "!=", "(", "(", "Imm", ">...
LLVM
ARM64
TD
stmt_completion
CPU
20,674
[ ";" ]
[ "let", "RenderMethod", "=", "<STR_LIT>" ]
GCC
pa
CPP
stmt_completion
CPU
20,675
[ "<STR_LIT>", "$$mulI", "<STR_LIT>", ")", ")", ";" ]
[ "const", "char", "*", "pa_output_mul_insn", "(", "int", "unsignedp", "ATTRIBUTE_UNUSED", ",", "rtx_insn", "*", "insn", ")", "{", "import_milli", "(", "mulI", ")", ";", "return", "pa_output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",...
GCC
i386
MD
next_suggestion
CPU
20,676
[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "not", "(", "match_operand", ":", "QI", "<NU...
LLVM
X86
CPP
stmt_completion
CPU
20,677
[ "EncodedBytes", ",", "Subtarget", ")", ";" ]
[ "break", ";", "}", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "ScratchReg", ")", ")", "EncodedBytes", "=", "<NUM_LIT>", ";", "else", "Encod...
GCC
avr
CPP
stmt_completion
MPU
20,678
[ "return", "avr_normalize_condition", "(", "cond2", ")", ";" ]
[ "if", "(", "cond1", "==", "EQ", ")", "{", "if", "(", "ival1", "==", "ival2", "&&", "(", "cond2", "==", "GT", "||", "cond2", "==", "GTU", ")", ")", "return", "avr_normalize_condition", "(", "cond2", ")", ";", "if", "(", "ival1", "==", "ival2", "&&",...
GCC
aarch64
MD
stmt_completion
CPU
20,679
[ "ss_minus", "]", ")" ]
[ "(", "define_code_iterator", "SBINQOPS", "[", "ss_plus" ]
LLVM
AMDGPU
CPP
program_repair
GPU
20,680
[ "<FIXS>", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "Register", "Interm", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "<FIXE>" ]
[ "MachineOperand", "&", "Src0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "Register", "NewDest", "=", "MRI", ".", "createVirtualRegister", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,681
[ "i", "]", "+", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
[ "EmitFunctionBody", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".AMDGPU.csdata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")"...
LLVM
ARM
TD
next_suggestion
CPU
20,682
[ "}" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC
arm
MD
stmt_completion
CPU
20,683
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
CellSPU
TD
stmt_completion
MPU
20,684
[ ",", "(", "setgt", "(", "v4i32", "VECREG", ":", "$", "rA", ")", ",", "(", "v4i32", "VECREG", ":", "$", "rB", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i32", ":", "CGTInst", "<", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "VECREG", ":", "$", "rB", ")", ",", "[", "(", "set", "(", "v4i32", "VECREG", ":", "$", "rT", ")" ]
LLVM
TPC
CPP
next_suggestion
Virtual ISA
20,685
[ "return", "true", ";" ]
[ "case", "SlotParser", "::", "Load", ":", "NumNonPredOperand", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ")", ".", "Case", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "mov.from_hw_reg", "<STR_LIT...
GCC
arm
CPP
stmt_completion
CPU
20,686
[ "m1", ",", "_", "_", "m64", "_", "_", "m2", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_cmpgt_pu8", "(", "_", "_", "m64", "_", "_" ]
LLVM
ARM
CPP
stmt_completion
CPU
20,687
[ "const", "{" ]
[ "unsigned", "getArgumentStackSize", "(", ")" ]
GCC
xtensa
CPP
program_repair
MPU
20,688
[ "<FIXS>", "*", "total", "=", "COSTS_N_INSNS", "(", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "*", "total", "=", "COSTS_N_INSNS", "(", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "case", "UMOD", ":", "{", "if", "(", "mode", "==", "DImode", ")", "<BUGS>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "else", "if", "(", "TARGET_DIV32", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"...
LLVM
ARM
CPP
stmt_completion
CPU
20,689
[ "Layout", ")", "const", "{" ]
[ "bool", "ARMMCExpr", "::", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*" ]
GCC
aarch64
MD
next_suggestion
CPU
20,690
[ "return", "<STR_LIT>" ]
[ "UNSPEC_LD4_LANE", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "<", "VSTRUCT_ELT", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
GCC
arm
CPP
code_generation
CPU
20,691
[ "static", "void", "arm_option_check_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "const", "struct", "arm_fpu_desc", "*", "fpu_desc", "=", "&", "all_fpus", "[", "opts", "->", "x_arm_fp...
[ "Check", "any", "incompatible", "options", "that", "the", "user", "has", "specified", "." ]
GCC
aarch64
MD
next_suggestion
CPU
20,692
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
20,693
[ "Broken", ";" ]
[ "void", "CustomListScheduler", "::", "Schedule", "(", ")", "{", "HazardRec", "->", "Reset", "(", ")", ";", "BuildSchedGraph", "(", "AA", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "{", "unsigned", "Broken", "=", "AntiDepBreak", "->", "BreakAnt...
GCC
rs6000
CPP
stmt_completion
CPU
20,694
[ "vec_char16", "a", ")", "{" ]
[ "static", "_", "_", "inline", "vec_uchar16", "spu_cntb", "(" ]
LLVM
ARM64
TD
stmt_completion
CPU
20,695
[ ",", "<NUM_LIT>", ",", "GPR32", ",", "<STR_LIT>", ">", ";" ]
[ "def", "STRHHpost", ":", "StorePostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
20,696
[ "else", "if", "(", "F", "->", "second", ".", "Type", "==", "ExtType", "::", "ZExt", ")", "Res", "=", "eZXT", "(", "getCell", "(", "RD", ",", "Outputs", ")", ",", "EW", ")", ";" ]
[ "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RS", ".", "Reg", ")", ")", "return", "false", ";", "RegExtMap", "::", "const_iterator", "F", "=", "VRX", ".", "find", "(", "RD", ".", "Reg", ")", ";", "if", "(", "F", "==", "VRX"...
GCC
sparc
CPP
stmt_completion
CPU
20,697
[ ")", ";" ]
[ "fputs", "(", "<STR_LIT>", "\\t.word\\t%r_tls_dtpoff32(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "<STR_LIT>", "\\t.xword\\t%r_tls_dtpoff64(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "default", ":", "gc...
LLVM
Hexagon
TD
next_suggestion
DSP
20,698
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_psubfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,699
[ "KernargSegmentPtr", ";" ]
[ "bool", "hasKernargSegmentPtr", "(", ")", "const", "{", "return" ]