Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
TD
stmt_completion
CPU
20,800
[ "[", "<STR_LIT>", "]", ";" ]
[ "let", "FilterClass", "=", "<STR_LIT>", ";", "let", "RowFields", "=", "[", "<STR_LIT>", "]", ";", "let", "ColFields", "=", "[", "<STR_LIT>", "]", ";", "let", "KeyCol", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
20,801
[ "return", "false", ";" ]
[ "case", "TB_BCAST_SH", ":", "return", "BroadcastBits", "==", "<NUM_LIT>", ";", "case", "TB_BCAST_D", ":", "case", "TB_BCAST_SS", ":", "return", "BroadcastBits", "==", "<NUM_LIT>", ";", "case", "TB_BCAST_Q", ":", "case", "TB_BCAST_SD", ":", "return", "BroadcastBits...
GCC
s390
MD
stmt_completion
MPU
20,802
[ "<STR_LIT>", ")" ]
[ "(", "define_subst_attr", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
20,803
[ ",", "dl", ",", "VT", ",", "Ops", ")", ";" ]
[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "i32", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "N0", ")", ";", "SDValue", "Ops", "[", "]", "=", "...
LLVM
X86
CPP
stmt_completion
CPU
20,804
[ "MRI", ",", "CC_X86", ")", ";" ]
[ "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineRegisterInfo", "&", ...
GCC
nds32
MD
stmt_completion
CPU
20,805
[ "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
20,806
[ "if", "(", "CSI", ".", "size", "(", ")", ")", "{" ]
[ "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "\\nFunction : ", "<STR_LIT>", "<<"...
LLVM
ARM
CPP
stmt_completion
CPU
20,807
[ "STTI", ";" ]
[ "virtual", "const", "ScalarTargetTransformInfo", "*", "getScalarTargetTransformInfo", "(", ")", "const", "{", "return", "&" ]
GCC
loongarch
CPP
stmt_completion
CPU
20,808
[ ")", "_", "_", "m128i", "_", "_", "lsx_vmskgez_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
20,809
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
X86
TD
program_repair
CPU
20,810
[ "<FIXS>", "def", "loadi8", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i8", "(", "load", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "loadi64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(...
[ "return", "false", ";", "}", "]", ">", ";", "<BUGS>", "def", "loadi8", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i8", "(", "load", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "loadi64", ":", "PatFrag", "(", ...
GCC
avr
CPP
stmt_completion
MPU
20,811
[ ",", "cum", "->", "regno", "-", "bytes", ")", ";" ]
[ "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "bytes", "=", "avr_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";", "if", "(", "cum", "->", "nregs", "&&", "bytes", "<=", "cum", "->", ...
GCC
arm
MD
stmt_completion
CPU
20,812
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
GCC
sh
CPP
program_repair
CPU
20,813
[ "<FIXS>", "*", "total", "=", "COSTS_N_INSNS", "(", "outer_code", "!=", "SET", ")", ";", "<FIXE>", "<FIXS>", "else", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]
[ "&&", "CONST_OK_FOR_I10", "(", "INTVAL", "(", "x", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_I16", "(", "INTVAL", "(", "x", ")", ")", ")", "<BUGS>", "*", "total", "=", "COSTS_N_INSNS", "(", "outer_code", "!=",...
GCC
loongarch
CPP
next_suggestion
CPU
20,814
[ "}" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "asrtgt_d", "(", "long", "int", "_", "<NUM_LIT>", ",", "long", "in...
GCC
spu
MD
stmt_completion
MPU
20,815
[ ",", "pat", ")" ]
[ "{", "if", "(", "spu_arch", "=", "=", "PROCESSOR_CELL", ")", "{", "rtx", "ra", "=", "spu_gen_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "rb", "=", "spu_gen_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]...
LLVM
Hexagon
TD
stmt_completion
DSP
20,816
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J2_ploop2sr", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_32779c6f", ",", "TypeCR", ">", ",", "Enc_864a5a", "{", "let", "Inst", "{", "<N...
GCC
arm
MD
stmt_completion
CPU
20,817
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>" ]
GCC
ia64
MD
next_suggestion
CPU
20,818
[ "{" ]
[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "c...
GCC
i386
CPP
next_suggestion
CPU
20,819
[ "case", "PROCESSOR_BDVER4", ":" ]
[ "case", "PROCESSOR_LAKEMONT", ":", "if", "(", "insn_type", "==", "TYPE_LEA", ")", "{", "rtx", "addr", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PARALLEL", ")", "addr", "=", "XVECEXP", "(", "addr", ",", "<N...
LLVM
Hexagon
TD
stmt_completion
DSP
20,820
[ "Vs32", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
20,821
[ ")", ";" ]
[ "const", "SystemZRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,822
[ "continue", ";" ]
[ "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "AMDGPU", "::", "DS_READ_B32", "||", "Opc", "==", "AMDGPU"...
LLVM
CellSPU
CPP
stmt_completion
MPU
20,823
[ "-s:128:128-n32:64", "<STR_LIT>", ";" ]
[ "const", "char", "*", "getTargetDataString", "(", ")", "const", "{", "return", "<STR_LIT>", "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128", "<STR_LIT>", "<STR_LIT>", "-i16:16:128-i8:8:128-i1:8:128-a:0:128-v64:128:128-v128:128:128", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
20,824
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavguh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
20,825
[ ";" ]
[ "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "IRB", ".", "getInt32Ty", "(", ")", ")", ")", ";", "if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
program_repair
GPU
20,826
[ "<FIXS>", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "*", "MI", ")", ";", "<FIXE>" ]
[ "if", "(", "TII", "->", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "<BUGS>", "TII", "->", "legalizeOperandsVOP3", "(", "MRI", ",", "MI", ")", ";", "<BUGE>", "return", ";", "}" ]
LLVM
M88k
CPP
stmt_completion
MPU
20,827
[ ")", ",", "createM88kDisassembler", ")", ";" ]
[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeM88kDisassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheM88kTarget", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
20,828
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "RetVT", "!=", "MVT", "::", "i32", "&&", "RetVT", "!=", "MVT", "::", "i64", ")", "return", "<NUM_LIT>", ";", "if", "(", "ShiftImm", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>"...
LLVM
Mips
TD
stmt_completion
CPU
20,829
[ "MipsR6Arch", "<", "!", "strconcat", "(", "<STR_LIT>", ",", "Typestr", ")", ">", ",", "ISA_MIPS32R6", ",", "HARDFLOAT", ";" ]
[ "def", "CMP_LT_", "#", "NAME", ":", "R6MMR6Rel", ",", "COP1_CMP_CONDN_FM", "<", "Format", ",", "FIELD_CMP_COND_LT", ">", ",", "CMP_CONDN_DESC_BASE", "<", "<STR_LIT>", ",", "Typestr", ",", "FGROpnd", ",", "Itin", ",", "setolt", ">", "," ]
LLVM
BPF
CPP
program_repair
Virtual ISA
20,830
[ "<FIXS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<FIXE>", "<FIXS>", "}", "else", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_...
[ "int64_t", "PatchImm", ";", "std", "::", "string", "AccessStr", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "<BUGS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
20,831
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "op3", ";", "bits", "<", "<NUM_LIT>", ">", "op4", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", ...
GCC
sh
MD
next_suggestion
CPU
20,832
[ "<STR_LIT>" ]
[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>"...
LLVM
Hexagon
TD
next_suggestion
DSP
20,833
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_ploadrifnew_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeMAPPING", ">", "{", ...
GCC
mips
MD
stmt_completion
CPU
20,834
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
20,835
[ ")", ";" ]
[ "return", "new", "MipsBranchExpansion", "(" ]
GCC
sh
MD
stmt_completion
CPU
20,836
[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
20,837
[ ")", "report_fatal_error", "(", "<STR_LIT>", "COMDAT not yet supported by AIX.", "<STR_LIT>", ")", ";" ]
[ "void", "PPCAIXAsmPrinter", "::", "ValidateGV", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Thread local not yet supported on AIX.", "<STR_LIT>", ")", ";", "if...
LLVM
X86
TD
stmt_completion
CPU
20,838
[ ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ")", ",", "[", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", ",", "ReadAfterLd", "]", ">", ";" ]
[ "def", "rm_Int", ":", "SI", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "DstRC", ":", "$", "dst", ")", ",", "(", "ins", "DstRC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "if", "(", "Is2Addr" ]
LLVM
X86
TD
next_suggestion
CPU
20,839
[ "}" ]
[ "def", "SKXWriteResGroup87", ":", "SchedWriteRes", "<", "[", "SKXPort4", ",", "SKXPort23", ",", "SKXPort237", ",", "SKXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=",...
LLVM
Hexagon
TD
stmt_completion
DSP
20,840
[ "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ...
GCC
i386
MD
stmt_completion
CPU
20,841
[ "]", ")" ]
[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "]", "UNSPEC_MOVNT", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_L...
LLVM
Hexagon
TD
next_suggestion
DSP
20,842
[ "}" ]
[ "class", "Enc_61f0b0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", ...
GCC
i386
MD
next_suggestion
CPU
20,843
[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIST", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI",...
LLVM
TGSI
CPP
next_suggestion
Virtual ISA
20,844
[ "MVT", "vt", "=", "va", ".", "getValVT", "(", ")", ";" ]
[ "MachineRegisterInfo", "&", "reginfo", "=", "mf", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "ccinfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", "...
GCC
i386
CPP
next_suggestion
CPU
20,845
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epu16", "(", "_", "_", "m128i", "_", "_", "X", ","...
LLVM
Mips
CPP
stmt_completion
CPU
20,846
[ "A0", ";" ]
[ "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "A0_64", ":", "Mips", "::" ]
GCC
sh
MD
next_suggestion
CPU
20,847
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "div", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber", ...
LLVM
AArch64
CPP
code_generation
CPU
20,848
[ "bool", "AArch64TargetLowering", "::", "isTargetCanonicalConstantNode", "(", "SDValue", "Op", ")", "const", "{", "return", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", ...
[ "Returns", "true", "if", "the", "given", "Opc", "is", "considered", "a", "canonical", "constant", "for", "the", "target", ",", "which", "should", "not", "be", "transformed", "back", "into", "a", "BUILD_VECTOR", "." ]
GCC
m32c
MD
next_suggestion
MPU
20,849
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
powerpcspe
CPP
code_generation
CPU
20,850
[ "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")", "!=", "<NUM_LIT>", ")", ";", "}"...
[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_INC", "or", "PRE_DEC", "." ]
LLVM
TriCore
CPP
next_suggestion
MPU
20,851
[ "}" ]
[ "unsigned", "d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pos", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "width", "=", "fieldFromInstruction", ...
LLVM
AMDGPU
CPP
code_generation
GPU
20,852
[ "void", "AMDGPUAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "unsigned", "RelaxedOpcode", "=", "AMDGPU", "::", "getSOPPWithRelaxation", "(", "Inst", ".", ...
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
20,853
[ "S", ";" ]
[ "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(...
LLVM
CellSPU
TD
stmt_completion
MPU
20,854
[ "R16C", ">", ";" ]
[ "def", "r16", ":", "StoreAForm", "<" ]
GCC
i370
MD
stmt_completion
CPU
20,855
[ ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI...
LLVM
Hexagon
TD
next_suggestion
DSP
20,856
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
program_repair
CPU
20,857
[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "VASTART", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "VAARG", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", ...
[ "setOperationAction", "(", "ISD", "::", "DEBUG_LOC", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DEBUG_LABEL", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "<BUGS>", "<BUGE>", "setOperationAction", "(",...
GCC
mips
MD
next_suggestion
CPU
20,858
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,859
[ "F", "->", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "runtime handle created: ", "<STR_LIT>", "<<", "*", "GV", "<<", "'", "\\n", "'", ")", ";", "for", "(", "auto", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "UU", "=", "&", "*", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
20,860
[ "MO", ".", "addTargetFlag", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "for", "(", "auto", "&", "MI", ":", "B", ")", "{", "if", "(", "!", "MI", ".", "isBranch", "(", ")", "||", "!", "isJumpOutOfRange", "(", "MI", ",", "BlockToInstOffset", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>...
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,861
[ "}" ]
[ "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "return", "SI", "->", "getPointerOperand", "(", ")", "==", "User", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
20,862
[ "<STR_LIT>", ";" ]
[ "def", "VecListFourDHWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
20,863
[ "case", "X86", "::", "SQRTSDm", ":" ]
[ "case", "X86", "::", "ROUNDSDm_Int", ":", "case", "X86", "::", "ROUNDSSr", ":", "case", "X86", "::", "ROUNDSSm", ":", "case", "X86", "::", "ROUNDSSr_Int", ":", "case", "X86", "::", "ROUNDSSm_Int", ":", "case", "X86", "::", "RSQRTSSr", ":", "case", "X86",...
LLVM
AArch64
CPP
next_suggestion
CPU
20,864
[ "else", "if", "(", "kind", "==", "FMAInstKind", "::", "Accumulator", ")", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg2",...
[ "bool", "Src2IsKill", ";", "if", "(", "ReplacedAddend", ")", "{", "SrcReg2", "=", "*", "ReplacedAddend", ";", "Src2IsKill", "=", "true", ";", "}", "else", "{", "SrcReg2", "=", "Root", ".", "getOperand", "(", "IdxOtherOpd", ")", ".", "getReg", "(", ")", ...
GCC
i386
CPP
next_suggestion
CPU
20,865
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_getmant_ph", "(", "_", "_", "m512h", "_", "_", "...
LLVM
Kudeyar
CPP
stmt_completion
CPU
20,866
[ ")", "const", "{" ]
[ "virtual", "const", "KudeyarSelectionDAGInfo", "*", "getSelectionDAGInfo", "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,867
[ "if", "(", "!", "EncodedImm", ")", "return", "{", "}", ";" ]
[ "Optional", "<", "uint64_t", ">", "OffsetVal", "=", "getConstantZext32Val", "(", "Root", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "OffsetVal", ")", "return", "{", "}", ";", "Optional", "<", "int64_t", ">", "EncodedImm", "=", ...
LLVM
AArch64
TD
stmt_completion
CPU
20,868
[ "KryoUnitXY", ",", "KryoUnitLS", ",", "KryoUnitLS", "]", ">", "{" ]
[ "def", "KryoWrite_3cyc_LS_XY_LS_LS_331ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "," ]
LLVM
X86
TD
stmt_completion
CPU
20,869
[ "(", "v2f64", "(", "extloadv2f32", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "PS", ",", "VEX", ",", "Sched", "<", "[", "WriteCvtPS2PD", ".", "Folded", "]", ">", ",", "VEX_WIG", ";" ]
[ "def", "VCVTPS2PDrm", ":", "I", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", "," ]
GCC
h8300
MD
next_suggestion
MPU
20,870
[ "{" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]",...
LLVM
PowerPC
CPP
stmt_completion
CPU
20,871
[ "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{" ]
[ "case", "PPC", "::", "LD", ":", "case", "PPC", "::", "LWZ", ":", "case", "PPC", "::", "LFS", ":", "case", "PPC", "::", "LFD", ":", "case", "PPC", "::", "RESTORE_CR", ":", "case", "PPC", "::", "RESTORE_CRBIT", ":", "case", "PPC", "::", "LVX", ":", ...
GCC
arm
CPP
stmt_completion
CPU
20,872
[ ")", "_", "_", "a", ")", ";" ]
[ "vld1q_u16", "(", "const", "uint16_t", "*", "_", "_", "a", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vld1v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,873
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
ARM
CPP
stmt_completion
CPU
20,874
[ "<NUM_LIT>", ";" ]
[ "static", "bool", "DisassembleThumb1Special", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "if", "(", "NumOps", "==", "<NUM_...
GCC
i386
CPP
program_repair
CPU
20,875
[ "<FIXS>", "if", "(", "TARGET_AVX512DQ", "&&", "TARGET_EVEX512", "&&", "mode", "==", "V8DImode", ")", "<FIXE>" ]
[ "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "t1", ",", "t2", ",", "t3", ",", "t4", ",", "t5", ",", "t6", ";", "<BUGS>", "if", "(", "TARGET_AVX512DQ", "&&", "mode", "==", "V8DImode", ")", "<BUGE>", "emit_insn", "(", "gen_avx5...
GCC
loongarch
CPP
stmt_completion
CPU
20,876
[ ")", "{" ]
[ "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode" ]
LLVM
ARM
TD
next_suggestion
CPU
20,877
[ "}" ]
[ "class", "MemImm7ShiftOffsetWBAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "Ren...
LLVM
M68k
TD
program_repair
MPU
20,878
[ "<FIXS>", "(", "SUB32dj", "MxDRD32", ":", "$", "src", ",", "MxType32", ".", "JOp", ":", "$", "opd", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "Pat", "(", "!", "cast", "SDNode", ">", "(", "N", ")", "MxType16", ".", "VT", ":", "$", "src", ",", "(", "Mxloadi16", "MxType16", ".", "JPat", ":", "$", "opd", ")", ")", ",", "(", "SUB16dj", "MxDRD16", ":", "$", "src", ",", "MxType1...
GCC
rs6000
MD
next_suggestion
CPU
20,879
[ "(", "match_operand", ":", "VEC_A", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "[", "(", "set", "(", "reg", ":", "CC", "CR6_REGNO", ")", "(", "unspec", ":", "CC", "[", "(", "gt", ":", "CC", "(", "match_operand", ":", "VEC_A", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
20,880
[ "return", "nullptr", ";" ]
[ "static", "std", "::", "atomic", "<", "bool", ">", "TableChecked", "(", "false", ")", ";", "if", "(", "!", "TableChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "std", "::", "is_sorted", "(", "std", "::", ...
LLVM
CSKY
CPP
code_generation
CPU
20,881
[ "bool", "CSKYMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "un...
[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
LLVM
ARM
TD
stmt_completion
CPU
20,882
[ "<STR_LIT>", ";" ]
[ "def", "nImmVMOVI32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmVMOVI32", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
20,883
[ "Value", "*", "TempVec", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "<NUM_LIT>", "]", ",", "UndefValue", "::", "get", "(", "Vec", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", ",", "VPAlign3", ")", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Vec", "[", "i", "]", ",", "UndefValue", "::", "get", "(", "Vec", "[", "<NUM_LIT>", ...
GCC
aarch64
CPP
next_suggestion
CPU
20,884
[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x4_t", ")", "_", "_", "builtin_aarch64_get_qregxiv4si", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";" ]
[ "uint32x4x4_t", "ret", ";", "_", "_", "builtin_aarch64_simd_xi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rv4si", "(", "(", "const", "_", "_", "builtin_aarch64_simd_si", "*", ")", "_", "_", "a", ")", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
20,885
[ "}" ]
[ "if", "(", "LII", ".", "SetCR", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "PPC", "::", "ANDIo8", ":", "PPC", "::", "ANDIo", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->",...
GCC
pdp10
MD
stmt_completion
MPU
20,886
[ ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,887
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...
LLVM
AArch64
TD
next_suggestion
CPU
20,888
[ "}" ]
[ "class", "BaseLoadStoreUnscale", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", ...
GCC
arm
MD
program_repair
CPU
20,889
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")"...
LLVM
PowerPC
TD
program_repair
CPU
20,890
[ "<FIXS>", "let", "Predicates", "=", "[", "HasVSX", ",", "HasP9Vector", "]", "in", "{", "class", "X_VT5_XO5_VB5", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "li...
[ "let", "XB", "=", "XA", ";", "}", "<BUGS>", "def", "HasVSX", ":", "Predicate", "<STR_LIT>", ">", ";", "def", "IsLittleEndian", ":", "Predicate", "<STR_LIT>", ">", ";", "def", "IsBigEndian", ":", "Predicate", "<STR_LIT>", ">", ";", "def", "HasOnlySwappingMemO...
GCC
mips
MD
next_suggestion
CPU
20,891
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,892
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
20,893
[ "}" ]
[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", ...
LLVM
Hexagon
TD
next_suggestion
DSP
20,894
[ "}" ]
[ "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>",...
GCC
frv
MD
next_suggestion
VLIW
20,895
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<...
LLVM
AArch64
TD
next_suggestion
CPU
20,896
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,897
[ "}" ]
[ "bool", "hasFPExceptions", "(", ")", "const", "{", "return", "FPExceptions", ";" ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
20,898
[ "}" ]
[ "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_SecRel_4", "||", "Fixup", ".", "getKind", "(", ")", "==", "FK_SecRel_8", ")", "{", "assert", "(", "Value", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Fixup", ".", "getKind", "(", ")...
GCC
rs6000
MD
stmt_completion
CPU
20,899
[ ")", ")", ")", "]" ]
[ "(", "float", ":", "DF", "(", "fix", ":", "DI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]