Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
CPP
next_suggestion
DSP
23,800
[ "else", "if", "(", "(", "cmpInstr", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "C2_cmpeqi", "||", "cmpInstr", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "C2_cmpgti", ")", "&&", "cmpOp2", "==", "-", "<NUM_LIT>", ")", "NewMI", "=", "Bui...
[ "if", "(", "isSecondOpReg", ")", "{", "cmpOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "MO2IsKill", "=", "true", ...
LLVM
ARM
CPP
next_suggestion
CPU
23,801
[ "case", "ARM", "::", "ORRrsi", ":" ]
[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "ARM", "::", "tLSLri", ":", "case", "ARM", "::", "tLSRri", ":", "case", "ARM", "::", "tLSLrr", ":", "case", "ARM", "::", "tLSRrr", ":", "cas...
LLVM
ARM
CPP
stmt_completion
CPU
23,802
[ "LR", ")", "{" ]
[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ...
GCC
ia64
MD
next_suggestion
CPU
23,803
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
23,804
[ ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", ...
GCC
arm
CPP
next_suggestion
CPU
23,805
[ "if", "(", "n", "<", "<NUM_LIT>", ")", "output_multi_immediate", "(", "operands", ",", "<STR_LIT>", "sub%?\\t%0, %1, %2", "<STR_LIT>", ",", "<STR_LIT>", "sub%?\\t%0, %0, %2", "<STR_LIT>", ",", "<NUM_LIT>", ",", "-", "n", ")", ";" ]
[ "const", "char", "*", "output_add_immediate", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "n", "!=", "<NUM_LIT>", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>...
LLVM
PowerPC
TD
next_suggestion
CPU
23,806
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCDirectBrAsmOperand", ";" ]
GCC
sparc
MD
next_suggestion
CPU
23,807
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "reg", ":", "CC_NOOV", "CC_REG", ")", "(", "compare", ":", "CC_NOOV", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
23,808
[ "SrcReg", "=", "TmpReg", ";" ]
[ "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i8", "&&", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT...
LLVM
AMDGPU
CPP
stmt_completion
GPU
23,809
[ "eraseFromParent", "(", ")", ";" ]
[ "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ...
LLVM
ARM
TD
program_repair
CPU
23,810
[ "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>" ]
[ ":", "N3V", "op24", ",", "<NUM_LIT>", ",", "op21_20", ",", "op11_8", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "QPR", ":", "$", "dst", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "DPR", ":", "$", "src2", ",", "DPR_8", ":", "...
GCC
nds32
CPP
stmt_completion
CPU
23,811
[ "<STR_LIT>", ";" ]
[ "else", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", "sethi %%0, hi20(%%1)\\n\\t", "<STR_LIT>", "<STR_LIT>", "ori %%0, %%0, lo12(%%1)", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "return"...
GCC
aarch64
MD
stmt_completion
CPU
23,812
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
23,813
[ ")", ")", ")", ";" ]
[ "second_imode", "=", "V4SImode", ";", "third_imode", "=", "V2DImode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "{", "op0", "=", "gen_reg_rtx"...
LLVM
Hexagon
TD
next_suggestion
DSP
23,814
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
AArch64
CPP
stmt_completion
CPU
23,815
[ ")", ";" ]
[ "for", "(", "auto", "&", "I", ":", "*", "Tail", ")", "{", "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "oi", "=", "I", ".", "getNumOperands", "(", ")", ";", "oi", ">", "<NUM_LIT>", ";", "oi", "-=", ...
LLVM
PowerPC
CPP
program_repair
CPU
23,816
[ "<FIXS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "PPC", "::", "B", ",", "MVT", "::", "Other", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CB", ")", ";", "<FIXE>" ]
[ "CondCode", ",", "getI32Imm", "(", "Opc", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "<BUGS>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "MVT", "::", "Ot...
LLVM
AArch64
TD
stmt_completion
CPU
23,817
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "def", "KryoWrite_3cyc_X_noRSV_154ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
mep
MD
next_suggestion
CPU
23,818
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI"...
GCC
sparc
CPP
code_generation
CPU
23,819
[ "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", ...
[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]
LLVM
AVR
CPP
stmt_completion
MPU
23,820
[ ")", ";" ]
[ "bool", "AVRExpandPseudo", "::", "expandMI", "(", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "int", "Opcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "case", "Op", ":", "\\", "retur...
LLVM
ARM
TD
next_suggestion
CPU
23,821
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VADDLV", "<", "string", "iname", ",", "string", "suffix", ",", "dag", "iops", ",", "string", "cstr", ",", "bit", "A", ",", "bit", "U", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_rDest", "<", "(", "outs", ...
LLVM
X86
CPP
code_generation
CPU
23,822
[ "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", ")", ":"...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
GCC
sh
MD
stmt_completion
CPU
23,823
[ ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
23,824
[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createBPFInstrAnalysis", ")", ";", "}", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheBPFleTarget", "(", ")", ",", "createBPFMCCodeEmitter", ")", ";", "TargetRegistry", "::", "Regis...
LLVM
AArch64
CPP
stmt_completion
CPU
23,825
[ ",", "VT", ")", "}", ";" ]
[ "if", "(", "Width", "<=", "<NUM_LIT>", ")", "continue", ";", "}", "else", "if", "(", "isBitfieldPositioningOp", "(", "CurDAG", ",", "OrOpd0Val", ",", "BiggerPattern", ",", "Src", ",", "DstLSB", ",", "Width", ")", ")", "{", "ImmR", "=", "(", "BitWidth", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
23,826
[ "}" ]
[ "BitVector", "UsedInsts", "(", "NumVectorMemOps", ",", "false", ")", ";", "std", "::", "vector", "<", "BitVector", ">", "ValueVecs", "(", "Factor", ",", "BitVector", "(", "NumVectorMemOps", ",", "false", ")", ")", ";", "for", "(", "unsigned", "Index", ":",...
LLVM
PowerPC
CPP
stmt_completion
CPU
23,827
[ ";" ]
[ "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCEarlyReturnPass", "(", ")", ")", ";", "addPass", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false" ]
GCC
arm
CPP
next_suggestion
CPU
23,828
[ "}" ]
[ "_", "_", "arm_vshlltq_m_n_u8", "(", "uint16x8_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlltq_m_n_uv16qi", "(", "_",...
LLVM
ARM
CPP
stmt_completion
CPU
23,829
[ ")", ".", "getMBB", "(", ")", ";" ]
[ "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", ...
GCC
rs6000
CPP
stmt_completion
CPU
23,830
[ ",", "_", "_", "c", ",", "_", "_", "mask", ")", ")", ";" ]
[ "static", "const", "_", "_", "vector", "unsigned", "int", "_", "_", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4sf", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", ";", "_"...
LLVM
X86
CPP
next_suggestion
CPU
23,831
[ "}" ]
[ "SDValue", "New", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesO...
GCC
c6x
MD
stmt_completion
VLIW
23,832
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
nds32
CPP
stmt_completion
CPU
23,833
[ "CONST", ":" ]
[ "break", ";", "}", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "stream", ",", "x", ")", ";", "break", ";", "case", "REG", ":", "if", "(", "TARGET_REDUCED_REGS", "&&"...
GCC
rs6000
CPP
next_suggestion
CPU
23,834
[ "}" ]
[ "static", "void", "frob_update_context", "(", "struct", "_", "Unwind_Context", "*", "context", ",", "_", "Unwind_FrameState", "*", "fs", ")", "{", "if", "(", "fs", "->", "regs", ".", "reg", "[", "<NUM_LIT>", "]", ".", "how", "==", "REG_UNSAVED", ")", "{"...
LLVM
J2
CPP
stmt_completion
MPU
23,835
[ ")", ")", ")", "{" ]
[ "if", "(", "Addr", "->", "use_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "Use", "=", "*", "Addr", "->", "use_begin", "(", ")", ";", "auto", "Opcode", "=", "Use", "->", "getOpcode", "(", ")", ";", "if", "(", "!",...
GCC
rs6000
CPP
next_suggestion
CPU
23,836
[ "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", "mask", ";" ]
[ "unsigned", "int", "i", ",", "mask", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "regs_ever_live", "[", "i", "]", ")", "mask", "|=", "ALTIVEC_REG_BIT", "(", "...
GCC
ia64
MD
stmt_completion
CPU
23,837
[ ")", ")", ")", "]" ]
[ "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
code_generation
CPU
23,838
[ "Optional", "<", "DestSourcePair", ">", "AArch64InstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "int64_t", "&", "Offset", ")", "const", "{", "int", "Sign", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ...
[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...
LLVM
SystemZ
CPP
stmt_completion
CPU
23,839
[ ")", ")", ";" ]
[ "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opcode", "=", "getOpcodeForOffset", "(", "isHighReg", "(", "Reg", ")", "?", "HighOpcode", ":", "LowOpcode", ",", "MI", ".", "getOperand", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
23,840
[ "->", "PTy", ")", "{" ]
[ "GepNode", "(", "const", "GepNode", "*", "N", ")", ":", "Flags", "(", "N", "->", "Flags", ")", ",", "Idx", "(", "N", "->", "Idx", ")", ",", "PTy", "(", "N" ]
GCC
sparc
MD
stmt_completion
CPU
23,841
[ ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "symbol_ref", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
23,842
[ ",", "Ctx", ")", ";" ]
[ "return", "new", "ARMMCCodeEmitter", "(", "TM" ]
LLVM
AArch64
TD
next_suggestion
CPU
23,843
[ "}" ]
[ "def", "uimm_exact3", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "exact3_asmoperand", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
23,844
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_L...
LLVM
AArch64
TD
next_suggestion
CPU
23,845
[ "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "OFFSET", "#", "<STR_LIT>", ")", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "OFFSET", ";" ]
LLVM
PIC16
CPP
next_suggestion
MPU
23,846
[ "return", "true", ";" ]
[ "bool", "PIC16TargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPIC16MemSelOptimizerPass", "(", ")", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
23,847
[ "}" ]
[ "def", "v4i32", ":", "N2VQShIns", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm32", ",", "N2RegVShRFrm", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "v4i32", ",", "NEONvsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", ...
GCC
mips
MD
program_repair
CPU
23,848
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_attr", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "(", "const", "(", "symbol_ref", "<STR_LIT>", ")", ")", ")" ]
GCC
sparc
MD
program_repair
CPU
23,849
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", ...
LLVM
ARM64
TD
stmt_completion
CPU
23,850
[ "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM
X86
CPP
next_suggestion
CPU
23,851
[ "}" ]
[ "unsigned", "CallerStkArity", "=", "MF", ".", "getFunction", "(", ")", ".", "arg_size", "(", ")", ">", "CCRegisteredArgs", "?", "MF", ".", "getFunction", "(", ")", ".", "arg_size", "(", ")", "-", "CCRegisteredArgs", ":", "<NUM_LIT>", ";", "unsigned", "MaxS...
GCC
m68k
CPP
next_suggestion
MPU
23,852
[ "if", "(", "ADDRESS_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "CC_STATUS_INIT", ";" ]
[ "if", "(", "(", "!", "TARGET_COLDFIRE", "||", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ...
LLVM
ARM
CPP
code_generation
CPU
23,853
[ "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "con...
[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC
i386
CPP
stmt_completion
CPU
23,854
[ "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";" ]
[ "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "machine_mode", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "d", "->", "ico...
GCC
sh
MD
program_repair
CPU
23,855
[ "<FIXS>", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SP_SET", ")", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_...
LLVM
X86
CPP
stmt_completion
CPU
23,856
[ "C", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "}", ";", "bool", "NegA", "=", "invertIfNegative", "(", "A", ")", ";", "bool", "NegB", "=", "invertIfNegative", "(", "B", ")", ";", "bool", "NegC", "=", "invertIfNegative", "(", "C", ")", ";", "if", "(", "!", "NegA", "&&", "!", "NegB", "&&", "!", ...
GCC
mcore
CPP
program_repair
MPU
23,857
[ "<FIXS>", "case", "E_SImode", ":", "<FIXE>", "<FIXS>", "case", "E_HImode", ":", "<FIXE>", "<FIXS>", "case", "E_QImode", ":", "<FIXE>" ]
[ "else", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", ")", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "<BUGS>", "case", "SImode", ":", "<BUGE>", "return", "<STR_LIT>", "stw\\t%1,%0", "<STR_LIT>", ";", "<BUGS>", "case", "HImode", ":", ...
LLVM
Lanai
CPP
next_suggestion
CPU
23,858
[ "return", "TargetLoweringObjectFileELF", "::", "getSectionForConstant", "(", "DL", ",", "Kind", ",", "C", ",", "Align", ")", ";" ]
[ "MCSection", "*", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "isConstantInSmallSectio...
LLVM
Hexagon
TD
stmt_completion
DSP
23,859
[ "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",",...
GCC
arm
MD
stmt_completion
CPU
23,860
[ "]", ")", "]" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_opera...
LLVM
R600
CPP
next_suggestion
GPU
23,861
[ "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{" ]
[ "SDValue", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", "N", ...
LLVM
ARM
CPP
stmt_completion
CPU
23,862
[ ")", "RHSC", "=", "-", "RHSC", ";" ]
[ "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
23,863
[ "}" ]
[ "MO", ".", "setImm", "(", "AMDGPU", "::", "PRED_SETE", ")", ";", "break", ";", "default", ":", "return", "true", ";", "}", "MachineOperand", "&", "MO2", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "switch", "(", "MO2", ".", "getReg", "(", ")", ")", "{...
LLVM
AMDGPU
CPP
stmt_completion
GPU
23,864
[ ";" ]
[ "addPass", "(", "&", "SIPreAllocateWWMRegsID", ")", ";", "addPass", "(", "createVGPRAllocPass", "(", "true", ")", ")", ";", "addPreRewrite", "(", ")", ";", "addPass", "(", "&", "VirtRegRewriterID", ")", ";", "addPass", "(", "&", "AMDGPUMarkLastScratchLoadID", ...
LLVM
SystemZ
CPP
code_generation
CPU
23,865
[ "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "<NUM_LIT>", ")", "const", "override", "{", "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
23,866
[ ")", ")", ";" ]
[ "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "ppc", "<STR_LIT>", ",", "<STR_LIT>", "ppc601", "<STR_LIT>", ",", "<STR_LIT>", "ppc602", "<STR_LIT>", ",", "<STR_LIT>", "ppc603", "<STR_LIT>", ",", "<STR_LIT>", "ppc7400", "<STR_LIT>", ",", "<STR_LIT>", "ppc750", "<STR_LIT...
GCC
i386
CPP
stmt_completion
CPU
23,867
[ ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_inserti64x4_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8di" ]
GCC
sh
CPP
next_suggestion
CPU
23,868
[ "}" ]
[ "static", "bool", "sh_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "<NUM_LIT>", "&&", "(", "!", "TARGET_SHCOMPACT", "||", "current_function_args_info", ".", "stack_regs", "==", "<NUM_LIT>", ")", "&...
GCC
rs6000
CPP
stmt_completion
CPU
23,869
[ "gen_label_rtx", "(", ")", ";" ]
[ "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "CTR_REGNO", ")", ";", "emit_move_insn", "(", "func_addr", ",", "func", ")", ";", "}", "else", "func_addr", "=", "func", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "g...
GCC
i386
MD
next_suggestion
CPU
23,870
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "an...
GCC
vax
MD
next_suggestion
CPU
23,871
[ "<STR_LIT>", ")" ]
[ "(", "float", ":", "VAXfp", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
23,872
[ "=", "<NUM_LIT>", ";" ]
[ "def", "Xri", ":", "BaseAddSubImm", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "addsub_shifted_imm64", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]
GCC
sparc
CPP
code_generation
CPU
23,873
[ "static", "rtx_insn", "*", "emit_window_save", "(", "rtx", "increment", ")", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_window_save", "(", "increment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note"...
[ "Emit", "a", "window_save", "insn", "." ]
GCC
tilegx
MD
stmt_completion
VLIW
23,874
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
GCC
i386
CPP
next_suggestion
CPU
23,875
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_roundscale_ph", "(", "_", "_", "m256h", "_", "_", ...
LLVM
M68k
CPP
next_suggestion
MPU
23,876
[ "dbgs", "(", ")", "<<", "<STR_LIT>", ", IndexReg: ", "<STR_LIT>", ";" ]
[ "dbgs", "(", ")", "<<", "<STR_LIT>", ", BaseReg: ", "<STR_LIT>", ";", "if", "(", "BaseReg", ".", "getNode", "(", ")", ")", "BaseReg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "null", "<STR_LI...
GCC
mep
MD
next_suggestion
CPU
23,877
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
23,878
[ "}" ]
[ "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";", "getTargetStreamer", "(", ")", ".", "EmitEndOfCodeObjectMetadata", "(", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
23,879
[ "return", "S", ";" ]
[ "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
23,880
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "BarriernXSAsmOperand", ";" ]
LLVM
CSKY
TD
stmt_completion
CPU
23,881
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "rz", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rz", ";", "let", "Inst", "...
LLVM
ARM64
CPP
next_suggestion
CPU
23,882
[ "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", "ULL", ";" ]
[ "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", "ULL", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", "ULL", ";", "else", "EncVal", "|=", "<NUM_LIT>", "ULL", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "...
LLVM
ARM64
TD
next_suggestion
CPU
23,883
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_...
GCC
i386
CPP
program_repair
CPU
23,884
[ "<FIXS>", "fork_execute", "(", "new", "_", "argv", "[", "<NUM_LIT>", "]", ",", "new", "_", "argv", ",", "false", ",", "NULL", ")", ";", "<FIXE>" ]
[ "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "out_obj_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "new", "_", "argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";", "<BUGS>",...
GCC
sparc
CPP
next_suggestion
CPU
23,885
[ "}" ]
[ "case", "TYPE_SLOAD", ":", "case", "TYPE_FPLOAD", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]
LLVM
AArch64
CPP
code_generation
CPU
23,886
[ "bool", "AArch64InstrInfo", "::", "isTailCallReturnInst", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "(", "!", "MI", ".", "isCall", "(", ")", "||", "!", ...
[ "Returns", "true", "if", "MI", "is", "one", "of", "the", "TCRETURN", "*", "instructions", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
23,887
[ "return", "elideCopies", "(", "Def", ")", ";" ]
[ "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM...
LLVM
X86
CPP
next_suggestion
CPU
23,888
[ "}" ]
[ "if", "(", "X86MCRegisterClasses", "[", "X86", "::", "GR16RegClassID", "]", ".", "contains", "(", "BaseReg", ")", "&&", "(", "Is64BitMode", "||", "(", "BaseReg", "!=", "X86", "::", "BX", "&&", "BaseReg", "!=", "X86", "::", "BP", "&&", "BaseReg", "!=", ...
GCC
sh
CPP
program_repair
CPU
23,889
[ "<FIXS>", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "op", ")", ")", ")", "<NUM_LIT>", "&&", "TARGET_SHMEDIA", ")", "return", "<NUM_LIT>", ";", "return", "arith_reg_operand", "(", "op", ",", "mode", ")", ";", "}", "intlogical_reg_operand",...
[ "arith_reg_dest", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "op", ")", "==", "SUBREG", "<BUGS>", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "op", ")", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
23,890
[ "return", "SelectCode", "(", "N", ")", ";" ]
[ "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", ")", "{", "SDValue", "Sext1", "=", "MulOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<...
LLVM
AArch64
TD
stmt_completion
CPU
23,891
[ "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rt2", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "l...
GCC
ia64
MD
program_repair
CPU
23,892
[ "<FIXS>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "}", "<STR_LIT>", "fetch_and_sub_di", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "memory_operand", "<STR_LIT>", "m", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "<STR_LIT>", "{" ]
LLVM
X86
TD
program_repair
CPU
23,893
[ "<FIXS>", "def", "FFREE", ":", "FPI", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", ")", ",", "(", "ins", "RSTi", ":", "$", "reg", ")", ",", "<STR_LIT>", ">", ";", "def", "FFREEP", ":", "FPI", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", ")", ",",...
[ "let", "SchedRW", "=", "[", "WriteMicrocoded", "]", "in", "{", "let", "Defs", "=", "[", "FPSW", "]", "in", "{", "def", "FNINIT", ":", "I", "<NUM_LIT>", ",", "MRM_E3", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ...
LLVM
ARM
TD
stmt_completion
CPU
23,894
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<...
LLVM
PowerPC
TD
stmt_completion
CPU
23,895
[ ":", "$", "vB", ")", ")", ")", "]", ">", ";" ]
[ "def", "XSNABSQP", ":", "X_VT5_XO5_VB5", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "f128", ":", "$", "vT", ",", "(", "fneg", "(", "fabs", "f128" ]
GCC
bfin
MD
next_suggestion
DSP
23,896
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", ...
LLVM
Mips
CPP
program_repair
CPU
23,897
[ "<FIXS>", "}", "<FIXE>", "<FIXS>", "if", "(", "Align", ")", "O", "<<", "<STR_LIT>", "\\t.align ", "<STR_LIT>", "<<", "Align", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", "&&"...
[ "abort", "(", ")", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown linkage type!", "<STR_LIT>", ")", ";", "<BUGS>", "}", "<BUGE>", "<BUGS>", "O", "<<", "<STR_LIT>", "\\t.align ", "<STR_LIT>", "<<", "Align", "<<", "<STR_LIT>", "\\n"...
LLVM
ARM
CPP
code_generation
CPU
23,898
[ "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DOUT", "<<", "<STR_LIT>", "JIT: ", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ":\\t", "<STR_LI...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM
CellSPU
TD
stmt_completion
MPU
23,899
[ "$", "rA", ")", ",", "(", "v4i32", "v4i32SExt16Imm", ":", "$", "val", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i32", ":", "CLGTIInst", "<", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "s10imm", ":", "$", "val", ")", ",", "[", "(", "set", "(", "v4i32", "VECREG", ":", "$", "rT", ")", ",", "(", ...