Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
mcore
CPP
code_generation
MPU
26,200
[ "int", "mcore_expand_insv", "(", "rtx", "operands", "[", "]", ")", "{", "int", "width", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "posn", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "mask", ";...
[ "Expand", "insert", "bit", "field", ".", "BRC" ]
LLVM
Cpu0
CPP
stmt_completion
CPU
26,201
[ "(", ")", ";" ]
[ "unsigned", "Cpu0MCCodeEmitter", "::", "getBranch16TargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", ...
GCC
rs6000
CPP
stmt_completion
CPU
26,202
[ "?", "BLKmode", ":", "tmode", ",", "op1", ")", ";" ]
[ "}", "addr", "=", "gen_rtx_AND", "(", "Pmode", ",", "rawaddr", ",", "gen_rtx_CONST_INT", "(", "Pmode", ",", "-", "<NUM_LIT>", ")", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "blk", "?", "BLKmode", ":", "tmode", ",", "addr", ")", ";", "if", "(", "!", ...
LLVM
Hexagon
TD
next_suggestion
DSP
26,203
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ...
GCC
frv
CPP
program_repair
VLIW
26,204
[ "<FIXS>", "check_insn", "=", "gen_rtx_SET", "(", "cr", ",", "gen_rtx_fmt_ee", "(", "code", ",", "CC_CCRmode", ",", "cc", ",", "const0_rtx", ")", ")", ";", "<FIXE>" ]
[ "code_false", "=", "EQ", ";", "}", "<BUGS>", "check_insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "cr", ",", "gen_rtx_fmt_ee", "(", "code", ",", "CC_CCRmode", ",", "cc", ",", "const0_rtx", ")", ")", ";", "<BUGE>", "frv_ifcvt_add_insn", "(", "check_insn", ...
GCC
i386
CPP
stmt_completion
CPU
26,205
[ ")", ";" ]
[ "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "bool", "negate", "=", "false", ";", "rtx", "cmp", "=", "ix86_expand_int_sse_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "operands", "[", "<NUM_LIT>"...
GCC
alpha
CPP
stmt_completion
MPU
26,206
[ "(", "tmp", ")", ")", ";" ]
[ "rtx", "tmp", "=", "op", ";", "if", "(", "SUBREG_P", "(", "tmp", ")", ")", "tmp", "=", "SUBREG_REG", "(", "tmp", ")", ";", "if", "(", "REG_P", "(", "tmp", ")", "&&", "REGNO", "(", "tmp", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "{", "op", "=", ...
LLVM
SystemZ
TD
next_suggestion
CPU
26,207
[ "bits", "<", "<NUM_LIT>", ">", "I1", ";" ]
[ "class", "InstI", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
GCC
arm
CPP
program_repair
CPU
26,208
[ "<FIXS>", "while", "(", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "shift", ")", "&", "power", ")", "==", "<NUM_LIT>", ")", "<FIXE>" ]
[ "{", "HOST_WIDE_INT", "shift", "=", "<NUM_LIT>", ";", "<BUGS>", "while", "(", "(", "(", "<NUM_LIT>", "<<", "shift", ")", "&", "power", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "{", "if", "(", "shift", ">", "<NUM_LIT>", ")", "abort", "(", ")", ";" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
26,209
[ ")", "const", "{" ]
[ "const", "Triple", "&", "getTargetTriple", "(" ]
LLVM
ARM
CPP
next_suggestion
CPU
26,210
[ "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";" ]
[ "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", ...
GCC
rs6000
CPP
stmt_completion
CPU
26,211
[ ")", ";" ]
[ "rtx", "tocrel_expr", "=", "SET_SRC", "(", "PATTERN", "(", "tocrel_insn", ")", ")", ";", "if", "(", "GET_CODE", "(", "tocrel_expr", ")", "==", "MEM", ")", "tocrel_expr", "=", "XEXP", "(", "tocrel_expr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "toc_...
GCC
csky
CPP
next_suggestion
CPU
26,212
[ "return", "false", ";" ]
[ "bool", "csky_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "con...
LLVM
PowerPC
TD
stmt_completion
CPU
26,213
[ "XXLXOR", ",", "XXLXORdpz", ",", "XXLXORspz", ",", "XXLXORz", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "P10W_FX_3C", ",", "P10W_DISP_ANY", "]", ",", "(", "instrs", "CR6SET", ",", "CREQV", ",", "CRSET", ",", "DSS", ",", "DSSALL", ",", "MCRXRX", ",", "MFCTR", ",", "MFCTR8", ",", "MFLR", ",", "MFLR8", ",", "NOP", ",", "N...
LLVM
Hexagon
TD
stmt_completion
DSP
26,214
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
X86
CPP
next_suggestion
CPU
26,215
[ "addPass", "(", "createX86DiscriminateMemOpsPass", "(", ")", ")", ";" ]
[ "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "("...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
26,216
[ "<FIXS>", "auto", "InsertPos", "=", "getEarliestInsertPos", "(", "&", "MBB", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<FIXE>" ]
[ "}", "<BUGS>", "auto", "InsertPos", "=", "GetEarliestInsertPos", "(", "&", "MBB", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<BUGE>", "MachineInstr", "*", "Begin", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "MBB", ".", "findDebugLoc", "(", "Inse...
GCC
i386
MD
next_suggestion
CPU
26,217
[ "<STR_LIT>" ]
[ "(", "div", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
vax
MD
next_suggestion
CPU
26,218
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "VAXint", "(", "fix", ":", "VAXfp", "(", "match_operand", ":", "VAXfp", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
26,219
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
VE
TD
stmt_completion
CPU
26,220
[ "sz", ",", "v256f64", ":", "$", "vx", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vstu2d_vssl", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSTU2Dirvl", "(", "LO7", "$", "I", ")", ",", "i64", ":", "$"...
LLVM
X86
CPP
next_suggestion
CPU
26,221
[ "}" ]
[ "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", "Expected AVX for broadcast from memory", "<STR_LIT>", ")", ";", "if", "(", "!", "X86", "::", "mayFoldLoad", "(", "Op", ",", "Subtarget", ",", "AssumeSingleUse", ")", ")", "return", "false...
GCC
i386
CPP
next_suggestion
CPU
26,222
[ "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";" ]
[ "if", "(", "cfun", "->", "va_list_gpr_size", ")", "ix86_varargs_gpr_size", "=", "X86_64_REGPARM_MAX", "*", "UNITS_PER_WORD", ";", "else", "ix86_varargs_gpr_size", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_SSE", "&&", "cfun", "->", "va_list_fpr_size", ")", "ix86_vara...
LLVM
AArch64
CPP
program_repair
CPU
26,223
[ "<FIXS>", "Alignment", ",", "AddressSpace", ",", "IsMasked", ")", ";", "<FIXE>" ]
[ "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "<BUGS>", "Alignment", ",", "AddressSpace", ")", ";", "<BUGE>", "}", "int", "AArch64TTIImpl", "::", "getCostOfKeepingLiveOverCall", "(", ...
LLVM
ARM
TD
next_suggestion
CPU
26,224
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
26,225
[ ";" ]
[ "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "return", "TT", ".", "isOSBinFormatMachO", "(", ")" ]
GCC
arm
CPP
next_suggestion
CPU
26,226
[ "}" ]
[ "registered_function", "&", "rfn", "=", "*", "(", "*", "registered_functions", ")", "[", "code", "]", ";", "if", "(", "rfn", ".", "overloaded_p", ")", "return", "function_resolver", "(", "location", ",", "rfn", ".", "instance", ",", "rfn", ".", "decl", "...
GCC
rs6000
CPP
stmt_completion
CPU
26,227
[ "_", "Y", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "vec_max", "(", "(", "_", "_", "v16qi", ")", "_", "_", "X", ",", "(", "_", "_", "v16qi", ")", "_" ]
LLVM
Mips
CPP
stmt_completion
CPU
26,228
[ ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createMipsEmitGPRestorePass", "(", "MipsTargetMachine", "&", "tm", ")", "{", "return", "new", "Inserter", "(", "tm" ]
LLVM
AArch64
CPP
next_suggestion
CPU
26,229
[ "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "i64", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "MVT", "::", "i64", ";" ]
[ "}", ";", "if", "(", "CanUseNEON", "&&", "Op", ".", "isMemset", "(", ")", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "MVT", "::", "v2i64", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "MVT", "::", "v2i64", ";", "if", ...
LLVM
AArch64
CPP
next_suggestion
CPU
26,230
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
PowerPC
CPP
program_repair
CPU
26,231
[ "<FIXS>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "if", "(", "SHMI", "+", "MEMI", "!=", "<NUM_LIT>", ")", "return", "false", ";", "<BUGS>", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "if", "(", "!", "Register", "::", "isVirtualReg...
LLVM
ARM
CPP
next_suggestion
CPU
26,232
[ "return", "Changed", ";" ]
[ "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BBUtils", "=", "std", "::", "unique_pt...
LLVM
PowerPC
TD
stmt_completion
CPU
26,233
[ "src", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i16", "(", "scalar_to_vector", "ScalarLoads", ".", "ZELi8", ")", ")", ",", "(", "v8i16", "(", "VSPLTHs", "<NUM_LIT>", ",", "(", "LXSIBZX", "xoaddr", ":", "$" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
26,234
[ "return", "true", ";" ]
[ "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "selectI64Imm", "(", "CurDAG", ",", "getI64Imm", "(", "-", "<NUM_LIT>", ",", "Dl", ")", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "SH", ",", "Dl",...
LLVM
Nyuzi
CPP
next_suggestion
GPU
26,235
[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheNyuziTarget", ",", "createNyuziAsmBackend", ")", ";" ]
[ "RegisterMCAsmInfoFn", "A", "(", "TheNyuziTarget", ",", "createNyuziMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheNyuziTarget", ",", "createNyuziMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheNyuziTarget", ","...
LLVM
Hexagon
TD
next_suggestion
DSP
26,236
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>",...
GCC
sparc
MD
stmt_completion
CPU
26,237
[ "<NUM_LIT>", ")" ]
[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
26,238
[ "LineInfoGenerated", "=", "true", ";" ]
[ "processGlobalValue", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "get...
LLVM
Hexagon
TD
next_suggestion
DSP
26,239
[ "let", "Uses", "=", "[", "USR", "]", ";" ]
[ "def", "F2_conv_d2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
26,240
[ "second", ";" ]
[ "uint16_t", "W", "=", "RC", ".", "width", "(", ")", ";", "using", "RSRecord", "=", "std", "::", "pair", "<", "unsigned", ",", "uint16_t", ">", ";", "using", "RSListType", "=", "std", "::", "vector", "<", "RSRecord", ">", ";", "using", "LRSMapType", "...
GCC
i386
MD
stmt_completion
CPU
26,241
[ ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<ST...
LLVM
MSP430
TD
stmt_completion
MPU
26,242
[ "and", "GR16", ":", "$", "src", ",", "(", "not", "(", "i16", "(", "load", "addr", ":", "$", "src2", ")", ")", ")", ")", ")", "]", ">", ";" ]
[ "def", "BIC16rm", ":", "I16rm", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ",", "memsrc", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ...
LLVM
AArch64
TD
stmt_completion
CPU
26,243
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM
AArch64
CPP
stmt_completion
CPU
26,244
[ "true", ";" ]
[ "bool", "isVScaleKnownToBeAPowerOfTwo", "(", ")", "const", "{", "return" ]
LLVM
XCore
CPP
next_suggestion
MPU
26,245
[ "}" ]
[ "int", "FI", "=", "XFI", "->", "createLRSpillSlot", "(", "MF", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", "DAG", ".", "getData...
GCC
arm
MD
next_suggestion
CPU
26,246
[ "return", "<STR_LIT>" ]
[ "(", "unspec", ":", "VMD", "[", "(", "match_operand", ":", "VMD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
program_repair
GPU
26,247
[ "<FIXS>", "AMDGPUMCCodeEmitter", "::", "getLitEncoding", "(", "const", "MCOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<FIXE>" ]
[ "}", "std", "::", "optional", "uint32_t", ">", "<BUGS>", "SIMCCodeEmitter", "::", "getLitEncoding", "(", "const", "MCOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<BUGE>", ...
LLVM
AArch64
CPP
next_suggestion
CPU
26,248
[ "}" ]
[ "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "ReplInstrMCID", ".", "push_back", "(", "&", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "if", "(", "should...
LLVM
VE
CPP
next_suggestion
CPU
26,249
[ "}" ]
[ "SDValue", "New", ";", "if", "(", "SplatResTy", ".", "getVectorNumElements", "(", ")", "==", "StandardVectorWidth", ")", "{", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "...
LLVM
Hexagon
TD
stmt_completion
DSP
26,250
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "G4_tfrgcpp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "GuestRegs64", ":", "$", "Gss32", ")", ",", "<STR_LIT>", ",", "tc_0d8f5752", ",", "TypeCR", ">", ",", "Enc_0aa344", "{", "let", "Inst", "{", "...
LLVM
R600
CPP
stmt_completion
GPU
26,251
[ "JUMP", ")", "{" ]
[ "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", "--", "I", ";", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "false", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
26,252
[ "SDValue", "Vector32", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4f32", ",", "Vector64", ")", ";" ]
[ "if", "(", "(", "cc0", "==", "X86", "::", "COND_E", "&&", "cc1", "==", "X86", "::", "COND_NP", ")", "||", "(", "cc0", "==", "X86", "::", "COND_NE", "&&", "cc1", "==", "X86", "::", "COND_P", ")", ")", "{", "unsigned", "x86cc", "=", "(", "cc0", "...
LLVM
TPC
TD
next_suggestion
Virtual ISA
26,253
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcB", ";", "let", "Inst", "{", "<N...
LLVM
X86
CPP
stmt_completion
CPU
26,254
[ "Inst", ";" ]
[ "}", "}", "else", "if", "(", "needAlignInst", "(", "Inst", ")", ")", "{", "auto", "*", "F", "=", "getOrCreateBoundaryAlignFragment", "(", "OS", ")", ";", "F", "->", "setEmitNops", "(", "true", ")", ";", "F", "->", "setFused", "(", "false", ")", ";", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
26,255
[ ")", ")", ";" ]
[ "AMDGPUAsmParser", "(", "MCSubtargetInfo", "&", "STI", ",", "MCAsmParser", "&", "_", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ")", ",", "STI", "(", "STI...
LLVM
R600
CPP
stmt_completion
GPU
26,256
[ ",", "<NUM_LIT>", ")", ";" ]
[ "unsigned", "Op", "=", "TII", "->", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "bank_swizzle", ")", ";", "MI", "->", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", "[", "i", "]", ")", ";",...
GCC
aarch64
MD
stmt_completion
CPU
26,257
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "insn_count", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI" ]
LLVM
Hexagon
TD
next_suggestion
DSP
26,258
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT...
GCC
m68k
MD
next_suggestion
MPU
26,259
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
M680x0
CPP
stmt_completion
MPU
26,260
[ "TM", ")", "{" ]
[ "FunctionPass", "*", "llvm", "::", "createM680x0ISelDag", "(", "M680x0TargetMachine", "&" ]
GCC
arm
MD
stmt_completion
CPU
26,261
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
26,262
[ ")", ";" ]
[ "MachineInstr", "*", "BTI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "getInstr", "(", ")", "...
GCC
i386
CPP
stmt_completion
CPU
26,263
[ "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_getexp_round_sd", "(", "_", "_", "mmask8", "_", "_",...
LLVM
PowerPC
CPP
stmt_completion
CPU
26,264
[ "(", "N", "->", "getMaskElt", "(", "i", ")", "!=", "i", "+", "Width", "-", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "Width", ")", "if" ]
GCC
mep
MD
program_repair
CPU
26,265
[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]
[ "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")"...
LLVM
Hexagon
TD
stmt_completion
DSP
26,266
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subh_h16_lh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...
GCC
csky
MD
stmt_completion
CPU
26,267
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SFDF", "\t", "<NUM_LIT>" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
26,268
[ "{" ]
[ "DebugLoc", "DL", ";", "uint64_t", "Offset", "=", "<NUM_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "MFFrame", ".", "getStackSize", "(", ")", "+", "Regs", ".", "getCallFrameSize", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFFrame", ".", "getS...
LLVM
ARM64
TD
stmt_completion
CPU
26,269
[ "=", "V", ";" ]
[ "class", "BaseLoadStorePreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "cstr", ">", ":", "I", "<", "oops", "...
LLVM
PowerPC
CPP
stmt_completion
CPU
26,270
[ "ppc_qpx_qvstfsa", ":" ]
[ "VT", "=", "MVT", "::", "v2f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfd", ":", "VT", "=", "MVT", "::", "v4f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfs", ":", "VT", "=", "MVT", "::", "v4f32", ";", "break", "...
LLVM
ARM
TD
stmt_completion
CPU
26,271
[ "<NUM_LIT>", "}", ",", "<STR_LIT>", ",", "v16i8", ",", "extloadi8", ",", "addrmode6dupalignNone", ">", ";" ]
[ "def", "VLD1DUPq8", ":", "VLD1QDUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
SystemZ
CPP
stmt_completion
CPU
26,272
[ "Success", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend64", "<", "<NU...
LLVM
ARM64
TD
stmt_completion
CPU
26,273
[ ">", ";" ]
[ "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i32shift_sext_i8", ":", "Operand...
LLVM
Mips
CPP
next_suggestion
CPU
26,274
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";" ]
[ "static", "DecodeStatus", "DecodeCacheOpMM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ...
LLVM
ARM
CPP
next_suggestion
CPU
26,275
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "unsigned", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "unsigned", "Lo16", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi16", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "LO16", "=", "LO16", ".", "addImm", "(", "Lo16", ...
LLVM
SNES
CPP
code_generation
DSP
26,276
[ "SNESTargetLowering", "::", "ConstraintType", "SNESTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM...
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
26,277
[ "}" ]
[ "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".fnstart must precede .personality directive", "<STR_LIT>", ")", ";", "if", "(", "CantUnwindLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
26,278
[ "false", ";" ]
[ "if", "(", "!", "L", "->", "contains", "(", "I", ")", ")", "continue", ";", "if", "(", "const", "PHINode", "*", "PHI", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "none_of", "(", "L", "->", "getSubLoops", "(", ")",...
GCC
mips
MD
stmt_completion
CPU
26,279
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
26,280
[ "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";" ]
[ "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInf...
LLVM
Lanai
CPP
next_suggestion
CPU
26,281
[ "}" ]
[ "InstructionCost", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", "=", "nullptr", ")", "{", "r...
LLVM
AArch64
TD
stmt_completion
CPU
26,282
[ "=", "UImm5s8Operand", ";" ]
[ "def", "uimm5s8", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "&", "&", "(", "(", "Imm", "%", "<NUM_LIT>", ")",...
LLVM
AArch64
CPP
next_suggestion
CPU
26,283
[ "}" ]
[ "unsigned", "OpSize", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "OpSize", "!=", "<NUM_LIT>", "&&", "OpSize", "!=", "<NUM_LIT>", ")", "...
GCC
aarch64
CPP
code_generation
CPU
26,284
[ "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", "sel", ...
[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
26,285
[ "}" ]
[ "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",",...
LLVM
LoongArch
CPP
next_suggestion
CPU
26,286
[ "if", "(", "!", "ST", ".", "is64Bit", "(", ")", ")", "return", "false", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "LoongArchSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "LoongArchSubtarget", ">", "(", ")", ";", "const", "LoongArchInstrInfo", "&", "TII", "=", "*", "S...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
26,287
[ "<FIXS>", "case", "WebAssembly", "::", "CATCH_LEGACY", ":", "case", "WebAssembly", "::", "CATCH_LEGACY_S", ":", "case", "WebAssembly", "::", "CATCH_ALL_LEGACY", ":", "case", "WebAssembly", "::", "CATCH_ALL_LEGACY_S", ":", "<FIXE>", "<FIXS>", "}", "else", "if", "("...
[ "}", "return", ";", "<BUGS>", "case", "WebAssembly", "::", "CATCH", ":", "case", "WebAssembly", "::", "CATCH_S", ":", "case", "WebAssembly", "::", "CATCH_ALL", ":", "case", "WebAssembly", "::", "CATCH_ALL_S", ":", "<BUGE>", "if", "(", "EHInstStack", ".", "em...
LLVM
AMDGPU
CPP
next_suggestion
GPU
26,288
[ "}" ]
[ "if", "(", "result", ")", "{", "int64_t", "Imm", "=", "getImm", "(", ")", ";", "return", "(", "Imm", ">=", "DppCtrl", "::", "QUAD_PERM_FIRST", "&&", "Imm", "<=", "DppCtrl", "::", "QUAD_PERM_LAST", ")", "||", "(", "Imm", ">=", "DppCtrl", "::", "ROW_SHL_...
LLVM
AArch64
TD
next_suggestion
CPU
26,289
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
GCC
aarch64
MD
next_suggestion
CPU
26,290
[ "(", "V2DF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")" ]
GCC
nios2
CPP
stmt_completion
MPU
26,291
[ "addr", ",", "false", ")", ";" ]
[ "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "nios2_large_constant_p", "(", "addr", ")", ")", "addr", "=", "nios2_split_large_constant", "(", "addr", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "else", "if", "(", "...
GCC
arm
CPP
next_suggestion
CPU
26,292
[ "}" ]
[ "_", "_", "arm_vrmlsldavhaxq_s32", "(", "int64_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32x4_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_mve_vrmlsldavhaxq_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "...
LLVM
X86
CPP
stmt_completion
CPU
26,293
[ ";" ]
[ "}", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_O", ";", "break", ";", "case", "ISD", "::", "UADDO", ":", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Cond", "=", "X86", "::", "COND_B", ";", "break", "...
GCC
i386
MD
next_suggestion
CPU
26,294
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
TD
program_repair
CPU
26,295
[ "<FIXS>", "def", "MOVTi16", ":", "AI1", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "movt_imm", ":", "$", "imm", ")", ",", "<FIXE>" ]
[ "}", "let", "Constraints", "=", "<STR_LIT>", "in", "<BUGS>", "def", "MOVTi16", ":", "AI1", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "i32imm", ":", "$", "imm", ")", ",", "<BUGE>", "DP...
LLVM
TPC
TD
next_suggestion
Virtual ISA
26,296
[ "bits", "<", "<NUM_LIT>", ">", "optype", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "op", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", "...
LLVM
SystemZ
TD
stmt_completion
CPU
26,297
[ "=", "R2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "...
GCC
arm
CPP
stmt_completion
CPU
26,298
[ "a", ";" ]
[ "vreinterpretq_u16_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint16x8_t", ")", "_", "_" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
26,299
[ "::", "i32", ";" ]
[ "static", "bool", "RetCC_Hexagon", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "LocVT", ...