Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
powerpcspe
MD
next_suggestion
CPU
27,900
[ "<STR_LIT>" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
rvex
CPP
stmt_completion
VLIW
27,901
[ ")", ";" ]
[ "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
27,902
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "SSAT16", ":", "AI", "<", "(", "outs", "GPRnopc", ":", "$", "Rd", ")", ",", "(", "ins", "imm1_16", ":", "$", "sat_imm", ",", "GPRnopc", ":", "$", "Rn", ")", ",", "SatFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "...
LLVM
AArch64
CPP
program_repair
CPU
27,903
[ "<FIXS>", "LoadInfo", "(", ")", "=", "default", ";", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ";", "int", "BaseRegIdx", "=", "-", "<NUM_LIT>", ";", "const", "MachineOperand", "*", "OffsetOpnd", "=", "nullptr", ";...
[ "struct", "LoadInfo", "{", "<BUGS>", "LoadInfo", "(", ")", ":", "DestReg", "(", "<NUM_LIT>", ")", ",", "BaseReg", "(", "<NUM_LIT>", ")", ",", "BaseRegIdx", "(", "-", "<NUM_LIT>", ")", ",", "OffsetOpnd", "(", "nullptr", ")", ",", "IsPrePost", "(", "false"...
LLVM
Hexagon
TD
stmt_completion
DSP
27,904
[ "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "B...
LLVM
ARM
CPP
stmt_completion
CPU
27,905
[ "::", "arm_mve_vstr_scatter_base_predicated", "||", "IntrinsicID", "==", "Intrinsic", "::", "arm_mve_vstr_scatter_base_wb", "||", "IntrinsicID", "==", "Intrinsic", "::", "arm_mve_vstr_scatter_base_wb_predicated", "||", "IntrinsicID", "==", "Intrinsic", "::", "arm_mve_vstr_scatt...
[ "return", "(", "IntrinsicID", "==", "Intrinsic", "::", "masked_gather", "||", "IntrinsicID", "==", "Intrinsic", "::", "arm_mve_vldr_gather_base", "||", "IntrinsicID", "==", "Intrinsic", "::", "arm_mve_vldr_gather_base_predicated", "||", "IntrinsicID", "==", "Intrinsic", ...
LLVM
Alpha
CPP
program_repair
MPU
27,906
[ "<FIXS>", "SwitchToSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GVar", ",", "TM", ")", ")", ";", "<FIXE>" ]
[ "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "<BUGS>", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "<BUGE>", "printVisibility", "(", "name", ",", "GVar", "->", "getVisibility"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,907
[ ":", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";" ]
[ "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,908
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcod...
LLVM
X86
CPP
code_generation
CPU
27,909
[ "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", "&&", "<STR_LIT>", "Isn't a symb...
[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]
GCC
sparc
MD
next_suggestion
CPU
27,910
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI...
LLVM
XCore
CPP
code_generation
MPU
27,911
[ "unsigned", "XCoreInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::",...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
GCC
nios2
MD
stmt_completion
MPU
27,912
[ "<STR_LIT>", ")" ]
[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ...
GCC
arm
CPP
stmt_completion
CPU
27,913
[ "_", "_", "a", ";" ]
[ "return", "(", "int64x1_t", ")" ]
GCC
sh
MD
stmt_completion
CPU
27,914
[ ")", "]", ")" ]
[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
27,915
[ "}" ]
[ "def", "VLD3LNd32", ":", "VLD3LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
GCC
s390
MD
next_suggestion
MPU
27,916
[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")" ]
[ "(", "ashift", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ...
GCC
i386
CPP
stmt_completion
CPU
27,917
[ "index", ",", "_", "_", "m512i", "_", "_", "v1", ",", "int", "_", "_", "scale", ")", "{" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_i32scatter_epi32", "(", "int", "*", "_", "_", "addr", ",", "_...
GCC
i386
CPP
stmt_completion
CPU
27,918
[ ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_loadapd512_mask", "(", "(", "const", "_", "_", "v8df", "*", ")", "_", "_", "P" ]
LLVM
PowerPC
TD
next_suggestion
CPU
27,919
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "memrix16", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "dispRIX16", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=", "<...
LLVM
ARM
TD
next_suggestion
CPU
27,920
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Qd", ";", "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
LLVM
VE
TD
stmt_completion
CPU
27,921
[ ")", ",", "(", "VMINSWZXvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vminswzx_vvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl" ]
GCC
mips
MD
next_suggestion
CPU
27,922
[ "}", ")" ]
[ "mips_expand_vcondv2sf", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "ope...
GCC
arm
MD
next_suggestion
CPU
27,923
[ "hi_result", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "{", "rtx", "lo_result", ",", "hi_result", "rtx", "lo_op1", ",", "hi_op1", ",", "lo_op2", ",", "hi_op2", "arm_decompose_di_binop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "&", "lo_op1", ",", "&", "hi_op1", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,924
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtn1_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
X86
CPP
next_suggestion
CPU
27,925
[ "MachineOperand", "&", "InxOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "bool", "X86InstructionSelector", "::", "selectFrameIndexOrGep", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "assert"...
LLVM
SystemZ
CPP
next_suggestion
CPU
27,926
[ "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";" ]
[ "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", "...
LLVM
Xtensa
CPP
stmt_completion
MPU
27,927
[ "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{" ]
[ "void", "XtensaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", "," ]
LLVM
SHUXI
CPP
stmt_completion
CPU
27,928
[ ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{" ]
[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
27,929
[ "}" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "cmp", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
27,930
[ "=", "<NUM_LIT>", ";" ]
[ "def", "G4_tfrgcpp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "GuestRegs64", ":", "$", "Gss32", ")", ",", "<STR_LIT>", ",", "tc_0d8f5752", ",", "TypeCR", ">", ",", "Enc_0aa344", "{", "let", "Inst", "{", "...
LLVM
AArch64
TD
stmt_completion
CPU
27,931
[ "imm", ":", "$", "Imm", ")", ">", ";" ]
[ "def", "ssi", ":", "Pat", "<", "(", "f32", "(", "opnode", "(", "v1i32", "FPR32", ":", "$", "Rn", ")", ",", "(", "i32", "shr_imm32", ":", "$", "Imm", ")", ")", ")", ",", "(", "INSTS", "FPR32", ":", "$", "Rn", "," ]
GCC
avr
CPP
program_repair
MPU
27,932
[ "<FIXS>", "*", "total", "+=", "avr_operand_rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "*", "total", "+=", "avr_operand_rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ...
[ "*", "total", "=", "COSTS_N_INSNS", "(", "AVR_HAVE_JMP_CALL", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "elsereturn", "false", ";", "<BUGS>", "*", "total", "+=", "avr_operand_rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "c...
LLVM
CSKY
TD
stmt_completion
CPU
27,933
[ "=", "pcode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "rz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "...
GCC
ia64
MD
stmt_completion
CPU
27,934
[ "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<...
LLVM
AArch64
TD
next_suggestion
CPU
27,935
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NU...
GCC
rs6000
CPP
code_generation
CPU
27,936
[ "static", "inline", "bool", "mode_supports_vmx_dform", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", "&", "RELOAD_REG_OFFSET", ")", "!=", "<NUM_LIT>", ")", ";", "}" ]
[ "Return", "true", "if", "we", "have", "D-form", "addressing", "in", "altivec", "registers", "." ]
GCC
i386
CPP
stmt_completion
CPU
27,937
[ "<NUM_LIT>", ")", ")", "{" ]
[ "case", "CODE_LABEL", ":", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "x", ")", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "break", ";", "case", "CONST_INT", ":", "...
GCC
nds32
MD
stmt_completion
CPU
27,938
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code" ]
GCC
rs6000
CPP
stmt_completion
CPU
27,939
[ ";" ]
[ "if", "(", "!", "pat", "||", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", "if", "(", "REG_P", "(", "SET_DEST", "(", "pat", ")", ")", ")", "return", "find_mem_ref", "(", "SET_...
LLVM
Hexagon
TD
next_suggestion
DSP
27,940
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
LLVM
AArch64
CPP
stmt_completion
CPU
27,941
[ "i64", ")", ",", "NewShiftAmt", ",", "SubReg", ")", ";" ]
[ "}", "SDValue", "Zero", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "ZeroReg", ",", "SubVT", ")", ";", "MachineSDNode", "*", "Neg", "=", "CurDAG", "->", "getMachineNode", "(", "NegOpc", ",", "DL",...
GCC
pa
MD
next_suggestion
CPU
27,942
[ "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")" ]
[ "(", "match_code", "<STR_LIT>", ")", "{" ]
LLVM
ARM
CPP
next_suggestion
CPU
27,943
[ "return", "<NUM_LIT>", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown ARCH kind", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM", "::", "ID", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
LLVM
ARM64
TD
stmt_completion
CPU
27,944
[ "<STR_LIT>", ";" ]
[ "let", "DiagnosticType", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,945
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
LLVM
X86
CPP
stmt_completion
CPU
27,946
[ ":" ]
[ "case", "X86", "::", "VCMPPSZrri", ":", "case", "X86", "::", "VCMPSHZrr", ":", "case", "X86", "::", "VCMPPHZrri", ":", "case", "X86", "::", "VCMPPHZ128rri", ":", "case", "X86", "::", "VCMPPHZ256rri", ":", "case", "X86", "::", "VCMPPDZ128rri", ":", "case", ...
LLVM
Sparc
CPP
program_repair
CPU
27,947
[ "<FIXS>", "return", "<STR_LIT>", "ReplaceFMULS: Leon erratum fix: Replace FMULS instruction with a ", "<STR_LIT>", "<FIXE>" ]
[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", ";", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "<BUGS>", "return", "<STR_LIT>", "ReplaceFMULS: Erratum Fix LBR32: replace FMULS instruction with a ", "<STR_L...
LLVM
X86
CPP
program_repair
CPU
27,948
[ "<FIXS>", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "<FIXE>" ]
[ "if", "(", "SM", ".", "getSym", "(", ")", ")", "<BUGS>", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "SM", ".", "getSym", "(", ")", ",", "Start", ",", "End", ",", "Size", ")", ";", "<BUGE>", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr"...
LLVM
Hexagon
TD
next_suggestion
DSP
27,949
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "def", "A4_round_ri_sat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_2op", ">", ",", "Enc_a056...
GCC
arm
CPP
stmt_completion
CPU
27,950
[ "_", "_", "b", ")", ";" ]
[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vabdsv8hi", "(", "_", "_", "a", "," ]
GCC
1750a
CPP
program_repair
MPU
27,951
[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intsmall_nonneg_const", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op", ")", ">=", "<NUM_LIT>", "&&", "IN...
LLVM
AArch64
TD
next_suggestion
CPU
27,952
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,953
[ ";" ]
[ "auto", "*", "NewPtr", "=", "ConstantExpr", "::", "getPointerCast", "(", "GV", ",", "BitCast", "->", "getType", "(", ")", ")", ";", "BitCast", "->", "replaceAllUsesWith", "(", "NewPtr", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", "runtime-handle", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
27,954
[ "(", ")", ";" ]
[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "defW...
LLVM
AArch64
CPP
stmt_completion
CPU
27,955
[ "::", "SMULO", "||", "Opc", "==", "ISD", "::", "UMULO", ")", ")", ";" ]
[ "static", "bool", "isOverflowIntrOpRes", "(", "SDValue", "Op", ")", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "return", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "ISD", "::", "SADDO", "...
LLVM
ARM
TD
stmt_completion
CPU
27,956
[ ")", ",", "(", "v8i16", "MQPR", ":", "$", "val2", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "ARMVMLALVAu", "tGPREven", ":", "$", "Rda", ",", "tGPROdd", ":", "$", "Rdb", ",", "(", "v8i16", "MQPR", ":", "$", "val1", ")", ",", "(", "v8i16", "MQPR", ":", "$", "val2", ")", ")", ",", "(", "MVE_VMLALDAVau16", "tGPR...
LLVM
Hexagon
CPP
stmt_completion
DSP
27,957
[ "Gep equivalence classes:\\n", "<STR_LIT>", ";" ]
[ "NodeSet", "C", ";", "for", "(", "NodeSet", "::", "iterator", "NJ", "=", "std", "::", "next", "(", "NI", ")", ";", "NJ", "!=", "NE", ";", "++", "NJ", ")", "if", "(", "node_eq", "(", "N", ",", "*", "NJ", ",", "Eq", ",", "Ne", ")", ")", "C", ...
LLVM
R600
CPP
next_suggestion
GPU
27,958
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createSILowerLiteralConstantsPass", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "SILowerLiteralConstantsPass", "(", "tm", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,959
[ "}" ]
[ "SDValue", "Aperture", "=", "getSegmentAperture", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", ",", "SL", ",", "DAG", ")", ";", "SDValue", "CvtPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ...
GCC
arm
CPP
stmt_completion
CPU
27,960
[ "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vbrsrq_m_n_fv4sf", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
27,961
[ "const", "{" ]
[ "bool", "hasFMA4", "(", ")" ]
GCC
i386
CPP
program_repair
CPU
27,962
[ "<FIXS>", "{", "{", "libcall", ",", "{", "{", "<NUM_LIT>", ",", "loop_1_byte", ",", "false", "}", ",", "{", "-", "<NUM_LIT>", ",", "rep_prefix_4_byte", ",", "false", "}", "}", "}", ",", "{", "libcall", ",", "{", "{", "<NUM_LIT>", ",", "loop", ",", ...
[ "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ",", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ",", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "{", "{", "libcall", ",", "{", "{", "<NUM_LIT>", ",", "loop_1_byte", "}", ",", "{", "-", "<NUM_LIT>", ",", "r...
LLVM
Mips
TD
next_suggestion
CPU
27,963
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sel", ";" ]
[ "class", "MFC3OP_FM", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "bits", "<", "<NUM_LIT>", ">", "mfmt", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "sel", ";", "bi...
LLVM
Hexagon
TD
stmt_completion
DSP
27,964
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isPseudo" ]
LLVM
ARM
CPP
next_suggestion
CPU
27,965
[ "case", "ARM", "::", "t2STRi8", ":" ]
[ "case", "ARM", "::", "t2LDRSBi12", ":", "return", "ARM", "::", "t2LDRSBi8", ";", "case", "ARM", "::", "t2STRi12", ":", "return", "ARM", "::", "t2STRi8", ";", "case", "ARM", "::", "t2STRBi12", ":", "return", "ARM", "::", "t2STRBi8", ";", "case", "ARM", ...
LLVM
X86
CPP
stmt_completion
CPU
27,966
[ "(", ")", ")", "continue", ";" ]
[ "TRI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", ...
GCC
loongarch
MD
next_suggestion
CPU
27,967
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "LD_AT_LEAST_32_BIT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "LD_AT_LEAST_32_BIT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
XCore
CPP
next_suggestion
MPU
27,968
[ "SDValue", "Carry", "(", "Lo", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "Result", "=", "TryExpandADDWithMul", "(", "N", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "S...
LLVM
ARM64
TD
stmt_completion
CPU
27,969
[ "GPR32", ":", "$", "src1", ",", "GPR32", ":", "$", "src2", ",", "WZR", ")", ">", ";" ]
[ "class", "MulAccumWAlias", "<", "string", "asm", ",", "Instruction", "inst", ">", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "inst", "GPR32", ":", "$", "dst", "," ]
GCC
arm
CPP
stmt_completion
CPU
27,970
[ "b", ")", ";" ]
[ "return", "(", "_", "_", "a", "<", "_", "_" ]
LLVM
ARM64
CPP
stmt_completion
CPU
27,971
[ "<STR_LIT>", ")", ";" ]
[ "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected return calling convention register assignment", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Thi...
LLVM
X86
CPP
stmt_completion
CPU
27,972
[ "<STR_LIT>", "Expected Memory Operand", "<STR_LIT>", ")", ";" ]
[ "int", "AddrOffset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Descl", ".", "TSFlags", ")", ";", "assert", "(", "AddrOffset", "!=", "-", "<NUM_LIT>", "&&" ]
GCC
i386
MD
next_suggestion
CPU
27,973
[ "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "unspec", ":", "XF", "[", "(", "float_extend", ":", "XF", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SINCOS_COS", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
27,974
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "if", "(", "Bits", "==", "<NUM_LIT>", ")", "Bits", "=", "<NUM_LIT>", ";", "uint64_t", "FullValue", "=", "fullValue", "(", "Disassembler", ",", "MI", ",", "SignExtend64", "(", "tmp", ",", "Bits", ")", ")", ";", "uint32_t", "Extended", "=", "FullValue", "+...
GCC
i386
CPP
next_suggestion
CPU
27,975
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fmsubadd_ph", "(", "_", "_", "m512h", "_", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,976
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "def", "L2_loadbsw2_pcr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,977
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
LLVM
X86
CPP
next_suggestion
CPU
27,978
[ "UseLeaForSP", "=", "false", ";" ]
[ "HasFXSR", "=", "false", ";", "HasXSAVE", "=", "false", ";", "HasXSAVEOPT", "=", "false", ";", "HasXSAVEC", "=", "false", ";", "HasXSAVES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasVPCLMULQDQ", "=", "false", ";", "HasGFNI", "=", "false", ";...
LLVM
AArch64
CPP
code_generation
CPU
27,979
[ "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]
LLVM
XCore
TD
stmt_completion
MPU
27,980
[ "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "BRU_1r", ":", "_F1R", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "GRRegs", ":", "$", "a", ")", "," ]
LLVM
X86
CPP
stmt_completion
CPU
27,981
[ "X86", "::", "COND_NE", ")", ";" ]
[ "MachineBasicBlock", "&", "JmpMBB", "=", "*", "JmpI", ".", "getParent", "(", ")", ";", "insertTest", "(", "JmpMBB", ",", "JmpI", ".", "getIterator", "(", ")", ",", "JmpI", ".", "getDebugLoc", "(", ")", ",", "CondReg", ")", ";", "JmpI", ".", "getOperand...
GCC
s390
MD
stmt_completion
MPU
27,982
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC
arm
MD
next_suggestion
CPU
27,983
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
AArch64
TD
next_suggestion
CPU
27,984
[ "bits", "<", "<NUM_LIT>", ">", "Encoding", ";" ]
[ "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";", "let", "EnumValueField", "=", "<STR_LIT>", ";", "string", "Name", "=", "name", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
27,985
[ ")", "REX", "|=", "<NUM_LIT>", "<<", "Bit", ";" ]
[ "unsigned", "REX", "=", "<NUM_LIT>", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "REX", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "REX", ";", ...
GCC
mn10300
CPP
code_generation
MPU
27,986
[ "static", "int", "fp_regs_to_save", "(", "void", ")", "{", "int", "i", ",", "n", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_AM33_2", ")", "return", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_FP_REGNUM", ";", "i", "<=", "LAST_FP_REGNUM", ";", "+...
[ "Count", "the", "number", "of", "FP", "registers", "that", "have", "to", "be", "saved", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
27,987
[ ",", "(", "v4i16", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i16_v4i32", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", ...
LLVM
AArch64
TD
next_suggestion
CPU
27,988
[ "}" ]
[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
27,989
[ "}" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "SIMDImmType10Operand", ";", "let", "PrintMethod", "=", "<STR_LI...
LLVM
ARM
CPP
stmt_completion
CPU
27,990
[ "first", ";" ]
[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected type for custom lowering DIV", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "auto", "&", "DL", "=", "DA...
LLVM
Hexagon
TD
next_suggestion
DSP
27,991
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
ARM
TD
next_suggestion
CPU
27,992
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "l...
LLVM
OR1K
CPP
stmt_completion
CPU
27,993
[ "iterator", "I", ")", "const", "{" ]
[ "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::" ]
LLVM
DLX
CPP
next_suggestion
CPU
27,994
[ "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MF", ".", "begin", "(", ")", ",", "FE", "=", "MF", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";" ]
[ "const", "DLXSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "DLXSubtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "Chan...
LLVM
ARM
CPP
program_repair
CPU
27,995
[ "<FIXS>", "using", "water_iterator", "=", "std", "::", "vector", "MachineBasicBlock", "*", ">", "::", "iterator", ";", "<FIXE>" ]
[ "SmallSet", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "NewWaterList", ";", "<BUGS>", "typedef", "std", "::", "vector", "MachineBasicBlock", "*", ">", "::", "iterator", "water_iterator", ";", "<BUGE>" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
27,996
[ "getPassRegistry", "(", ")", ")", ";" ]
[ "MachineModulePass", "(", "ID", ")", ",", "STC", "(", "tm", ".", "getSubtarget", "<", "PatmosSubtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "SCAGraph", "(", "STC", ")", ",", "BI", "(", "BoundsFi...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,997
[ "MaxPressure", ",", "CurPressure", ")", ";" ]
[ "assert", "(", "MRI", "&&", "<STR_LIT>", "call reset first", "<STR_LIT>", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "ope...
LLVM
LoongArch
CPP
next_suggestion
CPU
27,998
[ "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "InsOp", ")", ",", "ScratchSubReg2", ")", ".", "addReg", "(", "ScratchSubReg1", ")", ".", "addReg", "(", "Elt", ")", ".", "addImm", "(", "Idx", ">=", "HalfSize", "?", ...
[ "InsOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "HalfSize", "=", "<NUM_LIT>", ";", "InsOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "const", "TargetInstrInfo", "*", "TII", "...
GCC
aarch64
CPP
stmt_completion
CPU
27,999
[ ";" ]
[ "vreinterpretq_s16_p128", "(", "poly128_t", "_", "_", "a", ")", "{", "return", "(", "int16x8_t", ")", "_", "_", "a" ]