Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
sh
MD
next_suggestion
CPU
27,800
[ "<STR_LIT>" ]
[ "(", "mem", ":", "QIHI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
27,801
[ "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
X86
CPP
code_generation
CPU
27,802
[ "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "STI"...
[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
27,803
[ ")", ";" ]
[ "assert", "(", "(", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I4", "||", "User", "->", "getMachineOpcode", "(", ")", "==", "PPC", "::", "SELECT_I8", ")", "&&", "<STR_LIT>", "Must have all select users", "<STR_LIT>", ")", ";", "To...
LLVM
Sparc
CPP
stmt_completion
CPU
27,804
[ "::", "<STR_LIT>", "}", ";" ]
[ "void", "SparcInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if",...
LLVM
Hexagon
TD
next_suggestion
DSP
27,805
[ "}" ]
[ "def", "A4_vcmpbgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
LLVM
CellSPU
CPP
next_suggestion
MPU
27,806
[ "int64_t", "i_val", "=", "(", "int64_t", ")", "CN", "->", "getZExtValue", "(", ")", ";" ]
[ "if", "(", "vt", ".", "getSimpleVT", "(", ")", ">=", "MVT", "::", "i1", "&&", "vt", ".", "getSimpleVT", "(", ")", "<=", "MVT", "::", "i16", ")", "{", "return", "true", ";", "}", "else", "if", "(", "vt", "==", "MVT", "::", "i32", ")", "{", "in...
LLVM
AArch64
TD
stmt_completion
CPU
27,807
[ ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i32", ":", "BaseSIMDThreeSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i32", ...
LLVM
ARM
TD
stmt_completion
CPU
27,808
[ "=", "<STR_LIT>", ";" ]
[ "class", "VLD3LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$"...
GCC
nds32
MD
next_suggestion
CPU
27,809
[ "}", ")" ]
[ "emit_insn", "(", "gen_vec_setv2hi_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "elem", ")", ")", ")", "DONE" ]
LLVM
AArch64
CPP
stmt_completion
CPU
27,810
[ "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]
[ "unsigned", "VaListSize", "=", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetWindows", "(", ")", ")", "?", "PtrSize", ":", "Subtarget", "->", "isTargetILP32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const",...
GCC
arm
MD
stmt_completion
CPU
27,811
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
X86
TD
next_suggestion
CPU
27,812
[ "}" ]
[ "def", "SKXWriteResGroup175", ":", "SchedWriteRes", "<", "[", "SKXPort5", ",", "SKXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ...
GCC
alpha
MD
stmt_completion
MPU
27,813
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,814
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...
GCC
arm
CPP
stmt_completion
CPU
27,815
[ ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vshlq_x_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlq_m_sv8hi", "(", "_", "_", "arm_vuninitializedq_s16", "(", ")", ",", "_", ...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
27,816
[ ",", "Res", ")", ";" ]
[ "Res", "=", "CurMF", "->", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";", "CurMF", "->", "getRegInfo", "(", ")", ".", "setRegClass", "(", "Res", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "assignSPIRVTypeToVReg",...
GCC
rx
MD
stmt_completion
CPU
27,817
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "S...
GCC
i386
MD
stmt_completion
CPU
27,818
[ ")" ]
[ "(", "define_mode_iterator", "VF48_128", "[", "V2DF", "V4SF", "]" ]
GCC
mips
MD
stmt_completion
CPU
27,819
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
ARM
CPP
next_suggestion
CPU
27,820
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{" ]
[ "break", ";", "}", "}", "if", "(", "!", "FoundSource", ")", "{", "SourceVecs", ".", "push_back", "(", "SourceVec", ")", ";", "MinElts", ".", "push_back", "(", "EltNo", ")", ";", "MaxElts", ".", "push_back", "(", "EltNo", ")", ";", "}", "}", "if", "...
LLVM
ARM
CPP
stmt_completion
CPU
27,821
[ "s", ";" ]
[ "void", "setGPRCalleeSavedArea1Size", "(", "unsigned", "s", ")", "{", "GPRCS1Size", "=" ]
LLVM
AArch64
TD
next_suggestion
CPU
27,822
[ "}" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Reg", "#", "<STR_LIT>", "#", "Width", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
27,823
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
Hexagon
TD
next_suggestion
DSP
27,824
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,825
[ "Op", ".", "ChangeToRegister", "(", "VGPR", ",", "false", ")", ";" ]
[ "}", "Register", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ...
LLVM
Hexagon
TD
stmt_completion
DSP
27,826
[ ";" ]
[ "def", "F2_dfclass", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_1f19b...
GCC
i386
MD
stmt_completion
CPU
27,827
[ ")", ")", "]", ")", "]" ]
[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>" ]
GCC
arm
MD
next_suggestion
CPU
27,828
[ "]", ")" ]
[ "VREV64Q_F", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
stmt_completion
CPU
27,829
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
[ "vrev16_u8", "(", "uint8x8_t", "_", "_", "a", ")", "{", "return", "(", "uint8x8_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,830
[ "MI", ")", ";" ]
[ "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "SGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", "}", ",", "<NUM_LIT>", "}", ",", "{", "{", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "VGPRRegBankID", ",", "AMDGPU", "::", "V...
LLVM
TPC
TD
stmt_completion
Virtual ISA
27,831
[ ";" ]
[ "class", "SpuInst_ConvertINT64", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", ...
GCC
s390
MD
stmt_completion
MPU
27,832
[ ")", "]", ")" ]
[ "(", "V1SI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V1DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V1TI", "<STR_LIT>", ")", "(", "V1DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(",...
LLVM
ARM
CPP
next_suggestion
CPU
27,833
[ "}" ]
[ "void", "addGPRCalleeSavedArea2Frame", "(", "int", "fi", ")", "{", "if", "(", "fi", ">=", "<NUM_LIT>", ")", "{", "int", "Size", "=", "GPRCS2Frames", ".", "size", "(", ")", ";", "if", "(", "fi", ">=", "Size", ")", "{", "Size", "*=", "<NUM_LIT>", ";", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,834
[ ";" ]
[ "return", "getGeneration", "(", ")", "!=", "GFX9" ]
GCC
arm
CPP
stmt_completion
CPU
27,835
[ "_", "_", "b", ")", "{" ]
[ "vcombine_bf16", "(", "bfloat16x4_t", "_", "_", "a", ",", "bfloat16x4_t" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
27,836
[ "]", ";" ]
[ "def", "S_XOR_B64_term", ":", "SPseudoInstSI", "<", "(", "outs", "SReg_64", ":", "$", "dst", ")", ",", "(", "ins", "SSrc_b64", ":", "$", "src0", ",", "SSrc_b64", ":", "$", "src1", ")", ">", "{", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AArch64
TD
next_suggestion
CPU
27,837
[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "width", "#", "<STR_LIT>", ";" ]
[ "class", "LogicalShifterOperand", "<", "int", "width", ">", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", "#", "width", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
27,838
[ "uint64_t", "V", "=", "cast", "<", "ConstantSDNode", ">", "(", "InpVal", ")", "->", "getZExtValue", "(", ")", ";" ]
[ "SDValue", "HexagonTargetLowering", "::", "LowerCTPOP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "InpVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "("...
GCC
sh
MD
program_repair
CPU
27,839
[ "<FIXS>", "if", "(", "GET_CODE", "(", "mem", ")", "=", "=", "SUBREG", "&", "&", "SUBREG_BYTE", "(", "mem", ")", "=", "=", "<NUM_LIT>", ")", "<FIXE>" ]
[ "mem", "=", "operands", "[", "<NUM_LIT>", "]", "store_p", "=", "<NUM_LIT>", "}", "<BUGS>", "if", "(", "GET_CODE", "(", "mem", ")", "=", "=", "SUBREG", "&", "&", "SUBREG_WORD", "(", "mem", ")", "=", "=", "<NUM_LIT>", ")", "<BUGE>", "mem", "=", "SUBREG...
GCC
arm
CPP
stmt_completion
CPU
27,840
[ "mve_pred16_t", "_", "_", "p", ")", "{" ]
[ "_", "_", "arm_vshlltq_m_n_s8", "(", "int16x8_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", "," ]
LLVM
ARM64
TD
next_suggestion
CPU
27,841
[ "}" ]
[ "def", "Xr", ":", "BaseAddSubCarry", "<", "isSub", ",", "GPR64", ",", "asm", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
MBlaze
CPP
stmt_completion
MPU
27,842
[ ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{" ]
[ "MBlazeTargetMachine", "::", "MBlazeTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget...
GCC
mmix
CPP
stmt_completion
CPU
27,843
[ ")", ";" ]
[ "rtx", "mmix_eh_return_handler_rtx", "(", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "MMIX_INCOMING_RETURN_ADDRESS_REGNUM" ]
LLVM
X86
CPP
next_suggestion
CPU
27,844
[ "unsigned", "Base", "=", "i", "+", "Offset", ";" ]
[ "unsigned", "Offset", "=", "Imm", "*", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", ...
LLVM
ARM
CPP
stmt_completion
CPU
27,845
[ "ActiveFeatures", ")", "==", "FeaturesRequired", ";" ]
[ "return", "(", "FeaturesRequired", "&" ]
LLVM
ARM
TD
stmt_completion
CPU
27,846
[ "Requires", "<", "[", "HasFullFP16", "]", ">", ";" ]
[ "def", ":", "N3VSPatFP16", "<", "fminnan", ",", "VMINhd", ">", "," ]
GCC
alpha
MD
next_suggestion
MPU
27,847
[ "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")" ]
[ "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
27,848
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM
X86
TD
next_suggestion
CPU
27,849
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC
m32c
CPP
stmt_completion
MPU
27,850
[ "FB_REGNO", ":" ]
[ "case", "R0_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "R1_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "R2_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "R3_REGNO", ":", "return", "<NUM_LIT>", ";", "case", "A0_REGNO", ":", "return", "<NUM_LIT>", ...
GCC
alpha
CPP
program_repair
MPU
27,851
[ "<FIXS>", "TARGET_CPU_DEFAULT", "&", "MASK_CPU_EV6", "?", "PROCESSOR_EV5", "<FIXE>" ]
[ "#", "else", "#", "define", "NUM_ARGS", "current_function_args_info", "#", "endifvoidoverride_options", "(", ")", "{", "alpha_cpu", "<BUGS>", "TARGET_CPU_DEFAULT", "&", "MASK_CPU_EV6", "?", "PROCESSOR_EV6", "<BUGE>", ":", "(", "TARGET_CPU_DEFAULT", "&", "MASK_CPU_EV5", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
27,852
[ "<NUM_LIT>", ":" ]
[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SReg_128RegClassID", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SGPR_160RegClassID", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SReg_256RegClassID", ";", "case" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
27,853
[ "Extend", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "IntermediateVT", ",", "Arrange", ",", "DAG", ".", "getValueType", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", ...
[ "bool", "SignedConv", "=", "Opc", "==", "ISD", "::", "SINT_TO_FP", ";", "bool", "FourEltRes", "=", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v4f32", ";", "SDValue", "Wide", "=", "widenVec", "(", "DAG", ",", "Op", ".", "getOperand", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
27,854
[ "}" ]
[ "class", "Enc_f4413a", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pt4", ";", "let...
GCC
aarch64
MD
stmt_completion
CPU
27,855
[ "VNx2DI" ]
[ "(", "define_insn_and_rewrite", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SVE_2HSDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SVE_2HSDI", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "ANY_EXTEND", ":", "SVE_2HSDI", "...
LLVM
ARM
CPP
stmt_completion
CPU
27,856
[ "(", ")", ";" ]
[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue" ]
LLVM
Mips
CPP
next_suggestion
CPU
27,857
[ "unsupported_gep", ":" ]
[ "bool", "MipsFastISel", "::", "computeAddress", "(", "const", "Value", "*", "Obj", ",", "Address", "&", "Addr", ")", "{", "const", "User", "*", "U", "=", "nullptr", ";", "unsigned", "Opcode", "=", "Instruction", "::", "UserOp1", ";", "if", "(", "const", ...
LLVM
X86
CPP
stmt_completion
CPU
27,858
[ "false", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "EmitTailCallLoadRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "OutRetAddr", ",", "SDValue", "Chain", ",", "bool", "IsTailCall", ",", "bool", "Is64Bit", ",", "int", "FPDiff", ",", "const", "SDLoc", "&", "...
LLVM
AArch64
CPP
next_suggestion
CPU
27,859
[ "}" ]
[ "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if", "(", "EnableCondBrTuning", ")", "addPass", "(", "createAArch64CondBrTunin...
LLVM
AMDGPU
CPP
next_suggestion
GPU
27,860
[ "}" ]
[ "auto", "Pos", "=", "llvm", "::", "AMDGPU", "::", "getHostcallImplicitArgPosition", "(", "COV", ")", ";", "AA", "::", "RangeTy", "Range", "(", "Pos", ",", "<NUM_LIT>", ")", ";", "return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "Range", ")", ";" ]
GCC
gcn
MD
stmt_completion
GPU
27,861
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
GCC
i386
CPP
program_repair
CPU
27,862
[ "<FIXS>", "*", "total", "+=", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "mode", ",", "outer_code", ",", "opno", ",", "speed", ")", ";", "*", "total", "+=", "rtx_cost", "(", "XEXP", "(", "x", ...
[ "if", "(", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", ")", "{", "*", "total", "=", "cost", "->", "lea", ";", "<BUGS>", "*", "total", "+=", "rtx_cost", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT...
LLVM
AMDGPU
CPP
code_generation
GPU
27,863
[ "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Target...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
GCC
s390
MD
stmt_completion
MPU
27,864
[ ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC
rs6000
CPP
next_suggestion
CPU
27,865
[ "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_IF_THEN_ELSE", "(", "result_mode", ",", "gen_rtx_GE", "(", "VOIDmode", ",", "op0", ",", "op1", ")", ",", "true_cond", ",", "false_cond", ")", ")", ")", ";" ]
[ "true_cond", "=", "false_cond", ";", "false_cond", "=", "temp", ";", "}", "if", "(", "code", "==", "UNEQ", "&&", "HONOR_NANS", "(", "compare_mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "HONOR_INFINITIES", "(", "compare_mode", ")", "&&", "code",...
GCC
rs6000
MD
program_repair
CPU
27,866
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VCLZDM", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>",...
LLVM
ARM
CPP
stmt_completion
CPU
27,867
[ "getValue", "(", "<NUM_LIT>", ")", ";" ]
[ "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Cycles32", ",", "OutChain", ";", "if", "(", "Subtarget", "->", "hasPerfMon", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", ...
GCC
powerpcspe
MD
stmt_completion
CPU
27,868
[ "=", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "if", "(", "reload_completed", "&", "&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
27,869
[ "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "class", "BaseExtractImm", "<", "RegisterClass", "regtype", ",", "Operand", "imm_type", ",", "string", "asm", ",", "list", "<", "dag", ">", "patterns", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", ...
GCC
i386
MD
stmt_completion
CPU
27,870
[ ")", "]", ")" ]
[ "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
next_suggestion
CPU
27,871
[ "data", "++", ";" ]
[ "case", "<NUM_LIT>", ":", "if", "(", "state", "!=", "_", "US_VIRTUAL_UNWIND_FRAME", "&&", "in_range", ")", "{", "_", "uw", "lp", ";", "lp", "=", "selfrel_offset31", "(", "data", ")", ";", "data", "++", ";", "ucbp", "->", "cleanup_cache", ".", "bitpattern...
LLVM
Videocore
CPP
next_suggestion
DSP
27,872
[ "Base", "=", "Addr", ";" ]
[ "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", ")", "return", "false", ";", "if", "(", "Addr", "....
LLVM
X86
CPP
program_repair
CPU
27,873
[ "<FIXS>", "Opc", "=", "HasAVX", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "<FIXE>" ]
[ "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "{", "<BUGS>", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "<BUGE>", "RC", "=", "&", "X86", "::...
LLVM
AArch64
TD
next_suggestion
CPU
27,874
[ "}" ]
[ "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC
sh
CPP
program_repair
CPU
27,875
[ "<FIXS>", "if", "(", "GET_CODE", "(", "call_target", ")", "==", "MEM", ")", "<FIXE>", "<FIXS>", "call_target", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "call_target", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "call", "=", "gen_rtx", "...
[ "rtx", "call_target", "=", "operands", "[", "isa_retval", "+", "<NUM_LIT>", "]", ";", "rtx", "numargs", "=", "operands", "[", "isa_retval", "+", "<NUM_LIT>", "]", ";", "<BUGS>", "if", "(", "TARGET_BSR", "&&", "bsr_operand", "(", "call_target", ",", "VOIDmode...
LLVM
SystemZ
CPP
next_suggestion
CPU
27,876
[ "if", "(", "StoreBackchain", ")", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Backchain", ",", "getBackchainAddress", "(", "NewSP", ",", "DAG", ")", ",", "MachinePointerInfo", "(", ")", ")", ";" ]
[ "const", "SystemZSubtarget", "*", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ";", "auto", "*", "Regs", "=", "Subtarget", "->", "getSpecialRegisters", "(", ")", ";", "MF", ".", "getInfo", "<", "SystemZMachineFunc...
LLVM
R600
CPP
next_suggestion
GPU
27,877
[ "return", "AMDGPUInstrInfo", "::", "isPredicable", "(", "MI", ")", ";" ]
[ "if", "(", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!...
LLVM
Mips
CPP
next_suggestion
CPU
27,878
[ "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", "-", "LastInstrIsADDiu", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "Inst", "->", "Opc", ")", ",", "Reg", ")", ".", "addReg", ...
[ "const", "MipsSubtarget", "&", "STI", "=", "Subtarget", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Size", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<NUM_LIT>", "...
LLVM
Hexagon
TD
next_suggestion
DSP
27,879
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
Hexagon
TD
next_suggestion
DSP
27,880
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C4_and_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",",...
GCC
i386
MD
stmt_completion
CPU
27,881
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
27,882
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
code_generation
GPU
27,883
[ "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(",...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
27,884
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
GCC
aarch64
MD
next_suggestion
CPU
27,885
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "VB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PMUL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
27,886
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";...
LLVM
Hexagon
TD
next_suggestion
DSP
27,887
[ "}" ]
[ "class", "Enc_041d7b", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
AArch64
TD
stmt_completion
CPU
27,888
[ "regtype", ":", "$", "Rt", ",", "regtype", ":", "$", "Rt2", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
27,889
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "CI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", ...
LLVM
AArch64
CPP
program_repair
CPU
27,890
[ "<FIXS>", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "getArithExtendImm", "(", "Ext", ",", "ShiftVal", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]
[ "assert", "(", "Ext", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Ext", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Reg", "=", "narrowIfNeeded", "(", "CurDAG", ",", "Reg", ")", ";", "<BUGS>", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", ...
GCC
rs6000
MD
program_repair
CPU
27,891
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
R600
CPP
stmt_completion
GPU
27,892
[ "EVT", "VT", ")", "const", "{" ]
[ "bool", "SITargetLowering", "::", "shouldSplitVectorType", "(" ]
LLVM
ARM
TD
next_suggestion
CPU
27,893
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<N...
LLVM
Hexagon
TD
next_suggestion
DSP
27,894
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
27,895
[ "MCE", ".", "startGVStub", "(", "F", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "MCE", ".", "emitByte", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitByte", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordLE", "(", "(", "unsigned", ")", "(", "intptr_t", ")", "Fn", ")", ";", "MCE", ".", "emitWordLE", "(", "(", ...
LLVM
AArch64
CPP
code_generation
CPU
27,896
[ "InstructionCost", "AArch64TTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "std", "::", "pair", "<", "InstructionCost", ...
[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]
LLVM
X86
TD
stmt_completion
CPU
27,897
[ "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f64", "(", "ftrunc", "FR64", ":", "$", "src", ")", ")", ",", "(", "VROUNDSDr", "(", "f64", "(", "IMPLICIT_DEF", ")", ")", ",", "FR64", ":", "$" ]
LLVM
ARM
CPP
next_suggestion
CPU
27,898
[ "}" ]
[ "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning CP iteration #", "<STR_LIT>", "<<", "NoCPIters", "<<", "'", "\\n", "'", ")", "...
GCC
i386
MD
stmt_completion
CPU
27,899
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]