Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
rs6000
CPP
program_repair
CPU
4,500
[ "<FIXS>", "unsigned", "char", "status", "=", "_", "HTM_STATE", "(", "_", "_", "builtin_tend", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "_", "_", "builtin_expect", "(", "status", ",", "_", "HTM_TRANSACTIONAL", ")", ")", "<FIXE>", "<FIXS>", "#", "define...
[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "TM_end", "(", "void", ")", "{", "<BUGS>", "if", "(", "_", "_", "builtin_expect", "(", "_", "_", "buil...
GCC
powerpcspe
MD
next_suggestion
CPU
4,501
[ "<STR_LIT>", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
s390
CPP
program_repair
MPU
4,502
[ "<FIXS>", "if", "(", "reg", "!=", "NULL_TREE", ")", "{", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(...
[ "sav_scale", "=", "UNITS_PER_LONG", ";", "max_reg", "=", "GP_ARG_NUM_REG", "-", "n_reg", ";", "}", "<BUGS>", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";"...
GCC
ia64
MD
next_suggestion
CPU
4,503
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "fma", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>",...
LLVM
CSKY
CPP
stmt_completion
CPU
4,504
[ "{" ]
[ "bool", "isOImm8", "(", ")", "const" ]
LLVM
AMDGPU
CPP
code_generation
GPU
4,505
[ "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", "F", "...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
LLVM
ARM
CPP
code_generation
CPU
4,506
[ "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")"...
[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
4,507
[ "=", "<STR_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "Imm0_65535Operand", ";", "let", "EncoderMethod" ]
GCC
aarch64
CPP
next_suggestion
CPU
4,508
[ "return", "SYMBOL_FORCE_TO_MEM", ";" ]
[ "case", "AARCH64_CMODEL_SMALL_SPIC", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "SYMBOL_REF_P", "(", "x", ")", ")...
GCC
d30v
CPP
stmt_completion
CPU
4,509
[ "<NUM_LIT>", ";" ]
[ "int", "d30v_trampoline_size", "(", ")", "{", "return" ]
GCC
vax
MD
stmt_completion
CPU
4,510
[ ")", "]" ]
[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")"...
GCC
i386
MD
next_suggestion
CPU
4,511
[ "rtx", "op0", "=", "gen_reg_rtx", "(", "V8HFmode", ")" ]
[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "op1", "=", "gen_reg_rtx", "(", "V4SFmode", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
4,512
[ "Vec", "MQPR", ":", "$", "src", ")", ",", "imm_operand_type", ":", "$", "imm", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "src", ")", ",", "imm_operand_type", ":", "$", "imm", ")", ")", ",", "(", "VTI", ".", "Vec", "(", "inst", "(", "VTI", "." ]
GCC
aarch64
MD
stmt_completion
CPU
4,513
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
GCC
m68k
MD
program_repair
MPU
4,514
[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", ":", "QI", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn",...
LLVM
ARM
CPP
code_generation
CPU
4,515
[ "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", ...
[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]
GCC
rs6000
CPP
stmt_completion
CPU
4,516
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]
[ "vec_uint4", "bytes", ";", "bits", "=", "vec_sl", "(", "vec_and", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_splat_u8", "(", "<NUM_LIT>", ")", ")", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ","...
GCC
alpha
CPP
program_repair
MPU
4,517
[ "<FIXS>", "||", "INTVAL", "(", "op", ")", "==", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<FIXE>", "<FIXS>", "||", "INTVAL", "(", "op", ")", "==", "-", "<NUM_LIT>", "<FIXE>" ]
[ "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "op", ")", "==", "<NUM_LIT>", "||", "INTVAL", "(", "op", ")", "==", "<NUM_LIT>", "<BUGS>", "||", "INTVAL", "(", "op", ")", "==", "<NUM_LIT>", "<BUGE>", "#", "if",...
LLVM
X86
CPP
next_suggestion
CPU
4,518
[ "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i32", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";" ]
[ "if", "(", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
4,519
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
GCC
mcore
CPP
next_suggestion
MPU
4,520
[ "default", ":" ]
[ "case", "'", "P", "'", ":", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "exact_log2", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "'", "Q", "'", ":", "fprintf", "(", "asm_out_file...
GCC
aarch64
MD
stmt_completion
CPU
4,521
[ ")", "]", ")" ]
[ "(", "define_int_attr", "fn", "[", "(", "UNSPEC_LDFF1", "<STR_LIT>", ")", "(", "UNSPEC_LDNF1", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
4,522
[ ";" ]
[ "let", "ParserMethod", "=", "<STR_LIT>" ]
GCC
aarch64
CPP
next_suggestion
CPU
4,523
[ "}" ]
[ "vrbitq_u8", "(", "uint8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint8x16_t", ")", "_", "_", "builtin_aarch64_rbitv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ")", ";" ]
GCC
sh
MD
next_suggestion
CPU
4,524
[ "<STR_LIT>" ]
[ "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
4,525
[ "CS", "]", ";" ]
[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ","...
LLVM
MSP430
CPP
stmt_completion
MPU
4,526
[ "Expr", ")", ";" ]
[ "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ...
LLVM
ARM
CPP
stmt_completion
CPU
4,527
[ "{" ]
[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Amt", ")", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "UpdateMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "isSub", "?", "ARM", "::", "SUBri", ...
GCC
arm
MD
stmt_completion
CPU
4,528
[ "(", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "ARM_Q_BIT_READ", ")", "emit_insn", "(", "gen_arm_", "<", "ss_op", ">", "_setq_insn" ]
LLVM
ARM
CPP
code_generation
CPU
4,529
[ "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", ...
[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
4,530
[ "(", ")", ";" ]
[ "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getARMXALUOOp", "(", "Op", ",", "DAG", ",", "ARMcc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "SDLoc", ...
GCC
sparc
CPP
program_repair
CPU
4,531
[ "<FIXS>", "if", "(", "get_attr_in_branch_delay", "(", "trial", ")", "==", "IN_BRANCH_DELAY_FALSE", ")", "<FIXE>", "<FIXS>", "if", "(", "!", "NONJUMP_INSN_P", "(", "trial", ")", ")", "<FIXE>" ]
[ "{", "rtx", "pat", ";", "<BUGS>", "if", "(", "!", "NONJUMP_INSN_P", "(", "trial", ")", "||", "GET_CODE", "(", "PATTERN", "(", "trial", ")", ")", "!=", "SET", ")", "<BUGE>", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "get_attr_length", "(", "trial...
LLVM
Hexagon
CPP
next_suggestion
DSP
4,532
[ "ReplaceUses", "(", "SDValue", "(", "IntN", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "MachineSDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "FLI", "->", "second", ",", "dl", ",", "RTys", ",", "{", "IntN", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntN", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "IntN", "-...
LLVM
X86
CPP
next_suggestion
CPU
4,533
[ "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";" ]
[ "unsigned", "LocSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "PhysRegSize", ">", "ValSize", "&&", "LocSize", "==", "ValSize", ")", "{", "assert", "(", "(", "PhysRegSize", "==", "<NUM_LIT>", "||", "PhysRegSi...
GCC
rs6000
MD
stmt_completion
CPU
4,534
[ ")" ]
[ "(", "define_mode_attr", "VSI", "[", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]" ]
LLVM
PowerPC
CPP
program_repair
CPU
4,535
[ "<FIXS>", "PPCTargetMachine", "*", "TM", "=", "nullptr", ";", "<FIXE>" ]
[ "bool", "rotateLoop", "(", "Loop", "*", "L", ")", ";", "private", ":", "<BUGS>", "PPCTargetMachine", "*", "TM", ";", "<BUGE>", "DominatorTree", "*", "DT", ";", "LoopInfo", "*", "LI", ";", "ScalarEvolution", "*", "SE", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
4,536
[ "}" ]
[ "def", "_4S", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_MSL_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "as...
LLVM
Patmos
CPP
next_suggestion
VLIW
4,537
[ "}" ]
[ "bool", "isDef", "(", "long", "pos", ")", "const", "{", "return", "defs", ".", "test", "(", "pos", ")", ";" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
4,538
[ ";" ]
[ "def", "WidthAttrValues", ":", "WidthAttrValues_" ]
GCC
avr
MD
program_repair
MPU
4,539
[ "<FIXS>", "[", "(", "ACC_A", "<NUM_LIT>", ")", "(", "ACC_B", "<NUM_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "define_constants", "<BUGS>", "[", "(", "ACC_A", "\t", "<NUM_LIT>", ")", "(", "ACC_B", "\t", "<NUM_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_iterator", "ALL8", "[", "DI", "DQ", "UDQ", "DA", "UDA", "TA", "UTA", "]", ")" ]
GCC
i386
MD
stmt_completion
CPU
4,540
[ "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", ")", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "ix86_expand_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
GCC
i386
MD
program_repair
CPU
4,541
[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "ssequartermode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ...
[ "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "*", "<NUM_LIT>", ")", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", ...
GCC
csky
MD
stmt_completion
CPU
4,542
[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>...
LLVM
X86
CPP
next_suggestion
CPU
4,543
[ "}" ]
[ "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "canonicalizeBitSelect", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "retur...
LLVM
XCore
CPP
stmt_completion
MPU
4,544
[ "<=", "<NUM_LIT>", ";" ]
[ "static", "inline", "bool", "isImmUs", "(", "unsigned", "val", ")", "{", "return", "val" ]
LLVM
Hexagon
TD
next_suggestion
DSP
4,545
[ "}" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ...
LLVM
ARM
TD
stmt_completion
CPU
4,546
[ "<STR_LIT>", ";" ]
[ "class", "VLD1D", "<", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListOneD", ":", "$", "Vd", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
4,547
[ "let", "accessSize", "=", "HalfWordAccess", ";" ]
[ "def", "L4_loadruh_ur", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ",",...
LLVM
Hexagon
TD
next_suggestion
DSP
4,548
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM
AArch64
TD
program_repair
CPU
4,549
[ "<FIXS>", "ValueType", "sty", ">", "{", "<FIXE>" ]
[ "multiclass", "ls_atomic_pats", "Instruction", "LOAD", ",", "Instruction", "STORE", ",", "dag", "Base", ",", "dag", "Offset", ",", "dag", "address", ",", "RegisterClass", "TPR", ",", "<BUGS>", "ValueType", "sty", ">", "{", "<BUGE>", "def", ":", "Pat", "(", ...
GCC
crx
CPP
next_suggestion
CPU
4,550
[ "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "ret", ")", ")", ";" ]
[ "op1", "=", "crx_compare_op1", ";", "cc_reg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "ret", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "op0", ",", "op1", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
4,551
[ "}" ]
[ "if", "(", "Subtarget", ".", "isTarget64BitILP32", "(", ")", ")", "StackReg", "=", "getX86SubSuperRegister", "(", "StackReg", ",", "<NUM_LIT>", ")", ";", "return", "StackReg", ";" ]
LLVM
X86
CPP
code_generation
CPU
4,552
[ "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "RestoreSP", ")", "const", "{"...
[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]
GCC
i386
CPP
next_suggestion
CPU
4,553
[ "}" ]
[ "return", "TARGET_AVX512DQ", "?", "<STR_LIT>", "vxorpd\\t%g0, %g0, %g0", "<STR_LIT>", ":", "<STR_LIT>", "vpxorq\\t%g0, %g0, %g0", "<STR_LIT>", ";", "case", "MODE_TI", ":", "return", "TARGET_AVX512VL", "?", "<STR_LIT>", "vpxord\\t%t0, %t0, %t0", "<STR_LIT>", ":", "<STR_LIT>"...
LLVM
TPC
TD
next_suggestion
Virtual ISA
4,554
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ...
LLVM
X86
CPP
next_suggestion
CPU
4,555
[ "MVT", "IntegerType", "=", "MVT", "::", "getIntegerVT", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "static", "SDValue", "lowerVectorShuffleToEXPAND", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "const", "APInt", "&", "Zeroable", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "&", "V1", ",", "SDValue", "&", "V2", ",", "Selection...
LLVM
ARM
TD
next_suggestion
CPU
4,556
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_65535AsmOperand", ";" ]
[ "def", "Imm0_65535AsmOperand", ":", "ImmAsmOperand", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm0_65535", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm...
GCC
arm
CPP
code_generation
CPU
4,557
[ "static", "rtx", "aapcs_vfp_allocate_return_reg", "(", "enum", "arm_pcs", "pcs_variant", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ...
[ "Implement", "the", "allocate_return_reg", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]
LLVM
Sparc
TD
stmt_completion
CPU
4,558
[ "[", "(", "set", "Ty", ":", "$", "dst", ",", "(", "OpNode", "ADDRri", ":", "$", "addr", ")", ")", "]", ",", "itin", ">", ";" ]
[ "def", "ri", ":", "F3_2", "<", "<NUM_LIT>", ",", "Op3Val", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "MEMri", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "OpcStr", ",", "<STR_LIT>", ")", "," ]
LLVM
M68k
CPP
next_suggestion
MPU
4,559
[ "}" ]
[ "SDValue", "M68kTargetLowering", "::", "LowerToBT", "(", "SDValue", "Op", ",", "ISD", "::", "CondCode", "CC", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD"...
LLVM
ARM
CPP
next_suggestion
CPU
4,560
[ "if", "(", "Total", ".", "zext", "(", "Max", ".", "getBitWidth", "(", ")", ")", ".", "ugt", "(", "Max", ")", ")", "return", "false", ";" ]
[ "else", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "ICmpConst", "=", "Const", ";", "else", "return", "false", ";", "APInt", "Total", "=", "ICmpConst", "->",...
LLVM
AArch64
CPP
stmt_completion
CPU
4,561
[ ";" ]
[ "int", "getCalleeSaveBaseToFrameRecordOffset", "(", ")", "const", "{", "return", "CalleeSaveBaseToFrameRecordOffset" ]
GCC
i386
MD
next_suggestion
CPU
4,562
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
arm
MD
next_suggestion
CPU
4,563
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "cond_exec", "(", "ne", "(", "reg", ":", "CC", "CC_REGNUM", ...
LLVM
X86
TD
program_repair
CPU
4,564
[ "<FIXS>", "(", "ins", "_", ".", "KRCWM", ":", "$", "mask", ",", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "FRC", ":", "$", "src2", ")", ",", "<FIXE>", "<FIXS>", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ...
[ "(", "scalar_to_vector", "_", ".", "FRC", ":", "$", "src2", ")", ")", ")", ")", "]", ",", "_", ".", "ExeDomain", ",", "IIC_SSE_MOV_S_RR", ">", ",", "EVEX_4V", ";", "def", "rrkz", ":", "AVX512PI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "_", ...
LLVM
TVM
CPP
next_suggestion
Virtual ISA
4,565
[ "}" ]
[ "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
4,566
[ "}" ]
[ "if", "(", "MCID", "&&", "mustComeFirst", "(", "MCID", ",", "NSlots", ")", "&&", "CurSlots", ")", "return", "true", ";", "return", "ScoreboardHazardRecognizer", "::", "ShouldPreferAnother", "(", "SU", ")", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
4,567
[ "return", "false", ";" ]
[ "if", "(", "++", "I", "!=", "REnd", ")", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "GetAnalyzableBrOpc", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "isUnpredicatedTerminator", "(", "SecondLastInst", ...
LLVM
AArch64
CPP
stmt_completion
CPU
4,568
[ "elt", ">>", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "(", "elt", "&", "<NUM_LIT>", ")", "<<", "(", "size", "-", "<NUM_LIT>", ")", ")", "|", "(" ]
GCC
cris
CPP
stmt_completion
MPU
4,569
[ ")", ")", ";" ]
[ "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "cris_reg_saved_in_regsave_area", "(", "regno", ")", ")", "{", "n_movem_regs", "++", ";", "if", "(", "regno", "==", "last_movem_reg", "+", "<NUM_LIT>", ")", "last_movem_reg", "=", "regn...
GCC
i386
MD
stmt_completion
CPU
4,570
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
4,571
[ "}" ]
[ "const", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "assert", "(", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&"...
GCC
s390
MD
stmt_completion
MPU
4,572
[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VI", "(", "match_operand", ":", "VI", "<NUM_LIT>" ]
GCC
rs6000
CPP
program_repair
CPU
4,573
[ "<FIXS>", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]
[ "return", "false", ";", "case", "MULT", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "<BUGE>", "&&", "satisfies_constraint_I", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", ...
LLVM
ARM64
TD
next_suggestion
CPU
4,574
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
4,575
[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqi_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
4,576
[ ";" ]
[ "if", "(", "AccessTy", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", "=", "CreateTempPtrIntCast", "(", "CurVal", ",", "AccessTy", ")", ";", "else", "if", "(", "CurVal", "->", "getType", "(", ")", "->", "isPtrOrPtrVectorTy", "(", ")", ")", "CurVal", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
4,577
[ "COMMDirectiveAlignmentIsInBytes", "=", "false", ";" ]
[ "WebAssemblyMCAsmInfo", "::", "WebAssemblyMCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "T", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "UseDataRegionDirectives", "=", "true"...
LLVM
AArch64
TD
next_suggestion
CPU
4,578
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
4,579
[ ")", "return", "false", ";" ]
[ "bool", "AMDGPUPromoteKernelArguments", "::", "promoteLoad", "(", "LoadInst", "*", "LI", ")", "{", "if", "(", "!", "LI", "->", "isSimple", "(", ")" ]
GCC
i386
MD
stmt_completion
CPU
4,580
[ ")" ]
[ "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "IEEE_MAXMIN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
MD
next_suggestion
CPU
4,581
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
next_suggestion
CPU
4,582
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
arm
CPP
next_suggestion
CPU
4,583
[ "}" ]
[ "_", "_", "arm_vmlaq_m_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "uint32_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmlaq_m_n_uv4si", "(", "_", "_", "a", ",...
LLVM
ARM
TD
next_suggestion
CPU
4,584
[ "}" ]
[ "def", "addrmode6oneL32", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "SDNPWantParent", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "op...
GCC
aarch64
MD
next_suggestion
CPU
4,585
[ "(", "V2SI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "VRL2", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V4HF", "<STR_LIT>", ")" ]
GCC
i386
CPP
program_repair
CPU
4,586
[ "<FIXS>", "#", "define", "STR", "<STR_LIT>", "-foffload-abi=", "<STR_LIT>", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "STR", ")", ")", "<FIXE>" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "argc", ";", "i", "++", ")", "{", "<BUGS>", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-foffload-abi=", "<STR_LIT>", ")", ")", "<BUGE>", "{", "if", "(", "strcmp", "(",...
GCC
c6x
MD
stmt_completion
VLIW
4,587
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM
AVR
CPP
stmt_completion
MPU
4,588
[ "(", ")", ";" ]
[ "RegisterTargetMachine", "<", "AVRTargetMachine", ">", "X", "(", "getTheAVRTarget", "(", ")", ")", ";", "auto", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry" ]
GCC
i386
MD
stmt_completion
CPU
4,589
[ ")", "]" ]
[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_INCSSP" ]
LLVM
Mips
CPP
next_suggestion
CPU
4,590
[ "}" ]
[ "EmitInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "OS", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "unsigned", "Shift", "=", "IsLittleEndian", "?", "i", "*", "<NUM...
LLVM
AArch64
TD
next_suggestion
CPU
4,591
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "...
LLVM
Lanai
CPP
next_suggestion
CPU
4,592
[ "if", "(", "isSPLSOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "isRMOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{" ]
[ "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "HasFP", "||", "(", "ha...
LLVM
Hexagon
TD
next_suggestion
DSP
4,593
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", ...
LLVM
AMDGPU
CPP
program_repair
GPU
4,594
[ "<FIXS>", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", ...
[ "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "<BUGS>", "Pos", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ...
LLVM
ARM
TD
program_repair
CPU
4,595
[ "<FIXS>", "def", "FeatureVFP2_D16_SP", ":", "SubtargetFeature", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ",", "[", "FeatureFPRegs", "]", ">", ";", "def", "FeatureVFP2_SP", ":", "SubtargetFeature", "<STR_LIT>", ",", "<STR_LIT>",...
[ "!", "cast", "SubtargetFeature", ">", "(", "NAME", "#", "<STR_LIT>", ")", "]", ">", ";", "}", "<BUGS>", "defm", "FeatureVFP2", ":", "VFPver", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "FeatureFPRegs", "]", ">", ";", "<BU...
LLVM
CellSPU
TD
stmt_completion
MPU
4,596
[ "i128", ",", "GPRC", ">", ";" ]
[ "def", "i128", ":", "ROTQBYGenInst", "<" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
4,597
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasSrcD", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "PredAddress", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "VectorPred", ";", "bits", "<", "<NUM_LIT>", ">", "srcCIsStoreSrcC",...
LLVM
ARM
CPP
next_suggestion
CPU
4,598
[ "}" ]
[ "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "ARM", "::", "SPRRegisterClass", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "std", "::", "make_pair", "(", "<NU...
GCC
arm
MD
stmt_completion
CPU
4,599
[ ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(",...