docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	program_repair	GPU	4,700	[ "<FIXS>", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ...	[ "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "}", "else", "{", "<BUGS>", "SDValue", "ArgStore", "=", "storeStackInputValue",...
LLVM	X86	CPP	next_suggestion	CPU	4,701	[ "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ")", ";" ]	[ "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "{", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "ret...
LLVM	Hexagon	TD	next_suggestion	DSP	4,702	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ...
GCC	mips	MD	stmt_completion	CPU	4,703	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,704	[ ")", "{" ]	[ "void", "setKind", "(", "BaseKind", "K" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,705	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_andn", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011...
GCC	lm32	MD	next_suggestion	MPU	4,706	[ ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	SystemZ	TD	next_suggestion	CPU	4,707	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_L...
LLVM	R600	CPP	stmt_completion	GPU	4,708	[ "<NUM_LIT>", ")", "return", ";" ]	[ "void", "SIMCCodeEmitter", "::", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "E...
LLVM	Hexagon	TD	next_suggestion	DSP	4,709	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...
LLVM	X86	CPP	stmt_completion	CPU	4,710	[ "Sym", ")", "const", "{" ]	[ "const", "MCExpr", "", "X86ELFTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,711	[ "return", "It", ";" ]	[ "It", "=", "skipIgnoreExecInsts", "(", "It", ",", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "It", "!=", "MBB", "->", "end", "(", ")", "\|\|", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "MachineBasicBlock", "*",...
GCC	epiphany	CPP	next_suggestion	MPU	4,712	[ "else", "if", "(", "INTVAL", "(", "off", ")", ")", "{" ]	[ "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "current_frame_info", ".", "last_slot_offset", ")", ")", ";", "emit_insn", "(", "gen_stack_adjust_add", "(", "reg", ",", "mem", ")", ")", ";", "}", "restore_offset", "=", "(", "interrupt_p", "?", "-", "<NUM_...
LLVM	ARM	CPP	program_repair	CPU	4,713	[ "<FIXS>", "if", "(", "ITMask", "[", "i", "-", "<NUM_LIT>", "]", "==", "'", "e", "'", ")", "<FIXE>" ]	[ "return", "Error", "(", "Loc", ",", "<STR_LIT>", "illegal IT block condition mask '", "<STR_LIT>", "+", "ITMask", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "}", "Mask", ">>=", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "ITMask", "[", "i", "-", "<NUM_LIT>", "...
GCC	rs6000	CPP	next_suggestion	CPU	4,714	[ "}" ]	[ "vec_uint4", "bytes", ";", "bits", "=", "vec_sl", "(", "vec_and", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "vec_splat_u32", "(", "<NUM_LIT>", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", ...
GCC	arm	CPP	next_suggestion	CPU	4,715	[ "offsets", "=", "arm_get_frame_offsets", "(", ")", ";" ]	[ "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";" ]
GCC	arm	MD	next_suggestion	CPU	4,716	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_widen", ">", "[", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "m...
LLVM	AArch64	TD	stmt_completion	CPU	4,717	[ ";", "}", "]", ">", "{" ]	[ "def", "simm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	4,718	[ "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "SIInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">", "TargetInd...	[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	4,719	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "class", "BaseInsertImmediate", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "shifter", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":...
LLVM	ARM	CPP	next_suggestion	CPU	4,720	[ "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "I...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	4,721	[ "Wrapper", "->", "setName", "(", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", "_bitcast_invalid", "<STR_LIT>", ")", ";" ]	[ "Args", ".", "push_back", "(", "&", "", "AI", ")", ";", "}", "else", "{", "if", "(", "CastInst", "::", "isBitOrNoopPointerCastable", "(", "ArgType", ",", "ParamType", ",", "DL", ")", ")", "{", "Instruction", "", "PtrCast", "=", "CastInst", "::", "Cre...
LLVM	Mips	CPP	stmt_completion	CPU	4,722	[ "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";" ]	[ "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tmips16", "<STR_LIT>", ")", ")", ";", "else"...
LLVM	ARM	TD	stmt_completion	CPU	4,723	[ "(", "IntOp", "(", "ResTy", "QPR", ":", "$", "Vn", ")", ",", "(", "ResTy", "(", "NEONvduplane", "(", "OpTy", "DPR_8", ":", "$", "Vm", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", "]", ">", "{" ]	[ "class", "N3VQIntSL16", "<", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "...
LLVM	Mips	CPP	next_suggestion	CPU	4,724	[ "return", "true", ";" ]	[ "bool", "MipsSERegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{" ]
GCC	i386	CPP	next_suggestion	CPU	4,725	[ "}" ]	[ "rtx", "ix86_rewrite_tls_address", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "ix86_rewrite_tls_address_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";" ]
GCC	rs6000	CPP	code_generation	CPU	4,726	[ "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUN...	[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]
GCC	mips	MD	next_suggestion	CPU	4,727	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,728	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "systemreg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,729	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,730	[ "}" ]	[ "class", "ExceptionGeneration", "<", "bits", "<", "<NUM_LIT>", ">", "op1", ",", "bits", "<", "<NUM_LIT>", ">", "ll", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "i32_imm0_65535", ":", "$", "imm", ")", ",", "asm", ",...
GCC	i386	MD	stmt_completion	CPU	4,731	[ "]", ")" ]	[ "(", "V4SF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	4,732	[ "_", "a", ")", "{" ]	[ "vreinterpret_f32_p8", "(", "poly8x8_t", "_" ]
GCC	epiphany	MD	next_suggestion	MPU	4,733	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	4,734	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_setzero_hi", "(", "void", ")", "{", "return", "_", "_", ...
LLVM	AMDGPU	TD	next_suggestion	GPU	4,735	[ "list", "<", "Register", ">", "Uses", ";" ]	[ "bit", "isAsCheapAsAMove", ";", "bit", "VOPAsmPrefer32Bit", ";", "bit", "FPDPRounding", ";", "Predicate", "SubtargetPredicate", ";", "string", "Constraints", ";", "string", "DisableEncoding", ";", "list", "<", "SchedReadWrite", ">", "SchedRW", ";" ]
LLVM	TVM	CPP	next_suggestion	Virtual ISA	4,736	[ "}" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "TVM Assembly Printer", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	4,737	[ ",", "ccode", ":", "$", "cc", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "CSINVXr", "GPR64", ":", "$", "dst", ",", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "src" ]
GCC	loongarch	MD	next_suggestion	CPU	4,738	[ "<STR_LIT>" ]	[ "(", "unspec_volatile", ":", "QHWD", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_IOCSRRD", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	4,739	[ ",", "Subtype", ")", ";" ]	[ "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM" ]
GCC	arm	MD	program_repair	CPU	4,740	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	4,741	[ "Res", "=", "Builder", ".", "CreateIsNeg", "(", "Res", ")", ";" ]	[ "Value", "", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Type", "", "ResTy", "=", "II", ".", "getType", "(", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Arg", ")", ")", "return", "Constant", "::", "getNullVa...
LLVM	PowerPC	TD	stmt_completion	CPU	4,742	[ "$", "A", ",", "sub_64", ")", ",", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "scalar_to_vector", "f64", ":", "$", "A", ")", ")", ",", "(", "v2f64", "(", "XXPERMDI", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "$", "A", ",", "sub_64", ")", ",", "(", "SUBREG_TO_REG", "("...
LLVM	Hexagon	TD	stmt_completion	DSP	4,743	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ...
GCC	c6x	MD	next_suggestion	VLIW	4,744	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,745	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<...
LLVM	Hexagon	CPP	program_repair	DSP	4,746	[ "<FIXS>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonMCELFStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonMCInstrInfo.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "<FIXE>", "<FIXS>", ...	[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "hexagonmcelfstreamer", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "Hexagon.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonMCELFStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonBaseInfo.h", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,747	[ "+", "'", ")", ";" ]	[ "void", "AMDGPUInstPrinter", "::", "printRel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,748	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrpfnew", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", ...
LLVM	PowerPC	CPP	stmt_completion	CPU	4,749	[ "(", ")", ")", ";" ]	[ "Value", "", "translate", "(", "Value", "", "V", ")", "{", "assert", "(", "V", "->", "getType", "(", ")", "==", "Type", "::", "getInt1Ty", "(", "V", "->", "getContext", "(", ")", ")", "&&", "<STR_LIT>", "Expect an i1 value", "<STR_LIT>", ")", ";", ...
GCC	nds32	MD	stmt_completion	CPU	4,750	[ "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,751	[ "}" ]	[ "def", "KryoWrite_3cyc_LS_264ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	4,752	[ ")", ";" ]	[ "void", "aarch64_asm_output_alias", "(", "FILE", "", "stream", ",", "const", "tree", "decl", ",", "const", "tree", "target", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",...
LLVM	AArch64	TD	next_suggestion	CPU	4,753	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	stmt_completion	CPU	4,754	[ "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2DF", "(", "match_operand", ":" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,755	[ "}" ]	[ "if", "(", "!", "canDefBePartOfLOH", "(", "&", "MI", ")", ")", "continue", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "IO", "=", "MI", ".", "operands_begin", "(", ")", ",", "IOEnd", "=", "MI", ".", "operands_end", "(", ")", ";", "IO",...
GCC	rs6000	MD	next_suggestion	CPU	4,756	[ "<STR_LIT>" ]	[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEXTUHLX", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	4,757	[ "SDTPtrLeaf", ">", ";" ]	[ "def", "ARM64threadpointer", ":", "SDNode", "<", "<STR_LIT>", "," ]
GCC	s390	MD	stmt_completion	MPU	4,758	[ "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,759	[ "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_b909d2", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM	Hexagon	TD	stmt_completion	DSP	4,760	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,761	[ "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "Def", ")", ";" ]	[ "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "\|\|", "!", "Src", "->", "isCopy", "(", ")", "\|\|", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOpe...
LLVM	Hexagon	TD	next_suggestion	DSP	4,762	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,763	[ "else", "MIB", "=", "BuildMI", "(", "new", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rr", ")", ",", "t2", ")", ";" ]	[ "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "MBB"...
LLVM	ARM	CPP	stmt_completion	CPU	4,764	[ "<NUM_LIT>", ";" ]	[ "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "VectorTy is not a vector type", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "...
GCC	aarch64	MD	stmt_completion	CPU	4,765	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(...
LLVM	Hexagon	TD	next_suggestion	DSP	4,766	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM	X86	CPP	next_suggestion	CPU	4,767	[ "SDValue", "Scl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "StoreSVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";" ]	[ "StoredVal", "=", "DAG", ".", "getBitcast", "(", "StoreVT", ",", "StoredVal", ")", ";", "if", "(", "!", "Store", "->", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "StoreSVT", "=", "StoreVT", ".", "getScalarType", "(", ")", "...
LLVM	SystemZ	TD	next_suggestion	CPU	4,768	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	4,769	[ ",", "VectorIndex0", ">", "{" ]	[ "def", "vi64_idx0", ":", "SIMDUMov", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "v2i64", ",", "GPR64" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	4,770	[ "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";" ]	[ "unsigned", "RetryCmpVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "RetrySwapVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineBasicBlock", "", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "", ...
GCC	aarch64	CPP	next_suggestion	CPU	4,771	[ "}" ]	[ "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "if", "(", "flags", "&", "(", "CP_READ_MEMORY", "\|", "CP_WRITE_MEMORY", ")", ")", "return", "true", ";", "retu...
LLVM	SNES	TD	next_suggestion	DSP	4,772	[ "}", "]", ",", "iobitpos8_XFORM", ">", ";" ]	[ "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XF...
GCC	i386	CPP	program_repair	CPU	4,773	[ "<FIXS>", "return", "<NUM_LIT>", ";", "<FIXE>" ]	[ "}", "if", "(", "num_of_st", "==", "<NUM_LIT>", ")", "<BUGS>", "return", "false", ";", "<BUGE>", "bool", "return_with_x87", "=", "false", ";", "return_with_x87", "=", "(", "crtl", "->", "return_rtx" ]
GCC	s390	MD	stmt_completion	MPU	4,774	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	4,775	[ "default", ":" ]	[ "if", "(", "TARGET_ALTIVEC", ")", "{", "rtx", "splat_vec", ";", "if", "(", "zero_constant", "(", "vec", ",", "mode", ")", ")", "return", "<STR_LIT>", "vxor %0,%0,%0", "<STR_LIT>", ";", "splat_vec", "=", "gen_easy_altivec_constant", "(", "vec", ")", ";", "gcc...
LLVM	Hexagon	TD	next_suggestion	DSP	4,776	[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";" ]	[ "class", "Enc_372c9d", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	arm	MD	next_suggestion	CPU	4,777	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	frv	MD	stmt_completion	VLIW	4,778	[ "match_code", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(" ]
GCC	aarch64	CPP	code_generation	CPU	4,779	[ "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "argument %d of %qE must be an integer constant", "<STR_LIT>", "<STR_LIT>", " expression",...	[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]
GCC	arm	MD	next_suggestion	CPU	4,780	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	4,781	[ "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "Reg2IsKill", ")", ";" ]	[ "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", ...
LLVM	ARM	CPP	next_suggestion	CPU	4,782	[ "else", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "#-", "<STR_LIT>", "<<", "-", "OffImm", ";" ]	[ "void", "ARMInstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,783	[ "let", "isAdd", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_ADDI", ">", ",", "Enc_cb9321...
LLVM	OR1K	CPP	stmt_completion	CPU	4,784	[ "OS", ",", "false", ")", ";" ]	[ "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "OR1KELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", "," ]
LLVM	ARM64	TD	stmt_completion	CPU	4,785	[ "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", ...
LLVM	X86	CPP	stmt_completion	CPU	4,786	[ "Darwin", ";" ]	[ "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::" ]
GCC	m32c	CPP	program_repair	MPU	4,787	[ "<FIXS>", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "<FIXE>" ]	[ "}", "ra_mem", "=", "<BUGS>", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "<BUGE>", "return", "copy_to_mode_reg", "(", "mode", ",", "ra_mem", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,788	[ ".", "getWavefrontSize", "(", ")", ";" ]	[ "return", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "?", "<NUM_LIT>", ":", "ST" ]
GCC	sh	MD	next_suggestion	CPU	4,789	[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSC...
LLVM	AArch64	CPP	stmt_completion	CPU	4,790	[ "<NUM_LIT>", ")", ",", "MaskConst", ")", ";" ]	[ "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "\|\|", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ...
LLVM	ARM	CPP	stmt_completion	CPU	4,791	[ "second", ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "Register", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Hint", ".", "first", "==", "<STR_LIT>...
GCC	i386	MD	next_suggestion	CPU	4,792	[ "{" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "TARGET_64BIT", "&", "&", "TARGET_CMOVE", "&", "&", ...
GCC	i386	CPP	code_generation	CPU	4,793	[ "void", "ix86_expand_reduc", "(", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "rtx", "dest", ",", "rtx", "in", ")", "{", "rtx", "half", ",", "dst", ",", "vec", "=", "in", ";", "machine_mode", "mode", "=", "GET_MODE",...	[ "Expand", "a", "vector", "reduction", ".", "FN", "is", "the", "binary", "pattern", "to", "reduce", ";", "DEST", "is", "the", "destination", ";", "IN", "is", "the", "input", "vector", "." ]
GCC	s390	MD	next_suggestion	MPU	4,794	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V_HW_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V_HW_2", "(", "vec_concat", ":", "<", "vec_2x_nelts", ">", "(", "match_operand", ":", "V_HW_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,795	[ ";" ]	[ "bool", "Signed", "=", "false", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_sxtb", ":", "case", "Hexagon", "::", "A2_sxth", ":", "case", "Hexagon", "::", "A2_sxtw", ":", "Signed", "=", "true", ";", "break", ";", "}", "RegisterSubR...
GCC	i386	CPP	next_suggestion	CPU	4,796	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_sub_ps", "(", "_", "_", "m512", "_", "_", "A", ",", ...
LLVM	X86	CPP	stmt_completion	CPU	4,797	[ "N0", ";" ]	[ "assert", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", ")", "&&", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "bool", "L...
LLVM	X86	CPP	stmt_completion	CPU	4,798	[ ";" ]	[ "phiNodes", ".", "insert", "(", "MI", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,799	[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ")", ";" ]	[ "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", ...

LLVM

AMDGPU

CPP

program_repair

GPU

4,700

[ "<FIXS>", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ...

[ "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "}", "else", "{", "<BUGS>", "SDValue", "ArgStore", "=", "storeStackInputValue",...

LLVM

X86

CPP

next_suggestion

CPU

4,701

[ "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ")", ";" ]

[ "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "{", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "ret...

LLVM

Hexagon

TD

next_suggestion

DSP

4,702

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ...

GCC

mips

MD

stmt_completion

CPU

4,703

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,704

[ ")", "{" ]

[ "void", "setKind", "(", "BaseKind", "K" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,705

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_andn", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011...

GCC

lm32

MD

next_suggestion

MPU

4,706

[ ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

SystemZ

TD

next_suggestion

CPU

4,707

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_L...

LLVM

R600

CPP

stmt_completion

GPU

4,708

[ "<NUM_LIT>", ")", "return", ";" ]

[ "void", "SIMCCodeEmitter", "::", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "E...

LLVM

Hexagon

TD

next_suggestion

DSP

4,709

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...

LLVM

X86

CPP

stmt_completion

CPU

4,710

[ "Sym", ")", "const", "{" ]

[ "const", "MCExpr", "*", "X86ELFTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,711

[ "return", "It", ";" ]

[ "It", "=", "skipIgnoreExecInsts", "(", "It", ",", "MBB", "->", "end", "(", ")", ")", ";", "if", "(", "It", "!=", "MBB", "->", "end", "(", ")", "||", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "MachineBasicBlock", "*",...

GCC

epiphany

CPP

next_suggestion

MPU

4,712

[ "else", "if", "(", "INTVAL", "(", "off", ")", ")", "{" ]

[ "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "current_frame_info", ".", "last_slot_offset", ")", ")", ";", "emit_insn", "(", "gen_stack_adjust_add", "(", "reg", ",", "mem", ")", ")", ";", "}", "restore_offset", "=", "(", "interrupt_p", "?", "-", "<NUM_...

LLVM

ARM

CPP

program_repair

CPU

4,713

[ "<FIXS>", "if", "(", "ITMask", "[", "i", "-", "<NUM_LIT>", "]", "==", "'", "e", "'", ")", "<FIXE>" ]

[ "return", "Error", "(", "Loc", ",", "<STR_LIT>", "illegal IT block condition mask '", "<STR_LIT>", "+", "ITMask", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "}", "Mask", ">>=", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "ITMask", "[", "i", "-", "<NUM_LIT>", "...

GCC

rs6000

CPP

next_suggestion

CPU

4,714

[ "}" ]

[ "vec_uint4", "bytes", ";", "bits", "=", "vec_sl", "(", "vec_and", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "vec_splat_u32", "(", "<NUM_LIT>", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", ...

GCC

arm

CPP

next_suggestion

CPU

4,715

[ "offsets", "=", "arm_get_frame_offsets", "(", ")", ";" ]

[ "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";" ]

GCC

arm

MD

next_suggestion

CPU

4,716

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_widen", ">", "[", "(", "match_operand", ":", "<", "V_widen", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "m...

LLVM

AArch64

TD

stmt_completion

CPU

4,717

[ ";", "}", "]", ">", "{" ]

[ "def", "simm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

4,718

[ "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "SIInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetInd...

[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

4,719

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "class", "BaseInsertImmediate", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "shifter", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":...

LLVM

ARM

CPP

next_suggestion

CPU

4,720

[ "Ops", ".", "push_back", "(", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "I...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

4,721

[ "Wrapper", "->", "setName", "(", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", "_bitcast_invalid", "<STR_LIT>", ")", ";" ]

[ "Args", ".", "push_back", "(", "&", "*", "AI", ")", ";", "}", "else", "{", "if", "(", "CastInst", "::", "isBitOrNoopPointerCastable", "(", "ArgType", ",", "ParamType", ",", "DL", ")", ")", "{", "Instruction", "*", "PtrCast", "=", "CastInst", "::", "Cre...

LLVM

Mips

CPP

stmt_completion

CPU

4,722

[ "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";" ]

[ "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tmips16", "<STR_LIT>", ")", ")", ";", "else"...

LLVM

ARM

TD

stmt_completion

CPU

4,723

[ "(", "IntOp", "(", "ResTy", "QPR", ":", "$", "Vn", ")", ",", "(", "ResTy", "(", "NEONvduplane", "(", "OpTy", "DPR_8", ":", "$", "Vm", ")", ",", "imm", ":", "$", "lane", ")", ")", ")", ")", ")", "]", ">", "{" ]

[ "class", "N3VQIntSL16", "<", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "...

LLVM

Mips

CPP

next_suggestion

CPU

4,724

[ "return", "true", ";" ]

[ "bool", "MipsSERegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{" ]

GCC

i386

CPP

next_suggestion

CPU

4,725

[ "}" ]

[ "rtx", "ix86_rewrite_tls_address", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "ix86_rewrite_tls_address_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";" ]

GCC

rs6000

CPP

code_generation

CPU

4,726

[ "static", "void", "rs6000_assemble_visibility", "(", "tree", "decl", ",", "int", "vis", ")", "{", "if", "(", "TARGET_XCOFF", ")", "return", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUN...

[ "Emit", "an", "assembler", "directive", "to", "set", "symbol", "visibility", "for", "DECL", "to", "VISIBILITY_TYPE", "." ]

GCC

mips

MD

next_suggestion

CPU

4,727

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,728

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "systemreg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,729

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,730

[ "}" ]

[ "class", "ExceptionGeneration", "<", "bits", "<", "<NUM_LIT>", ">", "op1", ",", "bits", "<", "<NUM_LIT>", ">", "ll", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "i32_imm0_65535", ":", "$", "imm", ")", ",", "asm", ",...

GCC

i386

MD

stmt_completion

CPU

4,731

[ "]", ")" ]

[ "(", "V4SF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

4,732

[ "_", "a", ")", "{" ]

[ "vreinterpret_f32_p8", "(", "poly8x8_t", "_" ]

GCC

epiphany

MD

next_suggestion

MPU

4,733

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

4,734

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_setzero_hi", "(", "void", ")", "{", "return", "_", "_", ...

LLVM

AMDGPU

TD

next_suggestion

GPU

4,735

[ "list", "<", "Register", ">", "Uses", ";" ]

[ "bit", "isAsCheapAsAMove", ";", "bit", "VOPAsmPrefer32Bit", ";", "bit", "FPDPRounding", ";", "Predicate", "SubtargetPredicate", ";", "string", "Constraints", ";", "string", "DisableEncoding", ";", "list", "<", "SchedReadWrite", ">", "SchedRW", ";" ]

LLVM

TVM

CPP

next_suggestion

Virtual ISA

4,736

[ "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "TVM Assembly Printer", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

4,737

[ ",", "ccode", ":", "$", "cc", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "CSINVXr", "GPR64", ":", "$", "dst", ",", "GPR64", ":", "$", "src", ",", "GPR64", ":", "$", "src" ]

GCC

loongarch

MD

next_suggestion

CPU

4,738

[ "<STR_LIT>" ]

[ "(", "unspec_volatile", ":", "QHWD", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_IOCSRRD", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

4,739

[ ",", "Subtype", ")", ";" ]

[ "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM" ]

GCC

arm

MD

program_repair

CPU

4,740

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

4,741

[ "Res", "=", "Builder", ".", "CreateIsNeg", "(", "Res", ")", ";" ]

[ "Value", "*", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "ResTy", "=", "II", ".", "getType", "(", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Arg", ")", ")", "return", "Constant", "::", "getNullVa...

LLVM

PowerPC

TD

stmt_completion

CPU

4,742

[ "$", "A", ",", "sub_64", ")", ",", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "scalar_to_vector", "f64", ":", "$", "A", ")", ")", ",", "(", "v2f64", "(", "XXPERMDI", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "$", "A", ",", "sub_64", ")", ",", "(", "SUBREG_TO_REG", "("...

LLVM

Hexagon

TD

stmt_completion

DSP

4,743

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ...

GCC

c6x

MD

next_suggestion

VLIW

4,744

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,745

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<...

LLVM

Hexagon

CPP

program_repair

DSP

4,746

[ "<FIXS>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonMCELFStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonMCInstrInfo.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/ADT/StringRef.h", "<STR_LIT>", "<FIXE>", "<FIXS>", ...

[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "hexagonmcelfstreamer", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "Hexagon.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonMCELFStreamer.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MCTargetDesc/HexagonBaseInfo.h", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,747

[ "+", "'", ")", ";" ]

[ "void", "AMDGPUInstPrinter", "::", "printRel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,748

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrpfnew", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", ...

LLVM

PowerPC

CPP

stmt_completion

CPU

4,749

[ "(", ")", ")", ";" ]

[ "Value", "*", "translate", "(", "Value", "*", "V", ")", "{", "assert", "(", "V", "->", "getType", "(", ")", "==", "Type", "::", "getInt1Ty", "(", "V", "->", "getContext", "(", ")", ")", "&&", "<STR_LIT>", "Expect an i1 value", "<STR_LIT>", ")", ";", ...

GCC

nds32

MD

stmt_completion

CPU

4,750

[ "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,751

[ "}" ]

[ "def", "KryoWrite_3cyc_LS_264ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

4,752

[ ")", ";" ]

[ "void", "aarch64_asm_output_alias", "(", "FILE", "*", "stream", ",", "const", "tree", "decl", ",", "const", "tree", "target", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",...

LLVM

AArch64

TD

next_suggestion

CPU

4,753

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

stmt_completion

CPU

4,754

[ "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2DF", "(", "match_operand", ":" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,755

[ "}" ]

[ "if", "(", "!", "canDefBePartOfLOH", "(", "&", "MI", ")", ")", "continue", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "IO", "=", "MI", ".", "operands_begin", "(", ")", ",", "IOEnd", "=", "MI", ".", "operands_end", "(", ")", ";", "IO",...

GCC

rs6000

MD

next_suggestion

CPU

4,756

[ "<STR_LIT>" ]

[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEXTUHLX", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

4,757

[ "SDTPtrLeaf", ">", ";" ]

[ "def", "ARM64threadpointer", ":", "SDNode", "<", "<STR_LIT>", "," ]

GCC

s390

MD

stmt_completion

MPU

4,758

[ "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,759

[ "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_b909d2", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...

LLVM

Hexagon

TD

stmt_completion

DSP

4,760

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,761

[ "(", "AMDGPU", "::", "IMPLICIT_DEF", ")", ",", "Def", ")", ";" ]

[ "auto", "*", "Src", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Src", "||", "!", "Src", "->", "isCopy", "(", ")", "||", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src", "->", "getOpe...

LLVM

Hexagon

TD

next_suggestion

DSP

4,762

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,763

[ "else", "MIB", "=", "BuildMI", "(", "new", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rr", ")", ",", "t2", ")", ";" ]

[ "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "MBB"...

LLVM

ARM

CPP

stmt_completion

CPU

4,764

[ "<NUM_LIT>", ";" ]

[ "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Idx", ")", ")", "return", "false", ";", "assert", "(", "VectorTy", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "VectorTy is not a vector type", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "...

GCC

aarch64

MD

stmt_completion

CPU

4,765

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQSF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(...

LLVM

Hexagon

TD

next_suggestion

DSP

4,766

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...

LLVM

X86

CPP

next_suggestion

CPU

4,767

[ "SDValue", "Scl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "StoreSVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";" ]

[ "StoredVal", "=", "DAG", ".", "getBitcast", "(", "StoreVT", ",", "StoredVal", ")", ";", "if", "(", "!", "Store", "->", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "StoreSVT", "=", "StoreVT", ".", "getScalarType", "(", ")", "...

LLVM

SystemZ

TD

next_suggestion

CPU

4,768

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

4,769

[ ",", "VectorIndex0", ">", "{" ]

[ "def", "vi64_idx0", ":", "SIMDUMov", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "v2i64", ",", "GPR64" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

4,770

[ "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";" ]

[ "unsigned", "RetryCmpVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "RetrySwapVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", ...

GCC

aarch64

CPP

next_suggestion

CPU

4,771

[ "}" ]

[ "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";", "if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "if", "(", "flags", "&", "(", "CP_READ_MEMORY", "|", "CP_WRITE_MEMORY", ")", ")", "return", "true", ";", "retu...

LLVM

SNES

TD

next_suggestion

DSP

4,772

[ "}", "]", ",", "iobitpos8_XFORM", ">", ";" ]

[ "def", "ioaddr8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "val", ">", "=", "<NUM_LIT>", "&", "&", "val", "<", "<NUM_LIT>", ";", "}", "]", ",", "ioaddr_XF...

GCC

i386

CPP

program_repair

CPU

4,773

[ "<FIXS>", "return", "<NUM_LIT>", ";", "<FIXE>" ]

[ "}", "if", "(", "num_of_st", "==", "<NUM_LIT>", ")", "<BUGS>", "return", "false", ";", "<BUGE>", "bool", "return_with_x87", "=", "false", ";", "return_with_x87", "=", "(", "crtl", "->", "return_rtx" ]

GCC

s390

MD

stmt_completion

MPU

4,774

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

4,775

[ "default", ":" ]

[ "if", "(", "TARGET_ALTIVEC", ")", "{", "rtx", "splat_vec", ";", "if", "(", "zero_constant", "(", "vec", ",", "mode", ")", ")", "return", "<STR_LIT>", "vxor %0,%0,%0", "<STR_LIT>", ";", "splat_vec", "=", "gen_easy_altivec_constant", "(", "vec", ")", ";", "gcc...

LLVM

Hexagon

TD

next_suggestion

DSP

4,776

[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";" ]

[ "class", "Enc_372c9d", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

arm

MD

next_suggestion

CPU

4,777

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

frv

MD

stmt_completion

VLIW

4,778

[ "match_code", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(" ]

GCC

aarch64

CPP

code_generation

CPU

4,779

[ "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "argument %d of %qE must be an integer constant", "<STR_LIT>", "<STR_LIT>", " expression",...

[ "Report", "that", "LOCATION", "has", "a", "call", "to", "FNDECL", "in", "which", "argument", "ARGNO", "was", "not", "an", "integer", "constant", "expression", ".", "ARGNO", "counts", "from", "zero", "." ]

GCC

arm

MD

next_suggestion

CPU

4,780

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

4,781

[ "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "Reg2IsKill", ")", ";" ]

[ "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", ...

LLVM

ARM

CPP

next_suggestion

CPU

4,782

[ "else", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "#-", "<STR_LIT>", "<<", "-", "OffImm", ";" ]

[ "void", "ARMInstPrinter", "::", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,783

[ "let", "isAdd", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_ADDI", ">", ",", "Enc_cb9321...

LLVM

OR1K

CPP

stmt_completion

CPU

4,784

[ "OS", ",", "false", ")", ";" ]

[ "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "OR1KELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", "," ]

LLVM

ARM64

TD

stmt_completion

CPU

4,785

[ "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Xm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", ...

LLVM

X86

CPP

stmt_completion

CPU

4,786

[ "Darwin", ";" ]

[ "return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::" ]

GCC

m32c

CPP

program_repair

MPU

4,787

[ "<FIXS>", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "<FIXE>" ]

[ "}", "ra_mem", "=", "<BUGS>", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "<BUGE>", "return", "copy_to_mode_reg", "(", "mode", ",", "ra_mem", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,788

[ ".", "getWavefrontSize", "(", ")", ";" ]

[ "return", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "?", "<NUM_LIT>", ":", "ST" ]

GCC

sh

MD

next_suggestion

CPU

4,789

[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSC...

LLVM

AArch64

CPP

stmt_completion

CPU

4,790

[ "<NUM_LIT>", ")", ",", "MaskConst", ")", ";" ]

[ "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ...

LLVM

ARM

CPP

stmt_completion

CPU

4,791

[ "second", ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "Register", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";", "if", "(", "(", "Hint", ".", "first", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Hint", ".", "first", "==", "<STR_LIT>...

GCC

i386

MD

next_suggestion

CPU

4,792

[ "{" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "TARGET_64BIT", "&", "&", "TARGET_CMOVE", "&", "&", ...

GCC

i386

CPP

code_generation

CPU

4,793

[ "void", "ix86_expand_reduc", "(", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "rtx", "dest", ",", "rtx", "in", ")", "{", "rtx", "half", ",", "dst", ",", "vec", "=", "in", ";", "machine_mode", "mode", "=", "GET_MODE",...

[ "Expand", "a", "vector", "reduction", ".", "FN", "is", "the", "binary", "pattern", "to", "reduce", ";", "DEST", "is", "the", "destination", ";", "IN", "is", "the", "input", "vector", "." ]

GCC

s390

MD

next_suggestion

MPU

4,794

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V_HW_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V_HW_2", "(", "vec_concat", ":", "<", "vec_2x_nelts", ">", "(", "match_operand", ":", "V_HW_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,795

[ ";" ]

[ "bool", "Signed", "=", "false", ";", "switch", "(", "Opc", ")", "{", "case", "Hexagon", "::", "A2_sxtb", ":", "case", "Hexagon", "::", "A2_sxth", ":", "case", "Hexagon", "::", "A2_sxtw", ":", "Signed", "=", "true", ";", "break", ";", "}", "RegisterSubR...

GCC

i386

CPP

next_suggestion

CPU

4,796

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_sub_ps", "(", "_", "_", "m512", "_", "_", "A", ",", ...

LLVM

X86

CPP

stmt_completion

CPU

4,797

[ "N0", ";" ]

[ "assert", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", ")", "&&", "<STR_LIT>", "Unexpected shift opcode", "<STR_LIT>", ")", ";", "bool", "L...

LLVM

X86

CPP

stmt_completion

CPU

4,798

[ ";" ]

[ "phiNodes", ".", "insert", "(", "MI", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,799

[ "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ")", ";" ]

[ "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", ...