docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Mips	CPP	next_suggestion	CPU	4,600	[ "}" ]	[ "case", "ISD", "::", "MULHS", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "ISD", "::", "MULHU", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", "::", ...
LLVM	SystemZ	CPP	code_generation	CPU	4,601	[ "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "** Leaving ", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", ...	[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]
GCC	i386	MD	program_repair	CPU	4,602	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":",...
GCC	mep	CPP	stmt_completion	CPU	4,603	[ "void", ")", "{" ]	[ "void", "mep_save_register_info", "(" ]
LLVM	CellSPU	TD	stmt_completion	MPU	4,604	[ "IntegerOp", ",", "pattern", ">", ";" ]	[ "class", "ANDCInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RRForm", "<", "<NUM_LIT>", ",", "OOL", ",", "IOL", ",", "<STR_LIT>", "," ]
GCC	arm	MD	stmt_completion	CPU	4,605	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	sparc	MD	next_suggestion	CPU	4,606	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE16L", ")", ")", "]" ]
GCC	i386	CPP	next_suggestion	CPU	4,607	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtxph_ps", "(", "_", "_", "mmask8", "_", "_", "...
LLVM	Hexagon	TD	next_suggestion	DSP	4,608	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM	Alpha	CPP	next_suggestion	MPU	4,609	[ "}" ]	[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "f", "'", ":", "return", "VT", "==", "MVT", "::", "f64", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", ":...
GCC	alpha	CPP	next_suggestion	MPU	4,610	[ "}" ]	[ "struct", "machine_function", "*", "machine", "=", "cfun", "->", "machine", ";", "rtx", "t", ";", "if", "(", "machine", "->", "addr_list", "==", "NULL_RTX", ")", "return", ";", "data_section", "(", ")", ";", "for", "(", "t", "=", "machine", "->", "addr...
LLVM	X86	CPP	next_suggestion	CPU	4,611	[ "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "<<", "<NUM_LIT>", ",", "dl", ")", ";" ]	[ "auto", "*", "N2C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", ";", "unsigned", "IdxVal", "=", "N2C", "->", "getZExtValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ...
GCC	rs6000	CPP	program_repair	CPU	4,612	[ "<FIXS>", "gcc_assert", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", ")", ";", "<FIXE>" ]	[ "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "m1", ",", "m2", ";", "int", "shift", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "in", ")", "!=", "CONST_INT", ")", "abort", "(", ")", ";", "<BUGE>", "c", "=", "INTVAL", "(", "in", ")", ";", "if"...
LLVM	Hexagon	TD	next_suggestion	DSP	4,613	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...
LLVM	Hexagon	TD	stmt_completion	DSP	4,614	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,615	[ "getNumOperands", "(", ")", "==", "<NUM_LIT>", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ")", ";" ]	[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(...
LLVM	X86	CPP	stmt_completion	CPU	4,616	[ "(", ")", ")", "return", "R", ";" ]	[ "static", "unsigned", "getRelaxedOpcode", "(", "const", "MCInst", "&", "Inst", ",", "bool", "is16BitMode", ")", "{", "unsigned", "R", "=", "getRelaxedOpcodeArith", "(", "Inst", ")", ";", "if", "(", "R", "!=", "Inst", ".", "getOpcode" ]
GCC	nios2	MD	stmt_completion	MPU	4,617	[ "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_f", "<", "fop3", ">", "<", "f", ">", ")", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	4,618	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	4,619	[ "(", "v8f16", "V128", ":", "$", "Rd", ")", ",", "(", "v8f16", "V128", ":", "$", "Rn", ")", ",", "(", "v8f16", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v8f16", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8f16", "V128", ":", ...
LLVM	X86	TD	stmt_completion	CPU	4,620	[ "<NUM_LIT>", ";" ]	[ "def", "HWWriteResGroup6", ":", "SchedWriteRes", "<", "[", "HWPort01", "]", ">", "{", "let", "Latency", "=" ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,621	[ "(", ")", ")", "weight", "=", "CW_Register", ";" ]	[ "Value", "", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", ...
GCC	m68k	MD	next_suggestion	MPU	4,622	[ "return", "m68k_output_movem", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "false", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	4,623	[ "SDValue", "Ops", "[", "]", "=", "{", "FalseOp", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "Cond", "}", ";" ]	[ "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "Cond", "=", "getSETCC", "(", "CC", ",", "Cond", ",", "DL", ",", "DAG", ")", ";", "Cond", "=", "DAG", ".", "getNode", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,624	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadrbt_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ")", ",...
GCC	aarch64	CPP	code_generation	CPU	4,625	[ "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "int", "nelts", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "\|\|", "!", "CONST_VECTOR_NUNITS", "(", "x", ")", ".", "is_constant", "(", "&", "nelts", ")", ")", "return",...	[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	4,626	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let...
LLVM	AAP	CPP	stmt_completion	MPU	4,627	[ "(", "<NUM_LIT>", ")", ";" ]	[ "return", "false", ";", "}", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "{", "OS", ".", "write" ]
LLVM	Sparc	CPP	next_suggestion	CPU	4,628	[ "}" ]	[ "if", "(", "PrevInst", "->", "isBundledWithSucc", "(", ")", ")", "return", "false", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "switch", "(", "PrevInst", "->", "getOpcode", "(", ")", ")", "{", "default", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,629	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s8", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
GCC	pdp11	MD	stmt_completion	MPU	4,630	[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,631	[ "false", ";" ]	[ "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "dyn_cast", "<", "Constant", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "match", "(", "V", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Value"...
LLVM	PowerPC	TD	next_suggestion	CPU	4,632	[ "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "XLForm_2_br", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "bit", "lk", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", "...
GCC	nds32	CPP	stmt_completion	CPU	4,633	[ ")", "(", "ival", ")", ")", ";" ]	[ "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	4,634	[ "if", "(", "RAI", ".", "alias", "(", "RR", ",", "DFG", ".", "addr", "<", "DefNode", "*", ">", "(", "RD", ")", ".", "Addr", "->", "getRegRef", "(", ")", ")", ")", "return", "false", ";" ]	[ "TA", ".", "Id", "!=", "<NUM_LIT>", "&&", "TA", ".", "Id", "!=", "Start", ";", "TA", "=", "DFG", ".", "getNextShadow", "(", "IA", ",", "TA", ")", ")", "{", "NodeId", "RD", "=", "TA", ".", "Addr", "->", "getReachingDef", "(", ")", ";", "if", "("...
LLVM	MOS	CPP	next_suggestion	MPU	4,635	[ "auto", "HiImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "LoImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "LoImm", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable",...
GCC	mips	MD	next_suggestion	CPU	4,636	[ "<STR_LIT>" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "...
GCC	sh	CPP	stmt_completion	CPU	4,637	[ "-", "regs_saved_rounding", ";" ]	[ "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "<NUM_LIT>", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "t...
LLVM	PowerPC	CPP	program_repair	CPU	4,638	[ "<FIXS>", "SwitchToSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "<FIXE>" ]	[ "SwitchToTextSection", "(", "<STR_LIT>", "\\t.section __TEXT,__symbol_stub1,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "pure_instructions,16", "<STR_LIT>", ")", ";", "}", "<BUGS>", "SwitchToSection", "(", "TAI", "->", "getTextSection", "(", ")", ")", ";", "<BUGE>", "return...
LLVM	Hexagon	TD	next_suggestion	DSP	4,639	[ "let", "accessSize", "=", "ByteAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,640	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
LLVM	MSP430	CPP	next_suggestion	MPU	4,641	[ "case", "ISD", "::", "SETGE", ":" ]	[ "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", ...
LLVM	Mips	TD	stmt_completion	CPU	4,642	[ ",", "SDT_ILV", ">", ";" ]	[ "def", "MipsILVOD", ":", "SDNode", "<", "<STR_LIT>" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	4,643	[ "let", "AssemblerPredicate", "=", "HasSDWA", ";" ]	[ "string", "AsmOperands9", "=", "P", ".", "AsmSDWA9", ";", "let", "Size", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "VALU", "=", "<NUM_LIT...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,644	[ "Val", ",", "MVT", "::", "i32", ")", ";" ]	[ "SDValue", "CPTmpN1_0", ";", "SDValue", "CPTmpN1_1", ";", "if", "(", "SelectADDRriS11_2", "(", "N1", ",", "CPTmpN1_0", ",", "CPTmpN1_1", ")", "&&", "N1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", ")"...
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	4,645	[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand", "<STR_LIT>", ")", ";" ]	[ "switch", "(", "e", ")", "{", "CASE", "(", "FunctionParameterAttribute", ",", "Zext", ")", "CASE", "(", "FunctionParameterAttribute", ",", "Sext", ")", "CASE", "(", "FunctionParameterAttribute", ",", "ByVal", ")", "CASE", "(", "FunctionParameterAttribute", ",", ...
LLVM	BPF	CPP	program_repair	Virtual ISA	4,646	[ "<FIXS>", "GlobalVariable", "", "GV", "=", "new", "GlobalVariable", "(", "", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";", "<FIXE>", "<FIXS>", "Instruction", "*", "PassThroughInst", ...	[ "IntegerType", "*", "VarType", "=", "Type", "::", "getInt32Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "$", "<STR_LIT>", "...
LLVM	ARM	TD	next_suggestion	CPU	4,647	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "sat_imm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "sh", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<...
GCC	rs6000	CPP	code_generation	CPU	4,648	[ "char", "", "output_call", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "if", "(", "darwin_emit_branch_islands...	[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]
GCC	iq2000	MD	stmt_completion	CPU	4,649	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	c6x	MD	stmt_completion	VLIW	4,650	[ ")", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "se...
GCC	mep	MD	next_suggestion	CPU	4,651	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT...
LLVM	X86	CPP	stmt_completion	CPU	4,652	[ "<STR_LIT>", "X86ISD::MOVSLDUP_LD", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT64_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FLD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ret...
GCC	sh	CPP	program_repair	CPU	4,653	[ "<FIXS>", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", "&&", "TARGET_SH1", ")", "<FIXE>" ]	[ "cmpsi_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "T_REG", "<BUGS>", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", ")", "<B...
GCC	arm	MD	stmt_completion	CPU	4,654	[ "V4HI", "V2SI", "]", ")" ]	[ "(", "define_mode_iterator", "VMDI", "[" ]
GCC	tilegx	MD	next_suggestion	VLIW	4,655	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	avr	CPP	stmt_completion	MPU	4,656	[ ")", "{" ]	[ "static", "int", "avr_naked_function_p", "(", "tree", "func" ]
LLVM	ARM64	TD	next_suggestion	CPU	4,657	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM	X86	TD	program_repair	CPU	4,658	[ "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "JWriteShuffleY", "]", ",", "(", "instrs", "VMOVDDUPYrr", ",", "VMOVSHDUPYrr", ",", "VMOVSLDUPYrr", ",", "<FIXE>" ]	[ "}", "def", ":", "InstRW", "[", "JWriteVCVTPDYLd", ",", "ReadAfterLd", "]", ",", "(", "instrs", "VCVTPD2DQYrm", ",", "VCVTTPD2DQYrm", ",", "VCVTPD2PSYrm", ")", ">", ";", "<BUGS>", "def", "JWriteVPERMY", ":", "SchedWriteRes", "[", "JFPU01", ",", "JFPX", "]", ...
GCC	rs6000	MD	next_suggestion	CPU	4,659	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "ior", "...
GCC	arm	MD	stmt_completion	CPU	4,660	[ "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	arm	MD	program_repair	CPU	4,661	[ "<FIXS>", "[", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_L...
GCC	h8300	MD	next_suggestion	MPU	4,662	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "ashift", ":", "QI", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	moxie	CPP	code_generation	CPU	4,663	[ "static", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT...	[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,664	[ "getNumElements", "(", ")", ")", ")", ";" ]	[ "static", "LLT", "widenToNextPowerOf2", "(", "LLT", "Ty", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ".", "changeNumElements", "(", "PowerOf2Ceil", "(", "Ty", "." ]
GCC	arm	MD	stmt_completion	CPU	4,665	[ ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	MSP430	CPP	stmt_completion	MPU	4,666	[ "(", "One", ")", ";" ]	[ "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", "::",...
LLVM	AVR	CPP	stmt_completion	MPU	4,667	[ ")", ".", "setIsDead", "(", ")", ";" ]	[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kil...
LLVM	SystemZ	CPP	next_suggestion	CPU	4,668	[ "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";" ]	[ "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "...
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	4,669	[ ".", "getNumber", "(", ")", "&&", "<STR_LIT>", "OpFunction is not in the front MBB of MF", "<STR_LIT>", ")", ";" ]	[ "if", "(", "!", "MAI", "->", "hasMBBRegister", "(", "*", "MI", "->", "getParent", "(", ")", ")", "&&", "isFuncOrHeaderInstr", "(", "MI", ",", "TII", ")", "&&", "(", "!", "NextMI", "\|\|", "!", "isFuncOrHeaderInstr", "(", "NextMI", ",", "TII", ")", ")",...
LLVM	Hexagon	CPP	next_suggestion	DSP	4,670	[ "}" ]	[ "}", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "switch", "(", "Op1", ".", "getOpcode", "...
LLVM	ARM	CPP	stmt_completion	CPU	4,671	[ "*", ")", "StubAddr", ",", "<NUM_LIT>", ")", ")", "{" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "ERROR: Unable to mark stub writable", "<STR_LIT>", ")", ";", "}", "", "(", "intptr_t", "", ")", "StubAddr", "=", "<NUM_LIT>", ";", "", "(", "intptr_t", "", ")", "(", "StubAddr", "+", "<NUM_LIT>", ")", "=", "NewVal", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,672	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,673	[ "SDWAInst", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "SdwaSel", "::", "DWORD", ")", ";" ]	[ "MachineInstrBuilder", "SDWAInst", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "SDWADesc", ")", ";", "MachineOperand", "", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ...
LLVM	XCore	CPP	next_suggestion	MPU	4,674	[ "}" ]	[ "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".",...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,675	[ "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{" ]	[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "MCAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ...
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	4,676	[ "Args", ".", "push_back", "(", "B", ".", "getInt32", "(", "I", ".", "getSyncScopeID", "(", ")", ")", ")", ";" ]	[ "IRBuilder", "<", ">", "B", "(", "I", ".", "getParent", "(", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ...
GCC	arm	MD	stmt_completion	CPU	4,677	[ "<NUM_LIT>", "<STR_LIT>" ]	[ "(", "define_bypass" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	4,678	[ "initializeGlobalResolverPass", "(", "Registry", ")", ";" ]	[ "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeScalarToIRFPassPass", "(", "Registry", ")", ";" ]
LLVM	AArch64	TD	program_repair	CPU	4,679	[ "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteVq", "]", ",", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteAdr", ",", "WriteVq", "]", ",", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ...	[ "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteV", "]", ",", "<BUGE>", "(", "instregex", "<STR_LIT>", ")", ">", ";"...
GCC	ia64	MD	stmt_completion	CPU	4,680	[ "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "V2SF", "(", "abs", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM	Mips	CPP	stmt_completion	CPU	4,681	[ ")", ";" ]	[ "TS", ".", "emitDirectiveEnd", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";", "if", "(", "!", "InConstantPool", ")", "return", ";", "InConstantPool", "=", "false", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd" ]
GCC	arm	MD	program_repair	CPU	4,682	[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]	[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "<NUM_LIT>", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", "}" ]
GCC	mips	MD	stmt_completion	CPU	4,683	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	4,684	[ "}" ]	[ "for", "(", "auto", "&", "RegPair", ":", "TPair", ".", "second", ")", "{", "const", "MachineFunction", "", "MF", "=", "RegPair", ".", "first", ";", "Register", "R", "=", "RegPair", ".", "second", ";", "MachineInstr", "", "MI", "=", "MF", "->", "get...
LLVM	ARM	TD	next_suggestion	CPU	4,685	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "DA_UPD", ":", "AXI4", "<", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IndexModeUpd", ",", "f", ",", "i...
LLVM	Mips	CPP	code_generation	CPU	4,686	[ "bool", "MipsAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Inst", ".", "get...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]
GCC	rs6000	MD	next_suggestion	CPU	4,687	[ "(", "DD", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "fmove_ok", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "SD", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	4,688	[ "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "break", ";" ]	[ "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Converted 32-bit: ", "<STR_LIT>", "<<", "", "MI", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "", "MIB", "...
LLVM	X86	CPP	next_suggestion	CPU	4,689	[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "X86_MC", "::", "createX86MCSubtargetInfo", ")", ";" ]	[ "for", "(", "Target", "", "T", ":", "{", "&", "TheX86_32Target", ",", "&", "TheX86_64Target", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "", "T", ",", "createX86MCAsmInfo", ")", ";", "RegisterMCCodeGenInfoFn", "Y", "(", "*", "T", ",", "createX86MCCo...
LLVM	Hexagon	TD	next_suggestion	DSP	4,690	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_412ff0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";",...
LLVM	X86	TD	stmt_completion	CPU	4,691	[ "RFP64", ":", "$", "src1", ",", "(", "X86fild", "addr", ":", "$", "src2", ",", "i16", ")", ")", ")", "]", ">", ";" ]	[ "def", "_FpI16m64", ":", "FpIf64", "<", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "i16mem", ":", "$", "src2", ")", ",", "OneArgFPRW", ",", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "(", ...
GCC	tilepro	MD	stmt_completion	VLIW	4,692	[ "<STR_LIT>", ")" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_BLOCKAGE", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,693	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vavgwcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,694	[ "::", "Other", ",", "Custom", ")", ";" ]	[ "{", "ISD", "::", "FSIN", ",", "ISD", "::", "FCOS", ",", "ISD", "::", "FSINCOS", ",", "ISD", "::", "FPOW", ",", "ISD", "::", "FREM", ",", "ISD", "::", "FMA", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "...
LLVM	Alpha	CPP	stmt_completion	MPU	4,695	[ "MF", ".", "getFrameInfo", "(", ")", ";" ]	[ "const", "MachineFrameInfo", "*", "MFI", "=" ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,696	[ "CPVal", ",", "Align", ")", ";" ]	[ "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CPTy", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "return", "MCP", "->", ...
LLVM	AMDGPU	CPP	code_generation	GPU	4,697	[ "bool", "SIInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "unsigned", ...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	4,698	[ ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "smlal %0.8h,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,699	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Hexagon Assembly Printer", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

4,600

[ "}" ]

[ "case", "ISD", "::", "MULHS", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ",", "true", ",", "DAG", ")", ";", "case", "ISD", "::", "MULHU", ":", "return", "lowerMulDiv", "(", "Op", ",", "<STR_LIT>", "::", ...

LLVM

SystemZ

CPP

code_generation

CPU

4,601

[ "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "** Leaving ", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ")", ";", ...

[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]

GCC

i386

MD

program_repair

CPU

4,602

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", ":",...

GCC

mep

CPP

stmt_completion

CPU

4,603

[ "void", ")", "{" ]

[ "void", "mep_save_register_info", "(" ]

LLVM

CellSPU

TD

stmt_completion

MPU

4,604

[ "IntegerOp", ",", "pattern", ">", ";" ]

[ "class", "ANDCInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RRForm", "<", "<NUM_LIT>", ",", "OOL", ",", "IOL", ",", "<STR_LIT>", "," ]

GCC

arm

MD

stmt_completion

CPU

4,605

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

sparc

MD

next_suggestion

CPU

4,606

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE16L", ")", ")", "]" ]

GCC

i386

CPP

next_suggestion

CPU

4,607

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtxph_ps", "(", "_", "_", "mmask8", "_", "_", "...

LLVM

Hexagon

TD

next_suggestion

DSP

4,608

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

LLVM

Alpha

CPP

next_suggestion

MPU

4,609

[ "}" ]

[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "f", "'", ":", "return", "VT", "==", "MVT", "::", "f64", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", ":...

GCC

alpha

CPP

next_suggestion

MPU

4,610

[ "}" ]

[ "struct", "machine_function", "*", "machine", "=", "cfun", "->", "machine", ";", "rtx", "t", ";", "if", "(", "machine", "->", "addr_list", "==", "NULL_RTX", ")", "return", ";", "data_section", "(", ")", ";", "for", "(", "t", "=", "machine", "->", "addr...

LLVM

X86

CPP

next_suggestion

CPU

4,611

[ "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "<<", "<NUM_LIT>", ",", "dl", ")", ";" ]

[ "auto", "*", "N2C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", ";", "unsigned", "IdxVal", "=", "N2C", "->", "getZExtValue", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ...

GCC

rs6000

CPP

program_repair

CPU

4,612

[ "<FIXS>", "gcc_assert", "(", "GET_CODE", "(", "in", ")", "==", "CONST_INT", ")", ";", "<FIXE>" ]

[ "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "m1", ",", "m2", ";", "int", "shift", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "in", ")", "!=", "CONST_INT", ")", "abort", "(", ")", ";", "<BUGE>", "c", "=", "INTVAL", "(", "in", ")", ";", "if"...

LLVM

Hexagon

TD

next_suggestion

DSP

4,613

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...

LLVM

Hexagon

TD

stmt_completion

DSP

4,614

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,615

[ "getNumOperands", "(", ")", "==", "<NUM_LIT>", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ")", ";" ]

[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(...

LLVM

X86

CPP

stmt_completion

CPU

4,616

[ "(", ")", ")", "return", "R", ";" ]

[ "static", "unsigned", "getRelaxedOpcode", "(", "const", "MCInst", "&", "Inst", ",", "bool", "is16BitMode", ")", "{", "unsigned", "R", "=", "getRelaxedOpcodeArith", "(", "Inst", ")", ";", "if", "(", "R", "!=", "Inst", ".", "getOpcode" ]

GCC

nios2

MD

stmt_completion

MPU

4,617

[ "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm", "(", "n2fpu_f", "<", "fop3", ">", "<", "f", ">", ")", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

4,618

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

4,619

[ "(", "v8f16", "V128", ":", "$", "Rd", ")", ",", "(", "v8f16", "V128", ":", "$", "Rn", ")", ",", "(", "v8f16", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v8f16", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8f16", "V128", ":", ...

LLVM

X86

TD

stmt_completion

CPU

4,620

[ "<NUM_LIT>", ";" ]

[ "def", "HWWriteResGroup6", ":", "SchedWriteRes", "<", "[", "HWPort01", "]", ">", "{", "let", "Latency", "=" ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,621

[ "(", ")", ")", "weight", "=", "CW_Register", ";" ]

[ "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", ...

GCC

m68k

MD

next_suggestion

MPU

4,622

[ "return", "m68k_output_movem", "(", "operands", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "false", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

4,623

[ "SDValue", "Ops", "[", "]", "=", "{", "FalseOp", ",", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "Cond", "}", ";" ]

[ "if", "(", "FalseC", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", "==", "TrueC", "->", "getAPIntValue", "(", ")", ")", "{", "Cond", "=", "getSETCC", "(", "CC", ",", "Cond", ",", "DL", ",", "DAG", ")", ";", "Cond", "=", "DAG", ".", "getNode", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,624

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadrbt_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ")", ",...

GCC

aarch64

CPP

code_generation

CPU

4,625

[ "int", "aarch64_vec_fpconst_pow_of_2", "(", "rtx", "x", ")", "{", "int", "nelts", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_VECTOR", "||", "!", "CONST_VECTOR_NUNITS", "(", "x", ")", ".", "is_constant", "(", "&", "nelts", ")", ")", "return",...

[ "If", "X", "is", "a", "vector", "of", "equal", "CONST_DOUBLE", "values", "and", "that", "value", "is", "Y", ",", "return", "the", "aarch64_fpconst_pow_of_2", "of", "Y", ".", "Otherwise", "return", "-1", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

4,626

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let...

LLVM

AAP

CPP

stmt_completion

MPU

4,627

[ "(", "<NUM_LIT>", ")", ";" ]

[ "return", "false", ";", "}", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "{", "OS", ".", "write" ]

LLVM

Sparc

CPP

next_suggestion

CPU

4,628

[ "}" ]

[ "if", "(", "PrevInst", "->", "isBundledWithSucc", "(", ")", ")", "return", "false", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "switch", "(", "PrevInst", "->", "getOpcode", "(", ")", ")", "{", "default", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,629

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s8", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...

GCC

pdp11

MD

stmt_completion

MPU

4,630

[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,631

[ "false", ";" ]

[ "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "dyn_cast", "<", "Constant", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "match", "(", "V", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Value"...

LLVM

PowerPC

TD

next_suggestion

CPU

4,632

[ "let", "BI", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BIBO", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "XLForm_2_br", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "bit", "lk", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", "...

GCC

nds32

CPP

stmt_completion

CPU

4,633

[ ")", "(", "ival", ")", ")", ";" ]

[ "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

4,634

[ "if", "(", "RAI", ".", "alias", "(", "RR", ",", "DFG", ".", "addr", "<", "DefNode", "*", ">", "(", "RD", ")", ".", "Addr", "->", "getRegRef", "(", ")", ")", ")", "return", "false", ";" ]

[ "TA", ".", "Id", "!=", "<NUM_LIT>", "&&", "TA", ".", "Id", "!=", "Start", ";", "TA", "=", "DFG", ".", "getNextShadow", "(", "IA", ",", "TA", ")", ")", "{", "NodeId", "RD", "=", "TA", ".", "Addr", "->", "getReachingDef", "(", ")", ";", "if", "("...

LLVM

MOS

CPP

next_suggestion

MPU

4,635

[ "auto", "HiImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "LoImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "LoImm", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable",...

GCC

mips

MD

next_suggestion

CPU

4,636

[ "<STR_LIT>" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "...

GCC

sh

CPP

stmt_completion

CPU

4,637

[ "-", "regs_saved_rounding", ";" ]

[ "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "<NUM_LIT>", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "t...

LLVM

PowerPC

CPP

program_repair

CPU

4,638

[ "<FIXS>", "SwitchToSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "<FIXE>" ]

[ "SwitchToTextSection", "(", "<STR_LIT>", "\\t.section __TEXT,__symbol_stub1,symbol_stubs,", "<STR_LIT>", "<STR_LIT>", "pure_instructions,16", "<STR_LIT>", ")", ";", "}", "<BUGS>", "SwitchToSection", "(", "TAI", "->", "getTextSection", "(", ")", ")", ";", "<BUGE>", "return...

LLVM

Hexagon

TD

next_suggestion

DSP

4,639

[ "let", "accessSize", "=", "ByteAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,640

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...

LLVM

MSP430

CPP

next_suggestion

MPU

4,641

[ "case", "ISD", "::", "SETGE", ":" ]

[ "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", ...

LLVM

Mips

TD

stmt_completion

CPU

4,642

[ ",", "SDT_ILV", ">", ";" ]

[ "def", "MipsILVOD", ":", "SDNode", "<", "<STR_LIT>" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

4,643

[ "let", "AssemblerPredicate", "=", "HasSDWA", ";" ]

[ "string", "AsmOperands9", "=", "P", ".", "AsmSDWA9", ";", "let", "Size", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "VALU", "=", "<NUM_LIT...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,644

[ "Val", ",", "MVT", "::", "i32", ")", ";" ]

[ "SDValue", "CPTmpN1_0", ";", "SDValue", "CPTmpN1_1", ";", "if", "(", "SelectADDRriS11_2", "(", "N1", ",", "CPTmpN1_0", ",", "CPTmpN1_1", ")", "&&", "N1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i32", ")"...

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

4,645

[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected operand", "<STR_LIT>", ")", ";" ]

[ "switch", "(", "e", ")", "{", "CASE", "(", "FunctionParameterAttribute", ",", "Zext", ")", "CASE", "(", "FunctionParameterAttribute", ",", "Sext", ")", "CASE", "(", "FunctionParameterAttribute", ",", "ByVal", ")", "CASE", "(", "FunctionParameterAttribute", ",", ...

LLVM

BPF

CPP

program_repair

Virtual ISA

4,646

[ "<FIXS>", "GlobalVariable", "*", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";", "<FIXE>", "<FIXS>", "Instruction", "*", "PassThroughInst", ...

[ "IntegerType", "*", "VarType", "=", "Type", "::", "getInt32Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "$", "<STR_LIT>", "...

LLVM

ARM

TD

next_suggestion

CPU

4,647

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sat_imm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "sh", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<...

GCC

rs6000

CPP

code_generation

CPU

4,648

[ "char", "*", "output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "dest_operand_number", ",", "int", "cookie_operand_number", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "if", "(", "darwin_emit_branch_islands...

[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

GCC

iq2000

MD

stmt_completion

CPU

4,649

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

c6x

MD

stmt_completion

VLIW

4,650

[ ")", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "se...

GCC

mep

MD

next_suggestion

CPU

4,651

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT...

LLVM

X86

CPP

stmt_completion

CPU

4,652

[ "<STR_LIT>", "X86ISD::MOVSLDUP_LD", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FP_TO_INT64_IN_MEM", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FLD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ret...

GCC

sh

CPP

program_repair

CPU

4,653

[ "<FIXS>", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", "&&", "TARGET_SH1", ")", "<FIXE>" ]

[ "cmpsi_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "T_REG", "<BUGS>", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", ")", "<B...

GCC

arm

MD

stmt_completion

CPU

4,654

[ "V4HI", "V2SI", "]", ")" ]

[ "(", "define_mode_iterator", "VMDI", "[" ]

GCC

tilegx

MD

next_suggestion

VLIW

4,655

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

avr

CPP

stmt_completion

MPU

4,656

[ ")", "{" ]

[ "static", "int", "avr_naked_function_p", "(", "tree", "func" ]

LLVM

ARM64

TD

next_suggestion

CPU

4,657

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", ...

LLVM

X86

TD

program_repair

CPU

4,658

[ "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "JWriteShuffleY", "]", ",", "(", "instrs", "VMOVDDUPYrr", ",", "VMOVSHDUPYrr", ",", "VMOVSLDUPYrr", ",", "<FIXE>" ]

[ "}", "def", ":", "InstRW", "[", "JWriteVCVTPDYLd", ",", "ReadAfterLd", "]", ",", "(", "instrs", "VCVTPD2DQYrm", ",", "VCVTTPD2DQYrm", ",", "VCVTPD2PSYrm", ")", ">", ";", "<BUGS>", "def", "JWriteVPERMY", ":", "SchedWriteRes", "[", "JFPU01", ",", "JFPX", "]", ...

GCC

rs6000

MD

next_suggestion

CPU

4,659

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "ior", "...

GCC

arm

MD

stmt_completion

CPU

4,660

[ "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

arm

MD

program_repair

CPU

4,661

[ "<FIXS>", "[", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_L...

GCC

h8300

MD

next_suggestion

MPU

4,662

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "ashift", ":", "QI", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

moxie

CPP

code_generation

CPU

4,663

[ "static", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT...

[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,664

[ "getNumElements", "(", ")", ")", ")", ";" ]

[ "static", "LLT", "widenToNextPowerOf2", "(", "LLT", "Ty", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ".", "changeNumElements", "(", "PowerOf2Ceil", "(", "Ty", "." ]

GCC

arm

MD

stmt_completion

CPU

4,665

[ ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

MSP430

CPP

stmt_completion

MPU

4,666

[ "(", "One", ")", ";" ]

[ "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", "::",...

LLVM

AVR

CPP

stmt_completion

MPU

4,667

[ ")", ".", "setIsDead", "(", ")", ";" ]

[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Kil...

LLVM

SystemZ

CPP

next_suggestion

CPU

4,668

[ "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";" ]

[ "return", "createSystemZObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "SystemZMCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "...

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

4,669

[ ".", "getNumber", "(", ")", "&&", "<STR_LIT>", "OpFunction is not in the front MBB of MF", "<STR_LIT>", ")", ";" ]

[ "if", "(", "!", "MAI", "->", "hasMBBRegister", "(", "*", "MI", "->", "getParent", "(", ")", ")", "&&", "isFuncOrHeaderInstr", "(", "MI", ",", "TII", ")", "&&", "(", "!", "NextMI", "||", "!", "isFuncOrHeaderInstr", "(", "NextMI", ",", "TII", ")", ")",...

LLVM

Hexagon

CPP

next_suggestion

DSP

4,670

[ "}" ]

[ "}", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "switch", "(", "Op1", ".", "getOpcode", "...

LLVM

ARM

CPP

stmt_completion

CPU

4,671

[ "*", ")", "StubAddr", ",", "<NUM_LIT>", ")", ")", "{" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "ERROR: Unable to mark stub writable", "<STR_LIT>", ")", ";", "}", "*", "(", "intptr_t", "*", ")", "StubAddr", "=", "<NUM_LIT>", ";", "*", "(", "intptr_t", "*", ")", "(", "StubAddr", "+", "<NUM_LIT>", ")", "=", "NewVal", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,672

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,673

[ "SDWAInst", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "SdwaSel", "::", "DWORD", ")", ";" ]

[ "MachineInstrBuilder", "SDWAInst", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "SDWADesc", ")", ";", "MachineOperand", "*", "Dst", "=", "TII", "->", "getNamedOperand", "(", "MI", ...

LLVM

XCore

CPP

next_suggestion

MPU

4,674

[ "}" ]

[ "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".",...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,675

[ "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{" ]

[ "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "MCAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "Wasm", "&&", "MF", ".", "getFunction", "(", ...

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

4,676

[ "Args", ".", "push_back", "(", "B", ".", "getInt32", "(", "I", ".", "getSyncScopeID", "(", ")", ")", ")", ";" ]

[ "IRBuilder", "<", ">", "B", "(", "I", ".", "getParent", "(", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ...

GCC

arm

MD

stmt_completion

CPU

4,677

[ "<NUM_LIT>", "<STR_LIT>" ]

[ "(", "define_bypass" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

4,678

[ "initializeGlobalResolverPass", "(", "Registry", ")", ";" ]

[ "PassRegistry", "&", "Registry", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeScalarToIRFPassPass", "(", "Registry", ")", ";" ]

LLVM

AArch64

TD

program_repair

CPU

4,679

[ "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteVq", "]", ",", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteAdr", ",", "WriteVq", "]", ",", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ...

[ "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "WriteVLDShuffle", ",", "WriteV", "]", ",", "<BUGE>", "(", "instregex", "<STR_LIT>", ")", ">", ";"...

GCC

ia64

MD

stmt_completion

CPU

4,680

[ "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "V2SF", "(", "abs", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...

LLVM

Mips

CPP

stmt_completion

CPU

4,681

[ ")", ";" ]

[ "TS", ".", "emitDirectiveEnd", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";", "if", "(", "!", "InConstantPool", ")", "return", ";", "InConstantPool", "=", "false", ";", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd" ]

GCC

arm

MD

program_repair

CPU

4,682

[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]

[ "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "case", "<NUM_LIT>", ":", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", "}" ]

GCC

mips

MD

stmt_completion

CPU

4,683

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

4,684

[ "}" ]

[ "for", "(", "auto", "&", "RegPair", ":", "TPair", ".", "second", ")", "{", "const", "MachineFunction", "*", "MF", "=", "RegPair", ".", "first", ";", "Register", "R", "=", "RegPair", ".", "second", ";", "MachineInstr", "*", "MI", "=", "MF", "->", "get...

LLVM

ARM

TD

next_suggestion

CPU

4,685

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "DA_UPD", ":", "AXI4", "<", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IndexModeUpd", ",", "f", ",", "i...

LLVM

Mips

CPP

code_generation

CPU

4,686

[ "bool", "MipsAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Inst", ".", "get...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

GCC

rs6000

MD

next_suggestion

CPU

4,687

[ "(", "DD", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "fmove_ok", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "SD", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

4,688

[ "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "break", ";" ]

[ "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Converted 32-bit: ", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", " to 16-bit: ", "<STR_LIT>", "<<", "*", "MIB", "...

LLVM

X86

CPP

next_suggestion

CPU

4,689

[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "X86_MC", "::", "createX86MCSubtargetInfo", ")", ";" ]

[ "for", "(", "Target", "*", "T", ":", "{", "&", "TheX86_32Target", ",", "&", "TheX86_64Target", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createX86MCAsmInfo", ")", ";", "RegisterMCCodeGenInfoFn", "Y", "(", "*", "T", ",", "createX86MCCo...

LLVM

Hexagon

TD

next_suggestion

DSP

4,690

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_412ff0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";",...

LLVM

X86

TD

stmt_completion

CPU

4,691

[ "RFP64", ":", "$", "src1", ",", "(", "X86fild", "addr", ":", "$", "src2", ",", "i16", ")", ")", ")", "]", ">", ";" ]

[ "def", "_FpI16m64", ":", "FpIf64", "<", "(", "outs", "RFP64", ":", "$", "dst", ")", ",", "(", "ins", "RFP64", ":", "$", "src1", ",", "i16mem", ":", "$", "src2", ")", ",", "OneArgFPRW", ",", "[", "(", "set", "RFP64", ":", "$", "dst", ",", "(", ...

GCC

tilepro

MD

stmt_completion

VLIW

4,692

[ "<STR_LIT>", ")" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_BLOCKAGE", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,693

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vavgwcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,694

[ "::", "Other", ",", "Custom", ")", ";" ]

[ "{", "ISD", "::", "FSIN", ",", "ISD", "::", "FCOS", ",", "ISD", "::", "FSINCOS", ",", "ISD", "::", "FPOW", ",", "ISD", "::", "FREM", ",", "ISD", "::", "FMA", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "...

LLVM

Alpha

CPP

stmt_completion

MPU

4,695

[ "MF", ".", "getFrameInfo", "(", ")", ";" ]

[ "const", "MachineFrameInfo", "*", "MFI", "=" ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,696

[ "CPVal", ",", "Align", ")", ";" ]

[ "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "MF", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "CPTy", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "return", "MCP", "->", ...

LLVM

AMDGPU

CPP

code_generation

GPU

4,697

[ "bool", "SIInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", ...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

4,698

[ ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "smlal %0.8h,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,699

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Hexagon Assembly Printer", "<STR_LIT>" ]