Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
program_repair
CPU
615,000
[ "<FIXS>", "const", "X86FrameLowering", "*", "TFL", ";", "const", "X86Subtarget", "*", "STI", ";", "<FIXE>" ]
[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Optimize Call Frame", "<STR_LIT>", ";", "}", "const", "TargetInstrInfo", "*", "TII", ";", "<BUGS>", "const", "TargetFrameLowering", "*", "TFL", ";", "<BUGE>", "c...
LLVM
X86
CPP
next_suggestion
CPU
615,001
[ "}" ]
[ "sgx_callsite_magic_index_public", "++", ";", "return", "<STR_LIT>", "__sgx_callsite_magic_public_", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_callsite_magic_index_public", "-", "<NUM_LIT>", ")", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
615,002
[ "SrcRegSize", ")", ";" ]
[ "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opc", ")", ";", "assert", "(", "Desc", ".", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unary instruction expected.", "<STR_LIT>", ")", ";", "const", "MipsRegisterInfo", "*", "RI", "=", "&", "g...
LLVM
BPF
CPP
code_generation
Virtual ISA
615,003
[ "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", ...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,004
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
GCC
mips
MD
stmt_completion
CPU
615,005
[ ")", "]" ]
[ "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_UNSHIFTED_HIGH", ")" ]
LLVM
Mips
CPP
code_generation
CPU
615,006
[ "bool", "MipsInstrInfo", "::", "HasForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "}" ]
[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "a", "forbidden", "slot", "." ]
LLVM
Alpha
CPP
program_repair
MPU
615,007
[ "<FIXS>", "void", "AlphaISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<FIXE>" ]
[ "}", "}", "<BUGS>", "void", "ISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<BUGE>", "{", "unsigned", "Opc", ";", "if", "(", "EnableAlphaFTOI", ")", "{" ]
LLVM
ARM
TD
stmt_completion
CPU
615,008
[ ">", ";" ]
[ "def", "VLD2q8Pseudo", ":", "VLDQQPseudo", "<", "IIC_VLD2x2", ">", ",", "Sched", "<", "[", "WriteVLD4", "]" ]
LLVM
ARM
CPP
stmt_completion
CPU
615,009
[ ")", "return", "false", ";" ]
[ "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", ...
GCC
pdp11
MD
stmt_completion
MPU
615,010
[ "(", "const_string", "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
615,011
[ "Ops", ")", ";" ]
[ "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "QPRRegClassID", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_0", ",", "MVT", "::", "i32", ")",...
GCC
sh
MD
stmt_completion
CPU
615,012
[ ")", "(", "const_int", "<NUM_LIT>", ")" ]
[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
FISC
CPP
next_suggestion
CPU
615,013
[ "return", "Op", ";" ]
[ "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", ...
LLVM
Hexagon
CPP
code_generation
DSP
615,014
[ "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", ...
[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]
LLVM
X86
CPP
stmt_completion
CPU
615,015
[ "DAG", ")", ";" ]
[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Unexpected VTs!", "<STR_LIT>", ...
GCC
xtensa
CPP
next_suggestion
MPU
615,016
[ "}" ]
[ "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FPREG", "...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,017
[ "SDValue", "ExWord", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "{", "VecV", ",", "ByteIdx", "}", ")", ";" ]
[ "SDValue", "HexagonTargetLowering", "::", "extractHvxElementReg", "(", "SDValue", "VecV", ",", "SDValue", "IdxV", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "ResTy", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "ElemTy", "=", "ty", "(", "V...
GCC
rs6000
MD
next_suggestion
CPU
615,018
[ "(", "abs", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
615,019
[ "FPDiff", ";" ]
[ "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLow...
LLVM
Hexagon
TD
next_suggestion
DSP
615,020
[ "}" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ...
LLVM
Mips
CPP
program_repair
CPU
615,021
[ "<FIXS>", "return", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ")", ";", "<FIXE>" ...
[ "elseFrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "<BUGS>", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", ...
GCC
rs6000
CPP
next_suggestion
CPU
615,022
[ "if", "(", "nvreg", ">", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "if", "(", "TARGET_ALTIVEC_ABI", "&&", "TARGET_ALTIVEC_VRSAVE", "&&", "!", "(", "decl", "&&", "decl", "==", "current_function_decl", ")", ")", "{", "function_args_iterator", "args_iter", ";", "tree", "type", ";", "int", "nvreg", "=", "<NUM_LIT>", ";", "FOREACH_F...
LLVM
AArch64
TD
next_suggestion
CPU
615,023
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}",...
LLVM
AArch64
CPP
stmt_completion
CPU
615,024
[ "::", "OR", ":" ]
[ "if", "(", "ISD", "==", "ISD", "::", "SDIV", "&&", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "unsigned", "Cost", "=", "getArithmeticInstrCost", "(", "...
LLVM
Mips
TD
program_repair
CPU
615,025
[ "<FIXS>", "Requires", "[", "HasBitCount", ",", "HasStandardEncoding", "]", ">", "{", "<FIXE>" ]
[ "FR", "<NUM_LIT>", ",", "func", ",", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "RC", ":", "$", "rs", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "...
GCC
aarch64
MD
next_suggestion
CPU
615,026
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "VD_BHSI", "<NUM_...
LLVM
ARM
TD
next_suggestion
CPU
615,027
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VMINMAXV", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "bit_17", ",", "bit", "bit_7", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE...
LLVM
XCore
CPP
next_suggestion
MPU
615,028
[ "return", "(", "msksize", ">=", "<NUM_LIT>", "&&", "msksize", "<=", "<NUM_LIT>", ")", "||", "msksize", "==", "<NUM_LIT>", "||", "msksize", "==", "<NUM_LIT>", "||", "msksize", "==", "<NUM_LIT>", ";" ]
[ "return", "false", ";", "}", "int", "msksize", "=", "<NUM_LIT>", "-", "countLeadingZeros", "(", "value", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,029
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFal...
GCC
sh
MD
next_suggestion
CPU
615,030
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")" ]
LLVM
VE
CPP
next_suggestion
CPU
615,031
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ...
[ "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "NumBytes", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "....
LLVM
BPF
CPP
stmt_completion
Virtual ISA
615,032
[ ",", "JNE", ")", ";" ]
[ "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "ThisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "Copy0MB...
GCC
m68hc11
CPP
next_suggestion
MPU
615,033
[ "for", "(", "i", "=", "SOFT_REG_FIRST", "+", "m68hc11_soft_reg_count", ";", "i", "<", "SOFT_REG_LAST", ";", "i", "++", ")", "{" ]
[ "int", "i", ";", "if", "(", "m68hc11_soft_reg_count", ">", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ")", "m68hc11_soft_reg_count", "=", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
615,034
[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
[ "def", "Hrrr", ":", "BaseThreeOperandFPData", "<", "isNegated", ",", "isSub", ",", "FPR16", ",", "asm", ",", "[", "(", "set", "(", "f16", "FPR16", ":", "$", "Rd", ")", ",", "(", "node", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,035
[ "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";" ]
[ "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,036
[ "Operands", ",", "false", ")", ";" ]
[ "cvtDPP", "(", "Inst", "," ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
615,037
[ "auto", "SearchStartPt", "=", "ThrowingCall", "?", "MachineBasicBlock", "::", "iterator", "(", "ThrowingCall", ")", ":", "Header", "->", "getFirstTerminator", "(", ")", ";" ]
[ "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":",...
GCC
aarch64
MD
next_suggestion
CPU
615,038
[ "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "VSTRUCT_2QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
rs6000
MD
program_repair
CPU
615,039
[ "<FIXS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "...
GCC
rs6000
MD
stmt_completion
CPU
615,040
[ ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR"...
LLVM
Hexagon
TD
stmt_completion
DSP
615,041
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
GCC
i386
CPP
code_generation
CPU
615,042
[ "int", "ix86_local_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type"...
[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "...
LLVM
ARM
CPP
next_suggestion
CPU
615,043
[ "}" ]
[ "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,044
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,045
[ ")", ")", ";" ]
[ "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "STI", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", ...
LLVM
PowerPC
TD
stmt_completion
CPU
615,046
[ "=", "<STR_LIT>", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCS17ImmAsmOperand", ";", "let", "DecoderMethod" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,047
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Sparc
CPP
stmt_completion
CPU
615,048
[ "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]
[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realR...
GCC
tilepro
MD
stmt_completion
VLIW
615,049
[ "SI" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":" ]
GCC
arm
CPP
stmt_completion
CPU
615,050
[ "_", "a", ";" ]
[ "vreinterpret_bf16_s32", "(", "int32x2_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x4_t", ")", "_" ]
LLVM
TGSI
CPP
stmt_completion
Virtual ISA
615,051
[ "<STR_LIT>", ")", ";" ]
[ "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "ExitingMBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DebugLoc", "DL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBas...
LLVM
X86
CPP
code_generation
CPU
615,052
[ "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64BitTarget", ",", "bool", "Is64BitStackPtr", ",", "bool", "...
[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,053
[ ">", "{" ]
[ "def", "s11_0Imm", ":", "Operand", "<", "i32" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,054
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...
LLVM
ARM64
TD
stmt_completion
CPU
615,055
[ ")", ")", ",", "(", "LDURHHi", "am_unscaled16", ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "zextloadi16", "am_unscaled16", ":", "$", "addr" ]
LLVM
ARM64
TD
next_suggestion
CPU
615,056
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
[ "class", "neg_addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
csky
MD
next_suggestion
CPU
615,057
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "le", ":", "CC", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
615,058
[ "}" ]
[ "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Inst", "->", "Opc", ")", ",", "ATReg", ")", ".", "addReg", "(", "AT...
GCC
pa
MD
stmt_completion
CPU
615,059
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,060
[ "(", ")", ";" ]
[ "switch", "(", "Operand", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "{", "auto", "OpVT", "=", "Operand", ".", "getOperand", "(", "<NUM...
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,061
[ "}" ]
[ "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseGLC", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "<STR_LIT>", "glc", "<STR_LIT>", ",", "Operands", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
615,062
[ "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")"...
LLVM
Hexagon
TD
next_suggestion
DSP
615,063
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,064
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
MSP430
CPP
stmt_completion
MPU
615,065
[ "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "bool", "WasForced", ")", "const", "override", "{" ]
[ "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*" ]
GCC
rs6000
CPP
stmt_completion
CPU
615,066
[ ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";" ]
[ "double", "r", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmadd %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x" ]
LLVM
X86
CPP
next_suggestion
CPU
615,067
[ "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";" ]
[ "static", "void", "expandLoadStackGuard", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", ...
GCC
i386
MD
stmt_completion
CPU
615,068
[ "<STR_LIT>", "<NUM_LIT>" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "e...
GCC
rs6000
MD
next_suggestion
CPU
615,069
[ "else" ]
[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_macho_low_di", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
615,070
[ "}" ]
[ "def", "MoveVecShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC
rs6000
CPP
program_repair
CPU
615,071
[ "<FIXS>", "error", "(", "<STR_LIT>", "third argument to %qs must be [0, 12]", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "third argument to %qs must be 0..12", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR...
GCC
csky
MD
next_suggestion
CPU
615,072
[ "(", "define_code_attr", "fixsu", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "FIX_SU", "[", "fix", "unsigned_fix", "]", ")", "(", "define_code_attr", "fixsuop", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]
GCC
m88k
MD
next_suggestion
MPU
615,073
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
615,074
[ "}" ]
[ "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemDisp", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", ...
GCC
z8k
CPP
code_generation
MPU
615,075
[ "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CONS...
[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,076
[ "}" ]
[ "Iter", "!=", "E", "&&", "Count", "<", "SearchLimit", "&&", "!", "KilledT", ";", "++", "Iter", ",", "++", "Count", ")", "{", "MachineInstr", "*", "MovY", "=", "&", "*", "Iter", ";", "KilledT", "=", "MovY", "->", "killsRegister", "(", "T", ",", "&",...
GCC
pdp11
MD
stmt_completion
MPU
615,077
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "reg", "FCC_REGNUM" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
615,078
[ "}" ]
[ "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "Changed", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,079
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
Hexagon
TD
next_suggestion
DSP
615,080
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,081
[ "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{" ]
[ "def", "A2_porfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", "," ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,082
[ "for", "(", "++", "MII", ";", "MII", "!=", "MIE", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{" ]
[ "bool", "HexagonInstrInfo", "::", "producesStall", "(", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "::", "const_instr_iterator", "BII", ")", "const", "{", "if", "(", "!", "isHVXVec", "(", "MI", ")", ")", "return", "false", ";", "MachineBasic...
LLVM
X86
CPP
program_repair
CPU
615,083
[ "<FIXS>", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "<FIXE>" ]
[ "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "FirstNonZero", "."...
GCC
rs6000
CPP
stmt_completion
CPU
615,084
[ "==", "RS6000_BIF_SET_TEXASRU", ")", ";" ]
[ "else", "if", "(", "code", "==", "RS6000_BIF_GET_TEXASR", "||", "code", "==", "RS6000_BIF_SET_TEXASR", ")", "return", "TEXASR_SPR", ";", "gcc_assert", "(", "code", "==", "RS6000_BIF_GET_TEXASRU", "||", "code" ]
LLVM
AMDGPU
CPP
program_repair
GPU
615,085
[ "<FIXS>", "BlockWaitcntBrackets", "(", "const", "SISubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{", "<FIXE>" ]
[ "class", "BlockWaitcntBrackets", "{", "public", ":", "<BUGS>", "BlockWaitcntBrackets", "(", ")", "{", "<BUGE>", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T"...
LLVM
XCore
CPP
stmt_completion
MPU
615,086
[ ",", "Reg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "getInstr", "(", ")", ";" ]
[ "MachineConstantPool", "*", "ConstantPool", "=", "MBB", ".", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ...
GCC
m68k
CPP
stmt_completion
MPU
615,087
[ "<STR_LIT>", ",", "ops", ")", ";" ]
[ "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "TARGET_68020", "||", "TARGET_COLDFIRE", "||", "!", "ADDRESS_REG_P", "(", "op0", ")", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "tst%.l %0", "<STR_LIT>", "...
GCC
i386
MD
stmt_completion
CPU
615,088
[ "]", ")", ")", ")", "]" ]
[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "("...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,089
[ "<NUM_LIT>", ";" ]
[ "Register", "SIMachineFunctionInfo", "::", "addDispatchID", "(", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ...
LLVM
ARM
CPP
next_suggestion
CPU
615,090
[ "}" ]
[ "void", "SetErr", "(", "int", "ErrCode", ")", "{", "Err", "=", "ErrCode", ";" ]
GCC
arm
CPP
next_suggestion
CPU
615,091
[ "}" ]
[ "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "TREE_CONSTANT", "(", "decl", ")", ")", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")",...
LLVM
SystemZ
CPP
stmt_completion
CPU
615,092
[ "GR128Reg", ")", ";" ]
[ "bool", "isGR128", "(", ")", "const", "{", "return", "isReg", "(" ]
GCC
rs6000
CPP
next_suggestion
CPU
615,093
[ "}" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtt_ss2si", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "retu...
GCC
ia64
MD
stmt_completion
CPU
615,094
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
615,095
[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ...
GCC
i386
MD
program_repair
CPU
615,096
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>"...
LLVM
ARM
CPP
stmt_completion
CPU
615,097
[ "(", ")", ";" ]
[ "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", ...
LLVM
XCore
CPP
next_suggestion
MPU
615,098
[ "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";" ]
[ "SDValue", "XCoreTargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
615,099
[ "=", "vl", ";" ]
[ "int", "nvecs", "=", "n", ";", "list", "<", "int", ">", "stages", "=", "s", ";", "bit", "bit0", "=", "b", ";", "RegisterOperand", "VecList" ]