Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
next_suggestion
CPU
624,100
[ "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";" ]
[ "assert", "(", "MBBI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Wrong number of operands", "<STR_LIT>", ")", ";", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Ex...
GCC
arm
CPP
stmt_completion
CPU
624,101
[ ",", "<NUM_LIT>", "}", ")", ";" ]
[ "return", "(", "int8x8_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
624,102
[ "tree", "t", "=", "native_interpret_expr", "(", "uint64_type_node", ",", "buf", ",", "len", ")", ";" ]
[ "else", "if", "(", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", "&&", "CHAR_BIT", "==", "<NUM_LIT>", ")", "{", "unsigned", "char", "buf", "[", "<NUM_LIT>", "]", ";", "int", "len", "=", "native_encode_expr", "(", "arg1", ",", "buf", ",", "<NUM_LIT>"...
GCC
pdp11
MD
next_suggestion
MPU
624,103
[ "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<S...
GCC
i386
MD
program_repair
CPU
624,104
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", ...
[ "<STR_LIT>", "*", "mmx_mulv4hi3", "<STR_LIT>", "register_operand", "<STR_LIT>", "=", "y", ",", "x", ",", "Yv", "<STR_LIT>", "register_mmxmem_operand", "<STR_LIT>", "%", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Yv", "<STR_LIT>", "register_mmxmem_operand", "<STR_LIT>", "ym"...
LLVM
Hexagon
TD
next_suggestion
DSP
624,105
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
624,106
[ "auto", "SelectOpcode", "=", "VT", ".", "isVector", "(", ")", "?", "ISD", "::", "VSELECT", ":", "ISD", "::", "SELECT", ";" ]
[ "static", "SDValue", "performFMinNumFMaxNumCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "if", "(", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "return", "SDValue", "(", ")"...
GCC
c6x
CPP
code_generation
VLIW
624,107
[ "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", "REG_NRE...
[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
624,108
[ "Success", ";" ]
[ "unsigned", "Register", "=", "AArch64MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return" ]
LLVM
SystemZ
TD
next_suggestion
CPU
624,109
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NU...
LLVM
Hexagon
TD
next_suggestion
DSP
624,110
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Hexagon
CPP
stmt_completion
DSP
624,111
[ ")", "continue", ";" ]
[ "const", "MCInstrDesc", "&", "D", "=", "HII", "->", "get", "(", "Opc", ")", ";", "if", "(", "const", "MCPhysReg", "*", "R", "=", "D", ".", "ImplicitDefs", ")", "while", "(", "*", "R", ")", "expandReg", "(", "*", "R", "++", ",", "Defs", ")", ";"...
LLVM
AMDGPU
CPP
program_repair
GPU
624,112
[ "<FIXS>", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "false", ";", "int64_t", "NewOffset", "=", "Offset", "+", "getMUBUFInstrOffset", "(", "MI", ")", ";", "return", "isUInt", "<NUM_LIT>", ">", "(", "NewOffset", ")...
[ "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "<BUGS>", "return", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", "&&", "isUInt", "...
LLVM
X86
TD
program_repair
CPU
624,113
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup31", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "}", "def", ":", "InstRW", "[", "SKXWriteResGroup31", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup31", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
624,114
[ "->", "getPointerInfo", "(", ")", ";" ]
[ "int64_t", "Off", "=", "PostInc", "?", "<NUM_LIT>", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LowI", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Hexagon", "::", "S2_store...
LLVM
AArch64
CPP
next_suggestion
CPU
624,115
[ "assert", "(", "Width", "&&", "<STR_LIT>", "Expected non-zero bitfield width", "<STR_LIT>", ")", ";" ]
[ "else", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "RH...
LLVM
AMDGPU
CPP
program_repair
GPU
624,116
[ "<FIXS>", "static", "cl", "::", "opt", "bool", ">", "EnableExactSolver", "(", "<STR_LIT>", "amdgpu-igrouplp-exact-solver", "<STR_LIT>", ",", "cl", "::", "Hidden", ",", "cl", "::", "desc", "(", "<STR_LIT>", "Whether to use the exponential time solver to fit ", "<STR_LIT>...
[ "<STR_LIT>", "their ordering for scheduling", "<STR_LIT>", ")", ",", "cl", "::", "init", "(", "false", ")", ")", ";", "<BUGS>", "static", "cl", "::", "opt", "Optional", "unsigned", ">>", "VMEMGroupMaxSize", "(", "<STR_LIT>", "amdgpu-igrouplp-vmem-group-size", "<STR_...
GCC
m32r
CPP
stmt_completion
MPU
624,117
[ "void", ")", "{" ]
[ "static", "void", "m32r_option_override", "(" ]
GCC
rs6000
MD
program_repair
CPU
624,118
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_SET", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "...
LLVM
Hexagon
CPP
next_suggestion
DSP
624,119
[ "bool", "CanDown", "=", "canMoveOver", "(", "DefI", ",", "Defs", ",", "Uses", ")", ";" ]
[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "next", "(", "DefIt", ")", ";", "I", "!=", "TfrIt", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "Exec", "=", "Exec_Then", "|", ...
LLVM
X86
TD
stmt_completion
CPU
624,120
[ "WDrr", ")", "VR128", ":", "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4i32", "(", "ExtOp", "(", "v8i16", "VR128", ":", "$", "src", ")", ")", ")", ",", "(", "!", "cast", "<", "I", ">", "(", "OpcPrefix", "#" ]
GCC
aarch64
MD
stmt_completion
CPU
624,121
[ "<", "nunits", ">", ",", "true", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ANY_EXTEND", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":"...
GCC
rs6000
MD
stmt_completion
CPU
624,122
[ ")", "]" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]
GCC
aarch64
MD
next_suggestion
CPU
624,123
[ "(", "vec_duplicate", ":", "<", "VWIDE", ">" ]
[ "(", "mult", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", ...
LLVM
AArch64
CPP
stmt_completion
CPU
624,124
[ "(", ")", ")", "return", ";" ]
[ "MachineInstr", "*", "Def", "=", "getDefIgnoringCopies", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "Register", "DefDstReg", "=", "Def", "->", "getOperan...
GCC
i386
CPP
stmt_completion
CPU
624,125
[ "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "unsigned", "int", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_slli_epi64", "(", "_", "_", "m256i", "_", "_", "...
LLVM
Hexagon
TD
next_suggestion
DSP
624,126
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
X86
CPP
stmt_completion
CPU
624,127
[ "(", ")", ")", ";" ]
[ "addPass", "(", "createX86RetpolineThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "createX86AvoidTrailingCallPass", "(", ")", ")", ...
LLVM
AArch64
CPP
stmt_completion
CPU
624,128
[ ")", "return", "true", ";" ]
[ "static", "bool", "usesFrameIndex", "(", "const", "MachineInstr", "&", "MI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "if", "(", "MO", ".", "isFI", "(", ")" ]
GCC
rs6000
CPP
stmt_completion
CPU
624,129
[ "return", ";" ]
[ "tree", "lhs", "=", "gimple_get_lhs", "(", "stmt_info", "->", "stmt", ")", ";", "bool", "is_float", "=", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "lhs", ")", ")", ";", "unsigned", "int", "basic_cost", "=", "is_float", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";",...
GCC
epiphany
CPP
program_repair
MPU
624,130
[ "<FIXS>", "gcc_assert", "(", "call_used_or_fixed_reg_p", "(", "tmp", ")", ")", ";", "<FIXE>" ]
[ "fputs", "(", "<STR_LIT>", "\\tstrd r0,[sp,-1]\\n", "<STR_LIT>", ",", "file", ")", ";", "elsetmp", "=", "GPR_16", ";", "<BUGS>", "gcc_assert", "(", "call_used_regs", "[", "tmp", "]", ")", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tmov r%d,%%l...
GCC
c6x
MD
next_suggestion
VLIW
624,131
[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
GCC
sparc
MD
next_suggestion
CPU
624,132
[ "{" ]
[ "(", "compare", ":", "CCFPE", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
624,133
[ "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";" ]
[ "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "IsPPC64", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+64bit,", "<ST...
LLVM
X86
CPP
next_suggestion
CPU
624,134
[ "else", "Ret", "+=", "<STR_LIT>", "-S128", "<STR_LIT>", ";" ]
[ "if", "(", "ST", ".", "isTarget64BitILP32", "(", ")", "||", "!", "ST", ".", "is64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", "||", "ST", ".", "isTargetCygMing", "(", ")", "...
LLVM
R600
CPP
next_suggestion
GPU
624,135
[ "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";" ]
[ "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_y", ":",...
LLVM
X86
CPP
code_generation
CPU
624,136
[ "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", ...
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM
ARM
TD
stmt_completion
CPU
624,137
[ "lane", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "VLD3LNd32", ":", "VLD3LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
AArch64
TD
next_suggestion
CPU
624,138
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";" ]
[ "class", "sve_fp_3op_p_zds_b", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zdn", ")", ",", "(", "ins", "PP...
LLVM
ARM64
TD
next_suggestion
CPU
624,139
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
mips
MD
stmt_completion
CPU
624,140
[ ",", "SYMBOL_64_HIGH", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "high", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_...
LLVM
Hexagon
TD
next_suggestion
DSP
624,141
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subh_h16_sat_lh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
GCC
xtensa
MD
stmt_completion
MPU
624,142
[ ")", ")" ]
[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
624,143
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
ARM64
TD
stmt_completion
CPU
624,144
[ ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", "DMB", ":", "CRmSystemI", "<", "barrier_op" ]
GCC
sh
CPP
program_repair
CPU
624,145
[ "<FIXS>", "&&", "GET_CODE", "(", "MOVA_LABELREF", "(", "insn", ")", ")", "==", "LABEL_REF", ")", ";", "<FIXE>", "<FIXS>", "SET_SRC", "(", "PATTERN", "(", "mova", ")", ")", "=", "MOVA_LABELREF", "(", "mova", ")", ";", "<FIXE>" ]
[ "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MOVA", "<BUGS>", "&&", "GET_CODE", "(", "XVECEXP", ...
GCC
i386
CPP
stmt_completion
CPU
624,146
[ ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmadd_ps", "(", "_", "_", "m128", "_", "_", "A", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
624,147
[ "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";" ]
[ "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", "...
LLVM
ARM
TD
next_suggestion
CPU
624,148
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";" ]
[ "class", "MVE_mod_imm", "<", "string", "iname", ",", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "cmode", ",", "bit", "op", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_p", "<", "(", "outs",...
LLVM
X86
CPP
stmt_completion
CPU
624,149
[ "return", "NULL", ";" ]
[ "Value", "*", "X86IREmitter", "::", "visitTLSBASEADDR", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitTLSBASEADDR Unimplemented X86 visit...", "<STR_LIT>", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
624,150
[ "break", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM TP: Not a v8.1m.main+mve target.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader...
LLVM
GBZ80
CPP
stmt_completion
MPU
624,151
[ "false", ";" ]
[ "bool", "isSelectSupported", "(", "SelectSupportKind", ")", "const", "override", "{", "return" ]
LLVM
X86
CPP
stmt_completion
CPU
624,152
[ ")", ";" ]
[ "Stubs", "=", "MMIMacho", ".", "GetFnStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", "__IMPORT", "<STR_LIT>", ",", ...
LLVM
Tile64
TD
stmt_completion
VLIW
624,153
[ "iPTR", ">", ";" ]
[ "def", "calltarget", ":", "Operand", "<" ]
GCC
mmix
CPP
program_repair
CPU
624,154
[ "<FIXS>", "extern", "void", "mmix_encode_section_info", "PARAMS", "(", "(", "tree", ",", "int", ")", ")", ";", "<FIXE>" ]
[ "extern", "void", "mmix_setup_incoming_varargsPARAMS", "(", "(", "CUMULATIVE_ARGS", "*", ",", "enum", "machine_mode", ",", "tree", ",", "int", "*", ",", "int", ")", ")", ";", "extern", "void", "mmix_select_section", "PARAMS", "(", "(", "tree", ",", "int", ",...
LLVM
ARM
CPP
next_suggestion
CPU
624,155
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "ARMcc", ",", "CCR", ",", "Cmp", ")", ";" ]
[ "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SelectTrue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SelectFalse", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", ...
GCC
i386
CPP
stmt_completion
CPU
624,156
[ "_", "m1", ",", "(", "_", "_", "v4hi", ")", "_", "_", "m2", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_pcmpeqw", "(", "(", "_", "_", "v4hi", ")", "_" ]
GCC
arm
CPP
stmt_completion
CPU
624,157
[ "a", ")", "{" ]
[ "vreinterpretq_bf16_p64", "(", "poly64x2_t", "_", "_" ]
GCC
loongarch
CPP
stmt_completion
CPU
624,158
[ "(", "v2i64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmskltz_d", "(" ]
GCC
rs6000
MD
next_suggestion
CPU
624,159
[ "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
624,160
[ "unsigned", "Lanes", "=", "cast", "<", "VectorType", ">", "(", "Insert", "->", "getType", "(", ")", ")", "->", "getNumElements", "(", ")", ";" ]
[ "if", "(", "!", "match", "(", "Shuffle", ",", "m_ShuffleVector", "(", "m_Instruction", "(", "Insert", ")", ",", "m_Undef", "(", ")", ",", "m_Zero", "(", ")", ")", ")", ")", "return", "false", ";", "Instruction", "*", "BECount", "=", "nullptr", ";", "...
GCC
i386
MD
stmt_completion
CPU
624,161
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "VF_128", "(", "multdiv", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<...
GCC
i386
MD
next_suggestion
CPU
624,162
[ "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
624,163
[ "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
X86
CPP
next_suggestion
CPU
624,164
[ "}" ]
[ "static", "const", "MCPhysReg", "XMMArgRegs", "[", "]", "=", "{", "X86", "::", "XMM0", ",", "X86", "::", "XMM1", ",", "X86", "::", "XMM2", ",", "X86", "::", "XMM3", ",", "X86", "::", "XMM4", ",", "X86", "::", "XMM5", ",", "X86", "::", "XMM6", ","...
GCC
cris
MD
next_suggestion
MPU
624,165
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "ior", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":"...
LLVM
ARM
TD
stmt_completion
CPU
624,166
[ "<STR_LIT>", ">", ";" ]
[ "def", ":", "VFP2MnemonicAlias", "<", "<STR_LIT>", "," ]
LLVM
ARM
CPP
stmt_completion
CPU
624,167
[ ";" ]
[ "else", "if", "(", "MO1", ".", "isImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "[pc, #", "<STR_LIT>", "<<", "MO1", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unknown LDR label operand?", ...
GCC
mips
CPP
program_repair
CPU
624,168
[ "<FIXS>", "emit_insn", "(", "gen_subdi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjustment_rtx", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjustment_rtx", ")", ")...
[ "adjustment_rtx", "=", "tsize_rtx", ";", "if", "(", "Pmode", "==", "DImode", ")", "<BUGS>", "insn", "=", "emit_insn", "(", "gen_subdi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjustment_rtx", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "insn...
LLVM
AArch64
CPP
stmt_completion
CPU
624,169
[ "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{" ]
[ "bool", "AArch64TargetLowering", "::", "generateFMAsInMachineCombiner", "(", "EVT", "VT", "," ]
LLVM
AMDGPU
CPP
code_generation
GPU
624,170
[ "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", ...
[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
624,171
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", "A2_vsubw", ":", "T_VectALU_64", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
rs6000
CPP
stmt_completion
CPU
624,172
[ "float", ")", "a1", ")", ";" ]
[ "return", "(", "vector", "float", ")", "_", "_", "builtin_altivec_vrefp", "(", "(", "vector" ]
GCC
visium
MD
program_repair
Virtual ISA
624,173
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "truncate", ":", "HI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(...
LLVM
Hexagon
TD
stmt_completion
DSP
624,174
[ ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
624,175
[ "}" ]
[ "InitSystemZMCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "X", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
624,176
[ "}", "=", "R2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", ...
LLVM
AArch64
TD
stmt_completion
CPU
624,177
[ "<", "[", "<NUM_LIT>", "]", ">", ";" ]
[ "def", "Z28", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "Q28", ",", "Z28_HI", "]", ">", ",", "DwarfRegNum" ]
GCC
i386
CPP
next_suggestion
CPU
624,178
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_permutex2var_epi8", "(", "_", "_", "mmask64", "_", ...
LLVM
ARM
TD
stmt_completion
CPU
624,179
[ ">", ";" ]
[ "def", "ARMUmlal", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_ARM64bitmlal" ]
GCC
rs6000
MD
stmt_completion
CPU
624,180
[ "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "parity", ":", "GPR", "(", "match_operand", ":", "GPR" ]
GCC
aarch64
MD
next_suggestion
CPU
624,181
[ "}" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "aarch64_split_atomic_op", "(", "NOT", ",", "NULL", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "o...
LLVM
X86
TD
next_suggestion
CPU
624,182
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
msp430
CPP
stmt_completion
MPU
624,183
[ ")", ";" ]
[ "operands", "[", "<NUM_LIT>", "]", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_L...
LLVM
AArch64
TD
stmt_completion
CPU
624,184
[ "<", "addsub_shifted_imm32", ">", ";" ]
[ "def", "gi_addsub_shifted_imm32", ":", "GIComplexOperandMatcher", "<", "s32", ",", "<STR_LIT>", ">", ",", "GIComplexPatternEquiv" ]
GCC
rx
MD
stmt_completion
CPU
624,185
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BUILTIN_MVFC", ")" ]
GCC
rs6000
MD
stmt_completion
CPU
624,186
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPR", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR",...
LLVM
Tile64
CPP
next_suggestion
VLIW
624,187
[ "}" ]
[ "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "Tile64Type", ")", "(", "(", "F", ">>", "TypePos", ")", "&", "TypeMask", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
624,188
[ "WriteVLD4", "]", ">", ";" ]
[ "def", "VLD1q32LowQPseudo_UPD", ":", "VLDQQQQWBPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
624,189
[ "}" ]
[ "auto", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";", "if", "(", "!", "ST", ")", "return", "memVTFromLoadIntrData", "(", "TLI", ",", "DL", ",", "Ty", ",", "MaxNumLanes", ")", ";", "assert", "(", "ST", "->", "getNumContained...
GCC
s390
CPP
next_suggestion
MPU
624,190
[ "SYMBOL_REF_FLAGS", "(", "s390_tls_symbol", ")", "|=", "SYMBOL_FLAG_FUNCTION", ";" ]
[ "rtx", "insn", ";", "if", "(", "!", "flag_pic", ")", "emit_insn", "(", "s390_load_got", "(", ")", ")", ";", "if", "(", "!", "s390_tls_symbol", ")", "{", "s390_tls_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__tls_get_offset", "<STR_L...
LLVM
ARM
CPP
code_generation
CPU
624,191
[ "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", ...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM
X86
CPP
next_suggestion
CPU
624,192
[ "if", "(", "(", "VT", "==", "MVT", "::", "v32i16", "||", "VT", "==", "MVT", "::", "v64i8", ")", "&&", "!", "EnableOldKNLABI", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "MVT", ...
[ "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "MVT", "::", "v32i8", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", ...
LLVM
AArch64
CPP
stmt_completion
CPU
624,193
[ ")", "{" ]
[ "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".unreq", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".inst", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(",...
GCC
i386
MD
next_suggestion
CPU
624,194
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_PCMP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "<", "V48H_AVX512VL", ":", "avx512fmaskmode", ">", "[", "(", "match_dup", ...
GCC
avr
MD
stmt_completion
MPU
624,195
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
624,196
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_tfrpfnew", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", ...
GCC
mips
CPP
program_repair
CPU
624,197
[ "<FIXS>", "<FIXE>", "<FIXS>", "unsigned", "HOST_WIDE_INT", "size", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "return", "data_section", ";", "}", "<BUGS>", "<BUGE>", "static", "boolmips_in_small_data_p", "(", "const_tree", "decl", ")", "{", "<BUGS>", "HOST_WIDE_INT", "size", ";", "<BUGE>", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "STRING_CST", "||", "TREE_CODE", ...
LLVM
PTX
CPP
stmt_completion
GPU
624,198
[ "RegisterList", "(", ")", ";" ]
[ "PTXMachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "IsKernel", "(", "false", ")", "{", "UsedRegs", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "RegisterList", "(", ")", ";", "UsedRegs", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", ...
LLVM
XCore
CPP
next_suggestion
MPU
624,199
[ "return", "<NUM_LIT>", ";" ]
[ "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "<NUM_LIT>", ")", ";", "if", "(", "Vector", ")", "{", "return", "<NUM_LIT>", ";", "}" ]