Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
i386
MD
program_repair
CPU
624,200
[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "...
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>...
LLVM
ARM64
TD
stmt_completion
CPU
624,201
[ "<STR_LIT>", ")", ",", "GPR32", ",", "VectorIndexB", ">", ";" ]
[ "def", ":", "SIMDInsMainMovAlias", "<", "<STR_LIT>", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#" ]
LLVM
AArch64
CPP
program_repair
CPU
624,202
[ "<FIXS>", "unsigned", "AArch64FastISel", "::", "emitLogicalOp", "(", "unsigned", "ISDOpc", ",", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ")", "{", "if", "(", "RetVT", "!=", "MVT", "::", "i32", "&&", "RetVT", ...
[ "WantResult", ")", ";", "}", "<BUGS>", "unsigned", "AArch64FastISel", "::", "emitAND_ri", "(", "MVT", "RetVT", ",", "unsigned", "LHSReg", ",", "bool", "LHSIsKill", ",", "uint64_t", "Imm", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", "...
LLVM
Hexagon
TD
next_suggestion
DSP
624,203
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
624,204
[ ")", ",", "RC", ")", ";" ]
[ "return", "false", ";", "}", "if", "(", "Opc", "==", "Hexagon", "::", "A2_andir", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", ...
LLVM
ARM
TD
stmt_completion
CPU
624,205
[ "Sched", "<", "[", "WriteVST4", "]", ">", ";" ]
[ "def", "VST2q32Pseudo", ":", "VSTQQPseudo", "<", "IIC_VST2x2", ">", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
624,206
[ "let", "isNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
powerpcspe
CPP
stmt_completion
CPU
624,207
[ ",", "max", ")", ";" ]
[ "if", "(", "!", "tree_fits_uhwi_p", "(", "arg", ")", "||", "(", "elt", "=", "tree_to_uhwi", "(", "arg", ")", ",", "elt", ">", "max", ")", ")", "{", "error", "(", "<STR_LIT>", "selector must be an integer constant in the range 0..%wi", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
624,208
[ ",", "_", "_", "artificial__", ")", ")", "_", "mm_castps_ph", "(", "_", "_", "m128", "_", "_", "a", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__" ]
GCC
rs6000
MD
next_suggestion
CPU
624,209
[ "UNSPEC_VMSUMSHM", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<...
LLVM
X86
CPP
stmt_completion
CPU
624,210
[ "COND_NO", ";" ]
[ "case", "X86", "::", "JNE_1", ":", "return", "X86", "::", "COND_NE", ";", "case", "X86", "::", "JL_1", ":", "return", "X86", "::", "COND_L", ";", "case", "X86", "::", "JLE_1", ":", "return", "X86", "::", "COND_LE", ";", "case", "X86", "::", "JG_1", ...
GCC
c6x
MD
next_suggestion
VLIW
624,211
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Z80
CPP
stmt_completion
MPU
624,212
[ "(", "Val", ",", "DAG", ")", ")", "{" ]
[ "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ValVT", "=", "Val", ".", "getValueType", "(", ")", ";", ...
LLVM
AArch64
TD
next_suggestion
CPU
624,213
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
GCC
or1k
MD
stmt_completion
CPU
624,214
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "F", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "F" ]
LLVM
M88k
CPP
code_generation
MPU
624,215
[ "bool", "M88kMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", "::",...
[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
624,216
[ "MIB", ".", "addReg", "(", "CodeSourceRegister", ")", ";" ]
[ "const", "DebugLoc", "&", "DL", "=", "MergeBB", "->", "findDebugLoc", "(", "MergeBB", "->", "begin", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MergeBB", ",", "MergeBB", "->", "instr_begin", "(", ")", ",", "DL", ",", "...
LLVM
X86
TD
stmt_completion
CPU
624,217
[ ">", ";" ]
[ "def", "X86cvtpd2IntRnd", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTDoubleToIntRnd" ]
GCC
i386
MD
program_repair
CPU
624,218
[ "<FIXS>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "const_i...
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_in...
GCC
i386
CPP
stmt_completion
CPU
624,219
[ ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvt_roundpd_epi32", "(", "_", "_", "mmask8", "_", ...
LLVM
X86
TD
next_suggestion
CPU
624,220
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM
CellSPU
TD
stmt_completion
MPU
624,221
[ ":", "$", "val", ",", "(", "v8i16", "VECREG", ":", "$", "rA", ")", ")", ")", "]", ">", ";" ]
[ "def", "SFHIvec", ":", "RI10Form", "<", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ",", "s10imm", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "IntegerOp", ",", "[", "(", "set", "(", ...
LLVM
X86
CPP
next_suggestion
CPU
624,222
[ "}" ]
[ "const", "X86RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "DAG", "...
GCC
i386
CPP
stmt_completion
CPU
624,223
[ "cum", "->", "call_abi", ":", "ix86_abi", ";" ]
[ "}", "else", "{", "gcc_assert", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "&&", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", "&&", "TYPE_MODE", "(", "type", ")", "==", "word_mode", ")", ";", "arg", "=", "gen_rtx_MEM",...
LLVM
ARM64
CPP
next_suggestion
CPU
624,224
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DecodeDDDRegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
624,225
[ "::", "CALL_INDIRECT_EXCEPT_REF", ":" ]
[ "case", "WebAssembly", "::", "CALL_INDIRECT_F64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_v16i8", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_v8i16", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_v4i32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_...
GCC
ia64
MD
stmt_completion
CPU
624,226
[ "<NUM_LIT>", "]", ")" ]
[ "rtx", "insn", "if", "(", "TARGET_INLINE_SQRT", "=", "=", "INL_MIN_LAT", ")", "insn", "=", "gen_sqrtsf2_internal_lat", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM
MOS
CPP
next_suggestion
MPU
624,227
[ "Builder", ".", "buildBrIndirect", "(", "Builder", ".", "buildMerge", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "{", "LoAddr", ",", "HiAddr", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "Register", "LoAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S8", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "LoAddr", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>...
GCC
arm
MD
program_repair
CPU
624,228
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]
[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", ...
GCC
c6x
CPP
stmt_completion
VLIW
624,229
[ ")", "src2", ")", ";" ]
[ "return", "(", "int", ")", "_", "_", "builtin_c6x_add4", "(", "(", "_", "_", "uv4qi", ")", "src1", ",", "(", "_", "_", "uv4qi" ]
LLVM
Mips
CPP
code_generation
CPU
624,230
[ "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",...
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
624,231
[ ", #-", "<STR_LIT>", "<<", "-", "OffImm", ";" ]
[ "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "<NUM_LIT>...
LLVM
AArch64
CPP
next_suggestion
CPU
624,232
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "shift", "=", "fieldFromInstruction",...
LLVM
PowerPC
TD
next_suggestion
CPU
624,233
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "dispSPE8", ":", "$", "imm", ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
624,234
[ ")", "]", ">", ",", "Sched", "<", "[", "]", ">", ";" ]
[ "def", "ADJCALLSTACKUP", ":", "Pseudo", "<", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "amt1", ",", "i32imm", ":", "$", "amt2", ")", ",", "[", "(", "AArch64callseq_end", "timm", ":", "$", "amt1", ",", "timm", ":", "$", "amt2" ]
GCC
aarch64
MD
stmt_completion
CPU
624,235
[ "]", ")" ]
[ "(", "define_mode_iterator", "VS", "[", "V2SI", "V4SI" ]
GCC
ia64
CPP
code_generation
CPU
624,236
[ "static", "void", "record_memory_reference", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_itanium_class", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";", "switch", "(", "insn_class", ")", "{", "case", "ITANIUM_CLASS_FLD", ":", "case",...
[ "If", "INSN", "is", "a", "memory", "reference", ",", "memoize", "it", "in", "MEM_OPS_IN_GROUP", "global", "array", "(", "taking", "account", "for", "3-cycle", "cache", "reference", "postponing", "for", "stores", ":", "Intel", "Itanium", "2", "Reference", "Manu...
LLVM
Hexagon
TD
next_suggestion
DSP
624,237
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcod...
LLVM
ARM
CPP
next_suggestion
CPU
624,238
[ "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";" ]
[ "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";" ]
LLVM
TLCS900
CPP
code_generation
MPU
624,239
[ "void", "TLCS900RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ...
[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
LLVM
AVR
TD
next_suggestion
MPU
624,240
[ "}" ]
[ "def", "imm_arith6", ":", "Operand", "<", "i16", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
624,241
[ "break", ";" ]
[ "case", "'", "a", "'", ":", "case", "'", "b", "'", ":", "case", "'", "c", "'", ":", "case", "'", "d", "'", ":", "case", "'", "S", "'", ":", "case", "'", "D", "'", ":", "case", "'", "A", "'", ":", "if", "(", "CallOperandVal", "->", "getTyp...
LLVM
Mips
CPP
program_repair
CPU
624,242
[ "<FIXS>", "boolMipsELFObjectWriter", "::", "needsRelocateWithSymbol", "(", "unsigned", "Type", ")", "const", "{", "switch", "(", "Type", ")", "{", "default", ":", "return", "true", ";", "case", "ELF", "::", "R_MIPS_26", ":", "case", "ELF", "::", "R_MIPS_LO16",...
[ "return", "Type", ";", "}", "<BUGS>", "static", "bool", "NeedsMatchingLo", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "RelEntry", "&", "R", ")", "{", "if", "(", "!", "R", ".", "Sym", ")", "return", "false", ";", "MCSymbolData", "&", "SD", ...
LLVM
Mips
CPP
stmt_completion
CPU
624,243
[ "Success", ";" ]
[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "GPRMM16ZeroRegClassID", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::...
LLVM
Sparc
CPP
stmt_completion
CPU
624,244
[ "getAdjustedFrameSize", "(", "NumBytes", ")", ";" ]
[ "const", "SparcRegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "SparcRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB...
LLVM
Hexagon
TD
next_suggestion
DSP
624,245
[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
ARM
TD
next_suggestion
CPU
624,246
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "IIC_iALUsr", ",", "opc", ",", "<STR_LIT>", ",", ...
LLVM
Patmos
CPP
stmt_completion
VLIW
624,247
[ ".", "simple", ".", "guard", "&&", "simple", ".", "guard", "==", "other", ".", "simple", ".", "predicate", ";" ]
[ "return", "is_simple", "(", ")", "&&", "other", ".", "is_simple", "(", ")", "&&", "simple", ".", "type", "==", "RAInfo", "::", "Register", "&&", "other", ".", "simple", ".", "type", "==", "RAInfo", "::", "Register", "&&", "simple", ".", "predicate", "=...
LLVM
ARM
CPP
next_suggestion
CPU
624,248
[ "}" ]
[ "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled load/store type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "c...
GCC
rs6000
MD
next_suggestion
CPU
624,249
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
i386
MD
stmt_completion
CPU
624,250
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mn10300
MD
next_suggestion
MPU
624,251
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF"...
LLVM
Hexagon
CPP
next_suggestion
DSP
624,252
[ "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]
[ "}", "}", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "Mask", ")", "{", "Src", "=", ...
LLVM
CellSPU
CPP
next_suggestion
MPU
624,253
[ "return", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";" ]
[ "bool", "SPUSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo"...
GCC
rs6000
MD
stmt_completion
CPU
624,254
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>...
GCC
i386
MD
next_suggestion
CPU
624,255
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "<STR_LIT>", "{", "bool", "ok", "=", "ix86_expand_mask_vec_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "," ]
LLVM
ARM64
CPP
stmt_completion
CPU
624,256
[ ")", ";" ]
[ "case", "MVT", "::", "i1", ":", "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "if", "(", "!...
LLVM
ARM
CPP
next_suggestion
CPU
624,257
[ "}" ]
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "User of CPE#", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", " max delta=", "<STR_LIT>", "<<", "MaxDisp", "<<", "format", "(", "<STR_LIT>", " insn addres...
GCC
z8k
CPP
next_suggestion
MPU
624,258
[ "}" ]
[ "file_node", "*", "temp_node", ",", "*", "tail_node", "=", "file_head", ";", "for", "(", "temp_node", "=", "file_head", ";", "temp_node", "!=", "<NUM_LIT>", ";", "tail_node", "=", "temp_node", ",", "temp_node", "=", "temp_node", "->", "next", ")", "if", "(...
LLVM
M68k
CPP
next_suggestion
MPU
624,259
[ "llvm_unreachable", "(", "<STR_LIT>", "Invalid generic fixup size!", "<STR_LIT>", ")", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "isPCRel", "?", "FK_PCRel_2", ":", "FK_Data_2", ";", "case", "<NUM_LIT>", ":", "return", "isPCRel", "?", "FK_PCRel_4", ":", "FK_Data_4", ";", "case", "<NUM_LIT>", ":", "return", "isPCRel", "?", "FK_PCRel_8", ":", "FK_Data_8"...
LLVM
AArch64
CPP
stmt_completion
CPU
624,260
[ "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
VE
CPP
next_suggestion
CPU
624,261
[ "}" ]
[ "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "false", ";" ]
GCC
bfin
MD
next_suggestion
DSP
624,262
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
cris
MD
stmt_completion
MPU
624,263
[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "BW", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>...
GCC
rs6000
MD
program_repair
CPU
624,264
[ "<FIXS>", "|", "|", "!", "CONST_INT_P", "(", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]
[ "|", "|", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "!", "=", "UNSPEC_MOVESI_FROM_CR", "|", "|", "XVECLEN", "(", "unspec", ",", "<NUM_LIT>", ")", "!", "=", "<NUM_LIT>", "|", "|", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!...
GCC
i386
CPP
stmt_completion
CPU
624,265
[ "_", "v16hf", ")", "_", "_", "C", ",", "_", "mm256_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_fmul_pch", "(", "_", "_", "mmask8", "_", "_", "...
GCC
mips
MD
stmt_completion
CPU
624,266
[ "mode", ")" ]
[ "return", "mips_const_vector_shuffle_set_p", "(", "op", "," ]
LLVM
X86
CPP
stmt_completion
CPU
624,267
[ ";" ]
[ "for", "(", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "LI", ":", "MRI", ".", "liveins", "(", ")", ")", "if", "(", "isYmmOrZmmReg", "(", "LI", ".", "first", ")", ")", "return", "true", ";", "return", "false" ]
LLVM
X86
CPP
next_suggestion
CPU
624,268
[ "MaskElement", "=", "MaskElement", ".", "lshr", "(", "MaskEltSizeInBits", ")", ";" ]
[ "if", "(", "MaskNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MaskNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "{", "if", "(", "VT", ".", "get...
GCC
i386
MD
stmt_completion
CPU
624,269
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "dbpsadbwmode", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI" ]
GCC
nds32
MD
stmt_completion
CPU
624,270
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI" ]
LLVM
Hexagon
TD
stmt_completion
DSP
624,271
[ "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{" ]
[ "def", "C4_and_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
624,272
[ "true", ";" ]
[ "if", "(", "!", "Ordering", "||", "!", "Volatile", ")", "return", "false", ";", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::"...
LLVM
PowerPC
TD
stmt_completion
CPU
624,273
[ "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4i32", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v4i32", ":", "$", "tval", ",", "v4i32", ":", "$", "fval", ",", "SETNE", ")", ")", ",", "(", "SELECT_VRRC", "(", "CRXOR", "$", "lhs...
GCC
i386
CPP
stmt_completion
CPU
624,274
[ "v4si", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_conflict_epi32", "(", "_", "_", "m128i", "_", "_", "A", ...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
624,275
[ "<FIXS>", "auto", "*", "CI", "=", "cast", "ConstantInt", ">", "(", "cast", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "<BUGS>", "ConstantInt", "*", "CI", "=", "cast", "ConstantInt", ">", "(", "cast", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE...
LLVM
ARM
CPP
stmt_completion
CPU
624,276
[ "return", "MatchOperand_NoMatch", ";" ]
[ "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "r8_usr", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r9_usr", "<STR_LIT>", ",", "<NUM_LI...
GCC
i386
MD
stmt_completion
CPU
624,277
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
624,278
[ "for", "(", "const", "SDep", "&", "Dep", ":", "SUJ", "->", "Succs", ")", "{" ]
[ "if", "(", "getSlot", "(", "*", "MII", ")", "==", "getSlot", "(", "*", "MIJ", ")", ")", "ConsideredInstUsesAlreadyWrittenVectorElement", "=", "true", ";", "int", "OpI", "=", "TII", "->", "getOperandIdx", "(", "MII", "->", "getOpcode", "(", ")", ",", "<ST...
LLVM
AMDGPU
CPP
code_generation
GPU
624,279
[ "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "NO...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM
LoongArch
CPP
stmt_completion
CPU
624,280
[ "<NUM_LIT>", ";" ]
[ "static", "SDValue", "lowerVECTOR_SHUFFLE_VSHUF4I", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Mask", ...
LLVM
PTX
CPP
next_suggestion
GPU
624,281
[ "}" ]
[ "if", "(", "DstRC", "!=", "SrcRC", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "sizeof", "(", "map", ")", "/", "sizeof", "(", "map", "[", "<NUM_LIT>", "]", ")", ";", "i", "!=", "e", ";", "++", "i", ")...
GCC
bfin
MD
next_suggestion
DSP
624,282
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "V2HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":"...
LLVM
X86
CPP
stmt_completion
CPU
624,283
[ ")", ";" ]
[ "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if",...
GCC
i386
MD
next_suggestion
CPU
624,284
[ "(", "V2DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "sse2_avx_avx512f", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V4SI", "<...
GCC
mips
MD
next_suggestion
CPU
624,285
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", ...
GCC
c6x
MD
next_suggestion
VLIW
624,286
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "clobber", "(", "reg", ":", "SI", "REG_B2", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_B3", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_B4", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "REG_B30", ")", ")", "(", ...
LLVM
Mips
TD
next_suggestion
CPU
624,287
[ "InstrItinClass", "Itinerary", "=", "NoItinerary", ";" ]
[ "string", "AsmString", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "int_mips_wrdsp", "GPR32Opnd", ":", "$", "rt", ",", "immZExt7", ":", "$", "mask", ")", "]", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
624,288
[ "}" ]
[ "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", ...
LLVM
ARM
CPP
next_suggestion
CPU
624,289
[ "if", "(", "!", "Check", "(", "S", ",", "DecodeSPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
[ "if", "(", "Rt", "==", "<NUM_LIT>", "||", "Rt2", "==", "<NUM_LIT>", "||", "Rm", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", ...
GCC
rs6000
MD
next_suggestion
CPU
624,290
[ "emit_insn", "(", "gen_blockage", "(", ")", ")" ]
[ "{", "if", "(", "!", "TARGET_SCHED_PROLOG", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
624,291
[ "BranchTarget26Operand", ";" ]
[ "def", "am_bl_target", ":", "Operand", "<", "i64", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM
AArch64
TD
stmt_completion
CPU
624,292
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "Z6_HI", ":", "AArch64Reg", "<", "<NUM_LIT>" ]
GCC
sh
MD
next_suggestion
CPU
624,293
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "{", "return", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR...
LLVM
VE
CPP
next_suggestion
CPU
624,294
[ "}" ]
[ "case", "ISD", "::", "SETUO", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETUEQ", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETUNE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", ...
LLVM
Hexagon
TD
stmt_completion
DSP
624,295
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
GCC
lm32
MD
next_suggestion
MPU
624,296
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
PowerPC
CPP
program_repair
CPU
624,297
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "!", "MO", ".", "isExpr", "(", ")", ")", "return", "(", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ")", "&", "<NUM_LIT>", "UL", ")", "|", "RegBits", "...
[ "PPCMCCodeEmitter", "::", "getMemRI34PCRelEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "<BUGS>", "<BUGE>", "assert", ...
LLVM
ARM
CPP
code_generation
CPU
624,298
[ "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "ARMFunctio...
[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
624,299
[ "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")"...