Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
SystemZ
TD
next_suggestion
CPU
626,800
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", "...
LLVM
Hexagon
TD
next_suggestion
DSP
626,801
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_andir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83...
LLVM
Mips
CPP
code_generation
CPU
626,802
[ "SDValue", "MipsTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl",...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM
AMDGPU
TD
next_suggestion
GPU
626,803
[ "}" ]
[ "class", "getIns32", "<", "RegisterOperand", "Src0RC", ",", "RegisterClass", "Src1RC", ",", "int", "NumSrcArgs", ">", "{", "dag", "ret", "=", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "(", "ins", "Src0RC", ":", "$", "src...
LLVM
Hexagon
TD
stmt_completion
DSP
626,804
[ "<NUM_LIT>", ";" ]
[ "def", "A4_cmpheqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_08d755",...
GCC
i386
MD
program_repair
CPU
626,805
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,806
[ "=", "<NUM_LIT>", ";" ]
[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{",...
GCC
ia64
CPP
stmt_completion
CPU
626,807
[ ";" ]
[ "case", "E_DFmode", ":", "return", "FT", ";", "default", ":", "return", "I64" ]
GCC
pa
MD
stmt_completion
CPU
626,808
[ "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCFP" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,809
[ "}" ]
[ "static", "const", "ARMMCExpr", "*", "CreateLower16", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK_ARM_LO16", ",", "Expr", ",", "Ctx", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,810
[ "case", "AMDGPU", "::", "G_FMINNUM_IEEE", ":" ]
[ "bool", "SITargetLowering", "::", "isCanonicalized", "(", "Register", "Reg", ",", "MachineFunction", "&", "MF", ",", "unsigned", "MaxDepth", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineInstr", "*",...
LLVM
ARM
CPP
stmt_completion
CPU
626,811
[ "{" ]
[ "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand",...
LLVM
Hexagon
TD
next_suggestion
DSP
626,812
[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
GCC
tilepro
CPP
stmt_completion
VLIW
626,813
[ "(", "mode", ")", ":", "default_reg", ";" ]
[ "static", "rtx", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,814
[ "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_XY_XY_166ln", "]", ",", "(", "instregex" ]
GCC
aarch64
MD
next_suggestion
CPU
626,815
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,816
[ "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "SubOp", ")", ",", "TmpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ")", ";" ]
[ "MachineOperand", "&", "Src", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "create...
GCC
xtensa
CPP
program_repair
MPU
626,817
[ "<FIXS>", "xtensa_va_arg", "(", "tree", "valist", ",", "tree", "type", ")", "<FIXE>" ]
[ "rtx", "<BUGS>", "xtensa_va_arg", "(", "valist", ",", "type", ")", "tree", "valist", ",", "type", ";", "<BUGE>", "{", "tree", "f_stk", ",", "stk", ";", "tree", "f_reg", ",", "reg", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,818
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NU...
GCC
aarch64
MD
program_repair
CPU
626,819
[ "<FIXS>", "(", "define_int_attr", "su", "[", "(", "UNSPEC_SADDV", "<STR_LIT>", ")", "(", "UNSPEC_UADDV", "<STR_LIT>", ")", "(", "UNSPEC_UNPACKSHI", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "UNSPEC_FMAXNM", "<STR_LIT>", ")", "(", "UNSPEC_FMINNM", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "logicalf_op", "[", "(", "UNSPEC_ANDF", "<STR_LIT>", ")", "(", "UNSPEC_IORF", "<STR_LIT>", ")", "(", "UNSPEC_XORF", "<STR_LIT>", ")", "]", ")", "<...
GCC
i386
MD
program_repair
CPU
626,820
[ "<FIXS>", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "vec_merge", ":", "V4HF", "(", "any_float", ":", "V4HF", "(", "match_operand", ":", "VI4_128_8_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand",...
LLVM
ARM
CPP
next_suggestion
CPU
626,821
[ "}" ]
[ "align", "*=", "<NUM_LIT>", "*", "size", ";", "}", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(",...
GCC
s390
MD
next_suggestion
MPU
626,822
[ "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
626,823
[ ";" ]
[ "return", "<STR_LIT>", "Optimize addressing mode of load/store", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
626,824
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "SuperClasses", "=", "[", "ExtendOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,825
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "J4_cmpgtn1_fp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
X86
CPP
code_generation
CPU
626,826
[ "std", "::", "string", "getDataLayout", "(", ")", "const", "{", "const", "char", "*", "p", ";", "if", "(", "is64Bit", "(", ")", ")", "p", "=", "<STR_LIT>", "e-p:64:64-s:64-f64:64:64-i64:64:64-f80:128:128", "<STR_LIT>", ";", "else", "if", "(", "isTargetDarwin",...
[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]
GCC
mips
CPP
next_suggestion
CPU
626,827
[ "}" ]
[ "if", "(", "!", "mflip_mips16_htab", ")", "mflip_mips16_htab", "=", "hash_map", "<", "const", "char", "*", ",", "bool", ",", "mips16_flip_traits", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,828
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
GCC
i386
MD
stmt_completion
CPU
626,829
[ ":", "DI" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,830
[ "<STR_LIT>", ";" ]
[ "if", "(", "isForcedVOP3", "(", ")", ")", "return", "<STR_LIT>", "e64", "<STR_LIT>", ";", "if", "(", "isForcedSDWA", "(", ")", ")", "return", "<STR_LIT>", "sdwa", "<STR_LIT>", ";", "if", "(", "isForcedDPP", "(", ")", ")", "return", "<STR_LIT>", "dpp", "<...
GCC
i386
CPP
stmt_completion
CPU
626,831
[ "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_scalefss_mask_round", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")" ]
GCC
m32c
CPP
stmt_completion
MPU
626,832
[ "ra_mem", ")", ";" ]
[ "ra_mem", "=", "gen_rtx_MEM", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "FP_REGNO", ")", ",", "offset", ")", ")", ";", "return", "copy_to_mode_reg", "(", "mode", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,833
[ ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32" ]
LLVM
SystemZ
CPP
code_generation
CPU
626,834
[ "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "assert", "(", "MI",...
[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...
GCC
i386
MD
stmt_completion
CPU
626,835
[ "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,836
[ "}" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opc!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>"...
LLVM
X86
CPP
next_suggestion
CPU
626,837
[ "}" ]
[ "void", "X86AsmBackend", "::", "alignBranchesEnd", "(", "MCObjectStreamer", "&", "OS", ",", "const", "MCInst", "&", "Inst", ")", "{", "if", "(", "!", "needAlign", "(", "OS", ")", ")", "return", ";", "if", "(", "needAlignInst", "(", "Inst", ")", "&&", "...
GCC
ia64
MD
next_suggestion
CPU
626,838
[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "ashift", ":", "DI", "(", "zero_extend", ":", "DI", "(", "ma...
LLVM
Nios2
CPP
stmt_completion
MPU
626,839
[ "::", "BITCAST", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";" ]
[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,840
[ ",", "Den", ")", ";" ]
[ "bool", "AMDGPUCodeGenPrepare", "::", "visitBinaryOperator", "(", "BinaryOperator", "&", "I", ")", "{", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "...
GCC
v850
CPP
stmt_completion
MPU
626,841
[ "TARGET_LONG_CALLS", ")", "{" ]
[ "unsigned", "long", "int", "last", ";", "int", "i", ";", "static", "char", "buff", "[", "<NUM_LIT>", "]", ";", "if", "(", "count", "<=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "bogus JR construction: %d", "<STR_LIT>", ",", "count", ")", ";", "...
LLVM
TPC
TD
stmt_completion
Virtual ISA
626,842
[ ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,843
[ ";" ]
[ "if", "(", "!", "CallerInfo", ")", "return", "false", ";", "Change", "|=", "clampStateAndIndicateChange", "(", "this", "->", "getState", "(", ")", ",", "CallerInfo", "->", "getState", "(", ")", ")", ";", "return", "true", ";", "}", ";", "bool", "AllCallS...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
626,844
[ "}" ]
[ "void", "SPIRVInstPrinter", "::", "printLinkageType", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "<STR_LIT>", "::", "<STR_L...
GCC
i386
MD
next_suggestion
CPU
626,845
[ "FIRST_PSEUDO_REGISTER", ",", "LAST_VIRTUAL_REGISTER", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", "return", "!", "(", "op", "=", "=", "arg_pointer_rtx"...
LLVM
X86
TD
program_repair
CPU
626,846
[ "<FIXS>", "[", "SDNPHasChain", ",", "SDNPOutFlag", ",", "SDNPSideEffect", "]", ">", ";", "<FIXE>" ]
[ "SDNPMayLoad", "]", ">", ";", "def", "X86rdtsc", ":", "SDNode", "<STR_LIT>", ",", "SDTX86RdTsc", ",", "<BUGS>", "[", "SDNPHasChain", ",", "SDNPOutFlag", "]", ">", ";", "<BUGE>", "def", "X86Wrapper", ":", "SDNode", "<STR_LIT>", ",", "SDTX86Wrapper", ">", ";",...
LLVM
ARM
TD
next_suggestion
CPU
626,847
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "P_bit", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L_bit", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
626,848
[ "<STR_LIT>", ">", ";" ]
[ "def", "HasV4T", ":", "Predicate", "<", "<STR_LIT>", ">", ",", "AssemblerPredicate", "<", "<STR_LIT>", "," ]
LLVM
ARM
CPP
next_suggestion
CPU
626,849
[ "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";" ]
[ "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(...
GCC
vax
MD
stmt_completion
CPU
626,850
[ "BLK", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_operand", ":" ]
LLVM
M680x0
TD
stmt_completion
MPU
626,851
[ "SDNPCommutative", "]", ">", ";" ]
[ "def", "MxAdd", ":", "SDNode", "<", "<STR_LIT>", ",", "MxSDT_BiArithCCROut", ",", "[" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,852
[ ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]
LLVM
AArch64
CPP
code_generation
CPU
626,853
[ "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "*", ">", "*", "Created", ")", "const", "{", "EVT", "VT...
[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,854
[ "}" ]
[ "bool", "WebAssemblyTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";" ]
LLVM
X86
TD
program_repair
CPU
626,855
[ "<FIXS>", "SSEPackedDouble", ">", ",", "EVEX_V512", ",", "PS", ",", "VEX_W", ",", "<FIXE>" ]
[ "defm", "VCVTTPD2UDQZ", ":", "avx512_vcvt_fp", "<NUM_LIT>", ",", "<STR_LIT>", ",", "VR512", ",", "VR256X", ",", "fp_to_uint", ",", "memopv8f64", ",", "f512mem", ",", "v8i32", ",", "v8f64", ",", "<BUGS>", "SSEPackedDouble", ">", ",", "EVEX_V512", ",", "TB", "...
GCC
i386
MD
stmt_completion
CPU
626,856
[ ",", "tmp", "," ]
[ "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "ix86_expand_reduc", "(", "gen_", "<", "code", ">", "<", "mode", ">", "<NUM_LIT>", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_vec_extract", "<", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,857
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<N...
LLVM
X86
TD
program_repair
CPU
626,858
[ "<FIXS>", "IIC_SR", ">", ",", "OpSize16", ";", "<FIXE>", "<FIXS>", "IIC_SR", ">", ",", "OpSize32", ";", "<FIXE>" ]
[ "def", "ROR16mi", ":", "Ii8", "<NUM_LIT>", ",", "MRM1m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ",", "i8imm", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "rotr", "(", "loadi16", "addr", ":", ...
GCC
arm
CPP
next_suggestion
CPU
626,859
[ "return", "<NUM_LIT>", ";" ]
[ "static", "bool", "can_avoid_literal_pool_for_label_p", "(", "rtx", "x", ")", "{", "if", "(", "arm_disable_literal_pool", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
626,860
[ "}" ]
[ "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f128", ")", "{", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", ...
LLVM
ARM
TD
next_suggestion
CPU
626,861
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "USADA8", ":", "AI", "<", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ",", "GPR", ":", "$", "Ra", ")", ",", "MulFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT...
GCC
arm
MD
stmt_completion
CPU
626,862
[ "<NUM_LIT>", "]" ]
[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VLDRWQGSO_F", ")", ")", "]", "<STR_LIT>", "{", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "ops", "[", "<N...
LLVM
Mips
CPP
stmt_completion
CPU
626,863
[ ")", "return", "true", ";" ]
[ "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "...
LLVM
Sparc
CPP
stmt_completion
CPU
626,864
[ "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";" ]
[ "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "...
GCC
i386
MD
stmt_completion
CPU
626,865
[ "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "vec_merge", ":", "V48_AVX512VL", "(", "match_operand", ":", "V48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "<", "avx512fmaskmode", ">" ]
GCC
vax
MD
program_repair
CPU
626,866
[ "<FIXS>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", ...
[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VAXint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")"...
GCC
i386
CPP
next_suggestion
CPU
626,867
[ "}" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_storeu2_m128d", "(", "double", "*", "_", "_", "PH", ",", "double",...
GCC
mips
MD
stmt_completion
CPU
626,868
[ "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", ")", "]", "UNSPEC_LOADGP", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_must_initial...
LLVM
Hexagon
TD
next_suggestion
DSP
626,869
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeq_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...
LLVM
Mips
CPP
next_suggestion
CPU
626,870
[ "auto", "Src", "=", "getValueSource", "(", "ASC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "PointerType", "*", "SrcTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ASC", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Visiting address space cast: ", "<STR_L...
LLVM
Mips
CPP
next_suggestion
CPU
626,871
[ "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]
[ "setOperationAction", "(", "ISD", "::", "SUB", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "VecTys", "[", "i", "]", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ...
GCC
nds32
MD
next_suggestion
CPU
626,872
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_BSP_2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
sparc
MD
next_suggestion
CPU
626,873
[ "}" ]
[ "<STR_LIT>", "{", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_V8PLUS", ")", "emit_insn", "(", "gen_const_mulsidi3_v8plus", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ...
GCC
i386
CPP
next_suggestion
CPU
626,874
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_getmant_pd", "(", "_", "_", "m128d", "_", "_", "W",...
GCC
m32c
MD
next_suggestion
MPU
626,875
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "PSI", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM...
LLVM
ARM
CPP
next_suggestion
CPU
626,876
[ "Scale", "=", "<NUM_LIT>", ";" ]
[ "if", "(", "PtrTy", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Zero", "=", "ConstantInt", "::", "get", "(", "Builder", ".", ...
LLVM
ARCompact
CPP
code_generation
MPU
626,877
[ "bool", "ARCompactInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "...
[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
626,878
[ ":", "<NUM_LIT>", ";" ]
[ "return", "STI", ".", "isELFv2ABI", "(", ")", "?", "<NUM_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
626,879
[ "_", "_", "Y", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sign_pi8", "(", "_", "_", "m64", "_", "_", "X", ",", "...
LLVM
Hexagon
TD
next_suggestion
DSP
626,880
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
626,881
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitAtomicLoadBinary", "(", "MI", ",", "MBB", ",", "<STR_LIT>", "::", "<STR_LIT>",...
GCC
c6x
MD
stmt_completion
VLIW
626,882
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC
mips
MD
next_suggestion
CPU
626,883
[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lo_sum", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
loongarch
CPP
stmt_completion
CPU
626,884
[ "x_la_opt_tls_dialect", ";" ]
[ "la_target", ".", "cpu_arch", "=", "ptr", "->", "x_la_opt_cpu_arch", ";", "la_target", ".", "cpu_tune", "=", "ptr", "->", "x_la_opt_cpu_tune", ";", "la_target", ".", "isa", ".", "fpu", "=", "ptr", "->", "x_la_opt_fpu", ";", "la_target", ".", "isa", ".", "s...
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
626,885
[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "bool", "isInstMemFence", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,886
[ "emitStartOfRuntimeMetadata", "(", "M", ")", ";" ]
[ "AMDGPU", "::", "IsaVersion", "ISA", "=", "AMDGPU", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping",...
LLVM
AMDGPU
CPP
code_generation
GPU
626,887
[ "bool", "AMDGPUTargetLowering", "::", "isKnownNeverNaNForTargetNode", "(", "SDValue", "Op", ",", "const", "SelectionDAG", "&", "DAG", ",", "bool", "SNaN", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")",...
[ "If", "SNaN", "is", "false", ",", "." ]
GCC
mips
MD
stmt_completion
CPU
626,888
[ ")", ")", "]" ]
[ "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC
s390
MD
program_repair
MPU
626,889
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "abs", ":", "FPR", "(", "match_operand", ":", "FPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<ST...
GCC
rs6000
MD
next_suggestion
CPU
626,890
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LVRX"...
LLVM
ARM64
TD
next_suggestion
CPU
626,891
[ "}" ]
[ "class", "BaseLoadStorePairOffset", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "bit", "L", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",...
LLVM
rvex
CPP
stmt_completion
VLIW
626,892
[ "false", ";" ]
[ "rvexType", "type", "=", "rvexTypeOf", "(", "MI", ")", ";", "return" ]
LLVM
X86
CPP
next_suggestion
CPU
626,893
[ "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "DstSV", ",", "<NUM_LIT>", ",", "SrcSV", ",", "<NU...
[ "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";" ]
LLVM
Videocore
CPP
next_suggestion
DSP
626,894
[ "}" ]
[ "void", "addImmS6Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ",", "N", ")", ";" ]
LLVM
AMDGPU
TD
program_repair
GPU
626,895
[ "<FIXS>", "class", "KImmFPOperand", "ValueType", "vt", ">", ":", "ImmOperand", "vt", ">", "{", "<FIXE>", "<FIXS>", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "def", "KImmFP32", ":", "KImmFPOperand", "i32", ">", ";", "<FIXE>", "<FIXS>", ...
[ "def", "wait_vdst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_exp", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "class", "KImmMatchClass", "int", "size", ">", ":", "AsmO...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,896
[ "}" ]
[ "DenseMap", "<", "unsigned", ",", "unsigned", ">", "Reg2Local", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", "->", "begin", "(", ")", ",", "E", "=", "MF", ".", "begin", "(", ")", "->", "end", "(", ...
LLVM
Mips
CPP
code_generation
CPU
626,897
[ "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "Mips", ...
[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,898
[ "Intr", "->", "addParamAttr", "(", "RsrcArgIdx", ",", "Attribute", "::", "getWithAlignment", "(", "Ctx", ",", "A", ")", ")", ";" ]
[ "void", "SplitPtrStructs", "::", "setAlign", "(", "CallInst", "*", "Intr", ",", "Align", "A", ",", "unsigned", "RsrcArgIdx", ")", "{", "LLVMContext", "&", "Ctx", "=", "Intr", "->", "getContext", "(", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
626,899
[ "return", "true", ";" ]
[ "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT",...