Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
avr
MD
next_suggestion
MPU
626,600
[ "}", ")" ]
[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL1", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_scratch", ":"...
GCC
sparc
MD
next_suggestion
CPU
626,601
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "GSR_REG", ")", "]", "UNSPEC_FPACKFIX", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR...
GCC
powerpcspe
CPP
stmt_completion
CPU
626,602
[ ")", ";" ]
[ "debug_tree", "(", "pop_target", ")", ";", "}", "else", "fprintf", "(", "stderr", ",", "<STR_LIT>", "pop_target: <NULL>\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "--------------------\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "!...
GCC
i386
MD
next_suggestion
CPU
626,603
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mips
MD
next_suggestion
CPU
626,604
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
[ "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<", "DSPV", ":", "dspshift_mask", ">", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "INTVAL", "(", "operands", "[", "<NU...
LLVM
AVR
CPP
program_repair
MPU
626,605
[ "<FIXS>", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";",...
[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", "<BUGS>", ".", "addReg", "(", "DstReg", ",", "getKillRegState",...
GCC
i386
MD
stmt_completion
CPU
626,606
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "X87MODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "X87MODEI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "X87MODEI", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,607
[ "createGenericVirtualRegister", "(", "PartLLT", ")", ";" ]
[ "EVT", "VT", "=", "EVT", "::", "getEVT", "(", "CurSplitArg", ".", "Ty", ")", ";", "LLT", "LLTy", "=", "getLLTForType", "(", "*", "CurSplitArg", ".", "Ty", ",", "DL", ")", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegistersForCallingConv", "(",...
GCC
aarch64
MD
next_suggestion
CPU
626,608
[ "<STR_LIT>" ]
[ "(", "plus", ":", "GPI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
ARM
TD
next_suggestion
CPU
626,609
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "UD", ":", "ASuInp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "SPR", ":", "$", "Sd", ")", ",", "(", "ins", "DPR", ":", "$", "Dm", ")", ",", "NoItinerary", ",", "!", "strconca...
LLVM
X86
CPP
next_suggestion
CPU
626,610
[ "unsigned", "NumElts", "=", "std", "::", "min", "(", "DataVT", ".", "getVectorNumElements", "(", ")", ",", "IndexVT", ".", "getVectorNumElements", "(", ")", ")", ";" ]
[ "case", "GATHER", ":", "case", "GATHER_AVX2", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "nullptr", ";", "MVT", "DataVT", "=", "MVT", "::", "getVT", "(", "I", ".", "getType", "(", ")", ")", ...
LLVM
R600
CPP
next_suggestion
GPU
626,611
[ "}" ]
[ "SILowerControlFlowPass", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "tm", ".", "getRegisterInfo", "(", ")", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{" ]
LLVM
X86
CPP
stmt_completion
CPU
626,612
[ ",", "Subtarget", ")", ";" ]
[ "if", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "LowerSIGN_EXTEND_Mask", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", "Expecte...
GCC
mips
CPP
next_suggestion
CPU
626,613
[ "fputs", "(", "<STR_LIT>", "\\t.extern\\t", "<STR_LIT>", ",", "file", ")", ";" ]
[ "default_elf_asm_output_external", "(", "file", ",", "decl", ",", "name", ")", ";", "if", "(", "TREE_SYMBOL_REFERENCED", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mips_in_small_data_p", "(", "de...
LLVM
Hexagon
TD
next_suggestion
DSP
626,614
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
nds32
MD
next_suggestion
CPU
626,615
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "ss_minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<N...
LLVM
Hexagon
TD
stmt_completion
DSP
626,616
[ "<NUM_LIT>", ";" ]
[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>",...
GCC
s390
CPP
code_generation
MPU
626,617
[ "static", "reg_class_t", "s390_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "rclass_i", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "reg_class", "rclass", "=", "(", "enum", "reg_class",...
[ "Inform", "reload", "about", "cases", "where", "moving", "X", "with", "a", "mode", "MODE", "to", "a", "register", "in", "RCLASS", "requires", "an", "extra", "scratch", "or", "immediate", "register", ".", "Return", "the", "class", "needed", "for", "the", "i...
LLVM
TPC
TD
next_suggestion
Virtual ISA
626,618
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "DataType", ":", "$", "optype", ",", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,619
[ ")", ")", "return", "true", ";" ]
[ "bool", "S0IsUnsigned", "=", "Known0", ".", "countMinLeadingZeros", "(", ")", ">", "<NUM_LIT>", ";", "bool", "S0IsSigned", "=", "Known0", ".", "countMinLeadingOnes", "(", ")", ">", "<NUM_LIT>", ";", "auto", "Known1", "=", "DAG", ".", "computeKnownBits", "(", ...
LLVM
AArch64
CPP
next_suggestion
CPU
626,620
[ "}" ]
[ "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if", "(", "EnableCondBrTuning", ")", "addPass", "(", "createAArch64CondBrTunin...
LLVM
ARM
CPP
next_suggestion
CPU
626,621
[ "}" ]
[ "bool", "ARMBaseTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "PM", ".", "add", "(", "createARMJITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "return", "false", ";" ...
GCC
h8300
CPP
program_repair
MPU
626,622
[ "<FIXS>", "insv", "and", "extzv", "will", "think", "that", "we", "cannot", "handle", "memory", ".", "However", ",", "<FIXE>" ]
[ "return", "<NUM_LIT>", ";" ]
GCC
arm
MD
stmt_completion
CPU
626,623
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,624
[ "}" ]
[ "bool", "isCortexA7", "(", ")", "const", "{", "return", "ARMProcFamily", "==", "CortexA7", ";" ]
GCC
arm
CPP
stmt_completion
CPU
626,625
[ "_", "o", ")", ";" ]
[ "_", "_", "builtin_neon_vst1q_x2v8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_" ]
GCC
rl78
MD
next_suggestion
MPU
626,626
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
rs6000
MD
stmt_completion
CPU
626,627
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
M680x0
CPP
next_suggestion
MPU
626,628
[ "}" ]
[ "Num", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "char", "Val", "=", "(", "Bead", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tEncodeBits", "<STR_LIT>", "<<", "<STR_LIT>", " Num: ", ...
LLVM
Hexagon
TD
stmt_completion
DSP
626,629
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadrd_pbr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28"...
GCC
arm
CPP
stmt_completion
CPU
626,630
[ "_", "builtin_neon_si", "*", ")", "_", "_", "addr", ")", ";" ]
[ "_", "_", "arm_vld4q_s32", "(", "int32_t", "const", "*", "_", "_", "addr", ")", "{", "union", "{", "int32x4x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o...
GCC
i386
MD
next_suggestion
CPU
626,631
[ "}", ")" ]
[ "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SFENCE", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode", ")", ")", "MEM_VOLATILE_...
LLVM
AArch64
TD
next_suggestion
CPU
626,632
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "l...
LLVM
Hexagon
TD
next_suggestion
DSP
626,633
[ "}" ]
[ "def", "A2_addp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "En...
LLVM
X86
CPP
code_generation
CPU
626,634
[ "void", "X86InstPrinterCommon", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SymbolizeOperands", ")", "return", ";", "const", "MCOperand", "...
[ "value", "(", "e.g", "." ]
GCC
sparc
MD
stmt_completion
CPU
626,635
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>" ]
GCC
arm
CPP
next_suggestion
CPU
626,636
[ "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";" ]
[ "d", "->", "fcode", "=", "fcode", ";", "int", "op_num", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", "-", "<NUM_LIT>", ";", "int", "arg_num", "=", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", "?", "op_num"...
LLVM
AArch64
CPP
code_generation
CPU
626,637
[ "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilderBase", "&", "Builder", ",", "Type", "*", "ValueTy", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertB...
[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]
GCC
m68k
MD
program_repair
MPU
626,638
[ "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "if", "(", "FP_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", ...
GCC
rs6000
MD
next_suggestion
CPU
626,639
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "VSX_LE_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "tmp", "=", "(", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_...
LLVM
XCore
CPP
next_suggestion
MPU
626,640
[ "}" ]
[ "bool", "XCoreFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";" ]
GCC
v850
CPP
code_generation
MPU
626,641
[ "static", "void", "v850_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "mem", ",", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "emit_block_move", "(", ...
[ "Worker", "function", "for", "TARGET_TRAMPOLINE_INIT", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
626,642
[ "unsigned", "CReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "ISD", "::", "Constant", ",", "Imm", ")", ";" ]
[ "unsigned", "AArch64FastISel", "::", "emitAdd_ri_", "(", "MVT", "VT", ",", "unsigned", "Op0", ",", "int64_t", "Imm", ")", "{", "unsigned", "ResultReg", ";", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "ResultReg", "=", "emitAddSub_ri", "(", "false", ",", "VT"...
LLVM
Hexagon
TD
stmt_completion
DSP
626,643
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NU...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,644
[ "if", "(", "CallMain", ")", "{" ]
[ "}", "}", "DenseMap", "<", "std", "::", "pair", "<", "Function", "*", ",", "FunctionType", "*", ">", ",", "Function", "*", ">", "Wrappers", ";", "for", "(", "auto", "&", "UseFunc", ":", "Uses", ")", "{", "Use", "*", "U", "=", "UseFunc", ".", "fir...
LLVM
ARM
CPP
next_suggestion
CPU
626,645
[ "}" ]
[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";" ]
LLVM
AMDGPU
TD
program_repair
GPU
626,646
[ "<FIXS>", "(", "inst", "$", "ptr", ",", "Offset", ":", "$", "offset", ",", "(", "i1", "<NUM_LIT>", ")", ",", "$", "in", ")", "<FIXE>" ]
[ "class", "DSReadPat_D16", "DS_Pseudo", "inst", ",", "PatFrag", "frag", ",", "ValueType", "vt", ">", ":", "GCNPat", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ",", "vt", ":", "$", "in", ")", ",", ...
GCC
sh
CPP
code_generation
CPU
626,647
[ "HOST_WIDE_INT", "sh_disp_addr_displacement", "(", "rtx", "x", ")", "{", "gcc_assert", "(", "satisfies_constraint_Sdd", "(", "x", ")", ")", ";", "return", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";",...
[ "Return", "the", "displacement", "value", "of", "a", "displacement", "address", "." ]
GCC
iq2000
MD
next_suggestion
CPU
626,648
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<...
LLVM
X86
CPP
stmt_completion
CPU
626,649
[ ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::",...
GCC
i386
MD
program_repair
CPU
626,650
[ "<FIXS>", "(", "match_test", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "ior", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_...
LLVM
ARM64
TD
next_suggestion
CPU
626,651
[ "}" ]
[ "def", "MemoryUnscaledOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC
avr
MD
stmt_completion
MPU
626,652
[ ")", "]", ")" ]
[ "(", "match_dup", "<NUM_LIT>", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,653
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cround_ri", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_2op", ">", ",", "Enc_a05677"...
GCC
vax
MD
stmt_completion
CPU
626,654
[ ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
XCore
CPP
stmt_completion
MPU
626,655
[ ")", ")", ";" ]
[ "initializeXCoreLowerThreadLocalPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
GCC
vax
MD
stmt_completion
CPU
626,656
[ ")", "(", "SI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "iprefx", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>" ]
GCC
bfin
CPP
program_repair
DSP
626,657
[ "<FIXS>", "rtx", "reg", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "static", "rtxhwloop_pattern_reg", "(", "rtx", "insn", ")", "{", "<BUGS>", "rtx", "pat", ",", "reg", ";", "<BUGE>", "if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ...
GCC
avr
MD
stmt_completion
MPU
626,658
[ ")", "]", ")", "]", ")" ]
[ "(", "minus", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "mult", ":", "HI", "(", "any_extend", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "any_extend2", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", "(", ...
GCC
mn10300
MD
stmt_completion
MPU
626,659
[ ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand" ]
LLVM
X86
CPP
program_repair
CPU
626,660
[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "DstSV", ",", "<NUM_LIT>", ",", "SrcSV", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "DstPtr", ",", "SrcPtr", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "fal...
GCC
m68k
MD
stmt_completion
MPU
626,661
[ ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "SI", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
next_suggestion
CPU
626,662
[ "emit_move_insn", "(", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "source", ")", ";" ]
[ "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "{", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "delta", "=", "offsets", "->", "soft_frame", "-", "offsets", "->", "saved_args"...
GCC
frv
CPP
stmt_completion
VLIW
626,663
[ "=", "insn", ";" ]
[ "last_call", "=", "NULL", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "INSN_P", "(", "i...
LLVM
ARM64
TD
next_suggestion
CPU
626,664
[ "}" ]
[ "dag", "OutOperandList", "=", "oops", ";", "dag", "InOperandList", "=", "iops", ";", "let", "AsmString", "=", "!", "strconcat", "(", "asm", ",", "operands", ")", ";" ]
LLVM
PowerPC
TD
stmt_completion
CPU
626,665
[ ",", "vsfrc", ",", "vsfrc", ",", "IIC_VecFP", ",", "[", "]", ">", ";" ]
[ "def", "XSMAXCDP", ":", "XX3_XT5_XA5_XB5", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc" ]
GCC
rs6000
MD
program_repair
CPU
626,666
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS...
LLVM
Hexagon
TD
next_suggestion
DSP
626,667
[ "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", ...
GCC
nds32
MD
next_suggestion
CPU
626,668
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
MSP430
CPP
next_suggestion
MPU
626,669
[ "}" ]
[ "static", "MCInstPrinter", "*", "createMSP430MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ...
LLVM
Hexagon
CPP
code_generation
DSP
626,670
[ "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "*", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Changed", ...
[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
626,671
[ "return", "UseCycle", ";" ]
[ "UseCycle", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "(", "RegNo", "/", "<NUM_LIT>", ")", ";", "if", "(", "(", "RegNo", "%", "<NU...
LLVM
AArch64
CPP
program_repair
CPU
626,672
[ "<FIXS>", "for", "(", "MVT", "VT", ":", "MVT", "::", "fixedlen_vector_valuetypes", "(", ")", ")", "{", "<FIXE>" ]
[ "setTruncStoreAction", "(", "MVT", "::", "v2i32", ",", "MVT", "::", "v2i16", ",", "Expand", ")", ";", "<BUGS>", "for", "(", "MVT", "VT", ":", "MVT", "::", "vector_valuetypes", "(", ")", ")", "{", "<BUGE>", "setOperationAction", "(", "ISD", "::", "SIGN_EX...
GCC
mips
MD
next_suggestion
CPU
626,673
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
CPP
code_generation
CPU
626,674
[ "SDValue", "PPCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wasn't expecting...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,675
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
LLVM
MMIX
CPP
stmt_completion
CPU
626,676
[ "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ...
GCC
i386
CPP
stmt_completion
CPU
626,677
[ "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_test_epi32_mask", "(", "_", "_", "m128i", "_", "_", "A"...
LLVM
ARM
CPP
next_suggestion
CPU
626,678
[ "}" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "STMDB", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ARM", "::", "STMIB", ";", "}", "break", ";", "case", "ARM", "::", "t2LDRi8", ":", "case", "ARM", "::", "t2LDRi12", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,679
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
GCC
nds32
MD
stmt_completion
CPU
626,680
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
626,681
[ "}" ]
[ "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "oc", "==", "PPC", "::", "ADDI", ")", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=...
LLVM
ARM
CPP
stmt_completion
CPU
626,682
[ ";" ]
[ "if", "(", "!", "IsVector", "&&", "!", "Op", "->", "isRegList", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".save expects GPR registers", "<STR_LIT>", ")", ";", "if", "(", "IsVector", "&&", "!", "Op", "->", "isDPRRegList", "(", ")", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
626,683
[ "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "{" ]
[ "assert", "(", "Val", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "This must be a vector type", "<STR_LIT>", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", "Invalid opc...
GCC
mep
CPP
program_repair
CPU
626,684
[ "<FIXS>", "switch", "(", "class_letter", ")", "<FIXE>" ]
[ "if", "(", "type", "!=", "CPP_CHAR", ")", "goto", "syntax_error", ";", "class_letter", "=", "tree_to_uhwi", "(", "val", ")", ";", "<BUGS>", "if", "(", "class_letter", ">=", "'", "A", "'", "&&", "class_letter", "<=", "'", "D", "'", ")", "switch", "(", ...
LLVM
AMDGPU
TD
program_repair
GPU
626,685
[ "<FIXS>", "Src2RC", ":", "$", "src2", ",", "Clamp0", ":", "$", "clamp", ",", "omod0", ":", "$", "omod", ")", ",", "<FIXE>", "<FIXS>", "Src2RC", ":", "$", "src2", ",", "Clamp0", ":", "$", "clamp", ")", ",", "<FIXE>", "<FIXS>", "(", "ins", "Src0RC", ...
[ "!", "if", "(", "HasOMod", ",", "(", "ins", "Src0Mod", ":", "$", "src0_modifiers", ",", "Src0RC", ":", "$", "src0", ",", "Src1Mod", ":", "$", "src1_modifiers", ",", "Src1RC", ":", "$", "src1", ",", "<BUGS>", "Src2RC", ":", "$", "src2", ",", "clampmod...
LLVM
Hexagon
TD
next_suggestion
DSP
626,686
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ...
LLVM
AArch64
TD
next_suggestion
CPU
626,687
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "fpzero_izero_asmoperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
Blackfin
CPP
next_suggestion
DSP
626,688
[ "}" ]
[ "bool", "IsVarArg", "=", "false", ";", "return", "FunctionType", "::", "get", "(", "ResultTy", ",", "ArgTys", ",", "IsVarArg", ")", ";" ]
LLVM
Sparc
CPP
program_repair
CPU
626,689
[ "<FIXS>", "static", "SDValue", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "SparcTargetLowering", "&", "TLI", ",", "bool", "hasHardQuad", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "Op", ".", "getValueType", "(", ")"...
[ "<NUM_LIT>", ")", ";", "}", "<BUGS>", "SDValue", "SparcTargetLowering", "::", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(",...
LLVM
CellSPU
CPP
stmt_completion
MPU
626,690
[ "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]
[ "cerr", "<<", "<STR_LIT>", "loadRegToAddr() invoked!\\n", "<STR_LIT>", ";", "abort", "(", ")", ";", "if", "(", "Addr", "[", "<NUM_LIT>", "]", ".", "isFI", "(", ")", ")", "{", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "RC", ...
LLVM
ARM
CPP
next_suggestion
CPU
626,691
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "static", "DecodeStatus", "DecodeDPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisas...
LLVM
X86
CPP
next_suggestion
CPU
626,692
[ "return", "new", "ELFX86_32AsmBackend", "(", "T", ",", "OSABI", ")", ";" ]
[ "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "return", "new", "WindowsX86AsmBackend", "(", "T", ",", "false", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,693
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_tfrpr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_f5e933", "{", "let", "Inst", "{", "<NUM_LIT...
GCC
ia64
MD
next_suggestion
CPU
626,694
[ "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "BI", "(", "eq", ":", "BI", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_i...
GCC
aarch64
CPP
code_generation
CPU
626,695
[ "static", "unsigned", "HOST_WIDE_INT", "aarch64_asan_shadow_offset", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1", "<<", "<NUM_LIT>", ")", ";", "}" ]
[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,696
[ "}" ]
[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSi...
LLVM
AArch64
TD
next_suggestion
CPU
626,697
[ "}" ]
[ "class", "OneXRegData", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "BaseOneOperandData", "<", "opc", ",", "GPR64", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", ...
LLVM
ARM
CPP
stmt_completion
CPU
626,698
[ "getValue", "(", ")", ";" ]
[ "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,699
[ "}" ]
[ "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "const", "TargetRegisterClass", "*", "Super", "=", "RC", ";", "TargetRegisterClass", "::", "sc_iterator", ...