Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
stmt_completion
DSP
628,500
[ "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
GCC
loongarch
CPP
stmt_completion
CPU
628,501
[ "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmaddwev_d_wu", "(", "_", "_", "m128i", "_", "<NUM...
GCC
msp430
CPP
program_repair
MPU
628,502
[ "<FIXS>", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_AUTO", ")", "<FIXE>" ]
[ "if", "(", "i", "<NUM_LIT>", ")", "{", "<BUGS>", "if", "(", "msp430_hwmult_type", "==", "AUTO", ")", "<BUGE>", "{", "if", "(", "msp430_warn_mcu", ")", "{" ]
LLVM
ARM64
TD
next_suggestion
CPU
628,503
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
[ "class", "LoadStore8RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">",...
LLVM
ARM64
TD
next_suggestion
CPU
628,504
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT...
GCC
i386
CPP
stmt_completion
CPU
628,505
[ "(", "const", "_", "_", "m256h", "*", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtneeph_ps" ]
GCC
sh
CPP
next_suggestion
CPU
628,506
[ "else", "{" ]
[ "}", "else", "{", "rtx", "extension_dst", "=", "XEXP", "(", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE", "(", "extension_dst", ")", "!=", "SImode", ")", "extension_dst", "=", "simplify_gen_subreg", "(", "SImode", ",", "extension_dst", ",", ...
LLVM
CSKY
CPP
stmt_completion
CPU
628,507
[ ")", ";" ]
[ "Attribute", "TuneAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "tune-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "="...
LLVM
AArch64
CPP
stmt_completion
CPU
628,508
[ "override", "{" ]
[ "const", "AArch64InstrInfo", "*", "getInstrInfo", "(", ")", "const" ]
LLVM
X86
CPP
next_suggestion
CPU
628,509
[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheX86_32Target", "(", ")", ",", "createX86_32AsmBackend", ")", ";" ]
[ "for", "(", "Target", "*", "T", ":", "{", "&", "getTheX86_32Target", "(", ")", ",", "&", "getTheX86_64Target", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createX86MCAsmInfo", ")", ";", "RegisterMCAdjustCodeGenOptsFn", "Y", "(...
LLVM
SPIRV
CPP
code_generation
Virtual ISA
628,510
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SPIRV OCL Regularizer", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC
c6x
MD
next_suggestion
VLIW
628,511
[ "}", ")" ]
[ "{", "c6x_expand_epilogue", "(", "true", ")", "DONE" ]
GCC
nds32
MD
next_suggestion
CPU
628,512
[ "emit_insn", "(", "gen_vec_setv2hi_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "gcc_unreachable", "(", ")", "HOST_WIDE_INT", "elem", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<", "<", "pos" ]
LLVM
ARM
CPP
stmt_completion
CPU
628,513
[ ")", "{" ]
[ "bool", "isMul4", "=", "(", "Bytes", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "isTwoAddr", "=", "false", ";", "bool", "DstNotEqBase", "=", "false", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";",...
LLVM
PowerPC
CPP
stmt_completion
CPU
628,514
[ ",", "DAG", ")", ";" ]
[ "int", "BFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "BaseLoc", ")", "->", "getIndex", "(", ")", ";", "int", "FS", "=", "MFI", "->", "getObjectSize", "(", "FI", ")", ";", "int", "BFS", "=", "MFI", "->", "getObjectSize", "(", "BFI", ")", ";...
LLVM
X86
TD
stmt_completion
CPU
628,515
[ "(", "XORPSrm", "VR128", ":", "$", "src1", ",", "addr", ":", "$", "src2", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "X86fxor", "VR128", ":", "$", "src1", ",", "(", "memopv4f32", "addr", ":", "$", "src2", ")", ")", "," ]
LLVM
Kudeyar
CPP
next_suggestion
CPU
628,516
[ "return", ";" ]
[ "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "...
GCC
s390
MD
stmt_completion
MPU
628,517
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
628,518
[ "}" ]
[ "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Binary", "|...
LLVM
PowerPC
CPP
next_suggestion
CPU
628,519
[ "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "false", ",", "Arg", ",", "SPDiff", ",", "LocMemOffset", ",", "TailCallArguments", ")", ";" ]
[ "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "TailCallArguments", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>",...
LLVM
ARM64
CPP
stmt_completion
CPU
628,520
[ ")", "{" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Def:\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefsIt", ".", "first", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reachable uses:\\n", "...
LLVM
Hexagon
TD
stmt_completion
DSP
628,521
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "AbsoluteSet", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "le...
LLVM
ECLair
CPP
next_suggestion
MPU
628,522
[ "}" ]
[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";" ]
LLVM
Sparc
CPP
stmt_completion
CPU
628,523
[ ",", "ES", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "TF", ")", ";" ]
[ "if", "(", "const", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "CP", "->", "getValueType", "(", "<NUM_...
LLVM
Hexagon
TD
next_suggestion
DSP
628,524
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
ARM
CPP
stmt_completion
CPU
628,525
[ "bitcastToAPInt", "(", ")", ")", ";" ]
[ "return", "getFP64Imm", "(", "FPImm", "." ]
GCC
i386
CPP
next_suggestion
CPU
628,526
[ "}" ]
[ "if", "(", "_", "_", "get_cpuid_max", "(", "_", "_", "ext", ",", "<NUM_LIT>", ")", "<", "_", "_", "leaf", ")", "return", "<NUM_LIT>", ";", "_", "_", "cpuid", "(", "_", "_", "leaf", ",", "*", "_", "_", "eax", ",", "*", "_", "_", "ebx", ",", ...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
628,527
[ "++", ")", "{" ]
[ "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "isSpvIntrinsic", "(", "MI", ",", "Intrinsic", "::", "spv_switch", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";...
LLVM
Hexagon
TD
next_suggestion
DSP
628,528
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,529
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM
AArch64
CPP
code_generation
CPU
628,530
[ "Value", "*", "AArch64TargetLowering", "::", "getIRStackGuard", "(", "IRBuilderBase", "&", "IRB", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "<NUM_LIT>", ")", ";", "if", "(", ...
[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]
GCC
visium
MD
next_suggestion
Virtual ISA
628,531
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
mmix
MD
stmt_completion
CPU
628,532
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
628,533
[ ";" ]
[ "if", "(", "HasSPE", "&&", "IsPPC64", ")", "report_fatal_error", "(", "<STR_LIT>", "SPE is only supported for 32-bit targets.\\n", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasQPX", "||", "HasVSX", "||", "HasFPU", ...
GCC
i386
CPP
next_suggestion
CPU
628,534
[ "}" ]
[ "*", "base", "=", "addr", ";", "*", "offset", "=", "const0_rtx", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "...
GCC
arm
MD
next_suggestion
CPU
628,535
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "se...
LLVM
Hexagon
TD
next_suggestion
DSP
628,536
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
arm
CPP
stmt_completion
CPU
628,537
[ "_", "c", ",", "_", "_", "d", ")", ";" ]
[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vmla_lanev8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]
GCC
i386
MD
stmt_completion
CPU
628,538
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
628,539
[ "ABI_VZEROUPPER", ")", "]", "UNSPEC_CALLEE_ABI", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "QI", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int" ]
GCC
i386
CPP
stmt_completion
CPU
628,540
[ "mm_set_pi64x", "(", "long", "long", "_", "_", "i", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,541
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NU...
GCC
c4x
CPP
code_generation
DSP
628,542
[ "static", "void", "c4x_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "...
[ "We", "need", "to", "use", "direct", "addressing", "for", "large", "constants", "and", "addresses", "that", "can", "not", "fit", "within", "an", "instruction", ".", "We", "must", "check", "for", "these", "after", "after", "the", "final", "jump", "optimizatio...
LLVM
AArch64
TD
next_suggestion
CPU
628,543
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
628,544
[ ")", ",", "(", "_", "_", "mmask64", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_loadu_epi8", "(", "_", "_", "mmask64", "_", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
628,545
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
628,546
[ ":" ]
[ "return", "{", "AMDGPU", "::", "G_UMIN", ",", "AMDGPU", "::", "G_UMAX", ",", "AMDGPU", "::", "G_AMDGPU_UMED3", "}", ";", "case", "AMDGPU", "::", "G_FMAXNUM", ":", "case", "AMDGPU", "::", "G_FMINNUM", ":", "return", "{", "AMDGPU", "::", "G_FMINNUM", ",", ...
LLVM
Hexagon
CPP
program_repair
DSP
628,547
[ "<FIXS>", "}", "<FIXE>" ]
[ "void", "adjustExtendedInstructions", "(", "MCInst", "&", "MCI", ",", "MCInst", "const", "&", "MCB", ")", "const", ";", "void", "addSubinstOperands", "(", "MCInst", "*", "MI", ",", "unsigned", "opcode", ",", "unsigned", "inst", ")", "const", ";", "}", ";",...
LLVM
R600
CPP
program_repair
GPU
628,548
[ "<FIXS>", "<FIXE>", "<FIXS>", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<FIXE>" ]
[ "}", "<BUGS>", "SDValue", "SITargetLowering", "::", "ResourceDescriptorToi128", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "i128", ")", "{", "return", "Op", ...
LLVM
ARM
TD
stmt_completion
CPU
628,549
[ "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "SwiftWriteP1TwelveCyc", "]", ",", "(", "instregex" ]
LLVM
ARM
TD
stmt_completion
CPU
628,550
[ "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VSHLL_imm", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "th", ",", "Operand", "immtype", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_shift_imm", "<", "(", "outs", "MQPR", ":",...
LLVM
TPC
TD
next_suggestion
Virtual ISA
628,551
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "VectorPred", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredPolarity", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}",...
GCC
ia64
CPP
stmt_completion
CPU
628,552
[ "<STR_LIT>", "invalid conversion to %<__fpreg%>", "<STR_LIT>", ")", ";" ]
[ "if", "(", "TYPE_MODE", "(", "totype", ")", "==", "RFmode", "&&", "TYPE_MODE", "(", "fromtype", ")", "!=", "RFmode", ")", "return", "N_", "(" ]
GCC
avr
CPP
stmt_completion
MPU
628,553
[ "cfun", "->", "has_nonlocal_label", ")", ")", ";" ]
[ "if", "(", "!", "cfun", ")", "return", "TARGET_ACCUMULATE_OUTGOING_ARGS", ";", "return", "(", "TARGET_ACCUMULATE_OUTGOING_ARGS", "&&", "!", "(", "cfun", "->", "calls_setjmp", "||" ]
LLVM
AArch64
CPP
next_suggestion
CPU
628,554
[ "const", "RegisterBank", "&", "RBCCR", "=", "getRegBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "const", "RegisterBank", "&", "RBFPR", "=", "getRegBank", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "(", "void", ")", "RBFPR", ";", "assert", "(", "RBFPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "<STR_LIT>", "::", "<STR_LIT>", ")",...
LLVM
AMDGPU
CPP
code_generation
GPU
628,555
[ "bool", "SITargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "g...
[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]
LLVM
SystemZ
CPP
stmt_completion
CPU
628,556
[ "==", "Instruction", "::", "UIToFP", ")", "{" ]
[ "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumUnpacks", "=", "getElSizeLog2Diff", "(", "Src", ",", "Dst", ")", ...
GCC
aarch64
MD
next_suggestion
CPU
628,557
[ "}" ]
[ "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "<", "VPRED", ">...
LLVM
LC2200
CPP
next_suggestion
CPU
628,558
[ "}" ]
[ "return", "false", ";", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BranchInstrs", ";", "MachineInstr", "*", "LastInst", "=", "&", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "BranchIns...
LLVM
Hexagon
TD
stmt_completion
DSP
628,559
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", "M2_mpyd_nac_ll_s0", ":", "T_M2_mpyd_acc", "<", "<NUM_LIT>", "," ]
GCC
pa
MD
stmt_completion
CPU
628,560
[ "define_attr", "<STR_LIT>" ]
[ "(" ]
GCC
i386
MD
next_suggestion
CPU
628,561
[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,562
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtui_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
GCC
tilepro
CPP
next_suggestion
VLIW
628,563
[ "}" ]
[ "if", "(", "!", "no_rtl", ")", "{", "alias_set_type", "set", "=", "get_varargs_alias_set", "(", ")", ";", "rtx", "tmp", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "\\", "virtual_incoming_args_rtx", ",", "-", "STACK_POINTER_OFF...
GCC
i386
MD
stmt_completion
CPU
628,564
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
628,565
[ ",", "FPR8", ":", "$", "Rn", ",", "sub_8", ")", ",", "shr_imm8", ":", "$", "Imm", ")", ",", "sub_8", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v1i8", "(", "srl", "(", "v1i8", "FPR8", ":", "$", "Rn", ")", ",", "(", "v1i8", "(", "Neon_vdup", "(", "i32", "(", "shr_imm8", ":", "$", "Imm", ")", ")", ")", ")", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "USHRv...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
628,566
[ "}" ]
[ "const", "BPFRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
628,567
[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";" ]
[ "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI"...
GCC
aarch64
MD
stmt_completion
CPU
628,568
[ ")", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ALLI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "ALLI", "[", "(", "not", ":", "ALLI", "(", "and", ":", "ALLI", "(", "match_dup", "<NUM_LIT...
LLVM
Hexagon
CPP
program_repair
DSP
628,569
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineMemOperand.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/MC/MCDwarf.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llv...
[ "#", "include", "<STR_LIT>", "HexagonRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonSubtarget.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "HexagonTargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/BitVector.h", "<STR_LIT>", "#", "inc...
LLVM
ARM
CPP
next_suggestion
CPU
628,570
[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]
[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAddrMode3Operands", "(", "Inst"...
GCC
arm
CPP
stmt_completion
CPU
628,571
[ "_", "_", "a", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vcvtnq_sv8hi", "(" ]
GCC
i386
CPP
stmt_completion
CPU
628,572
[ "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_punpcklbw256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "(", "_", "_", "v32qi", ")", "_", "_", "B", ",", "(", "_", "_", "v32qi", ")", "_", "_", "W", ",", "(", ...
GCC
mcore
CPP
stmt_completion
MPU
628,573
[ "<NUM_LIT>", ";" ]
[ "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "{", "if", "(", "reg_referenced_p", "(", "reg", ",", "PATTERN", "(", "insn", ")", ")...
LLVM
Hexagon
TD
next_suggestion
DSP
628,574
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM
M88k
TD
stmt_completion
MPU
628,575
[ ",", "SDNPOutGlue", "]", ">", ";" ]
[ "def", "callseq_end", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_CallSeqEnd", ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue" ]
GCC
arm
CPP
stmt_completion
CPU
628,576
[ "(", "int16x8_t", ")", "_", "_", "b", ")", ";" ]
[ "_", "_", "arm_vcmpneq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcmpneq_v8hi", "(", "(", "int16x8_t", ")", "_", "_", "a", "," ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
628,577
[ "else", "{" ]
[ "Register", "SPIRVInstructionSelector", "::", "buildI32Constant", "(", "uint32_t", "Val", ",", "MachineInstr", "&", "I", ",", "const", "SPIRVType", "*", "ResType", ")", "const", "{", "const", "SPIRVType", "*", "SpvI32Ty", "=", "ResType", "?", "ResType", ":", "...
GCC
i386
CPP
program_repair
CPU
628,578
[ "<FIXS>", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "operand is not an integer, invalid ", "<STR_LIT>", "<STR_LIT>", "operand code 'K'", "<STR_LIT>", ")", ";", "return", ";", "}", "<FIXE>" ]
[ "break", ";", "case", "'", "K", "'", ":", "<BUGS>", "gcc_assert", "(", "CONST_INT_P", "(", "x", ")", ")", ";", "<BUGE>", "if", "(", "INTVAL", "(", "x", ")", "&", "IX86_HLE_ACQUIRE", ")", "#", "ifdef", "HAVE_AS_IX86_HLE" ]
GCC
visium
MD
next_suggestion
Virtual ISA
628,579
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
628,580
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,581
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
s390
MD
next_suggestion
MPU
628,582
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "V", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
628,583
[ ";" ]
[ "bool", "isSpvIntrinsic", "(", "const", "MachineInstr", "&", "MI", ",", "Intrinsic", "::", "ID", "IntrinsicID", ")", "{", "if", "(", "const", "auto", "*", "GI", "=", "dyn_cast", "<", "GIntrinsic", ">", "(", "&", "MI", ")", ")", "return", "GI", "->", ...
LLVM
Sparc
CPP
next_suggestion
CPU
628,584
[ "Op", ".", "Reg", ".", "RegNum", "=", "DoubleRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";" ]
[ "unsigned", "regIdx", "=", "Reg", "-", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "false", ";" ]
LLVM
X86
TD
stmt_completion
CPU
628,585
[ "GR64", ":", "$", "src1", ",", "GR64", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "ADD64rr_alt", ":", "RI", "<", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins" ]
LLVM
ARM
CPP
stmt_completion
CPU
628,586
[ "return", "<STR_LIT>", "ARMISD::VLD2_UPD", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCGEZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::VCLEZ", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<S...
LLVM
AArch64
CPP
next_suggestion
CPU
628,587
[ "}" ]
[ "if", "(", "Fast", ")", "{", "*", "Fast", "=", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", "||", "Ty", ".", "getSizeInBytes", "(", ")", "!=", "<NUM_LIT>", "||", "Alignment", "<=", "<NUM_LIT>", "||", "Ty", "==", "LLT", "::", "fixed_vecto...
LLVM
X86
CPP
next_suggestion
CPU
628,588
[ "if", "(", "IsZeroV1", ")", "return", "V2", ";" ]
[ "bool", "IsZeroV1", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "IsZeroV2", "=", "ISD", "::", "isBuildVectorAllZeros", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsZeroV1", "&&", "Is...
GCC
rs6000
CPP
stmt_completion
CPU
628,589
[ "r", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "fnmsub %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR...
GCC
i386
MD
stmt_completion
CPU
628,590
[ ",", "operands", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V4SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
628,591
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_paddif", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
LLVM
AMDGPU
TD
program_repair
GPU
628,592
[ "<FIXS>", "FeatureDoesNotSupportSRAMECC", ",", "FeatureImageGather4D16Bug", "]", ">", ";", "<FIXE>" ]
[ "FeatureLDSBankCount32", ",", "FeatureCodeObjectV3", ",", "FeatureDoesNotSupportXNACK", ",", "<BUGS>", "FeatureDoesNotSupportSRAMECC", "]", ">", ";", "<BUGE>", "def", "FeatureISAVersion9_0_2", ":", "FeatureSet", "[", "FeatureGFX9", "," ]
GCC
arm
CPP
program_repair
CPU
628,593
[ "<FIXS>", "if", "(", "arm_const_double_rtx", "(", "x", ")", "||", "vfp3_const_double_rtx", "(", "x", ")", ")", "<FIXE>" ]
[ "return", "<NUM_LIT>", ";", "case", "CONST_DOUBLE", ":", "<BUGS>", "if", "(", "arm_const_double_rtx", "(", "x", ")", ")", "<BUGE>", "return", "outer", "==", "SET", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "COMP...
LLVM
ARM
CPP
program_repair
CPU
628,594
[ "<FIXS>", "else", "if", "(", "STI", ".", "isGPRegisterReserved", "(", "<NUM_LIT>", ")", ")", "<FIXE>" ]
[ "if", "(", "STI", ".", "isRWPI", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "else", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "<BUGE>", "ATS", ...
LLVM
ARM
TD
stmt_completion
CPU
628,595
[ ")", ")", ")", ")", ",", "(", "VLD1DUPd32", "addrmode6", ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2f32", "(", "NEONvdup", "(", "f32", "(", "load", "addrmode6dup", ":", "$", "addr" ]
LLVM
Mips
CPP
program_repair
CPU
628,596
[ "<FIXS>", "void", "addPreEmitPass", "(", ")", "override", ";", "<FIXE>", "<FIXS>", "void", "addPreRegAlloc", "(", ")", "override", ";", "<FIXE>" ]
[ "void", "addIRPasses", "(", ")", "override", ";", "bool", "addInstSelector", "(", ")", "override", ";", "void", "addMachineSSAOptimization", "(", ")", "override", ";", "<BUGS>", "bool", "addPreEmitPass", "(", ")", "override", ";", "<BUGE>", "<BUGS>", "bool", "...
LLVM
AArch64
CPP
stmt_completion
CPU
628,597
[ ")", ";" ]
[ "static", "DecodeStatus", "DecodeAddrRegExtendOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "OptionHiS", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "!", "(", "OptionHiS", "&", "<NUM_LIT>", ")...
LLVM
ARM64
TD
stmt_completion
CPU
628,598
[ ";" ]
[ "uint64_t", "enc", "=", "ARM64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";", "}",...
LLVM
Blackfin
TD
next_suggestion
DSP
628,599
[ "let", "SubRegIndices", "=", "[", "hi16", ",", "lo16", "]", ";" ]
[ "class", "Rii", "<", "bits", "<", "<NUM_LIT>", ">", "group", ",", "bits", "<", "<NUM_LIT>", ">", "num", ",", "string", "n", ",", "list", "<", "Register", ">", "subs", ">", ":", "BlackfinReg", "<", "n", ">", "{", "let", "SubRegs", "=", "subs", ";" ]