Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
next_suggestion
CPU
631,800
[ "}" ]
[ "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
631,801
[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "SDValue", "Res", "=", "LowerDIVREM24", "(", "Op", ",", "DAG", ",", "false", ")", ")", "return", "Res", ";", "<FIXE>" ]
[ "return", "DAG", ".", "getMergeValues", "(", "Results", ",", "DL", ")", ";", "}", "<BUGS>", "SDValue", "Num", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Den", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGE>"...
LLVM
Mips
CPP
next_suggestion
CPU
631,802
[ "return", "expandCopyACC", "(", "MBB", ",", "I", ",", "Opcodes", ".", "first", ",", "Opcodes", ".", "second", ")", ";" ]
[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Opcodes", "=", "getMFHiLoOpc", "(", "Src", ")", ";", "if", "(", "!", "Opcodes", ".", "first", ")", "return", "false", ";" ]
LLVM
PowerPC
TD
next_suggestion
CPU
631,803
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "XB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
LLVM
Sparc
CPP
next_suggestion
CPU
631,804
[ "}" ]
[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "re...
LLVM
X86
CPP
next_suggestion
CPU
631,805
[ "}" ]
[ "bool", "hasSwiftAsyncContext", "(", ")", "const", "{", "return", "HasSwiftAsyncContext", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
631,806
[ "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcC", "=...
GCC
avr
MD
program_repair
MPU
631,807
[ "<FIXS>", "return", "avr_out_plus", "(", "insn", ",", "operands", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "return", "avr_out_minus", "(", "operands", ",", "NULL", ",", "NULL", ")", "<BUGE>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<S...
LLVM
X86
CPP
program_repair
CPU
631,808
[ "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "EDI", ":", "X86", "::", "RDI", ";", "<FIXE>", "<FIXS>", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "X86", "::", "DI", ":", "X86", "::", "EDI", ";", "<FIXE>", "<FIXS>", "ba...
[ "unsigned", "baseRegNo", ";", "if", "(", "insn", ".", "mode", "==", "MODE_64BIT", ")", "<BUGS>", "baseRegNo", "=", "insn", ".", "prefixPresent", "[", "<NUM_LIT>", "]", "?", "X86", "::", "EDI", ":", "X86", "::", "RDI", ";", "<BUGE>", "else", "if", "(", ...
LLVM
ARM64
TD
stmt_completion
CPU
631,809
[ "src1", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FACGTv2f32", "V64", ":", "$", "dst", ",", "V64", ":", "$", "src2", ",", "V64", ":", "$" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
631,810
[ "bits", "<", "<NUM_LIT>", ">", "ToFlag", "=", "<NUM_LIT>", ";" ]
[ "class", "TPCInstVectorNoTypeGen1", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "RoundMode", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
631,811
[ "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT...
LLVM
Mips
CPP
stmt_completion
CPU
631,812
[ "<STR_LIT>", ",", "<STR_LIT>", "__trunctfsf2", "<STR_LIT>", ",", "<STR_LIT>", "__unordtf2", "<STR_LIT>", ",", "<STR_LIT>", "ceill", "<STR_LIT>", ",", "<STR_LIT>", "copysignl", "<STR_LIT>", ",", "<STR_LIT>", "cosl", "<STR_LIT>", ",", "<STR_LIT>", "exp2l", "<STR_LIT>", ...
[ "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "<STR_LIT>", "__addtf3", "<STR_LIT>", ",", "<STR_LIT>", "__divtf3", "<STR_LIT>", ",", "<STR_LIT>", "__eqtf2", ...
GCC
i386
CPP
stmt_completion
CPU
631,813
[ ")", "_", "mm256_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtuqq2ps512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf" ]
GCC
i386
CPP
code_generation
CPU
631,814
[ "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ",", "const", "bool", "int_registers_saved", ")", "{", "if", "(", "size", "<=", "<NUM_LIT>", "*", "get_probe_interval", "(", ")", ")", "{", "HOST_WIDE_INT...
[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]
LLVM
SystemZ
CPP
program_repair
CPU
631,815
[ "<FIXS>", "#", "endif", "<FIXE>" ]
[ "}", "<BUGS>", "#", "endif", "<BUGE>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,816
[ "IfEntry", "->", "erase", "(", "TI", ")", ";" ]
[ "MachineFunction", "*", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "...
LLVM
ARM
TD
stmt_completion
CPU
631,817
[ "]", ">", ";" ]
[ "def", "VLD1q64LowQPseudo_UPD", ":", "VLDQQQQWBPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched", "<", "[", "WriteVLD4" ]
LLVM
TriCore
CPP
next_suggestion
MPU
631,818
[ "}" ]
[ "if", "(", "Desc", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "{", "EmitConstant", "(", "Binary", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", "EmitConstant", "(", "Binary", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "OS", ")", ";", ...
LLVM
X86
CPP
code_generation
CPU
631,819
[ "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", ...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,820
[ "}" ]
[ "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ")", "=", "CalleeArgInfo", "->",...
GCC
loongarch
CPP
stmt_completion
CPU
631,821
[ ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vftint_l_d", "(", "(", "v2f64", ")", "_", "<NUM_LIT>" ]
GCC
sparc
CPP
code_generation
CPU
631,822
[ "static", "rtx", "gen_safe_HIGH64", "(", "rtx", "dest", ",", "HOST_WIDE_INT", "val", ")", "{", "return", "gen_rtx_SET", "(", "dest", ",", "GEN_INT", "(", "val", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ";", "}" ]
[ "The", "optimizer", "is", "not", "to", "assume", "anything", "about", "exactly", "which", "bits", "are", "set", "for", "a", "HIGH", ",", "they", "are", "unspecified", ".", "Unfortunately", "this", "leads", "to", "many", "missed", "optimizations", "during", "...
LLVM
TL45
CPP
next_suggestion
MPU
631,823
[ "}" ]
[ "bool", "TL45AsmParser", "::", "ParseSymbolReference", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIden...
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,824
[ "==", "AMDGPU", "::", "V_MFMA_F64_16X16X4F64_mac_vgprcd_e64", ";" ]
[ "static", "bool", "isDGEMM", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "AMDGPU", "::", "V_MFMA_F64_4X4X4F64_e64", "||", "Opcode", "==", "AMDGPU", "::", "V_MFMA_F64_4X4X4F64_vgprcd_e64", "||", "Opcode", "==", "AMDGPU", "::", "V_MFMA_F64_16X16X4F6...
LLVM
TPC
TD
next_suggestion
Virtual ISA
631,825
[ "let", "Switches", "=", "sw", ";" ]
[ "let", "OutOperandList", "=", "!", "if", "(", "isBoth", ",", "(", "outs", "ZRF", ":", "$", "dest", ")", ",", "(", "outs", "SRF", ":", "$", "dest", ")", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "isBoth", ",", "(", "ins", "SRF", ":"...
GCC
sh
MD
next_suggestion
CPU
631,826
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
631,827
[ "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "CmpOp0", ",", "CmpOp1", ")", ";" ]
[ "SDValue", "H1", "=", "expandV4F32ToV2F64", "(", "DAG", ",", "<NUM_LIT>", ",", "DL", ",", "CmpOp1", ")", ";", "SDValue", "L1", "=", "expandV4F32ToV2F64", "(", "DAG", ",", "<NUM_LIT>", ",", "DL", ",", "CmpOp1", ")", ";", "SDValue", "HRes", "=", "DAG", "...
LLVM
X86
CPP
stmt_completion
CPU
631,828
[ "NumElements", ")", ";" ]
[ "MVT", "SplitVT", "=", "MVT", "::", "getVectorVT", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ...
LLVM
X86
CPP
stmt_completion
CPU
631,829
[ "Mask", ")", "continue", ";" ]
[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "setKillFlags", "(", "MBB", ")", ";", "const", "unsigned", "Mask", "=", "calcLiveInMask", "(", "&", "MBB", ",", "false", ")", ";", "if", "(", "!" ]
GCC
mips
MD
stmt_completion
CPU
631,830
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
631,831
[ "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";" ]
[ "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
631,832
[ "if", "(", "CByte", "&&", "CByte", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "emitMemMemImm", "(", "DAG", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Dst", ",", "Bytes", ")", ";" ]
[ "if", "(", "auto", "*", "CSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "{", "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")...
LLVM
X86
TD
next_suggestion
CPU
631,833
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "SuperClasses", "=", "[", "X86Mem16AsmOperand", "]", ";" ]
LLVM
VE
CPP
stmt_completion
CPU
631,834
[ ".", "getOS", "(", ")", ")", ";" ]
[ "return", "new", "ELFVEAsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")" ]
GCC
aarch64
MD
stmt_completion
CPU
631,835
[ "]", ")" ]
[ "(", "define_code_attr", "sve_fp_op", "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
631,836
[ "}" ]
[ "for", "(", "auto", "&", "MO", ":", "BI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "ret...
GCC
aarch64
MD
next_suggestion
CPU
631,837
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ...
GCC
sparc
MD
next_suggestion
CPU
631,838
[ "(", "define_code_attr", "vis4_addsub_us_patname" ]
[ "(", "define_code_iterator", "vis4_addsub_us", "[", "us_plus", "us_minus", "]", ")", "(", "define_code_attr", "vis4_addsub_us_insn", "[", "(", "us_plus", "<STR_LIT>", ")", "(", "us_minus", "<STR_LIT>", ")", "]", ")" ]
GCC
arm
CPP
stmt_completion
CPU
631,839
[ "NULL_TREE", ",", "NULL_TREE", ")", ";" ]
[ "static", "rtx", "aapcs_libcall_value", "(", "machine_mode", "mode", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", "&&", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "mode", "=", "SImode", ";", "return...
LLVM
AArch64
TD
next_suggestion
CPU
631,840
[ "}" ]
[ "def", "exact6_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
631,841
[ "<STR_LIT>", ",", "SDT_ARM64binvec", ">", ";" ]
[ "def", "ARM64cmgt", ":", "SDNode", "<" ]
LLVM
ARM
CPP
stmt_completion
CPU
631,842
[ ")", ")", "{" ]
[ "void", "ARMBaseInstrInfo", "::", "expandLoadStackGuardBase", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "LoadImmOpc", ",", "unsigned", "LoadOpc", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "isROPI", "(", ")", "&&", "!", "...
GCC
aarch64
CPP
stmt_completion
CPU
631,843
[ "_", "b", ")", "{" ]
[ "vcagts_f32", "(", "float32_t", "_", "_", "a", ",", "float32_t", "_" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
631,844
[ "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "TODO: implement emitPrologue", "<STR_LIT>", ")", ";", "}" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC
mips
MD
next_suggestion
CPU
631,845
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "UNSPEC_DPSQ_SA_L_W", ")", ")", "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_DPSQ_SA_L...
GCC
mips
MD
next_suggestion
CPU
631,846
[ "}" ]
[ "if", "(", "mips_noreorder", ".", "nesting_level", ">", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
631,847
[ "return", "true", ";" ]
[ "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(...
LLVM
X86
CPP
stmt_completion
CPU
631,848
[ ",", "X86", "::", "MOVZX32rr16", ")", ";", "break", ";" ]
[ "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand"...
LLVM
Hexagon
CPP
next_suggestion
DSP
631,849
[ "}" ]
[ "int", "First", "=", "BitVector", "::", "find_first", "(", ")", ";", "if", "(", "First", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "x2v", "(", "First", ")", ";" ]
LLVM
ARM
TD
program_repair
CPU
631,850
[ "<FIXS>", "def", ":", "InstAlias", "<STR_LIT>", ",", "(", "tBKPT", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ",", "Requires", "[", "IsThumb", "]", ">", ";", "<FIXE>" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "val", ";", "}", "<BUGS>", "def", ":", "InstAlias", "<STR_LIT>", ",", "(", "tBKPT", "<NUM_LIT>", ")", ">", ",", "Requires", "[", "IsThumb", "]", ">", ";", "<BUGE>", "def", "tHLT", ":", "T1I...
GCC
ia64
MD
next_suggestion
CPU
631,851
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "BI", "(", "not", ":", "BI", "(", "match_operator", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operan...
GCC
tilepro
MD
stmt_completion
VLIW
631,852
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>...
LLVM
AMDGPU
CPP
program_repair
GPU
631,853
[ "<FIXS>", "switch", "(", "ICA", ".", "getID", "(", ")", ")", "{", "case", "Intrinsic", "::", "fma", ":", "<FIXE>" ]
[ "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", "CostKind", ")", ";", "<BUGS>", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "fma", ")", "{", "<BUGE>", "InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHa...
LLVM
M680x0
CPP
next_suggestion
MPU
631,854
[ "}" ]
[ "unsigned", "getStoreRegOpcode", "(", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "M680x0Subtarget", "&", "STI", ")", "{", "return", "getLoadStoreRegOpcode", "(", "SrcReg", ","...
GCC
s390
MD
stmt_completion
MPU
631,855
[ "HI", "QI", "]", ")" ]
[ "(", "define_mode_iterator", "HQI", "[" ]
GCC
i386
CPP
stmt_completion
CPU
631,856
[ "m128d", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvttpd_epi32", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
TLCS900
CPP
stmt_completion
MPU
631,857
[ "StringRef", "Annot", ")", "{" ]
[ "void", "TLCS900InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", "," ]
LLVM
X86
CPP
next_suggestion
CPU
631,858
[ "}" ]
[ "int64_t", "ShiftAmt", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", "->", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "getUndef...
LLVM
X86
TD
stmt_completion
CPU
631,859
[ ">", ";" ]
[ "def", "HWPort4", ":", "ProcResource", "<", "<NUM_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
631,860
[ "(", "OpNum", ")", ".", "getImm", "(", ")", ";" ]
[ "O", "<<", "'", "#", "'", "<<", "Scale", "*", "MI", "->", "getOperand" ]
LLVM
SystemZ
TD
next_suggestion
CPU
631,861
[ "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]
[ "class", "BranchUnaryRRE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstRRE", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1...
GCC
mips
CPP
next_suggestion
CPU
631,862
[ "if", "(", "change_count", "==", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "curr_val", "=", "(", "unsigned", "int", ")", "(", "(", "m", "&", "(", "unsigned", "int", ")", "(", "<NUM_LIT>", "<<", "shift", ")", ")", ">>", "shift", ")", ";", "if", "(", "curr_val", "!=", "prev_val", ")", "change_count", "++", ";", "prev_val", ...
GCC
aarch64
CPP
program_repair
CPU
631,863
[ "<FIXS>", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "AARCH64_SIMD_PATTERN_START", "]", ";", "<FIXE>" ]
[ "rtxaarch64_simd_expand_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "aarch64_simd_builtin_datum", "*", "d", "=", "<BUGS>", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "(", "AARCH64_SIMD_BUILTIN_BASE", "+", "<NUM_LIT>",...
GCC
m68k
MD
next_suggestion
MPU
631,864
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,865
[ ",", "C", ",", "OS", ")", ";" ]
[ "if", "(", "Printer", ")", "Printer", "(", "get_amd_kernel_code_t_FieldName", "(", "FldIndex", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
631,866
[ ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
powerpcspe
CPP
stmt_completion
CPU
631,867
[ "t", ";" ]
[ "static", "inline", "_", "_", "ev64_opaque__", "_", "_", "internal_ev_mwhsmiaaw", "(", "_", "_", "ev64_opaque__", "a", ",", "_", "_", "ev64_opaque__", "b", ")", "{", "_", "_", "ev64_opaque__" ]
LLVM
AMDGPU
CPP
code_generation
GPU
631,868
[ "RegisterBankInfo", "::", "InstructionMappings", "AMDGPURegisterBankInfo", "::", "getInstrAlternativeMappings", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "ge...
[ "Get", "the", "alternative", "mappings", "for", "MI", "." ]
LLVM
Mips
CPP
code_generation
CPU
631,869
[ "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreach...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
LLVM
ARM
CPP
code_generation
CPU
631,870
[ "bool", "canMergeStoresTo", "(", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";", "}" ]
[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]
GCC
mips
CPP
program_repair
CPU
631,871
[ "<FIXS>", "&&", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "(", "unsigned", ")", "HARD_FRAME_POINTER_REGNUM", "<FIXE>" ]
[ "addr", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "<BUGS>", ...
GCC
rs6000
CPP
next_suggestion
CPU
631,872
[ "return", "cached_can_issue_more", ";" ]
[ "if", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "&&", "last_scheduled_insn", ")", "return", "power6_sched_reorder2", "(", "ready", ",", "*", "pn_ready", "-", "<NUM_LIT>", ")", ";", "if", "(", "rs6000_tune", "==", "PROCESSOR_POWER9", "&&", "last_scheduled_insn", ...
LLVM
X86
CPP
stmt_completion
CPU
631,873
[ "i", ")", "ShuffleMask", "[", "Idx", "+", "i", "]", "=", "NumElts", "+", "i", ";" ]
[ "assert", "(", "(", "Idx", "+", "Len", ")", "<=", "NumElts", "&&", "<STR_LIT>", "Insertion out of range", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back...
LLVM
Sparc
CPP
next_suggestion
CPU
631,874
[ "SDValue", "Lo", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Store", ",", "StackPtr", ",", "NULL", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", ...
LLVM
ARM
CPP
program_repair
CPU
631,875
[ "<FIXS>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "ARM", "::", "HasV7Ops", "]", "&&", "<FIXE>" ]
[ "static", "bool", "getMCRDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "<BUGS>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "ARM", "::", "Ha...
GCC
or1k
MD
stmt_completion
CPU
631,876
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", ...
LLVM
AArch64
TD
stmt_completion
CPU
631,877
[ "#", "<STR_LIT>", ")", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4i32", "(", "OpNode", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "inst" ]
GCC
arm
MD
next_suggestion
CPU
631,878
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
631,879
[ "NewI", "->", "addOperand", "(", "CO", ")", ";" ]
[ "if", "(", "F", "==", "PairMap", ".", "end", "(", ")", ")", "{", "SR", "=", "SubR", ";", "}", "else", "{", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "R", "=", "(", "SubR", "==", "Hexagon", "::", "isub_lo", ")", "?", "P", "...
LLVM
Mips
CPP
next_suggestion
CPU
631,880
[ "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";" ]
[ "static", "DecodeStatus", "DecodeAddiur2Simm7", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Value", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "M...
GCC
i386
MD
stmt_completion
CPU
631,881
[ "plus", "ior", "xor", "]", ")" ]
[ "(", "define_code_iterator", "any_or_plus", "[" ]
GCC
lm32
MD
stmt_completion
MPU
631,882
[ ")", "]" ]
[ "[", "(", "simple_return" ]
LLVM
ARM
CPP
next_suggestion
CPU
631,883
[ "if", "(", "Start", "||", "Dec", "||", "End", ")", "{" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Processing ", "<STR_LIT>", "<<", "*", "ML", ")", ";", "auto", "IsLoopStart", "=", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", ...
LLVM
X86
CPP
stmt_completion
CPU
631,884
[ "(", "<STR_LIT>", "{@ccnge}", "<STR_LIT>", ",", "X86", "::", "COND_L", ")", ".", "Case", "(", "<STR_LIT>", "{@ccnl}", "<STR_LIT>", ",", "X86", "::", "COND_GE", ")", ".", "Case", "(", "<STR_LIT>", "{@ccnle}", "<STR_LIT>", ",", "X86", "::", "COND_G", ")", ...
[ "X86", "::", "CondCode", "Cond", "=", "StringSwitch", "<", "X86", "::", "CondCode", ">", "(", "Constraint", ")", ".", "Case", "(", "<STR_LIT>", "{@cca}", "<STR_LIT>", ",", "X86", "::", "COND_A", ")", ".", "Case", "(", "<STR_LIT>", "{@ccae}", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,885
[ "->", "getHeader", "(", ")", ";" ]
[ "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "IV", "=", "AMDGPU", "::", "IsaInfo", "::", "getIsaVersion", "(", "ST", "->", "getFeatureBits", "(", ")", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", ...
LLVM
Hexagon
TD
next_suggestion
DSP
631,886
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
631,887
[ "{" ]
[ "ChainOfDependences", "&", "getChain", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,888
[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
[ "class", "Enc_3d5b28", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,889
[ "if", "(", "CI", ".", "BaseOff", ")", "{" ]
[ "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "const", "MachineOperand", "*", "AddrReg", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", ";", "...
LLVM
AArch64
TD
next_suggestion
CPU
631,890
[ "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
[ "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
631,891
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtn1_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
LLVM
MOS
CPP
code_generation
MPU
631,892
[ "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "switch", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "report_fatal_error"...
[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
631,893
[ "}" ]
[ "++", "NumOpsAdded", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "++", "NumOpsAdded", ";", "if", "(", "B", "->", "DoPredicateOperands", "(", "MI", ",", "Opcode", ",", "insn", ",", "NumOps", ")", ...
LLVM
AArch64
TD
stmt_completion
CPU
631,894
[ ":", "AsmOperandClass", "{" ]
[ "def", "PSBHintOperand" ]
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
631,895
[ "<FIXS>", "extern", "cl", "::", "opt", "bool", ">", "WasmEnableEmException", ";", "extern", "cl", "::", "opt", "bool", ">", "WasmEnableEmSjLj", ";", "<FIXE>" ]
[ "<STR_LIT>", " instruction output for test purposes only.", "<STR_LIT>", ")", ",", "cl", "::", "init", "(", "false", ")", ")", ";", "<BUGS>", "extern", "cl", "::", "opt", "bool", ">", "EnableEmException", ";", "extern", "cl", "::", "opt", "bool", ">", "EnableE...
LLVM
ARM
CPP
stmt_completion
CPU
631,896
[ "const", "{" ]
[ "bool", "isThumb2Function", "(", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
631,897
[ ",", "<STR_LIT>", "backToBool", "<STR_LIT>", ",", "I", ")", ";" ]
[ "++", "NumBoolToIntPromotion", ";", "for", "(", "Value", "*", "V", ":", "Defs", ")", "if", "(", "!", "BoolToIntMap", ".", "count", "(", "V", ")", ")", "BoolToIntMap", "[", "V", "]", "=", "translate", "(", "V", ")", ";", "for", "(", "auto", "&", "...
LLVM
AMDGPU
CPP
code_generation
GPU
631,898
[ "void", "SIScheduleBlock", "::", "addPred", "(", "SIScheduleBlock", "*", "Pred", ")", "{", "unsigned", "PredID", "=", "Pred", "->", "getID", "(", ")", ";", "for", "(", "SIScheduleBlock", "*", "P", ":", "Preds", ")", "{", "if", "(", "PredID", "==", "P",...
[ "Adds", "the", "specified", "edge", "as", "a", "pred", "of", "the", "current", "node", "if", "not", "already", "." ]
GCC
sh
MD
stmt_completion
CPU
631,899
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]