Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
ia64
CPP
code_generation
CPU
633,500
[ "static", "int", "ia64_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "to", "==", "ADDL_REGS", ")", "to", "=", "GR_REGS", ";", "if", "(", "from", "==", "ADDL_REGS", ")", "from", ...
[ "Calulate", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "FROM", "to", "one", "in", "class", "TO", ",", "using", "MODE", "." ]
LLVM
AAP
CPP
stmt_completion
MPU
633,501
[ "getTargetMachine", "(", ")", "{" ]
[ "const", "AAPTargetMachine", "&" ]
GCC
aarch64
MD
stmt_completion
CPU
633,502
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
mcore
CPP
program_repair
MPU
633,503
[ "<FIXS>", "#", "define", "ADDI_REACH", "(", "<NUM_LIT>", ")", "<FIXE>" ]
[ "static", "int", "number_of_regs_before_varargs", ";", "static", "int", "current_function_anonymous_args", ";", "#", "define", "STACK_BYTES", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "#", "define", "STORE_REACH", "(", "<NUM_LIT>", ")", "<BUGS>", "#", "define"...
GCC
aarch64
MD
stmt_completion
CPU
633,504
[ ")", ")", ")" ]
[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
633,505
[ ")", ";" ]
[ "void", "X86InstrInfo", "::", "compareRegAndStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "unsigned", "StackSlot", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "Ta...
GCC
aarch64
CPP
stmt_completion
CPU
633,506
[ "_", "_", "a", ")", ";" ]
[ "vcvtmh_s16_f16", "(", "float16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_lfloorhfhi", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
633,507
[ "Fixups", ",", "STI", ")", ";" ]
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MCFixupKind", "Fixup", "=", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM...
LLVM
MCS51
CPP
stmt_completion
MPU
633,508
[ ";" ]
[ "const", "MCExpr", "*", "getSubExpr", "(", ")", "const", "{", "return", "SubExpr" ]
LLVM
R600
CPP
stmt_completion
GPU
633,509
[ ")", ";" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function has local memory argument. Promoting to ", "<STR_LIT>", "<STR_LIT>", "local memory disabled.\\n", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "LocalMemAvailable", ">", "<NUM_LIT>", ")", "{", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,510
[ "SReg_32RegClass", ":", "&", "AMDGPU", "::", "SReg_64RegClass", ";" ]
[ "return", "isWave32", "?", "&", "AMDGPU", "::" ]
GCC
i386
MD
next_suggestion
CPU
633,511
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
633,512
[ "addr", ",", "QPR", ":", "$", "src", ")", ",", "itin", ",", "<STR_LIT>", ">", ";" ]
[ "class", "VSTQWBfixedPseudo", "<", "InstrItinClass", "itin", ">", ":", "PseudoNLdSt", "<", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$" ]
LLVM
BPF
CPP
next_suggestion
Virtual ISA
633,513
[ "RedundantMovElemNum", "++", ";" ]
[ "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "dst_sub", "=", "TRI", "->", "getSubRe...
GCC
arm
CPP
stmt_completion
CPU
633,514
[ ",", "_", "_", "d", ")", ";" ]
[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vqrdmlah_lanev8hi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c" ]
GCC
i386
CPP
stmt_completion
CPU
633,515
[ "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_sra_epi16", "(", "_", "_", "m128i", "_", "_", "A", ","...
LLVM
SystemZ
CPP
program_repair
CPU
633,516
[ "<FIXS>", "RxSBGOperands", "RISBG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "while", "(", "expandRxSBG", "(", "RISBG", ")", ")", "<FIXE>" ]
[ "}", "SDNode", "*", "SystemZDAGToDAGISel", "::", "tryRISBGZero", "(", "SDNode", "*", "N", ")", "{", "<BUGS>", "RISBGOperands", "RISBG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<BUGS>...
LLVM
AVR
CPP
next_suggestion
MPU
633,517
[ "}" ]
[ "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", ...
GCC
mips
MD
program_repair
CPU
633,518
[ "<FIXS>", "return", "(", "mips_output_sync_loop", "(", "MIPS_SYNC_OP_12", "(", "<STR_LIT>", ",", "MIPS_SYNC_OP_12_NOT_NOT", ")", ")", ")", "<FIXE>" ]
[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "<BUGS>", "return", "MIPS_SYNC_OP_12", "(", "<STR_LIT>", ",", "MIPS_SYNC_OP_12_NOT_NOT", ")", "<BUGE>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>...
LLVM
ARM
CPP
stmt_completion
CPU
633,519
[ ",", "false", ")", ";" ]
[ "return", "new", "ARMConstantPoolSymbol", "(", "C", ",", "s", ",", "ID", ",", "PCAdj", ",", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
633,520
[ "?", ";" ]
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "InstAtomic", "=", "<NUM_LIT>", ";", "int", "atomicOperation", "=" ]
LLVM
ARM64
TD
next_suggestion
CPU
633,521
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b15_b12", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", ";" ]
LLVM
PIC16
CPP
stmt_completion
MPU
633,522
[ "{" ]
[ "IsDirectCall", "=", "false", ";", "if", "(", "(", "RetVals", ">", "<NUM_LIT>", ")", "||", "(", "NumArgs", ">", "<NUM_LIT>", ")", ")", "GetDataAddress", "(", "dl", ",", "Callee", ",", "Chain", ",", "DataAddr_Lo", ",", "DataAddr_Hi", ",", "DAG", ")", ";...
GCC
h8300
MD
next_suggestion
MPU
633,523
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
633,524
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
633,525
[ ",", "DAG", ",", "InVals", ")", ";" ]
[ "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "LowerFormalArguments_64SVR4", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVal...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,526
[ ",", "RegState", "::", "Implicit", ")", ";" ]
[ "void", "SILowerControlFlowPass", "::", "IndirectSrc", "(", "MachineInstr", "&", "MI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", ...
LLVM
ARM
TD
next_suggestion
CPU
633,527
[ "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd", ")", ";" ]
[ "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "rGPR", ":", "$", "Rt", ")", ";" ]
LLVM
Z80
CPP
next_suggestion
MPU
633,528
[ "}" ]
[ "void", "Z80AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
633,529
[ ")", "]", ")" ]
[ "(", "define_int_attr", "xvcvbf16", "[", "(", "UNSPEC_VSX_XVCVSPBF16", "<STR_LIT>", ")", "(", "UNSPEC_VSX_XVCVBF16SPN", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
633,530
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,531
[ "return", "false", ";" ]
[ "return", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "NumInsts", "<=", "<NUM_LIT>", ";", "}", "case", "SCC_TRUE", ":", "case", "SCC_FALSE", ":", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo"...
GCC
arm
MD
stmt_completion
CPU
633,532
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF" ]
LLVM
ARM
TD
next_suggestion
CPU
633,533
[ "}" ]
[ "def", "VecListTwoQHWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,534
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,535
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "isMax", ",", "Rs", ",", "Rt", ")", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
LLVM
ARM64
TD
stmt_completion
CPU
633,536
[ ";" ]
[ "def", "NormalFrm", ":", "Format", "<", "<NUM_LIT>", ">" ]
LLVM
ARM64
TD
next_suggestion
CPU
633,537
[ "Format", "F", "=", "f", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
633,538
[ "Rn", ";" ]
[ "class", "BaseSIMDVectorShift", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "fixed_imm", ",", "RegisterOperand", "dst_reg", ",", "RegisterOperand", "src_reg", ",", "Operand", "immtype", ","...
LLVM
CSKY
CPP
next_suggestion
CPU
633,539
[ "return", "false", ";" ]
[ "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>...
GCC
arm
MD
stmt_completion
CPU
633,540
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
633,541
[ "TypeStr", "=", "TypeStr", ".", "substr", "(", "<NUM_LIT>", ",", "TypeStr", ".", "find", "(", "'", "]", "'", ")", ")", ";" ]
[ "if", "(", "!", "Ty", ")", "return", "nullptr", ";", "auto", "SpirvTy", "=", "getOrCreateSPIRVType", "(", "Ty", ",", "MIRBuilder", ",", "AQ", ")", ";", "if", "(", "TypeStr", ".", "starts_with", "(", "<STR_LIT>", "*", "<STR_LIT>", ")", ")", "{", "SpirvT...
LLVM
Hexagon
TD
next_suggestion
DSP
633,542
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
633,543
[ ")", ")", "return", "false", ";" ]
[ "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isBarrier", "(", ")", "||", "MI", "->", "isBranch", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(" ]
LLVM
Sparc
CPP
next_suggestion
CPU
633,544
[ "return", "SDValue", "(", ")", ";" ]
[ "break", ";", "case", "ISD", "::", "BITCAST", ":", "return", "PerformBITCASTCombine", "(", "N", ",", "DCI", ")", ";", "}" ]
GCC
gcn
MD
stmt_completion
GPU
633,545
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "VEC_1REG_INT_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_1REG_INT_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_...
LLVM
Hexagon
TD
stmt_completion
DSP
633,546
[ "}", "=", "Rtt", ";" ]
[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=...
GCC
mips
MD
next_suggestion
CPU
633,547
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
LLVM
Sparc
CPP
stmt_completion
CPU
633,548
[ ";" ]
[ "for", "(", "auto", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "for", "(", "auto", "MBBI", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,549
[ ";" ]
[ "AMDGPUAS", "ASST", "=", "ST", "->", "getAMDGPUAS", "(", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDa...
LLVM
X86
CPP
stmt_completion
CPU
633,550
[ "DL", ")", ":", "V1", ";" ]
[ "int", "M1", "=", "TargetMask", "[", "i", "+", "<NUM_LIT>", "]", ";", "int", "M2", "=", "TargetMask", "[", "i", "+", "<NUM_LIT>", "]", ";", "Undef1", "&=", "(", "SM_SentinelUndef", "==", "M1", ")", ";", "Undef2", "&=", "(", "SM_SentinelUndef", "==", ...
LLVM
X86
CPP
next_suggestion
CPU
633,551
[ "}" ]
[ "In1", "=", "N01In", ";", "if", "(", "In0", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", "||", "In1", ".", "getValueSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")...
LLVM
M68k
CPP
code_generation
MPU
633,552
[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "M68kSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "-...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
arm
CPP
program_repair
CPU
633,553
[ "<FIXS>", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "[%r]", "<STR_LIT>", ",", "REGNO", "(", "x", ")", ")", ";", "<FIXE>" ]
[ "int", "is_minus", "=", "GET_CODE", "(", "x", ")", "==", "MINUS", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "<BUGS>", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "[%r, #0]", "<STR_LIT>", ",", "REGNO", "(", "x", ")", ")", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,554
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
TPC
CPP
next_suggestion
Virtual ISA
633,555
[ "SDValue", "First", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "static", "bool", "isSplat", "(", "SDValue", "V", ")", "{", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "return", "false", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
633,556
[ "<NUM_LIT>", ")", ",", "Cond", ")", ";" ]
[ "SDValue", "FalseOp", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueOp", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "TrueOp", "==", "X", "&&", "FalseOp", "==", "NegX", ")", "&&", "!", ...
LLVM
AArch64
TD
next_suggestion
CPU
633,557
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "Wri", ":", "BaseLogicalImm", "<", "opc", ",", "GPR32sp", ",", "GPR32", ",", "logical_imm32", ",", "mnemonic", ",", "[", "(", "set", "GPR32sp", ":", "$", "Rd", ",", "(", "OpNode", "GPR32", ":", "$", "Rn", ",", "logical_imm32", ":", "$", "imm",...
GCC
arm
MD
next_suggestion
CPU
633,558
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
633,559
[ "<FIXS>", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "FeatureDPALU_DPP", "]", ")", ";", "<FIXE>" ]
[ "return", "isRegClass", "(", "AMDGPU", "::", "VGPR_32RegClassID", ")", "||", "(", "isRegClass", "(", "AMDGPU", "::", "VReg_64RegClassID", ")", "&&", "<BUGS>", "AsmParser", "->", "getFeatureBits", "(", ")", "[", "AMDGPU", "::", "Feature64BitDPP", "]", ")", ";",...
LLVM
SystemZ
CPP
next_suggestion
CPU
633,560
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "static", "bool", "resultTests", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ")", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".",...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
633,561
[ ";" ]
[ "return", "<STR_LIT>", "WebAssembly Register Stackify", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
633,562
[ "return", "LT", ".", "first", "*", "<NUM_LIT>", ";" ]
[ "int", "ARMTTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ...
LLVM
AArch64
CPP
next_suggestion
CPU
633,563
[ "}" ]
[ "if", "(", "!", "I", ".", "isPHI", "(", ")", ")", "break", ";", "unsigned", "HeadReg", "=", "<NUM_LIT>", ",", "CmpBBReg", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "oi", "=", "<NUM_LIT>", ",", "oe", "=", "I", ".", "getNumOperands", "(", ")", "...
LLVM
Alpha
TD
stmt_completion
MPU
633,564
[ "]", ",", "s_jsr", ">", ";" ]
[ "def", "JMP", ":", "MbrpForm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "ins", "GPRC", ":", "$", "RS", ")", ",", "<STR_LIT>", ",", "[", "(", "brind", "GPRC", ":", "$", "RS", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
633,565
[ "}" ]
[ "unsigned", "getDarwinVers", "(", ")", "const", "{", "return", "DarwinVers", ";" ]
GCC
m68k
MD
next_suggestion
MPU
633,566
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]" ]
LLVM
ARM
CPP
stmt_completion
CPU
633,567
[ "false", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ...
GCC
mep
CPP
stmt_completion
CPU
633,568
[ ";" ]
[ "else", "gcc_unreachable", "(", ")", ";", "regno", "=", "parse_cr_reg", "(", "str", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "{", "error", "(", "<STR_LIT>", "invalid coprocessor register %qE", "<STR_LIT>", ",", "val", ")", ";", "return", "f...
LLVM
Hexagon
CPP
stmt_completion
DSP
633,569
[ "const", "{" ]
[ "bool", "HexagonMCExpr", "::", "s23_2_reloc", "(", ")" ]
GCC
sparc
MD
next_suggestion
CPU
633,570
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM
AArch64
TD
next_suggestion
CPU
633,571
[ "}" ]
[ "def", "imm32_0_15", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_15Operand", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
633,572
[ ")", ")", ";" ]
[ "else", "{", "auto", "*", "CalleeTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Callee", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "CalleeFTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "CalleeTy", ")", ";", "}"...
GCC
i386
CPP
stmt_completion
CPU
633,573
[ ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_unpackhi_ps", "(", "_", "_", "m256", "_", "_", "A", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
633,574
[ "Nx", "->", "Flags", "|=", "GepNode", "::", "Internal", "|", "InBounds", ";" ]
[ "N", "->", "Flags", "|=", "GepNode", "::", "Pointer", ";", "N", "->", "Idx", "=", "*", "GepI", "->", "idx_begin", "(", ")", ";", "UseSet", "Us", ";", "for", "(", "Value", "::", "user_iterator", "UI", "=", "GepI", "->", "user_begin", "(", ")", ",", ...
GCC
sh
MD
program_repair
CPU
633,575
[ "<FIXS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>",...
GCC
rs6000
CPP
next_suggestion
CPU
633,576
[ "else", "return", "(", "size", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";" ]
[ "static", "unsigned", "long", "rs6000_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "size"...
LLVM
AMDGPU
CPP
program_repair
GPU
633,577
[ "<FIXS>", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ",", "<STR_LIT>", "a sendmsg macro", "<STR_LIT>", ")", ")", "{", "<FIXE>" ]
[ "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "<BUGS>", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "<BUGE>", "if", "(", "ImmVal", "<NUM_LIT>", "||", "!", "isUInt", "<NUM_LIT>", ">", "(", "ImmVal", ")", ")", "{"...
LLVM
ARM
CPP
stmt_completion
CPU
633,578
[ "SETLE", ":" ]
[ "static", "void", "FPCCToARMCC", "(", "ISD", "::", "CondCode", "CC", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "CondCode", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "CondCode2", ")", "{", "CondCode2", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "switch", "(", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
633,579
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "VT", ",", "T", ")", ";" ]
[ "int", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "i", "+", "Amt", ";", "SDValue", "T", "=", "DAG", ".", "getVectorShuffle", "(", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
633,580
[ ";" ]
[ "def", "X2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]
GCC
avr
CPP
stmt_completion
MPU
633,581
[ "offset", ")", ";" ]
[ "else", "{", "int", "offset", "=", "frame_pointer_needed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "avr_pc_size", "=", "AVR_HAVE_EIJMP_EICALL", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "offset", "+=", "avr_regs_to_save", "(", "NULL", ")", ";", "return", ...
GCC
i386
CPP
program_repair
CPU
633,582
[ "<FIXS>", "&", "znver3_cost", ",", "&", "znver4_cost", "<FIXE>" ]
[ "&", "btver2_cost", ",", "&", "znver1_cost", ",", "&", "znver2_cost", ",", "<BUGS>", "&", "znver3_cost", "<BUGE>", "}", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
633,583
[ ")", ")", ",", "(", "LDURQi", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v16i8", "(", "load", "(", "am_unscaled128", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset", ")" ]
GCC
m68k
MD
next_suggestion
MPU
633,584
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,585
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
GCC
mips
MD
program_repair
CPU
633,586
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "<STR_LIT...
GCC
s390
MD
stmt_completion
MPU
633,587
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI" ]
GCC
sparc
CPP
code_generation
CPU
633,588
[ "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "incoming", ",", "int", "*", "pregno", ",", "int", "*", "ppadding", ")", "{...
[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "in...
LLVM
ARM
TD
stmt_completion
CPU
633,589
[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "VLD4LNd16", ":", "VLD4LN", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane" ]
GCC
mips
CPP
stmt_completion
CPU
633,590
[ "case", "in_rdata", ":", "\\", "case", "in_const", ":", "return", "<NUM_LIT>", ";", "\\", "case", "in_named", ":", "return", "get_named_section_flags", "(", "in_named_name", ")", ";", "\\", "}", "\\", "abort", "(", ")", ";", "\\", "}" ]
[ "unsigned", "int", "\\", "current_section_flags", "(", ")", "\\", "{", "\\", "switch", "(", "in_section", ")", "\\", "{", "\\", "case", "no_section", ":", "return", "<NUM_LIT>", ";", "\\", "case", "in_text", ":", "return", "SECTION_CODE", ";", "\\", "case"...
LLVM
ARM
CPP
stmt_completion
CPU
633,591
[ ")", ";" ]
[ "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConversion", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "isThu...
GCC
pa
MD
next_suggestion
CPU
633,592
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "DF", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(...
LLVM
ARM
CPP
stmt_completion
CPU
633,593
[ "<NUM_LIT>", "&&", "IdxVal", "!=", "NumSubElts", ")", ")", "return", "SDValue", "(", ")", ";" ]
[ "if", "(", "!", "VecVT", ".", "isFixedLengthVector", "(", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VecVT", ")", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTy...
GCC
c6x
MD
stmt_completion
VLIW
633,594
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "attr", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "attr", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "attr", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
633,595
[ "_", "_", "v32hu", ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_add_epi16", "(", "_", "_", "m512i", "_", "_", "A", ...
GCC
arm
MD
stmt_completion
CPU
633,596
[ ":", "V16QI" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec" ]
LLVM
Hexagon
TD
stmt_completion
DSP
633,597
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
AArch64
TD
next_suggestion
CPU
633,598
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "class", "BaseFlagManipulation", "<", "bit", "sf", ",", "bit", "sz", ",", "dag", "iops", ",", "string", "asm", ",", "string", "ops", ">", ":", "I", "<", "(", "outs", ")", ",", "iops", ",", "asm", ",", "ops", ",", "<STR_LIT>", ",", "[", "]", ">", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
633,599
[ "Disp", ",", "SDValue", "&", "Index", ")", "const", "{" ]
[ "bool", "selectBDXAddr20Only", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&" ]