Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
633,600
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<N...
GCC
i386
MD
program_repair
CPU
633,601
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", ...
LLVM
X86
CPP
stmt_completion
CPU
633,602
[ "+=", "<STR_LIT>", "-a:0:32-S32", "<STR_LIT>", ";" ]
[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "if", ...
GCC
i386
CPP
stmt_completion
CPU
633,603
[ "mmask8", ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kadd_mask8", "(", "_", "_", "mmask8", "_", "_", "A", ","...
GCC
arm
CPP
stmt_completion
CPU
633,604
[ "!=", "<NUM_LIT>", ")", ";" ]
[ "vtst_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "(", "(", "_", "_", "a", "&", "_", "_", "b", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
633,605
[ "IES_ERROR", ";" ]
[ "return", "State", "==" ]
GCC
i386
CPP
stmt_completion
CPU
633,606
[ "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtepu8_epi64" ]
LLVM
X86
CPP
stmt_completion
CPU
633,607
[ ")", ";" ]
[ "static", "SDValue", "lower128BitVectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "MVT", "VT", ",", "const", "X86Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "VT", ".", "Simpl...
LLVM
AArch64
TD
stmt_completion
CPU
633,608
[ "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "class", "BaseTestBranch", "<", "RegisterClass", "regtype", ",", "Operand", "immtype", ",", "bit", "op", ",", "string", "asm", ",", "SDNode", "node", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "immtype", ":...
LLVM
AMDGPU
TD
program_repair
GPU
633,609
[ "<FIXS>", "class", "SM_Probe_Pseudo", "string", "opName", ",", "string", "variant", ",", "RegisterClass", "baseClass", ",", "dag", "offsets", ",", "string", "asmOffsets", ",", "bit", "hasOffset", ",", "bit", "hasSOffset", ">", ":", "SM_Pseudo", "opName", ",", ...
[ "bits", "<NUM_LIT>", ">", "cpol", ";", "}", "<BUGS>", "class", "SM_Probe_Pseudo", "string", "opName", ",", "dag", "ins", ",", "bit", "isImm", ">", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", "#", "!", "if", "(", "...
LLVM
X86
CPP
stmt_completion
CPU
633,610
[ ")", ";" ]
[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "VirtRegMap", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", ...
GCC
i386
MD
stmt_completion
CPU
633,611
[ "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":" ]
LLVM
MOS
CPP
stmt_completion
MPU
633,612
[ "MCOperand", "&", "Operand", ",", "unsigned", "RelaxTo", ",", "bool", "BankRelax", ")", "{" ]
[ "return", "visitRelaxableOperand", "(", "Inst", ",", "STI", ",", "[", "]", "(", "const" ]
GCC
mips
CPP
next_suggestion
CPU
633,613
[ "return", "SHADOW_SET_INTSTACK", ";" ]
[ "args", "=", "TREE_VALUE", "(", "attr", ")", ";", "if", "(", "args", "==", "NULL", ")", "return", "SHADOW_SET_YES", ";" ]
GCC
arm
MD
next_suggestion
CPU
633,614
[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
GCC
nios2
MD
stmt_completion
MPU
633,615
[ "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
[ "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "con...
LLVM
Mips
CPP
code_generation
CPU
633,616
[ "unsigned", "MipsSEInstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Illegal opcode!", "<STR_LIT>", ")", ";", "case", "Mips", "::", "BEQ", ...
[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
633,617
[ ")", ";" ]
[ "if", "(", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "SDValue", ...
LLVM
CAHP
TD
next_suggestion
CPU
633,618
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "(", "N", "-", ">", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "-", ">", "getValueType", "(", "<...
[ "def", "LO10Sext", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ",", "SDLoc", "(", "N", ")", ",", "N",...
GCC
rs6000
CPP
code_generation
CPU
633,619
[ "static", "tree", "rs6000_mangle_decl_assembler_name", "(", "tree", "decl", ",", "tree", "id", ")", "{", "if", "(", "TARGET_FLOAT128_TYPE", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "DECL_IS_UNDECLARED_BUILTIN", "(", "decl", ")", "&&", "D...
[ "On", "64-bit", "Linux", "and", "Freebsd", "systems", ",", "possibly", "switch", "the", "long", "double", "library", "function", "names", "from", "<", "foo", ">", "l", "to", "<", "foo", ">", "f128", "if", "the", "default", "long", "double", "type", "is",...
LLVM
TriCore
CPP
stmt_completion
MPU
633,620
[ "Address", ",", "Decoder", ")", ";" ]
[ "DecodeStatus", "status", ";", "unsigned", "d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pos2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pos...
LLVM
ARM
CPP
next_suggestion
CPU
633,621
[ "return", "CallResult", ".", "second", ";" ]
[ "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "d...
LLVM
X86
CPP
stmt_completion
CPU
633,622
[ "Op0", ",", "Op1", ")", ")", "return", "TruncateArithmetic", "(", "Op0", ",", "Op1", ")", ";" ]
[ "if", "(", "Op0", "==", "Op1", ")", "return", "true", ";", "unsigned", "Opcode0", "=", "Op0", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode0", "==", "ISD", "::", "ANY_EXTEND", "||", "Opcode0", "==", "ISD", "::", "SIGN_EXTEND", "||", "Opcod...
LLVM
Hexagon
CPP
stmt_completion
DSP
633,623
[ "&", "O", ")", "const", "{" ]
[ "void", "HexagonInstPrinter", "::", "printBranchOperand", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream" ]
GCC
rs6000
CPP
next_suggestion
CPU
633,624
[ "if", "(", "VECTOR_ALIGNMENT_P", "(", "mode", ")", ")", "return", "false", ";" ]
[ "if", "(", "TARGET_VSX", "&&", "VSX_REGNO_P", "(", "regno", ")", "&&", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "||", "VECTOR_ALIGNMENT_P", "(", "mode", ")", "||", "reg_addr", "[", "mode", "]", ".", "scalar_in_vmx_p", "||", "mode", "==", "TImode", "||", ...
LLVM
X86
CPP
next_suggestion
CPU
633,625
[ "}" ]
[ "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "is32Bit", "(", ")", "&&", "<STR_LIT>", "Expecting 32 bit target", "<STR_LIT>", ")", ";", "assert", "(", ...
LLVM
AVR
CPP
next_suggestion
MPU
633,626
[ "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";" ]
[ "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "RegNo", "=", "parseRegister", "(", "false", ")", ";" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
633,627
[ ")", ";" ]
[ "addPass", "(", "createPatmosFunctionSplitterPass", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "}", "addPass", "(", "createPatmosDelaySlotKillerPass", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createPatmosEnsureAlignmentPass",...
LLVM
ARM
CPP
stmt_completion
CPU
633,628
[ "const", "SDNode", "*", "N", ")", "{" ]
[ "Value", "*", "ARMIREmitter", "::", "visitPRELOAD", "(" ]
LLVM
SystemZ
CPP
code_generation
CPU
633,629
[ "MVT", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==...
[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,630
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgt_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
LLVM
CellSPU
CPP
code_generation
MPU
633,631
[ "SDValue", "SPUTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "const", "SPUSubtarget", "*", "ST", "=", "SPUTM", "...
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
GCC
arm
CPP
next_suggestion
CPU
633,632
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "(", "i", "+", "nelt_mode", "<=", "length", ")", ";", "i", "+=", "nelt_mode", ")", "{" ]
[ "unsigned", "int", "i", ",", "nelt_v16", ",", "nelt_v8", ",", "nelt_mode", ";", "rtx", "dst", ",", "mem", ";", "rtx", "val_vec", ",", "reg", ";", "rtx", "(", "*", "gen_func", ")", "(", "rtx", ",", "rtx", ")", ";", "machine_mode", "mode", ";", "unsi...
LLVM
X86
CPP
program_repair
CPU
633,633
[ "<FIXS>", "(", "!", "(", "Mask", "&", "<NUM_LIT>", ")", "||", "CmpVT", "==", "MVT", "::", "i8", "||", "hasNoSignedComparisonUses", "(", "Node", ")", ")", ")", "{", "<FIXE>", "<FIXS>", "(", "!", "(", "Mask", "&", "<NUM_LIT>", ")", "||", "CmpVT", "==",...
[ "int", "SubRegOp", ";", "unsigned", "Op", ";", "if", "(", "isUInt", "<NUM_LIT>", ">", "(", "Mask", ")", "&&", "<BUGS>", "(", "!", "(", "Mask", "&", "<NUM_LIT>", ")", "||", "hasNoSignedComparisonUses", "(", "Node", ")", ")", ")", "{", "<BUGE>", "VT", ...
GCC
rs6000
CPP
stmt_completion
CPU
633,634
[ ",", "a1", ")", ";" ]
[ "return", "_", "_", "builtin_altivec_vcmpeqfp_p", "(", "_", "_", "CR6_EQ_REV", ",", "a1" ]
GCC
avr
MD
stmt_completion
MPU
633,635
[ ")", ")", ")" ]
[ "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
633,636
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS4XForm", ":", "SDNodeXForm", "<"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,637
[ "OPERAND_REG_INLINE_C_INT16", ":" ]
[ "case", "AMDGPU", "::", "OPERAND_REG_IMM_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_IMM_FP32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_INT32", ":", "case", "AMDGPU", "::", "OPERAND_REG_INLINE_C_FP32", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU"...
LLVM
Hexagon
TD
stmt_completion
DSP
633,638
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=" ]
LLVM
FISC
CPP
next_suggestion
CPU
633,639
[ "SDValue", "Ops", "[", "]", "=", "{", "TrueV", ",", "FalseV", ",", "TargetCC", ",", "Flag", "}", ";" ]
[ "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl"...
LLVM
ARM
TD
stmt_completion
CPU
633,640
[ ",", "shr_imm8", ">", "{" ]
[ "def", "MVE_VQSHRUNs16bh", ":", "MVE_VxQRSHRUN", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
PowerPC
CPP
code_generation
CPU
633,641
[ "void", "PPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "const"...
[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC
arm
CPP
stmt_completion
CPU
633,642
[ ";" ]
[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint32x2_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NU...
GCC
arm
CPP
stmt_completion
CPU
633,643
[ "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vmaxnmq_m_f16", "(", "float16x8_t", "_", "_", "inactive", ",", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmaxnmq_m_fv8hf", "(", "_", "_",...
LLVM
ARM
CPP
stmt_completion
CPU
633,644
[ "Name", ";" ]
[ "const", "char", "*", "RegNames", "[", "]", "=", "{", "<STR_LIT>", "r8_usr", "<STR_LIT>", ",", "<STR_LIT>", "r9_usr", "<STR_LIT>", ",", "<STR_LIT>", "r10_usr", "<STR_LIT>", ",", "<STR_LIT>", "r11_usr", "<STR_LIT>", ",", "<STR_LIT>", "r12_usr", "<STR_LIT>", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,645
[ "let", "isFP", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
633,646
[ "int_arm_neon_vmins", ",", "FMINddd", ">", ";" ]
[ "def", ":", "Neon_Scalar_GeneralMath3D_pattern", "<" ]
GCC
bfin
MD
stmt_completion
DSP
633,647
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]
GCC
i386
CPP
next_suggestion
CPU
633,648
[ "}" ]
[ "s", "=", "gen_rtx_EQ", "(", "QImode", ",", "flags", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "d", ",", "s", ")", ")", ";", "d", "=", "gen_lowpart", "(", "QImode", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "d", "=", ...
GCC
aarch64
CPP
stmt_completion
CPU
633,649
[ "a", ";" ]
[ "return", "(", "uint32x2_t", ")", "_", "_" ]
GCC
aarch64
MD
stmt_completion
CPU
633,650
[ ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
program_repair
CPU
633,651
[ "<FIXS>", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ",", "Subtarget", "->", "forceStreamingCompatibleSVE", "(", ")", ")", ")", "<FIXE>" ]
[ "return", "DAG", ".", "getAnyExtOrTrunc", "(", "Extract", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "<BUGS>", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "<BUGE>", "return", "LowerFixedLengthExtractVectorElt", "(",...
LLVM
Mips
CPP
stmt_completion
CPU
633,652
[ "emitDirectiveSetMsa", "(", ")", ";" ]
[ "bool", "MipsAsmParser", "::", "parseSetMsaDirective", "(", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatemen...
LLVM
ARM
TD
stmt_completion
CPU
633,653
[ ">", ";" ]
[ "def", "VLD3DUPq32OddPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD3dup", ">", ",", "Sched", "<", "[", "WriteVLD2", "]" ]
LLVM
ARM64
TD
next_suggestion
CPU
633,654
[ "let", "ParserMatchClass", "=", "ArithmeticShifterOperand", ";" ]
[ "def", "arith_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
mcore
MD
stmt_completion
MPU
633,655
[ "]" ]
[ "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
rl78
CPP
stmt_completion
MPU
633,656
[ "NOT_KNOWN", ";" ]
[ "static", "void", "process_postponed_content_update", "(", "void", ")", "{", "if", "(", "saved_update_index", "!=", "NOT_KNOWN", ")", "{", "update_content", "(", "saved_update_index", ",", "saved_update_value", ",", "saved_update_mode", ")", ";", "saved_update_index", ...
GCC
sparc
MD
program_repair
CPU
633,657
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM
AMDGPU
CPP
program_repair
GPU
633,658
[ "<FIXS>", "Inst", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ...
[ "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "<BUGS>", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "MachineO...
GCC
arm
CPP
stmt_completion
CPU
633,659
[ "_", "a", ")", "{" ]
[ "vld1_p64", "(", "const", "poly64_t", "*", "_" ]
GCC
mips
CPP
next_suggestion
CPU
633,660
[ "if", "(", "!", "GET_MODE_2XWIDER_MODE", "(", "GET_MODE", "(", "op0", ")", ")", ".", "exists", "(", "&", "v2mode", ")", ")", "return", "false", ";" ]
[ "static", "bool", "mips_expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
633,661
[ "<STR_LIT>", ";" ]
[ "let", "PrintMethod", "=" ]
LLVM
AArch64
TD
program_repair
CPU
633,662
[ "<FIXS>", "def", ":", "InstRW", "[", "CortexA510Write", "<NUM_LIT>", ",", "CortexA510UnitVALU", ">", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510Write", "<NUM_LIT>", ",", "CortexA510UnitVALU", ">", "]", ",", ...
[ "def", ":", "InstRW", "[", "CortexA510Write", "<NUM_LIT>", ",", "CortexA510UnitVALU", ">", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "CortexA510Write", "<NUM_LIT>", ",", "...
LLVM
X86
CPP
program_repair
CPU
633,663
[ "<FIXS>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "assert", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", "==", "TypeWidenVector", "&&", "<STR_LIT>", "Unexpected type action!", "<STR_LIT>", ")", ";", "<...
[ "case", "ISD", "::", "SREM", ":", "case", "ISD", "::", "UREM", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ...
LLVM
AMDGPU
TD
program_repair
GPU
633,664
[ "<FIXS>", "clampmod0", ":", "$", "clamp", ",", "<FIXE>" ]
[ "(", "ins", "Src0Mod", ":", "$", "src0_modifiers", ",", "Src0RC", ":", "$", "src0", ",", "Src1Mod", ":", "$", "src1_modifiers", ",", "Src1RC", ":", "$", "src1", ",", "Src2Mod", ":", "$", "src2_modifiers", ",", "Src2RC", ":", "$", "src2", ",", "<BUGS>",...
LLVM
AArch64
CPP
stmt_completion
CPU
633,665
[ "(", ")", ")", ";" ]
[ "unsigned", "Opc", "=", "Def", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "TargetOpcode", "::", "G_SHL", "&&", "Opc", "!=", "TargetOpcode", "::", "G_ASHR", "&&", "Opc", "!=", "TargetOpcode", "::", "G_LSHR", ")", "return", "<NUM_LIT>", ";",...
LLVM
Hexagon
TD
next_suggestion
DSP
633,666
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
X86
TD
program_repair
CPU
633,667
[ "<FIXS>", "(", "MOVLHPSrr", "(", "v4f32", "VR128", ":", "$", "src", ")", ",", "(", "v4f32", "VR128", ":", "$", "src", ")", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "MOVLHPSrr", "(", "v2i64", "VR128", ":", "$", "src", ")", ",", "(", "v2i64", "VR128...
[ "let", "AddedComplexity", "=", "<NUM_LIT>", "in", "{", "def", ":", "Pat", "(", "v4f32", "(", "movddup", "VR128", ":", "$", "src", ",", "(", "undef", ")", ")", ")", ",", "<BUGS>", "(", "MOVLHPSrr", "VR128", ":", "$", "src", ",", "VR128", ":", "$", ...
GCC
visium
CPP
next_suggestion
Virtual ISA
633,668
[ "else", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "sltu", ")", ")", ";" ]
[ "if", "(", "code", "==", "GTU", ")", "{", "rtx", "tmp", "=", "op1", ";", "op1", "=", "op2", ";", "op2", "=", "tmp", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "sltu", "=", "gen_rtx_LTU", "(", "SImode", ",", "...
LLVM
PowerPC
CPP
program_repair
CPU
633,669
[ "<FIXS>", "case", "ISD", "::", "SETEQ", ":", "return", "UseSPE", "?", "PPC", "::", "PRED_GT", ":", "PPC", "::", "PRED_EQ", ";", "<FIXE>", "<FIXS>", "case", "ISD", "::", "SETNE", ":", "return", "UseSPE", "?", "PPC", "::", "PRED_LE", ":", "PPC", "::", ...
[ "llvm_unreachable", "(", "<STR_LIT>", "Should be lowered by legalize!", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown condition!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOEQ", ":", "<BUGS>", "case", "ISD", "::", "SETE...
GCC
epiphany
CPP
next_suggestion
MPU
633,670
[ "i", ">>=", "<NUM_LIT>", ";" ]
[ "off", "=", "XEXP", "(", "off", ",", "<NUM_LIT>", ")", ";", "if", "(", "satisfies_constraint_Rgs", "(", "reg", ")", "&&", "satisfies_constraint_Rgs", "(", "off", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "REG", ":", "default...
LLVM
ARM
TD
stmt_completion
CPU
633,671
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NU...
GCC
arm
CPP
stmt_completion
CPU
633,672
[ "d", ")", ";" ]
[ "}", "arm_builtin_datum", "*", "d", "=", "&", "vfp_builtin_data", "[", "fcode", "-", "ARM_BUILTIN_VFP_PATTERN_START", "]", ";", "return", "arm_general_expand_builtin_1", "(", "fcode", ",", "exp", ",", "target", "," ]
LLVM
HSAIL
CPP
next_suggestion
Virtual ISA
633,673
[ "}" ]
[ "const", "HSAILInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";" ]
LLVM
SystemZ
CPP
code_generation
CPU
633,674
[ "bool", "SystemZAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "TM", ...
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
LLVM
ARM
CPP
program_repair
CPU
633,675
[ "<FIXS>", "CPUsers", ".", "push_back", "(", "CPUser", "(", "I", ",", "CPEMI", ",", "MaxOffs", ",", "NegOk", ",", "IsSoImm", ")", ")", ";", "<FIXE>" ]
[ "unsigned", "CPI", "=", "I", "->", "getOperand", "(", "op", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "*", "CPEMI", "=", "CPEMIs", "[", "CPI", "]", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>"...
GCC
v850
CPP
program_repair
MPU
633,676
[ "<FIXS>", "fprintf", "(", "(", "STREAM", ")", ",", "<STR_LIT>", "\\tmov.l\\t%sLP%d,r1\\n", "<STR_LIT>", ",", "\\", "<FIXE>", "<FIXS>", "fprintf", "(", "(", "STREAM", ")", ",", "<STR_LIT>", "\\tmova\\t%sLP%dr,r0\\n", "<STR_LIT>", ",", "\\", "<FIXE>", "<FIXS>", "f...
[ "}", "\\", "else", "\\", "{", "\\", "<BUGS>", "fprintf", "(", "(", "STREAM", ")", ",", "<STR_LIT>", "\\tmov.l\\t%cLP%d,r1\\n", "<STR_LIT>", ",", "\\", "<BUGE>", "LOCAL_LABEL_PREFIX", ",", "(", "LABELNO", ")", ")", ";", "\\", "<BUGS>", "fprintf", "(", "(", ...
GCC
rs6000
CPP
code_generation
CPU
633,677
[ "int", "rs6000_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op_true", ",", "rtx", "op_false", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "machin...
[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...
LLVM
ARM
TD
next_suggestion
CPU
633,678
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "rot", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst",...
LLVM
SystemZ
TD
next_suggestion
CPU
633,679
[ "let", "Has20BitOffset", "=", "<NUM_LIT>", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM
Sparc
CPP
next_suggestion
CPU
633,680
[ "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheSparcV9Target", ",", "createSparcMCInstPrinter", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheSparcTarget", ",", "createSparcMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheSparcV9Target", ",", "createSparcMCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBacken...
LLVM
CellSPU
TD
stmt_completion
MPU
633,681
[ ":", "$", "rA", ",", "R8C", ":", "$", "rB", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "rotl", "R32C", ":", "$", "rA", ",", "(", "i32", "(", "zext", "R8C", ":", "$", "rB", ")", ")", ")", ",", "(", "ROTr32_r8_anyext", "R32C" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,682
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,683
[ "}" ]
[ "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ",", "E", "=", "TRI", "->", "getNumSubRegIndices", "(", ")", ";", "Idx", "<", "E", ";", "++", "Idx", ")", "{", "if", "(", "TRI", "->", "getSubRegIdxOffset", "(", "Idx", ")", "==", "Offset", "&&", "TR...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,684
[ "<NUM_LIT>", ";" ]
[ "unsigned", "getCSRFirstUseCost", "(", ")", "const", "override", "{", "return" ]
GCC
alpha
CPP
next_suggestion
MPU
633,685
[ "return", "build_int_cst", "(", "long_integer_type_node", ",", "temp", ")", ";" ]
[ "if", "(", "op_const", "==", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "opint", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "temp", "=", "<NUM_LIT>", ";", "else", "temp", "=", "<NUM_LIT>", "-", "floor_log2", "(", "opint", "[", "<NUM_LIT>", ...
LLVM
Mips
CPP
stmt_completion
CPU
633,686
[ "{" ]
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LUi", ")", ",", "GP", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",",...
LLVM
Mips
CPP
stmt_completion
CPU
633,687
[ ".", "push_back", "(", "Inst", "->", "getOperand", "(", "i", ")", ")", ";" ]
[ "void", "MipsInstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "*", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "*", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "g...
LLVM
AMDGPU
CPP
code_generation
GPU
633,688
[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
633,689
[ "const", "MachineDominanceFrontier", "::", "DomSetType", "&", "DF", "=", "DFLoc", "->", "second", ";" ]
[ "if", "(", "DFLoc", "==", "MDF", ".", "end", "(", ")", "||", "DFLoc", "->", "second", ".", "empty", "(", ")", ")", "return", ";", "RegisterSet", "Defs", ";", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "BA", ".", "Addr", "->", ...
GCC
aarch64
CPP
next_suggestion
CPU
633,690
[ "return", "CCmode", ";" ]
[ "case", "LE", ":", "case", "GT", ":", "case", "GE", ":", "return", "CCFPEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "||", "GET_MODE", "(", "x", ")", "==", "DI...
GCC
avr
MD
next_suggestion
MPU
633,691
[ "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "HImode", ",", "<NUM_LIT>", ")" ]
[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "HImode", ",", "<NUM_LIT>", ")" ]
GCC
i386
MD
next_suggestion
CPU
633,692
[ "emit_insn", "(", "gen_klshiftrtqi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "HOST_WIDE_INT", "nunits", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "nunits", "!", "=", "<NUM_LIT>", "&", "&", "nunits", "!", "=", "<NUM_LIT>", ")", "FAIL", "if", "(", "TARGET_AVX512DQ", ")" ]
GCC
arm
CPP
next_suggestion
CPU
633,693
[ "}" ]
[ "_", "_", "arm_vbicq_m_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vbicq_m_n_uv4si", "(", "_", "_", "a", ",", "_", "_", "imm", ",", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,694
[ ")", "const", "override", "{" ]
[ "const", "CallLowering", "*", "getCallLowering", "(" ]
GCC
ia64
CPP
next_suggestion
CPU
633,695
[ "break", ";" ]
[ "case", "PR_REGS", ":", "if", "(", "from", "==", "PR_REGS", ")", "return", "<NUM_LIT>", ";", "if", "(", "from", "!=", "GR_REGS", ")", "return", "memory_move_cost", "(", "mode", ",", "to", ",", "false", ")", ";", "break", ";", "case", "BR_REGS", ":", ...
LLVM
Mips
CPP
next_suggestion
CPU
633,696
[ "}" ]
[ "Register", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "<NUM_LIT>", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
633,697
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
633,698
[ ")", ";" ]
[ "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "getReg", "(", ")", "!=", "Reg", ")", "continue", ";", "Op", ".", "setIsDead", "(", "false", ")", ";", "}", "LiveInterval", "::", "iterator"...
LLVM
AArch64
CPP
stmt_completion
CPU
633,699
[ ",", "FS", ")", ";" ]
[ "AArch64Subtarget", "::", "AArch64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "AArch64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "fa...