Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
m32c
MD
stmt_completion
MPU
700
[ "]", ")" ]
[ "(", "define_code_iterator", "eqne_cond", "[", "eq", "ne" ]
GCC
i386
CPP
stmt_completion
CPU
701
[ "artificial__", ")", ")", "_", "mm_add_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
702
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "def", "A2_andir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83...
GCC
powerpcspe
CPP
next_suggestion
CPU
703
[ "}" ]
[ "_", "_", "ev64_opaque__", "t", ";", "t", "=", "_", "_", "ev_mwhsmi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwsmiaa", "(", "t", ",", "(", "(", "_", "_", "ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
704
[ "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_max_pd", "(", "_" ]
GCC
m68k
MD
stmt_completion
MPU
705
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
s390
MD
stmt_completion
MPU
706
[ ")", ")", ")" ]
[ "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
707
[ "TRI", ",", "RBI", ")", ";" ]
[ "return", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "getSPIRVTypeID", "(", "ResT...
LLVM
PowerPC
CPP
stmt_completion
CPU
708
[ "NumTargetFixupKinds", "]", "=", "{" ]
[ "const", "static", "MCFixupKindInfo", "InfosBE", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_ppc_br24", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ...
GCC
powerpcspe
CPP
next_suggestion
CPU
709
[ "g", "=", "gimple_build_assign", "(", "lhs", ",", "BIT_NOT_EXPR", ",", "temp", ")", ";" ]
[ "case", "P8V_BUILTIN_VADDUDM", ":", "case", "ALTIVEC_BUILTIN_VADDFP", ":", "case", "VSX_BUILTIN_XVADDDP", ":", "{", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", ...
LLVM
PowerPC
TD
stmt_completion
CPU
710
[ "<NUM_LIT>", ">", "]", ">", ";" ]
[ "def", "SDT_PPCstfiwx", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", ",", "f64", ">", ",", "SDTCisPtrTy", "<" ]
GCC
arm
CPP
stmt_completion
CPU
711
[ "_", "_", "m", ",", "int", "_", "_", "count", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_slli_pi16", "(", "_", "_", "m64" ]
GCC
i386
CPP
stmt_completion
CPU
712
[ "(", "_", "_", "v8si", ")", "_", "_", "A", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_si512_256si", "(" ]
GCC
avr
MD
stmt_completion
MPU
713
[ "<NUM_LIT>", ")", ")", "]", ")" ]
[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":...
LLVM
Hexagon
TD
next_suggestion
DSP
714
[ "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
715
[ "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
AArch64
TD
next_suggestion
CPU
716
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
ARM64
TD
next_suggestion
CPU
717
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "BaseLogicalSReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "N", ",", "RegisterClass", "regtype", ",", "logical_shifted_reg", "shifted_regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", ...
LLVM
ARM
CPP
next_suggestion
CPU
718
[ "SDNode", "*", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";" ]
[ "static", "bool", "isAddSubZExt", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "ADD", "||", "Opcode", "==", "ISD", "::", ...
LLVM
Hexagon
TD
next_suggestion
DSP
719
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd", ";" ]
[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=...
LLVM
PowerPC
TD
program_repair
CPU
720
[ "<FIXS>", "let", "isStore", "=", "<NUM_LIT>", ",", "noResults", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]
[ "<STR_LIT>", ",", "LdStLD", ",", "[", "]", ">", ",", "isPPC64", ";", "}", "<BUGS>", "let", "isStore", "=", "<NUM_LIT>", "in", "{", "<BUGE>", "def", "STD", ":", "DSForm_2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "ops", "GPRC", ":", "$", "rT", ",", ...
GCC
ia64
CPP
stmt_completion
CPU
721
[ "OPTAB_DIRECT", ")", ";" ]
[ "void", "ia64_expand_widen_sum", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ",", "bool", "unsignedp", ")", "{", "machine_mode", "wmode", ";", "rtx", "l", ",", "h", ",", "t", ",", "sign", ";", "sign", "=", "ia64_unpack_sign", "(", "operands", "[", "<N...
GCC
sparc
MD
program_repair
CPU
722
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "zero_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn",...
LLVM
AArch64
CPP
stmt_completion
CPU
723
[ ")", ")", ";" ]
[ "unsigned", "Datasize", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "ShifterVal", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "ImmVal", "=", "Imm", "&", "<NUM_LIT>", ";",...
GCC
mep
CPP
program_repair
CPU
724
[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpmadla1u_w", "<STR_LIT>", ")", "(", "CPTYPE", "V2USI", ")", "VOLATILE", ")", "<FIXE>" ]
[ ";", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpmadla1u", ".", "w", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpmadla1u_w_P1", "<STR_LIT>", "cpmadla1u.w $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", ...
LLVM
X86
CPP
stmt_completion
CPU
725
[ ";" ]
[ "static", "bool", "CanXFormVExtractWithShuffleIntoLoad", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "EVT", "VT", "=", "V", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", ...
LLVM
ARM
CPP
stmt_completion
CPU
726
[ "true", ";" ]
[ "++", "Next", ";", "Register", "SrcReg", ",", "SrcReg2", ";", "int64_t", "CmpMask", ",", "CmpValue", ";", "bool", "IsThumb1", ";", "if", "(", "Next", "!=", "MI", ".", "getParent", "(", ")", "->", "end", "(", ")", "&&", "analyzeCompare", "(", "*", "Ne...
GCC
aarch64
CPP
stmt_completion
CPU
727
[ "*", "<NUM_LIT>", ";" ]
[ "return", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "/", "UNITS_PER_VREG", ")" ]
GCC
rs6000
CPP
stmt_completion
CPU
728
[ "signed", "short", ")", "a2", ")", ";" ]
[ "return", "(", "vector", "signed", "short", ")", "_", "_", "builtin_altivec_vaddshs", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector" ]
LLVM
MOS
CPP
next_suggestion
MPU
729
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "MRI", ".", "getRegClassOrNull", "(", "MO", ".", "getReg", "(", ")", ")", ")...
GCC
mips
MD
program_repair
CPU
730
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "minus", ":", "VWHB", "(", "match_operand", ":", "VWHB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VWHB", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]
LLVM
X86
CPP
next_suggestion
CPU
731
[ "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "LHS", ",", "Amt", ")", ";" ]
[ "PackMask", ".", "push_back", "(", "I", "+", "Offset", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "<NUM_LIT>", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", ")", ";", "PackMask", ".", "pus...
GCC
rs6000
CPP
program_repair
CPU
732
[ "<FIXS>", "gcc_assert", "(", "n_elt", "==", "call_expr_nargs", "(", "exp", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "n_elt", ";", "++", "i", ")", "<FIXE>", "<FIXS>", "rtx", "x", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp",...
[ "rtvec", "v", "=", "rtvec_alloc", "(", "n_elt", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "n_elt", ";", "++", "i", ",", "arglist", "=", "TREE_CHAIN", "(", "arglis...
LLVM
X86
CPP
stmt_completion
CPU
733
[ "::", "i32", ",", "false", ")", ";" ]
[ "if", "(", "RegIn", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "RegOut", "=", "getX86SubSuperRegister", "(", "RegIn", ",", "MVT" ]
LLVM
Hexagon
TD
stmt_completion
DSP
734
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
i386
CPP
stmt_completion
CPU
735
[ "(", "_", "_", "v8si", ")", "_", "_", "A", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cvtd2mask256", "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
736
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "New occupancy = ", "<STR_LIT>", "<<", "NewOcc", "<<", "<STR_LIT>", ", prev occupancy = ", "<STR_LIT>", "<<", "Occ", "<<", "'", "\\n", "'", ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Occupancy improvement attempt:\\n", "<STR_LIT>", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOc...
LLVM
PowerPC
CPP
next_suggestion
CPU
737
[ "case", "Intrinsic", "::", "ppc_qpx_qvstfd", ":" ]
[ "VT", "=", "MVT", "::", "v4f64", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfs", ":", "VT", "=", "MVT", "::", "v4f32", ";", "break", ";", "case", "Intrinsic", "::", "ppc_qpx_qvlfcd", ":", "VT", "=", "MVT", "::", "v2f64", ";", "break", ...
LLVM
Mips
CPP
next_suggestion
CPU
738
[ "setCondCodeAction", "(", "ISD", "::", "SETGT", ",", "Ty", ",", "Expand", ")", ";" ]
[ "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "OR", ",", "Ty", ",", "Legal", ")", ";", "se...
LLVM
Mips
CPP
code_generation
CPU
739
[ "SDValue", "MipsSETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "LOAD", ":", "return", "lowerLOAD", "(", ...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
GCC
loongarch
MD
stmt_completion
CPU
740
[ "<NUM_LIT>", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int" ]
LLVM
Mips
CPP
next_suggestion
CPU
741
[ "AnalyzeCondBr", "(", "SecondLastInst", ",", "SecondLastOpc", ",", "TBB", ",", "Cond", ")", ";" ]
[ "}", "if", "(", "!", "SecondLastOpc", ")", "{", "if", "(", "LastOpc", "==", "UncondBrOpc", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "BT_Uncond", ";", "}", "AnalyzeCondBr", "(",...
GCC
sparc
MD
next_suggestion
CPU
742
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "labe...
GCC
i386
MD
program_repair
CPU
743
[ "<FIXS>", "if", "(", "(", "TARGET_64BIT", "|", "|", "TARGET_SSE2", ")", "&", "&", "!", "TARGET_AVOID_MFENCE", ")", "<FIXE>" ]
[ "rtx", "(", "*", "mfence_insn", ")", "(", "rtx", ")", "rtx", "mem", "<BUGS>", "if", "(", "TARGET_64BIT", "|", "|", "TARGET_SSE2", ")", "<BUGE>", "mfence_insn", "=", "gen_mfence_sse2elsemfence_insn", "=", "gen_mfence_nosse" ]
LLVM
Hexagon
TD
stmt_completion
DSP
744
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
745
[ "(", "ins", ")", ";" ]
[ "class", "VpuInstUncond", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(",...
GCC
arm
MD
next_suggestion
CPU
746
[ "<STR_LIT>" ]
[ "(", "ior", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "se...
LLVM
Hexagon
CPP
stmt_completion
DSP
747
[ ")", ";" ]
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterSubReg", "DefR", "(", "MO", ")", ";", "if", "(", "!", "DefR", ".", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
748
[ "DCI", ".", "recursivelyDeleteUnusedNodes", "(", "LN", ")", ";" ]
[ "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Src", ",", "DemandedElts", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "DELETED_NODE", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "re...
GCC
alpha
CPP
code_generation
MPU
749
[ "rtx", "alpha_emit_setcc", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "cmp_code", ";", "rtx", "op0", "=", "alpha_compare", ".", "op0", ",", "op1", "=", "alpha_compare", ".", "op1", ";", "int", "fp_p", "=", "alpha_compare", ".", "fp_p", ...
[ "Certain", "simplifications", "can", "be", "done", "to", "make", "invalid", "setcc", "operations", "valid", ".", "Return", "the", "final", "comparison", ",", "or", "NULL", "if", "we", "ca", "n't", "work", "." ]
LLVM
ARM
TD
next_suggestion
CPU
750
[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ",", "i32imm", ")", ";" ]
[ "def", "ShiftedImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "so_reg_imm", ":", "Operand", "<", "i32", ">", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "shl", ",", "srl",...
LLVM
X86
CPP
stmt_completion
CPU
751
[ "VT", ",", "Mulh", ")", ";" ]
[ "unsigned", "ExtOpc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "ExtOpc", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "ExtOpc", "!=", "ISD", "::", "ZERO_EXTEND", ")", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "ExtOpc", ")", "retur...
LLVM
AArch64
CPP
code_generation
CPU
752
[ "void", "AArch64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM
LEG
CPP
stmt_completion
CPU
753
[ "addPreEmitPass", "(", ")", "{" ]
[ "bool", "LEGPassConfig", "::" ]
LLVM
TriCore
CPP
next_suggestion
MPU
754
[ "}" ]
[ "t", "->", "dump", "(", ")", ";", "outs", "(", ")", "<<", "<STR_LIT>", "LowerCallResult IsPointer: ", "<STR_LIT>", "<<", "t", "->", "isPointerTy", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "R...
LLVM
Hexagon
CPP
program_repair
DSP
755
[ "<FIXS>", "case", "Hexagon", "::", "L2_loadrb_io", ":", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "case", "Hexagon", "::", "LDriuh_indexed", ":", "return", "isShiftedUInt", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "<BUGS>", "case", "Hexagon", "::", "LDrib", ":", "<BUGE>...
GCC
s390
CPP
next_suggestion
MPU
756
[ "cfun_frame_layout", ".", "last_save_gpr", "=", "<NUM_LIT>", "+", "max_gpr", "-", "<NUM_LIT>", ";" ]
[ "cfun_frame_layout", ".", "last_restore_gpr", "=", "-", "<NUM_LIT>", ";", "}", "else", "{", "cfun_frame_layout", ".", "first_save_gpr_slot", "=", "i", ";", "cfun_frame_layout", ".", "last_save_gpr_slot", "=", "j", ";", "for", "(", "i", "=", "cfun_frame_layout", ...
LLVM
AArch64
TD
next_suggestion
CPU
757
[ "}" ]
[ "def", "KryoWrite_6cyc_X_X_133ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", ",", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
TVM
CPP
stmt_completion
Virtual ISA
758
[ "StringRef", "CPU", ",", "StringRef", "FS", ")", "{" ]
[ "static", "MCSubtargetInfo", "*", "createTVMMCSubtargetInfo", "(", "const", "Triple", "&", "TT", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
759
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
ARM
TD
next_suggestion
CPU
760
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "tBLXr", ":", "TI", "<", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "GPR", ":", "$", "func", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "(", "ARMcall", "GPR", ":", "$", "func", ")", "]", ">", ",", "Requires", ...
GCC
i386
MD
program_repair
CPU
761
[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", ...
GCC
m68k
MD
stmt_completion
MPU
762
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mips
MD
stmt_completion
CPU
763
[ "]", ")" ]
[ "(", "bswap", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_du...
LLVM
SystemZ
CPP
code_generation
CPU
764
[ "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "O...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM
Mips
CPP
stmt_completion
CPU
765
[ "VSELECT", ":" ]
[ "return", "performADDECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SUBE", ":", "return", "performSUBECombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL", ...
GCC
iq2000
CPP
stmt_completion
CPU
766
[ "||", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", ";" ]
[ "static", "bool", "iq2000_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "GR_REGS", "?", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "G...
GCC
avr
MD
stmt_completion
MPU
767
[ "]", ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
768
[ "}" ]
[ "unsigned", "getLength", "(", ")", "const", "{", "return", "CurType", ".", "Length", ";" ]
LLVM
R600
TD
program_repair
GPU
769
[ "<FIXS>", "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", "[", "FeatureSeaIslands", "]", ">", ";", "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", "[", "FeatureSeaIslands", "]", ">", ";", "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", ...
[ "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", "[", "FeatureSouthernIslands", "]", ">", ";", "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", "[", "FeatureSouthernIslands", "]", ">", ";", "def", ":", "Proc", "<STR_LIT>", ",", "SI_Itin", ",", ...
LLVM
AArch64
CPP
stmt_completion
CPU
770
[ "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "}", "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", ...
GCC
spu
MD
next_suggestion
MPU
771
[ "if", "(", "spu_expand_mov", "(", "operands", ",", "<", "MODE", ">", "mode", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
772
[ "}" ]
[ "for", "(", "auto", "I", "=", "B", ".", "livein_begin", "(", ")", ",", "E", "=", "B", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "T", ".", "push_back", "(", "I", "->", "PhysReg", ")", ";", "for", "(", "auto", "I"...
GCC
i386
CPP
stmt_completion
CPU
773
[ "B", ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cvtsi2ss64", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "_", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
774
[ "if", "(", "!", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "||", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", "{" ]
[ "if", "(", "ArgFlags", ".", "isSecArgPass", "(", ")", ")", "{", "if", "(", "ArgFlags", ".", "isHva", "(", ")", ")", "return", "CC_X86_VectorCallAssignRegister", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
775
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
program_repair
CPU
776
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUG...
GCC
sparc
MD
program_repair
CPU
777
[ "<FIXS>", "(", "if_then_else", ":", "I", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "if_then_else", ":", "I", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "match_operand", ":", "D...
GCC
c6x
CPP
program_repair
VLIW
778
[ "<FIXS>", "output_address", "(", "mem_mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "elsefprintf", "(", "file", ",", "<STR_LIT>", "++", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", ")", "<BUGS>", "output_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "print_address_offset", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
779
[ "<NUM_LIT>", "}", "=", "SrcExtra", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcExtra", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ...
GCC
pa
MD
next_suggestion
CPU
780
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "minus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
781
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavguh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "...
LLVM
ARM64
TD
next_suggestion
CPU
782
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "...
LLVM
ARM
CPP
next_suggestion
CPU
783
[ "return", "true", ";" ]
[ "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "<NUM_LIT>", "&&", "RHSC", "<"...
GCC
aarch64
CPP
stmt_completion
CPU
784
[ ";" ]
[ "poly8x8x2_t", "ret", ";", "_", "_", "builtin_aarch64_simd_oi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld2v8qi", "(", "(", "const", "_", "_", "builtin_aarch64_simd_qi", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
785
[ "const", "override", "{" ]
[ "const", "PPCTargetLowering", "*", "getTargetLowering", "(", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
786
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
GCC
i386
CPP
program_repair
CPU
787
[ "<FIXS>", "if", "(", "no_callee_saved_registers", ")", "<FIXE>" ]
[ "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ")", ")", "cfun", "->", "machine", "->", "call_saved_registers", "=", "TYPE_NO_CALLER_SAVED_REGISTERS", ";", "<BUGS>", "if", "(", "has_no_callee_saved_registers", ")", "<BUGE>", "{", "if", "(", "cfun", ...
LLVM
AArch64
CPP
next_suggestion
CPU
788
[ "}" ]
[ "ArrayRef", "<", "int", ">", "Mask", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", "->", "getMask", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "V0", ".", "getValueType", "(", ")", ".", "getVectorElement...
GCC
i386
CPP
stmt_completion
CPU
789
[ "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_sqrt_round_pd", "(", "_", "_", "mmask8", "_", "_"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
790
[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";" ]
[ "setOperationAction", "(", "ISD", "::", "JumpTable", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BlockAddress", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "BRIND", ",", "MVT", "::", ...
GCC
m68k
MD
next_suggestion
MPU
791
[ "return", "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clz", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "CC_STATUS_INIT" ]
LLVM
LoongArch
CPP
next_suggestion
CPU
792
[ "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "Base", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "InlineAsm", "::", "ConstraintCode", "::", "m", ":", "if", "(", "CurDAG", "->", "isBaseWithConstan...
GCC
i386
CPP
stmt_completion
CPU
793
[ ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask32" ]
LLVM
X86
CPP
next_suggestion
CPU
794
[ "case", "MachineOperand", "::", "MO_RegisterMask", ":" ]
[ "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ")", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
795
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_porf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
LLVM
VE
CPP
next_suggestion
CPU
796
[ "if", "(", "ElemTy", ".", "isPointerTy", "(", ")", ")", "{" ]
[ "static", "bool", "isVectorLaneType", "(", "llvm", "::", "Type", "&", "ElemTy", ")", "{", "if", "(", "ElemTy", ".", "isIntegerTy", "(", ")", ")", "{", "unsigned", "ScaBits", "=", "ElemTy", ".", "getScalarSizeInBits", "(", ")", ";", "return", "ScaBits", "...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
797
[ "return", "doTransformation", "(", "M", ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** preserve debuginfo type **********\\n", "<STR_LIT>", ")", ";", "if", "(", "M", ".", "debug_compile_units", "(", ")", ".", "empty", "(", ")", ")", "return", "false", ";" ]
GCC
arm
MD
stmt_completion
CPU
798
[ ")", ")", ")", ")" ]
[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "V4HI", "(", "vec_select", ":", "V4QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int...
GCC
mep
CPP
program_repair
CPU
799
[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpsubla1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", "VOLATILE", ")", "<FIXE>" ]
[ ";", "<NUM_LIT>", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpsubla1", ".", "h", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpsubla1_h_P1", "<STR_LIT>", "cpsubla1.h $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "...